TWI480806B - 半導體裝置以及使用該半導體裝置的無線標籤 - Google Patents

半導體裝置以及使用該半導體裝置的無線標籤 Download PDF

Info

Publication number
TWI480806B
TWI480806B TW098130756A TW98130756A TWI480806B TW I480806 B TWI480806 B TW I480806B TW 098130756 A TW098130756 A TW 098130756A TW 98130756 A TW98130756 A TW 98130756A TW I480806 B TWI480806 B TW I480806B
Authority
TW
Taiwan
Prior art keywords
transistor
circuit
film
semiconductor device
capacitor
Prior art date
Application number
TW098130756A
Other languages
English (en)
Other versions
TW201017548A (en
Inventor
Tatsuji Nishijima
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201017548A publication Critical patent/TW201017548A/zh
Application granted granted Critical
Publication of TWI480806B publication Critical patent/TWI480806B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0707—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0712—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of triggering distinct operating modes or functions dependent on the strength of an energy or interrogation field in the proximity of the record carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0715—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including means to regulate power transfer to the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Near-Field Transmission Systems (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

半導體裝置以及使用該半導體裝置的無線標籤
本發明有關使用無線通訊以傳送及接收資料的無線標籤；尤其，本發明有關過壓保護電路的結構，該過壓保護電路可在其中在無線通訊中接收大量電功率於該處的情況中，防止無線通訊電路的崩潰或防止該電路中所包含之元件的劣化或崩潰。
近年來，使用無線通訊(下文中將稱為無線通訊系統)之個別識別技術已引起注意；特別地，具有使用RFID(射頻識別)技術之無線標籤(下文中將統稱為“無線標籤”，而不考慮諸如卡片形狀或晶片形狀的形狀)，做為藉由無線通訊以傳送及接收資料之資料載體的個別識別技術已引起注意。該無線標籤亦稱為IC標籤、RFID標籤、或電子標籤。
使用無線標籤之個別識別技術已開始被使用於生產及配銷的領域中之多數或大量商品的管理，以做為對傳統條碼管理之選擇列，且已發展為應用於個人鑑認。
此處，無線通訊系統係其中將資料無線地傳送及接收於諸如讀取器/寫入器(下文中將稱為R/W)的傳收器(亦稱為詢問器)與無線標籤之間的通訊系統。在此無線通訊中，將被傳送及接收的資料係重疊於由R/W所產生的載波上，藉以交換資料。
在一些無線標籤中，用於驅動之DC電壓係藉由接收來自R/W之載波或接收由重疊調變波於該載波上所產生之振幅調變波而產生於無線標籤之中，且因此，可涵蓋無線標籤中之電路的驅動電功率。在此一無線標籤中，並未設置電池；通常，此一無線標籤係稱為被動型無線標籤。相反地，藉由使用結合於無線標籤本身之中的電池以涵蓋用以操作成為無線標籤所需的電功率之者係稱為主動型無線標籤。
被動型無線標籤具有其中可降低尺寸及重量的優點，因為並未設置電池；然而，驅動電功率係藉由接收來自R/W之載波以產生，因此，若未充分地接收到載波時，則無法產生用於電路操作所需之電功率。
做為在其中應用係使用此一無線通訊系統所建立之情況中所需的因子，可給定最長通訊距離、在其中將許多無線標籤設置於特定區之中的情況中之所有無線標籤的辨識、及其類似者。
為了要獲得上述之二因子，通常係由R/W增加載波的電功率；因此，在其中無線標籤係放置極靠近R/W的情況中，或在其中靠近R/W所放置的無線標籤之數目變小的情況中，無線標籤會接收到非常高的電功率。
在其中供應過度之電功率至無線標籤的情況中，內部所產生之DC電壓亦會過度地產生；因而，在無線標籤中的元件可能崩潰，因為高壓被供應至該無線標籤的內部電路之故。因此，在以無線標籤建構其中來自R/W之載波的電功率高之無線通訊系統的該無線標籤中，於其中無線標籤係存在於其中在該處會接收到過度電功率的環境之中的情況中，可設置其中可防止過度的電功率之過壓保護電路於該無線標籤之中，此一無線標籤係揭示於以下之專利文獻1及專利文獻2之中。
[引例表] [專利文獻]
[專利文獻1]日本公開之專利申請案第2006-180073號
[專利文獻2]日本公開之專利申請案第2007-183790號
上述過壓保護電路係以此一方式操作：當無線標籤藉由自R/W接收載波或振幅調變波而產生DC電壓於該無線標籤之中時，當所產生之電源供應電壓到達所欲值時，並不會產生比所欲電壓更高的電源供應電壓，以致不使過度的電源供應電壓產生。做為此操作之實例，可給定其中形成使過度產生之電功率透過路徑而放電的方法，其中使天線幾乎不接收載波的方法、或其類似方法。
然而，在使用13.56MHz之頻帶的無線通訊系統中，特別地，當調變波係重疊於載波之上時，信號係使用放大調變波以傳送及接收，其中在一些情況中，在具有大的振幅之區域與具有小的振幅之區域間的調變因子之差異約為10%。如上述地，在傳送及接收其之調變因子小的振幅調變波之中，在天線的周邊所產生之雜訊會大大地影響到傳送及接收信號的準確性；然而，在其之所接收的電功率係接近於過壓保護電路所操作之臨限值時，該過壓保護電路會反覆諸如操作及停止之操作；因而，將雜訊輸入至信號。該等現象的發生係因為過壓保護電路依據無線標籤所傳送及接收之信號以改變電壓的抑制量以及消除天線端子的信號之故，此雜訊會造成R/W與無線標籤之間的通訊錯誤。
本發明之實施例的目的在於提供過壓保護電路，其具有其中在所接收之電功率的強度太高的情況中，有利地防止過度電壓被施加至內部電路，且操作並不會產生雜訊於所傳送及所接收的信號上之結構。此外，本發明之實施例的另一目的在於提供無線標籤，藉由其，在來自R/W之載波的電功率高之無線通訊系統中，可由提供上述過壓保護電路及防止內部電路的劣化及崩潰，而執行R/W與無線標籤間之正常和穩定的無線通訊於鄰域與最大通訊距離間之全部區域中，而不會減少最大通訊距離，即使在其中該無線標籤接收高的電功率於該處的接近距離亦然。
以下之措施係採取於本發明實施例中，以便達成上述目的。
其係本發明實施例之半導體裝置包含：電壓偵測電路，其偵測由外部部分所供應之電功率的位準，且依據所偵測之電功率的位準以輸出電位；記憶體電路，其依據由該電壓偵測電路所輸出之電位的最大值以保持電位；以及保護電路，其依據由該記憶體電路所保持之該電位，以改變該電功率之接收部分的阻抗。
其係本發明實施例之半導體裝置包含：電壓偵測電路，其偵測由外部部分所供應之電功率的位準，且依據所偵測之電功率的位準以輸出電位；記憶體電路，其依據由該電壓偵測電路所輸出之電位的最大值以保持電位；以及保護電路，其藉由依據由該記憶體電路所保持之該電位而改變該電功率之接收部分的阻抗，以消耗或反應過度之電功率。
記憶體電路包含重設端子，且當重設信號被輸入至該重設端子時，該記憶體電路重設所保持之電位。
無線標籤可藉由使用本發明之半導體裝置；與外部部分之通訊可藉由其而無線地執行之無線通訊電路；根據由外部部分所供應之電功率以產生DC電壓的電源供應電路；以及其係由所產生DC電壓所驅動且執行資料處理之邏輯電路的實施例而提供。
[本發明之功效]
包含於本發明實施例中之過壓保護電路接收載波或振幅調變波，且在其中所產生之電壓接近於該過壓保護電路的操作起始電壓的情況中，於該過壓保護電路一旦開始操作之後，所產生之電壓的最大值係由記憶體電路所保持，藉以使依據所保持之電壓來控制該過壓保護電路。因此，在過壓保護電路開始操作時之電壓與在該過壓保護電路停止操作時之電壓係相互不同；因而，滯後會發生於當過壓保護電路開始操作時的時序與當過壓保護電路停止操作時的時序之間。
具有此一結構，過壓保護電路操作使得該過壓保護電路並不會對所接收之載波或振幅波的電功率之少許振幅靈敏地反應，且會穩定化；因此，調變信號或解調變信號幾乎不受雜訊所影響。因而，在使用輸出高的電功率之R/W的無線通訊系統中，可有利地保護無線標籤之內部電路而免於過度電壓的產生，且可穩定地執行正常的無線通訊，無需由於振幅調變波之調變而改變電功率。
在下文中，將參照附圖來詳細說明本發明之實施例及實例；然而，本發明並未受限於下文之說明，且熟習於本項技藝之該等人士易於瞭解的是，其模式及細節可以以各式各樣的方式來加以修正及應用，而不會背離本發明之目的及範疇。因此，本發明不應被解讀為受限於下文所描述之該等實施例及實例中之所敘述者。相同的參考符號係共同地給予不同圖式中之相同組件或具有相同功能的組件，且重複的解說將予以省略。
(實施例1)
將參照第1圖來敘述本發明之實施例1。
第1圖係依據本發明實施例之無線標籤的方塊圖，且無線標籤100包含：邏輯電路101，用以執行功能性處理，諸如根據接收之資料以產生回應信號；天線電路102，用以傳送信號至R/W且自R/W接收信號；解調變電路103，用以將其係由天線電路102所接收之振幅調變波解調變，且提取脈波信號；調變電路104，用以將其係由邏輯電路101所輸出之回應信號調變，且將調變的信號轉換成為將被傳送至R/W的信號；電源供應電路105，用以由其係藉由天線電路102所接收之載波或振幅調變波來產生DC電壓；以及依據本發明實施例之過壓保護電路106，用以防止過度電壓被施加至內部電路。天線電路102、解調變電路103；及調變電路104對應於無線通訊電路，且藉由使用該等無線通訊電路，可執行與無線標籤100外面之R/W的無線通訊。
天線電路102包含天線111及共振電容器112。此處，雖然來自R/W之載波的接收功率係根據天線111的形狀及繞組的數目而改變，但在天線111上並無特殊的限制。共振電容器112係設置用以藉由與天線111之組合，而使天線電路102的共振頻率相對於來自R/W之載波的頻率最佳化。
電源供應電路105包含：整流器電路113，用以將藉由天線電路102所接收之載波或振幅調變波整流，及產生其係DC電壓的波封電壓Venv；以及恆定電壓電路114，用以調整Venv以便不會大大地超過所欲的電壓，且調整Venv成為恆定電壓Vdd。
過壓保護電路106包含：電壓偵測電路115，用以監測自電源供應電路105所輸出且供應至諸如邏輯電路101；解調變電路103；及調變電路104之內部電路的電壓；記憶體電路116，用以儲存由電壓偵測電路115所偵測之電壓的最大值；以及保護電路117，用於依據藉由記憶體電路116所儲存之電壓以操作。
將參照第2A及2B圖以敘述無線標籤100之各個部分的操作。在天線電路102中，當接收到來自R/W之載波或振幅調變波時，整流器電路113將交變的載波或振幅調變波整流，以產生DC電壓Venv 201；隨後，恆定電壓電路114根據Venv 201以輸出調整電壓Vdd 202。如第2A圖中所示，當Venv 201係低時，亦即，在其之接收的功率低之區域(203)中，恆定電壓電路114輸出電壓，以致幾乎滿足Venv=Vdd；然而，當Venv 201係依據天線電路102中所接收的功率之增加而增加，且到達某一電壓時，亦即，在區域(204)中，則即使Venv 201進一步增加，亦僅輸出恆定的調整電壓Vdd 202。
另一方面，在解調變電路103之中，使振幅調變波211解調變、提取由載波所重疊之信號、以及將該信號輸入至邏輯電路101(請參閱第2B圖)。
如第2B圖中所描繪地，振幅調變波211係藉由施加調變至載波的振幅，以使信號重疊於載波之上。此一振幅調變波211係施加至解調變電路103，且藉由使用其中在該處施加調變至振幅之區域與其中在該處未施加調變至振幅之區域間的差異，提取脈波信號212且將其輸入至邏輯電路101。
在邏輯電路101中，回應信號係依據脈波信號212而產生，且被輸入至調變電路104。在調變電路104中，由R/W所輸出之載波係依據回應信號而調變，藉以將回應信號送回至R/W。
接著，將敘述依據本發明實施例之過壓保護電路的結構和操作。第3圖顯示用以實行本發明的過壓保護電路106之電路組態的實例。
整流器電路113包含電容器301，電晶體302，電晶體303，及電容器304。在第3圖中所示之整流器電路113的實例中，係使用包含以電容器301及電晶體302所形成之箝位電路的半波電壓倍增器整流器電路。
電壓偵測電路115包含電阻器306，電晶體307至310，電晶體311，及電晶體312。
記憶體電路116包含電晶體314，電晶體315，及電容器316。
保護電路117包含電容器317及電晶體318。
在下文中，將敘述第3圖中所示之過壓保護電路的詳細操作。注意的是，關於電晶體，係使用n通道電晶體及p通道電晶體二者，且當述及各個電晶體之開啟(on)及關閉(off)時，係指示它們為超過臨限電壓或落在臨限電壓的下面；然而，除非另有指定，否則“超過臨限電壓”之用語意指閘極-源極電壓的絕對值超過臨限電壓的絕對值，且“落在臨限電壓的下面”之用語意指閘極-源極電壓的絕對值落在臨限電壓的絕對值之下面。在下文中，依據此，將以相似的敘述來說明n通道電晶體及p通道電晶體二者。
當天線電路102接收載波時，將使天線電路102變成共振狀態，且振幅會被施加至電容器301的一電極；當與電容器301的該一電極之電位比較時，其係由二極體連接之電晶體302的源極-汲極電壓之量所偏置的電位係設定於電容器301的另一電極中，該電位係由二極體連接之電晶體303所半波整流，且產生DC電壓Venv。電容器304係平滑電容器，且該電容器304保持產生之DC電壓Vcnv及使雜訊平滑。此處，電阻器305係降壓電阻器，且當DC電壓並未產生於整流器電路113之中時，整流器電路311的輸出係降壓於Vss側。
所產生之DC電壓Venv係由電壓偵測電路115所監測；特定地，將其係分壓於設置在Venv與Vss間之電阻器306與電晶體307至310之間的電位予以提取。當Venv變低時，在二極體連接之電晶體307至310的各者中，閘極-源極電壓會落在臨限電壓的下面，使得該等二極體連接之電晶體307至310的各者係在關閉(off)狀態中；因此，電晶體311的閘極電位幾乎等於Venv，且電晶體311關閉。當Venv增加時，在該等電晶體307至310的各者中，閘極-源極電壓超過臨限電壓，且電晶體307至310之各者開啟。依據電晶體307至310之各者的源極與汲極間之阻抗中的改變，電晶體311的閘極電位對應於電晶體307至310與電阻器306之間所分壓之電位；當Venv進一步增加時，閘極-源極電壓會超過電晶體311中的臨限電壓，且電晶體311開啟。
進一步地，偏動電位係施加至電晶體312的閘極，且當電晶體311開啟時，電晶體312操作成為定電流源。依據電晶體311之源極與汲極間的阻抗中之改變，電晶體311之汲極電位係根據電晶體312之源極與汲極間的分壓而決定。
來自電壓偵測電路115的輸出電位係透過電阻器313以輸入至記憶體電路116。注意的是，電阻器313係設置用以降低所輸入至記憶體電路116或其類似者之信號雜訊，且即使該電阻器313並未被特別地設置，操作的原理亦不會改變。
當Venv變低時，電晶體311關閉，且接近Vss的電位會輸入至記憶體電路116；當Venv係如上述地大大增加時，則電晶體311開啟，以及在電晶體311與電晶體312之間所分壓的電位會增加且輸入至記憶體電路116。電容器316之一電極係連接至Vss側，以及另一電極則根據電壓偵測電路115的狀態以保持接近於Vss的電位，或在電晶體311與電晶體312之間所分壓的電位。
當電容器316之另一電極的電位增加時，會增加保護電路117中之電晶體318的閘極電位，且若閘極-源極電壓超過臨限電壓時，電晶體318開啟；此時，因為天線電路102的一端子係透過電容器317及電晶體318以連接至Vss側，所以共振頻率會由於電容器317及電晶體318的阻抗而改變。
第6A圖概略地顯示電晶體311的閘極電位與電壓偵測電路115中之Venv中的改變之間的關係，以及第6B圖概略地顯示電晶體318的閘極電位與保護電路117中之Venv中的改變之間的關係。
在第6A圖之中，參考符號601表示相對於所接收功率之Venv中的改變，以及參考符號602表示電晶體311之閘極電位中的改變。由參考符號603所表示之電位差對應於電晶體311的閘極一源極電壓。
在其中所輸入之功率係變低於該處的區域604中，因為電晶體307至310關閉，所以電晶體311的閘極電位幾乎相等於Venv，且電晶體311關閉。在其中所輸入之功率係變於該處的區域605中，電晶體307至310開啟，且由參考符號603所表示的電位差開始產生；因此，電晶體311開啟。
在第6B圖中，參考符號606表示電晶體311之汲極電位中的改變，由參考符號607所表示之電位差對應於電晶體311的源極-汲極電壓。
在其中所輸入之功率係變低於該處的區域604中，因為電晶體311關閉，所以電晶體311的汲極電位幾乎相等於Vss，且二極體連接之電晶體314關閉。其其中所輸入之功率已逐漸增加於該處的區域609中，電晶體311開啟，且電晶體311的汲極電位開始增加。在電晶體314中，當閘極-源極電壓開始增加且超過臨限電壓時，則電晶體314開啟，且電晶體318的閘極電位開始增加；此時，由參考符號608所表示的電位差對應於電晶體318的閘極-源極電壓，當電晶體318的閘極-源極電壓超過臨限電壓且電晶體318開啟時，則在電晶體318的源極與汲極之間的阻抗會改變，且電流易於流動。在區域609中，電晶體318操作於飽和區之中，阻抗係依據閘極-源極電壓中的改變而大大地改變；因此，電晶體318的電流消耗變高，且天線電路102中的共振頻率會重大地改變。在其中所輸入之功率係進一步增加於該處的區域610中，電晶體318的閘極-源極電壓會變寬，且電晶體318操作於線性區之中；在此區域中，電晶體318係徹底地開啟，且保護電路117完全地作用。
透過上述操作，在其中產生過度電壓於該處的情況中，亦即，在其中Venv增加太多於該處的情況中，過度的電功率係由保護電路117之操作所消耗，或反射係數係藉由改變天線的共振頻率以增加，以及由整流器電路113所產生的電壓係藉由有意地產生回流損失以降低。
此處，在記憶體電路116中，一旦電晶體318的閘極電位藉由電容器316的另一電極之電位，亦即，透過二極體連接之電晶體314以增加時，則反向電流會由該二極體連接之電晶體314所防止；因此，即使當Venv稍微減低且自電壓偵測電路115所輸出之電位減少時，亦可保持電位於其峰值。
從而，因為電晶體318並未根據由於R/W之振幅調變所造成之Venv的電位中之微小的增加或減少，而反覆地開啟及關閉，所以使保護電路117穩定化。
當稍後完成通訊時，重設信號被輸入至電晶體315的閘極，且該電晶體315開啟；因此，由二極體連接之電晶體314及電容器316所保持的電荷會透過電晶體315以放電，藉以減少電晶體318的閘極電位。從而，保護電路117停止操作。
注意的是，關於電晶體315的控制，可使用另一結構。例如，在其中來自R/W之載波由於通訊的完成而停止於該處的情況中，或其中在該處無線標籤停止與R/W通訊及載波係在回應範圍之外的情況中，停止在電源供應電路中之DC電壓的產生；因此，Venv會大大地減少。當將此Venv之電位輸入至電晶體315的閘極而無視重設信號時，Venv會由於在通訊完成之後的操作而減少，且電晶體315開啟；因而，將電容器316所保持之電位重設，且保護電路117停止操作。
透過上述操作，在依據本發明實施例之過壓保護電路中，滯後將發生於過壓保護電路的操作起始電壓與操作停止電壓之間；因此，可抑制操作起始電壓附近的電壓處之操作與不操作間的無意義之開關，且可穩定地操作過壓保護電路。
因為過壓保護電路可穩定地操作，所以可使天線上之雜訊的不利效應最小化，而大大地助成通訊穩定性的改善以及最大通訊距離之增進。
注意的是，本發明之電路的詳細結構並未受限於第3圖中所示的結構，且不同的結構可根據電晶體的極性和電源電位的大小關係而適當地使用。例如，在電壓偵測電路115中，用以分壓Venv與Vss所使用的電晶體307至310係n通道電晶體，電晶體311係p通道電晶體，以及在保護電路117之中所使用的電晶體318係n通道電晶體。然而，即使當電晶體的極性及連接關係係設計為相反時，亦可易於獲得具有相似功能之電路組態，所以其中電晶體的極性及連接關係係設定為相反的結構當然包含於本發明之中。注意的是，在該情況中，必須將電晶體315所連接之電源供應電位加以改變；然而，本發明的功能並不會改變。
(實施例2)
在此實施例中，將敘述以製造上述實施例中所描述之半導體裝置的方法。
首先，將分離層1202形成於基板1201的一表面之上；然後，形成用作基底之絕緣膜1203，及半導體膜1204(例如，包含非晶矽的膜)(請參閱第12A圖)。分離層1202、絕緣膜1203、及半導體膜1204可連續地形成；藉由連續地形成，它們並不會被暴露至空氣，使得可防止雜質包含於該處之中。
做為基板1201，可使用玻璃基板、石英基板、金屬基板、不鏽鋼基板、其可耐受此處所描述之方法的處理溫度之塑膠基板、或其類似物。當使用此一基板時，其之面積及形狀並未受限太多；因此，藉由使用具有至少一米於側邊的矩形基板，例如可急劇地改善生產率。當與使用圓形矽基板之情況相較時，此係主要優點。因此，即使在形成大的電路部分之情況中，當與使用矽基板之情況相較時，可降低成本。
注意的是，在此方法中，分離層1202係設置於基板1201的整個表面上；然而，在設置該分離層於基板1201的整個表面上之後，視需要地，可藉由光微影術以選擇性地設置分離層1202。此外，雖然將分離層1202形成為與基板1201接觸，但亦可視需要地將諸如氧化矽膜、氮氧化矽膜、氮化矽膜、或氧化氮化矽膜之絕緣膜形成為與基板1201接觸，且然後，再將分離層1202形成為與該絕緣膜接觸。
注意的是，此處，氮氧化物係包含氧比氮更多的物質，以及氧化氮化物係包含氮比氧更多的物質。例如，氮氧化矽係分別包含氧、氮、矽、及氫於50至70原子百分比、0.5至15原子百分比、25至35原子百分比、及0.1至10原子百分比的範圍中之物質；進一步地，氧化氮化矽係分別包含氧、氮、矽、及氫於5至30原子百分比、20至55原子百分比、25至35原子百分比、及10至30原子百分比的範圍中之物質。注意的是，上述合成範圍係由使用拉塞福(Rutherford)反向散射光譜術(RBS)或氫順向散射法(HFS)所獲得。此外，用於構成元素之含量比例的總計係取不超過100原子百分比的值。
做為分離層1202，可使用金屬膜、金屬膜及金屬氧化物膜的堆疊層結構、或其類似物。該金屬膜係形成具有由選擇鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、及銥(Ir)之元素，或包含該等元素之任一者做為主要成分的合金材料或化合物材料所形成之膜的單層結構或堆疊層結構；此外，該金屬膜可由濺鍍法、諸如電漿CVD法之各式各樣的CVD法、或其類似方法所形成。做為金屬膜及金屬氧化物膜的堆疊層結構，可在形成上述金屬膜之後，藉由執行電漿處理於氧氛圍或N2 O氛圍中或熱處理於氧氛圍或N2 O氛圍中，以形成於金屬膜的表面上；選擇性地，金屬膜的表面可在形成上述金屬膜之後，以諸如臭氧水之強的氧化劑溶液來予以處理，藉以可將金屬膜的氧化物或氮氧化物設置在金屬膜的表面上。
絕緣膜1230係藉由濺鍍法、電漿CVD法、或其類似方法，以形成具有包含矽的氧化物或矽的氮化物之膜的單層結構或堆疊層結構。在其中用作基底之絕緣膜使用雙層結構於該處的情況中，例如可將氧化氮化矽膜形成為第-絕緣膜，以及可將氮氧化矽膜形成為第二絕緣膜。若用作基底之絕緣膜使用三層結構時，可將氧化矽膜、氧化氮化矽膜、及氮氧化矽膜分別形成為第一絕緣膜、第二絕緣膜、及第三絕緣膜；選擇性地，可將氮氧化矽膜、氧化氮化矽膜、及氮氧化矽膜分別形成為第一絕緣膜、第二絕緣膜、及第三絕緣膜。用作基底之絕緣膜1023作用成為阻隔膜，用以防止雜質自基板1201進入。
半導體膜1204係藉由濺鍍法、LPCVD法、電漿CVD法、或其類似方法，而形成有25奈米(nm)至200奈米(nm)，較佳地，50nm至70nm，特定地，66nm的厚度。例如，可形成非晶矽膜以供半導體膜1204之用。
接著，以雷射光照射該半導體膜1204而使其結晶化。注意的是，該半導體膜1204可藉由其中雷射光照射法與使用RTA或退光爐之熱結晶法，或使用可促進結晶化的金屬元素之熱結晶法結合的方法，以結晶化。之後，將所獲得之晶體半導體膜蝕刻成為所欲的形狀，藉以形成半導體膜1204a及1204b；然後，形成閘極絕緣膜1205，以便覆蓋該等半導體膜1204a及1204b(請參閱第12B圖)。
將簡單地敘述半導體膜1204a及1204b之形成步驟的實例。首先，藉由電漿CVD法以形成非晶半導體膜(例如，非晶矽膜)；接著，將包含用以促進結晶化之金屬元素的鎳之溶液保持於非晶半導體膜之上，且執行脫氫處理(於500℃，1小時)及熱結晶處理(於550℃，4小時)於該非晶半導體膜之上，以形成晶體半導體膜；之後，視需要地依據結晶化的位準，以雷射光來照射晶體半導體膜，且藉由使用光微影法，以形成半導體膜1204a及1204b。注意的是，非晶半導體膜可僅藉由雷射光照射以結晶化，而無需使用促進結晶化之金屬元素的熱結晶法。
再者，半導體膜1204a及1204b可藉由具備連續雷射光或具有10MHz或更大之重複率的雷射光之照射，且同時以一方向來掃描該雷射光，而使半導體膜結晶化以形成。如上述之結晶化具有其中晶體成長於雷射光的掃描方向中之特徵，電晶體可各自地配置，使得其通道長度方向(其中當形成通道形成區時之載子移動的方向)與掃描方向對齊。
其次，形成覆蓋半導體膜1204a及1204b的閘極絕緣膜1205，該閘極絕緣膜1205係藉由CVD法、濺鍍法、或其類似方法，以形成具有包含矽的氧化物或矽的氮化物之膜的單層結構或堆疊層結構。特定地，該閘極絕緣膜1205係形成具有包含氧化矽膜、氮氧化矽膜、及氧化氮化矽膜之任一者的單層結構或堆疊層結構。
選擇性地，閘極絕緣膜1205可藉由執行電漿處理於半導體膜1204a及1204b之上，以氧化或氮化其表面而形成；例如，該閘極絕緣膜1205係藉由具備諸如He、Ar、Kr、及Xe之稀有氣體與氧、二氧化氮、氨、氮、氫、及其類似物的混合氣體之電漿處理所形成。當在此情況中之電漿的激勵係藉由使用微波以執行時，可產生具有低的電子溫度及高的密度之電漿。具有由高密度電漿所產生之氧游離基(其可包含OH游離基)或氮游離基(其可包含NH游離基)，則可執行該等半導體膜之表面的氧化或氮化。
藉由該高密度電漿處理，可形成具有1nm至20nm，典型地，5nm至10nm之厚度的絕緣膜於半導體膜之上。因為在此情況中之反應係固相反應，所以在絕緣膜與該等半導體膜之間的介面狀態密度會相當低。因為此高密度電漿處理直接氧化(或氮化)該等半導體膜(晶體矽、或多晶矽)，所以將被形成之絕緣膜的厚度之不均勻性會極低。此外，甚至在晶體矽的晶粒邊界中，氧化並不進行，而作出十分良好的條件；換言之，藉由以此處所示的高密度電漿處理來固相氧化半導體膜的表面，可形成具有有利的均勻度和低的介面狀態密度之絕緣膜，而無需格外地執行氧化反應於晶粒邊界中。
做為閘極絕緣膜1205，可僅使用由電漿處理所形成的絕緣膜，或可使用由電漿處理所形成之絕緣膜與藉由使用電漿熱反應之CVD法所堆疊的氧化矽、氮氧化矽、氮化矽、或其類似物之絕緣膜的堆疊層膜；在任一情況中，其係形成具有閘極絕緣膜，而該閘極絕緣膜部分或全部地包含由電漿處理所形成之絕緣膜的電晶體係較佳的，因為可降低特徵中的變化。
進一步地，當半導體膜1204a及1204b係藉由具備具有10MHz或更大之重複率的雷射光且同時掃描該雷射光於一方向中的照射，以使半導體結晶化而形成時，藉由使用其中執行電漿處理於上之閘極絕緣膜，則可獲得具有更少的特徵變化及高的場效應遷移率之薄膜電晶體(TFT)。
接著，形成導電膜於該閘極絕緣膜1205之上；此處，該導電膜係形成具有具備大約100nm至500nm之厚度的單層結構。該導電膜可使用包含選擇自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)、及其類似物之元素的材料；主要地包含該等元素之任一以做為主要成分的合金材料；或包含該等元素之任一以做為主要成分的化合物材料而形成。選擇性地，導電膜可使用由摻雜有諸如磷之雜質元素的多晶矽所代表的半導體材料所形成；例如，在其中導電膜係形成具有堆疊層結構於該處的情況中，可使用氮化鉭膜與鎢膜的堆疊層結構、氮化鎢膜與鎢膜的堆疊層結構、或氮化鉬膜與鉬膜的堆疊層結構，例如可使用具有30nm厚度之氮化鉭膜與具有150nm厚度之鎢膜的堆疊層結構。因為鎢及氮化鉭具有高的熱阻，所以用於熱激活之熱處理可在形成該導電膜之後予以執行。選擇性地，可將導電膜形成為具有三層或更多層的結構，且例如可使用鉬膜、鋁膜、及鉬膜之堆疊層結構。
其次，藉由光微影術方法以形成阻體罩幕於導電膜之上，且執行用以形成閘極電極及閘極導線之蝕刻處理，藉以形成閘極電極1207於該等半導體膜1204a及1204b之上。
接著，藉由光微影術方法以形成阻體罩幕，且藉由離子摻雜法或離子佈植法以低濃度來添加給予n型或p型導電性的雜質元素至半導體膜1204a及1204b。在此實施例中，給予n型導電性的雜質元素以低濃度而添加至半導體膜1204a及1204b。做為給予n型導電性之雜質元素，可使用屬於族15之元素；例如，可使用磷(P)或砷(As)。做為給予p型導電性之元素，可使用屬於族13之元素；例如，可使用硼(B)。
注意的是，在此實施例中，為簡明之緣故起見，將敘述僅使用n型TFT的情況；然而，本發明不應被解讀成為受限於其。可使用其中僅使用p型TFT的結構；選擇性地，可將n型TFT及p型TFT結合以形成。在其中將n型TFT及p型TFT結合以形成於該處的情況中，可形成覆蓋其中將變成p型TFT之半導體層的罩幕，且添加給予n型導電性之雜質元素至該半導體層，以及形成覆蓋其中將變成n型TFT之半導體配置的罩幕，且添加給予p型導電性之雜質元素至該半導體層，而可藉以選擇性地添加給予n型導電性之雜質元素及給予p型導電性之雜質元素。
接著，形成絕緣膜以覆蓋閘極絕緣膜1205及閘極電極1207。該絕緣膜係藉由電漿CVD法、濺鍍法、或其類似方法，以沉積包含諸如矽、矽的氧化物、或矽的氮化物之無機材料的膜，或包含諸如有機樹脂之無機材料的膜，而形成為具有單層之結構或堆疊層之結構。然後，藉由其中蝕刻係主要地執行於垂直方向中之各向異性蝕刻法以選擇性地蝕刻該絕緣膜，使得形成與閘極電極1207之側表面接觸之絕緣膜(亦稱為側壁)1208，該絕緣膜1208係使用成為在稍後形成LDD(微摻雜之汲極)區中之用以添加雜質元素的罩幕。
接著，使用由光微影術方法所形成的阻體罩幕以及閘極電極1207及絕緣層1208做為罩幕，以添加給予n型導電性的雜質元素至半導體膜1204a及1204b；從而，形成通道形成區1206a；第一雜質區1206b、及第二雜質區1206c(請參閱第12C圖)。第一雜質區1206b作用成為薄膜電晶體的源極及汲極區，以及第二雜質區1206c作用成為LDD區，在各個第二雜質區1206c中之雜質元素的濃度係比各個第一雜質區1206b中之雜質元素的濃度更低。
隨後，將絕緣膜形成為具有單層之結構或堆疊層之結構，以便覆蓋閘極電極1207、絕緣膜1208、及其類似物。在此實施例中，將敘述其中使用絕緣膜1209、絕緣膜1210、及絕緣膜1211之三層結構於該處的情況以做為實例。該等絕緣膜可由CVD法所形成，且具有50nm厚度之氮氧化矽膜，具有200nm厚度之氧化氮化矽膜，及具有400nm厚度之氮氧化矽膜可分別形成為絕緣膜1209、絕緣膜1210、及絕緣膜1211。雖然根據其厚度，但該等絕緣膜的表面係沿著設置在該處下面之層的表面而形成；也就是說，因為絕緣膜1209的厚度小，所以絕緣膜1209的表面緊密地對應於閘極電極1207的表面。當膜的厚度更大時，其表面會變成平面；因此，其厚度係該三個膜之最大者的絕緣膜1211之表面幾乎係平面。然而，絕緣膜1211並非使用有機材料以形成；因此，該絕緣膜的表面與平面表面不同。也就是說，若所欲的是，絕緣膜1211的表面係平面時，可使用諸如聚亞醯胺、聚醯胺、苯并環丁烯、丙烯酸、或環氧之有機材料；矽氧烷材料；或其類似物。進一步地，除了CVD法之外，可使用濺鍍法、SOG法、液滴排放法、網印法、或其類似方法以做為該等絕緣膜的形成方法。
接著，使用光微影術方法蝕刻絕緣膜1209、絕緣膜1210、絕緣膜1211、及其類似物，以形成到達第一雜質區1206b的接觸孔；然後，形成作用成為薄膜電晶體之源極及汲極電極的導電膜1231a及作用成為連接導線的導電膜1231b。導電膜1231a及導電膜1231b可以以此一方式形成：形成導電膜，以便充填該等接觸孔；以及選擇性地蝕刻該導電膜。注意的是，在形成導電膜之前，可將矽化物形成於由接觸孔所暴露之半導體膜1204a及1204b的表而上，以降低電阻。較佳地，該導電膜1231a及導電膜1231b係使用低電阻材料來形成，以便不致造成信號延遲；因為低電阻材料通常具有低的熱阻，所以較佳的是，將高熱阻材料設置於低電阻材料的上面及下面。例如其中將其係低電阻材料之鋁的膜以300nm的厚度形成，且將具有100nm厚度之鉭的膜形成於該鋁膜的上面及下面之結構係較佳的。進一步地，當作用成為連接導線的導電膜1231b係形成為具有與導電膜1231a相同的堆疊層結構時，可降低連接導線的電阻，且可改善連接導線的熱阻。該導電膜1231a及導電膜1231b可使用另一導電材料以形成具有單層之結構或堆疊層之結構，例如使用：包含選擇自鎢(W)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)、及矽(Si)之元素的材料；包含該等元素之任一者以做為主要成分的合金材料；或包含該等元素之任一者以做為主要成分的化合物材料。例如，包含鋁以做為其主要成分的合金材料對應於其中包含鋁以做為其主要成分且亦包含鎳的材料，或其中包含鋁以做為其主要成分且亦包含鎳及碳和矽之任一者或二者的合金材料。該導電膜1231a及導電膜1231b可藉由CVD法、濺鍍法、或其類似方法以形成。
從而，可獲得包含薄膜電晶體1230a及薄膜電晶體1230b之元件層1249(請參閱第13A圖)。
注意的是，用以修護半導體膜1204的晶體性，激活所添加至半導體膜1204的雜質元素，及氫化該半導體膜1204之熱處理可在形成絕緣膜1209、1210、及1211之前；在形成絕緣膜1209之後；或在形成絕緣膜1209及1210之後執行。針對該熱處理，可使用熱退火法、雷射退火法、RTA法、或其類似方法。
其次，形成絕緣膜1212及1213以便覆蓋導電膜1231a及導電膜1231b(請參閱第13B圖)；將敘述其中在該處使用具有100nm厚度之氮化矽膜以供絕緣膜1212之用以及使用具有1500nm厚度之聚亞醯胺膜以供絕緣膜1213之用的情況，以做為實例。較佳的是，絕緣膜1213的表面具有高的平坦性；因此，除了聚亞醯胺之其係有機材料之膜的特徵外，絕緣膜1213之平坦面係藉由使用其中具有例如大於或等於750nm以及小於或等於3000nm之大的厚度(特定地，1500nm)以改善。開口部分係形成於絕緣膜1212及1213之中；在此實施例中，將敘述其中將暴露導電膜1231b之開口部分1214形成於該處的情況，以做為實例。在此一開口部分1214中(特定地，在由點線所包圍的區域1215中)，絕緣膜1212的末端部分係以絕緣膜1213覆蓋；藉由以上方絕緣膜1213覆蓋下方絕緣膜1212的末端部分，可防止將於稍後被形成於開口部分1214中之導線的斷接。在此實施例中，因為絕緣膜1213係使用其係有機材料之聚亞醯胺以形成，所以絕緣膜1213可具有徐緩的錐狀形狀於開口部分1214中，且斷接可有效地加以防止。做為使用於絕緣膜1213之具有可獲得防止斷接之此一功效的絕緣膜1213之材料，除了聚亞醯胺之外，可給定諸如聚醯胺、苯并環丁烯、丙烯酸、或環氣之有機材料；矽氧烷材料；或其類似物之有機材料。進一步地，做為絕緣膜1212，可使用氮氧化矽膜或氧化氮化矽膜以取代氮化矽膜。做為絕緣膜1212及1213的形成方法，可使用CVD法、濺鍍法、SOG法、滴注法、網印法、或其類似方法。
其次，將導電膜1217形成於絕緣膜1213之上，以及將絕緣膜1218形成於該導電膜1217之上(請參閱第13C圖)。該導電膜1217可使用與導電膜1231a及導電膜1231b相同的材料以形成，且例如，可使用具有100nm厚度之鈦膜、具有200nm厚度之鋁膜、及具有100nm厚度之鈦膜的堆疊層之結構。因為導電膜1217係連接至開口部分1214中之導電膜1231b，所以使用鈦所形成之該等膜相互接觸，因而可抑制接觸電阻。此外，因為根據薄膜電晶體與天線(稍後形成)間之信號的電流流動於導電膜1217中，所以較佳地，導電膜1217的導線電阻應低；因此，較佳地使用諸如鋁之低電阻材料。該導電膜1217可使用另一導電材料以形成單層之結構或堆疊層之結構，例如使用：包含選擇自鎢(W)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、鈮(Nd)、碳(C)、及矽(Si)之元素的材料；包含該等元素之任一者以做為主要成分的合金材料；或包含該等元素之任一者以做為主要成分的化合物材料。例如，包含鋁以做為其主要成分的合金材料對應於其中包含鋁以做為其主要成分且亦包含鎳的材料，或其中包含鋁以做為其主要成分且亦包含鎳及碳和矽之任一者或二者的合金材料。該導電膜1217可藉由CVD法、濺鍍法、或其類似方法以形成。因為絕緣膜1218的表面應具有平坦性，所以較佳地使用有機材料以供絕緣膜1218的形成之用，且將敘述其中使用具有2000nm之厚度的聚亞醯胺膜的情況做為實例。因為由具有1500nm厚度之絕緣膜1213的開口部分1214之表面及形成於開口部分1214中之導電膜1217所形成的突出物及凹入應予以平面化，所以絕緣膜1218係形成為具有比絕緣膜1213的厚度更大之2000nm的厚度；因此，較佳地，絕緣膜1218具有如絕緣膜1213一樣大之厚度的1.1至2倍，更佳地，1.2至1.5倍之厚度，且當絕緣膜1213具有大於或等於750nm及小於或等於3000nm之厚度時，絕緣膜1218較佳地具有大於或等於900nm及小於或等於4500nm之厚度。絕緣膜1218較佳地係使用可顧及絕緣膜1218之厚度而可改善平坦性的材料，做為用於絕緣膜1218且可藉其改善平坦性之材料，除了聚亞醯胺之外，可給定諸如聚醯胺、苯并環丁烯、丙烯酸、或環氧之有機材料；矽氧烷材料；或其類似物。在其中天線係在該處形成於絕緣膜1218之上的情況中，如上述地，應考慮到絕緣膜1218之表面的平坦性。
進一步較佳地，絕緣膜1218覆蓋電路部分中的天線(未圖繪)外面之絕緣膜1213的末端部分。當絕緣膜1218覆蓋絕緣膜1213時，較佳地提供了如絕緣膜1213與絕緣膜1218的總厚度一樣大之二或更多倍的邊於絕緣膜1213的末端與絕緣膜1218的末端之間。在此實施例中，因為絕緣膜1213係形成為具有1500nm之厚度，且絕緣膜1218係形成為具有2000nm之厚度，所以覆蓋絕緣膜1213的末端部分之絕緣膜1218的末端部分會離開絕緣膜1213的末端部分d=7000nm之距離；具有此一結構，可確保方法之餘裕，且進一步可預期的是，可防止水或氧的侵入。
接著，將天線1220形成於絕緣膜1218之上(請參閱第14圖)。然後，使天線1220及導電膜1217透過開口部分而相互電性連接；該開口部分係設置於天線1220的下面，且執行成一體。注意的是，雖然天線1220可直接連接至導電膜1231a，但如此實施例中之導電膜1217的設置係較佳的，因為可確保用於開口部分之形成的邊，以供與天線1220連接之用，且可獲得高度的成一體性；因此，可進一步設置導電膜於將被連接至天線1220的導電膜1217之上，也就是說，具有透過複數個導電膜的連接結構，可將天線1220電性連接至薄膜電晶體中所包含的導電膜1231a，且可獲得高度的成一體性。當諸如導電膜1217之複數個導電膜的厚度變大時，半導體裝置亦變厚；因此，較佳地，該複數個導電膜的厚度小，因而，導電膜1217或其類似物的厚度係較佳地比導電膜1231a的厚度更小。
天線1220可使用第一導電膜1221及第二導電膜1222之堆疊層的結構，且在此實施例中，將敘述具有100nm之厚度的鈦膜與具有5000nm之厚度的鋁膜之堆疊層結構的情況，以做為實例。鈦可增加天線的抗濕性，且可增加絕緣膜1218與天線1220之間的附著性；此外，鈦可減少與導電膜1217的接觸電阻，此係因為，由於鈦膜係形成為導電膜1217的最上層，由相同材料所形成之該鈦膜及天線中的鈦膜相互接觸之故。鈦膜係由乾蝕刻法所形成，所以其末端部分易於具有陡峭角度。鋁係低電阻材料，所以其適用於天線；藉由厚厚地形成鋁膜，可進一步降低電阻。較佳地，將天線的電阻降低，因為可增加通訊距離。此一鋁膜係由濕蝕刻法所形成，所以末端部分的側表面易於具有錐狀形狀；在此實施例中之錐形形狀係其之側表面朝向鋁膜之內部彎曲的形狀，亦即，具有彎曲之凹入的側表面之形狀。進一步地，當鋁膜係由濕蝕刻法所蝕刻時，鋁膜的末端部分係在鈦膜的末端部分之內側(區域1242)。例如，較佳的是，鋁膜的末端部分在鈦膜之內側，且鋁膜與鈦膜的末端之間的距離係鋁膜之厚度的六分之一至二分之一的距離(距離L)。在此實施例中，鋁膜的末端部分可以以距離L=0.8μm(微米)至2μm(微米)而設置於鈦膜的末端部分之內側。因為鈦膜的末端部分係自鋁膜的末端部分突出，所以可防止稍後形成之絕緣膜的斷接，且進一步地，可增加天線的耐久性。
除了鋁及鈦之外，該天線可使用包含諸如銀、銅、金、鉑、鎳、鈀、鉭、或鉬之金屬元素的材料，包含該等金屬元素之任一者的合金材料，或包含該等金屬元素之任一者的化合物材料之導電材料以形成。做為天線的形成方法，可給定CVD法、濺鍍法、諸如網印法或凹版印刷法之印刷法、液滴排放法、滴注法、電鍍法、或其類似方法雖然在此實施例中係描述堆疊層之結構以做為實例，但可使用上述材料之任-者的單一層之結構。
絕緣膜1223係形成以便覆蓋天線1220。在此實施例中，絕緣膜1223係使用具有200nm厚度之氮化矽膜所形成；較佳地，係設置絕緣膜1223，因為可進一步增加天線的抗濕性。因為鈦膜的末端部分係自鋁膜的末端部分突出，所以可不斷接地形成絕緣膜1223。除了氮化矽膜之外，如上述之絕緣膜1223可使用氮氧化矽膜、氧化氮化矽膜、或另一無機材料所形成。
使用絕緣基板所形成的半導體積體電路可以此一方式完成。
此實施例可適當地與其他實施例之任一者結合而實施。
(實施例3)
在此實施例中，將參照第9A至9D圖以描述具有更高可靠度及高產能之半導體的製造方法。在此實施例中，將敘述CMOS(互補金氧半)以做為半導體裝置的實例。電晶體902及903、電容器904、及絕緣層905係以分離層901插入於該處之間而設置於形成基板900之上，且形成半導體積體電路910。
電晶體902及903係薄膜電晶體，且各包含源極及汲極區、低濃度雜質區、通道形成區、閘極絕緣層、閘極電極、以及源極電極或汲極電極。該等源極或汲極區係分別與用作源極或汲極電極的導線接觸，且電性連接至該處。
電晶體902係n通道電晶體，且包含給予n型導電性的雜質元素(例如，磷(P)或砷(As))於源極或汲極區以及低濃度雜質區之中。電晶體903係p通道電晶體，且包含給予p型導電性的雜質元素(例如，硼(B)、鋁(Al)、或鎵(Ga))於源極或汲極區以及低濃度雜質區之中。
電容器904係透過與電晶體902及903相似的步驟以形成，且一電極係使用半導體層而形成，以及另一電極則使用閘極電極以形成。此時，為有效地確保電容值，可在形成閘極電極層之前，將雜質元素添加至用以形成電容器904的半導體層；透過此步驟，亦可將該雜質元素添加至設置在閘極電極層的下方層之區域中的半導體層，因此，該電容器將有效地作用。
其次，將使用導電膜所形成的天線911形成於絕緣層905，以及將保護膜921形成於天線911之上。該天線911係電性連接至半導體積體電路；在第9A圖中，天線911係電性連接至電容器904之一電極。
隨後，將絕緣物920形成於保護膜912之上。做為該絕緣物920，例如，可使用其中纖維體921係以有機樹脂922浸漬的結構體。
在相互接合保護膜912與絕緣物920之後，半導體積體電路910、天線911、及保護膜912係使用分離層901做為介面以與基板900分離；因此，半導體積體電路910、天線911、及保護膜912係設置於絕緣物920側(請參閱第9B圖)。
該保護膜912及絕緣物920可使用並未被特殊地描繪之黏著劑以相互接合，或可藉由壓合法或熱壓縮接合法來予以接合。
之後，半導體積體電路910之暴露的分離表面係以分離層901插入於該處之間而接合至絕緣物930，藉以使半導體積體電路910、天線911、及保護膜912插入於絕緣物920與絕緣物930之間(請參閱第9C圖)。
做為絕緣物930，可以以與絕緣物920相似的方式，使用其中以有機樹脂932浸漬纖維體931的結構體。
雖然並未特別地描繪，但其中形成複數個半導體積體電路910、天線911、及保護膜912許多結構體係插入於絕緣物920與930之間，以致使它們係以平面方向配置；且該等結構體被畫分成為個別件，以製造其中半導體積體電路910、天線911、及保護膜912係插入於絕緣物920與930之間的各個半導體積體電路晶片。在分離裝置上並無特殊的限制，只要該裝置可致能實體分離即可，且在此實施例中，該分離係藉由雷射光照射以沿著分離線執行，而成為較佳的實例。
藉由雷射光照射以執行分離，絕緣物920及930會融化於該等半導體積體電路晶片之分離的表面941及942之上；具有所融化的絕緣物920及930，各個半導體積體電路晶片具有其中半導體積體電路910、天線911、及保護膜912係以絕緣物920及930而整個地密封之結構。
雖然並未特別地描繪於此，但可進一步地將絕緣物設置於該等絕緣物920及930之外側或內側，以便更有利地覆蓋半導體積體電路910、天線911、及保護膜912的整個表面。
藉由上述的形成，可將半導體積體電路插入於該等絕緣物之間；因此，在製造過程中，可防止由於外部應力或應力之諸如在半導體積體電路上的崩潰或特徵缺陷之不利效應。因而，可高產能地製造具有高可靠度的半導體裝置。
注意的是，在此實施例中所製造的半導體裝置可藉由使用撓性絕緣物而具有可撓性。
在電晶體902及903以及電容器904中所包含的半導體層可使用以下材料之任一者而形成：藉由使用由甲矽烷或四氫化鍺所代表之半導體材料氣體的氣相成長法或濺鍍法所製造之非晶半導體(下文中亦稱為“AS”)；藉由使用光能或熱能以使該非晶半導體結晶所形成之多晶半導體；微晶(亦稱為半非晶或微晶體)半導體(下文中亦稱為“SAS”)；或其類似物。該半導體層可藉由濺鍍法、LPCVD法、電漿CVD法、或其類似方法以形成。
當考慮吉布斯(Gibbs)自由能時，微晶半導體膜屬於介穩狀態，該介穩狀態係在非晶狀態與單晶狀態之間的中間狀態；也就是說，該微晶半導體膜係具有就自由能而言係穩定之第三狀態的半導體，且具有短距有序及晶格失真。似圓柱狀或似針狀之晶體係以相對於基板表面的垂直方向而成長。其係微晶半導體之典型實例的微晶矽之雷曼(Raman)光譜偏移至比代表單晶矽之502cm-1 更低的波數側，亦即，微晶矽之雷曼光譜的峰值存在於代表單晶矽的520cm-1 與代表非晶矽的480cm-1 之間。該半導體包含至少1原子百分比的氫或鹵素，以終止懸浮鍵；此外，可包含諸如氦、氬、氪、或氖之稀有氣體元素以進一步促進晶格失真，使得可增強穩定性以及可獲得有利的微晶半導體膜。
微晶半導體膜可藉由具有數十至數百MHz之頻率的高頻電漿CVD法或具有1GHz或更大頻率的微波電漿CVD設備以形成。微晶半導體膜可典型地使用具有氫之諸如SiH4 、Si2 H6 、SiH2 Cl2 、SiHCl3 、SiCl4 、或SiF4 的氫化矽之稀釋物以形成；除了氫化矽及氫之外，微晶半導體膜可以以具有選擇自氦、氬、氪、及氖之稀有氣體的一種或複數種之稀釋物而形成。在該情況中，氫對氫化矽之流率比例係設定成為5：1至200：1，較佳地，50：1至150：1，更佳地，100：1。
做為典型之非晶半導體的實例，可給定氫化的非晶矽，而做為典型之晶體半導體的實例，則可給定多晶矽(多重結晶之矽)或其類似物。該多晶矽包含：所謂高溫多晶矽，其係使用形成於大於或等於800℃之處理溫度的多晶矽做為主要材料所形成；所謂低溫多晶矽，其係使用形成於小於或等於600℃之處理溫度的多晶矽做為主要材料所形成；藉由使用可促進結晶之元素或其類似物以使非晶矽結晶所形成之多晶矽；及其類似物。無需多說的是，如上述地，可使用微晶半導體或包含晶體相於部分之半導體層中的半導體。
做為半導體之材料，除了矽(Si)、鍺(Ge)、或其 類似物的元素之外，可使用諸如GaAs、InP、SiC、ZnSe、GaN、或SiGe之化合物半導體；選擇性地，可使用諸如氧化鋅(ZnO)、氧化錫(SnO2 )、氧化鎂鋅、氧化鎵、或氧化銦之氧化物半導體，由上述氧化物半導體之任一者所形成的氧化物半導體，或其類似物，例如可使用由氧化鋅、氧化銦、及氧化鎵所形成之氧化物半導體。在使用氧化鋅於半導體層的情況中，較佳地，閘極絕緣層係使用Y2 O3 、Al2 O3 、TiO2 、或其任一者之堆疊以形成；針對閘極電極層、源極電極層、及汲極電極層，較佳地，可使用ITO、Au、Ti、或其類似物。此外，可將In、Ga、或其類似物添加至ZnO之內。
在使用晶體半導體層以供半導體層之用的情況中，該晶體半導體層可由各式各樣方法的任一者所形成(諸如雷射結晶法、熱結晶法、及使用諸如鎳之促進結晶的元素之熱結晶法)；而且，其係SAS之微晶半導體可由雷射照射所結晶，以增加其晶體性。在以雷射光來照射非晶矽膜之前，當未引入可促進結晶之元素時，非晶矽膜係在氮氛圍下被加熱於500℃、1小時，以將包含於非晶矽膜中之氫釋出，使得氫的濃度變成1×1020 原子/立方公分或更小，此係因為當以雷射光來照射包含高量額之氫的非晶矽膜時，非晶矽膜會損壞之故。
用以引入金屬元素至非晶半導體層之內的技術並未特別地受到限制，只要其係能提供金屬元素於非晶半導體層的表面上或內部即可；例如，可使用濺鍍法、CVD法、電漿處理法(包含電漿CVD法)、吸附法、或用以塗覆金屬鹽溶液之方法，其中，使用溶液之方法係簡單且容易的，而且就金屬元素之輕易的濃度調整而言，係有用的。此外，為了要改善非晶半導體層之表面的可濕性，以便散佈水溶液於該非晶半導體層的整個表面上，氧化物膜係較佳地藉由在氧氛圍中之UV光照射、熱氧化、使用包含羥基之臭氧水或過氧化氫溶液之處理、或其類似者以形成。
結晶可藉由添加促進結晶之元素(亦稱為觸媒元素或金屬元素)至非晶半導體層，且執行熱處理(在550℃至750℃，3分鐘至24小時)於其中使非晶半導體層結晶以形成晶體半導體層的結晶步驟之中，以執行。做為促進(加速)結晶之元素，可使用鐵(Fe)、鎳(Ni)、鈷(Co)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、鉑(Pt)、銅(Cu)、及金(Au)之一或更多者。
為了要從晶體半導體層去除或降低可促進結晶之元素，可將包含雜質元素的半導體層形成與該晶體半導體層接觸且使其作用成為吸氣槽。該雜質元素可為給予n型導電性之雜質元素，給予p型導電性之雜質元素、或稀有氣體元素，例如磷(P)、氮(N)、砷(As)、銻(Sb)、鉍(Bi)、硼(B)、氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、及氙(Xe)。將包含稀有氣體元素之半導體層形成於包含可促進結晶之元素的晶體半導體層之上，且執行熱處理(在550℃至750℃，3分鐘至24小時)，在晶體半導體層中之促進結晶的元素會移動至包含稀有氣體元素的半導體層之內，且在晶體半導體中之促進結晶的元素會被去除或降低；然後，再將用作吸氣槽之包含稀有氣體元素之半導體層加以去除。
熱處理及雷射光照射可結合以使晶體半導體層結晶。選擇性地，可將熱處理及雷射光照射的其中之一者執行複數次。
而且，晶體半導體層可藉由電漿法以直接形成於基板上；選擇性地，晶體半導體層可藉由電漿法而選擇性地形成。
閘極絕緣層可使用氧化矽或氧化矽及氮化矽之堆疊層結構以形成。該閘極絕緣層可藉由電漿CVD法或低壓電漿CVD法以沉積絕緣膜而形成，或可藉由電漿處理之固相氧化或固相氮化以形成，此係因為藉由電漿處理之單晶半導體層的氧化或氮化所形成之閘極絕緣層係密質的，具有高的耐壓，且在可靠度中係優異；例如，半導體層的表面係藉由在10至30Pa的壓力，施加3至5kW之微波(2.45GHz)功率，而使用以Ar稀釋1至3倍(流率)的氧化氮(N2 O)來予以氧化或氮化。藉由此處理，可形成具有1nm至10nm(較佳地，2nm至6nm)之厚度的絕緣膜；進一步地，將氧化氮(N2 O)及甲矽烷(SiH4 )引入，且藉由氣相沉積法而在10至30Pa的壓力，施加3至5kW之微波(2.45GHz)功率，以形成氮氧化矽膜；從而，可形成該閘極絕緣層。固相反應與藉由氣相沉積法之反應的結合可形成具有低的介面狀態密度及優異的耐壓之閘極絕緣膜。
做為閘極絕緣層，可使用諸如二氧化鋯、氧化鉿、二氧化鈦、五氧化鉭、或其類似物之高電介質常數的材料。當使用高電介質常數的材料於閘極絕緣層時，可降低閘極漏電流。
閘極電極層可藉由CVD法、濺鍍法、滴注法、或其類似方法以形成。該閘極電極層可由選擇自Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、或Ba之元素；或包含該等元素之任一者做為其主要成分的合金材料或化合物材料所形成；選擇性地，可使用由摻雜有諸如磷之雜質元素的多晶矽膜所代表的半導體膜、AgPdCu合金、或其類似物，可使用單層結構或多層結構，例如可使用氮化鎢膜與鉬膜的二層結構體或其中順序堆疊以具有50nm厚度之鎢膜、具有500nm厚度之鋁及矽的合金(Al-Si)膜、以及具有30nm厚度之氮化鈦膜的三層結構。在該三層結構的情況中，可使用氮化鎢以取代用於第一導電膜的鎢；可使用鋁一鈦合金(Al-Ti)膜以取代用於第二導電膜的鋁一矽合金(Al-Si)膜；或可使用鈦膜以取代用於第三導電膜的氮化鈦膜。
對可見光具有透光性質的透光材料亦可使用於閘極電極層。做為透光導電材料，可使用銦錫氧化物(ITO)、包含氧化矽之銦錫氧化物(ITSO)、有機銦、有機錫、氧化鋅、或其類似物；進一步地，亦可使用包含氧化鋅之銦鋅氧化物(IZO)、氧化鋅(ZnO)、摻雜有鎵(Ga)之ZnO、氧化銦(SnO2 )、包含氧化鎢之氧化銦、包含氧化鎢之銦鋅氧化物、包含氧化鈦之氧化銦、包含氧化鈦之銦錫氧化物、或其類似物。
在其中需要蝕刻處理以形成閘極電極層於該處的情況中，可形成罩幕以及可執行乾蝕刻或濕蝕刻，該電極層可藉由使用ICP(電感耦合式電漿)蝕刻法且適當地控制蝕刻條件(施加至繞線電極的電功率之量額、施加至基板側之電極的電功率之量額、在基板側之電極的溫度、或其類似者)而蝕刻，以具有錐狀形狀。注意的是，可適當地使用由Cl2 、BCl3 、SiCl4 、及CCl4 所代表之包含氯的氣體；由CF4 、SF6 、及NF3 所代表之包含氟的氣體；或O2 ，以供蝕刻氣體之用。
雖然描述具有單一閘極之結構的電晶體於此實施例之中，但可選擇性地使用具有諸如雙重閘極之結構的多重閘極結構之電晶體；在此情況中，可將閘極電極層設置於半導體層的上面及下面，或可將複數個閘極電極層只設置於半導體層的一側(上面或下面)。
選擇性地，可將矽化物設置於電晶體的源極及汲極區之上。該等矽化物係藉由形成導電膜於半導體層的源極及汲極區之上，且藉由熱處理、GRTA法、LRTA法、或其類似方法以使半導體層之暴露的源極及汲極區中之矽與導電膜反應以形成。該等矽化物可由雷射照射或具備燈之光照射所形成。做為用以形成矽化物之材料，可使用以下之任一者：鈦(Ti)、鎳(Ni)、鎢(W)、鉬(Mo)、鈷(Co)、鋯(Zr)、鉿(Hf)、鉭(Ta)、釩(V)、釹(Nd)、鉻(Cr)、鉬(Pt)、鈀(Pd)、及其類似物。
各作用成為源極電極層或汲極電極層的導線層可藉由PVD法、CVD法、蒸鍍法、或其類似方法以沉積導電膜，且然後，蝕刻該導電膜，使得其具有所欲的形狀而形成。選擇性地，導線層可藉由印刷法、電鍍法、或其類似方法以選擇性地形成於預定處。進一步地，亦可使用回流法及鑲嵌法。做為該等導線層的材料，可使用諸如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、或Ba之金屬，諸如Si或Ge之半導體，或其之合金或氮化物。此外，亦可使用透光材料。
做為透光導電材料，可使用鈦錫氧化物(ITO)、包含氧化矽之銦錫氧化物(ITSO)、包含氧化鋅(ZnO)之銦鋅氧化物(IZO)、氧化鋅(ZnO)、摻雜有鎵(Ga)之ZnO、氧化銦(SnO2 )、包含氧化鎢之氧化銦、包含氧化鎢之銦鋅氧化物、包含氧化鈦之氧化銦、包含氧化鈦之銦錫氧化物、或其類似物。
在依據本發明實施例半導體裝置中，做為半導體元件，不僅可應用場效電晶體，而且可應用其中使用半導體層之記憶體元件；因而，可製造及提供可滿足各式各樣應用所需之功能的半導體裝置。
(實施例4)
因為諸如無線標籤之半導體裝置包含使用許多微小之半導體元件所形成的半導體積體電路，所以容易產生由於來自外面部分的靜電放電(ESD)所造成之電路的故障及對半導體元件的損害；尤其諸如無線標籤之包含具有大的表面面積之導體或類似物的天線更具有產生靜電放電的可能性。在此實施例中，將敘述保護半導體積體電路免於遭受此靜電放電之結構的實例。
第11A至11I)圖各自地描繪結構之實例。在此實施例中，藉由提供接近於半導體積體電路之具有導電材料的屏蔽，可保護該半導體積體電路。
第11A圖描繪其中屏蔽1101係形成以便覆蓋半導體積體電路晶片的整個外表面之實例。可決定該屏蔽1101的厚度，使得可防止天線中之其中來自R/W所傳送的載波或振幅調變波之接收可能的小。
注意的是，在第11A圖之中，屏蔽1101係形成以便覆蓋半導體積體電路晶片的頂部表面、底部表面、及側表面；且為了要以一方式形成該屏蔽1101，在將該屏蔽形成於頂部表面及一部分的側表面上之後，將該半導體電路翻面，以便形成屏蔽於底部表面及一部分側表面之上，藉以形成覆蓋該半導體積體電路之全部表面的屏蔽。
第11B圖係其中將屏蔽1102設置於絕緣物之內側以便覆蓋半導體積體電路的全部表面之實例。為了要以此一方式形成覆蓋半導體積體電路之全部表面的屏蔽1102，該屏蔽1102應在將半導體積體電路插入於絕緣物之間以及將半導體積體電路與該等絕緣物相互附著之前形成；然而，本發明的實施例並未特別地受限於此實例。例如，可以以此一方式形成該屏蔽1102：在將半導體積體電路晶片插入於該等絕緣物間之前，將屏蔽形成於半導體積體電路的頂部表面及底部表面之上；將該半導體積體電路插入該等絕緣物之間且結合至該等絕緣物；藉由雷射光照射以融化所畫分之表面上的屏蔽，而執行分離；且將半導體積體電路之側表面與頂部表面及底部表面接合。
第11C圖係其中將屏蔽1103設置於絕緣物之內側，以便僅形成該屏蔽於半導體積體電路之一側的實例。在此實例中，屏蔽1103係形成於天線側；然而，亦即將屏蔽1103形成於分離表面側。
藉由形成屏蔽於半導體積體電路的一側上，該屏蔽並不會在天線中妨礙到來自R/W之載波或振幅調變波的接收。在此一方式中，可確保有利的通訊準確性。
在第11A至11C圖中，係描述其中屏蔽係藉由使用導電材料而形成為膜形狀的實例；然而，如第11D圖中所描繪地，可將屏蔽形成為諸如1104a至1104g之島狀，因為該等屏蔽1104a至1104g之各者係使用導電材料以形成，所以各個屏蔽1104a至1104g均具有導電性。然而，該等屏蔽1104a至1104g係成點狀於半導體積體電路之上，且並不會相互電性連接；因此，雖然使用導電材料於屏蔽1104a至1104g，但就整個而言，可將該等屏蔽1104a至1104g視為等效於絕緣物之膜。藉由將屏蔽形成為具有此一結構，而各個島狀之屏蔽1104a至1104g係使用導電材料以形成；因此，可有利地保護半導體積體電路以防備靜電放電。此外，因為就整個而言，該等島狀之屏蔽1104a至1104g並不具有如導電膜一樣的形狀，所以該等屏蔽1104a至1104g並不會在天線中妨礙到來自R/W之載波或振幅調變波的接收；因而，可確保有利的通訊準確性。
做為用以形成屏蔽1101之材料，導體或半導體係較佳的；例如，可給定金屬膜、金屬氧化物膜、半導體膜、金屬氮化物膜、及其類似物。做為特定的材料，可使用選擇自鈦、鉬、鎢、鋁、銅、銀、金、鎳、鉑、鈀、銥、銠、鉭、鎘、鋅、鐵、矽、鍺、鋯、或鋇之元素；包含上述元素之任一者做為其主要成分之合金材料；包含上述元素之任一者做為其主要成分之化合物材料；包含上述元素之任一者做為其主要成分之氮化物材料；或包含上述元素之任一者做為其主要成分之氧化物材料。
做為氮化物材料，可使用氮化鉭、氮化鈦、或其類似物。
做為氧化物材料，可使用銦錫氧化物(ITO)、包含氧化矽之銦錫氧化物(ITSO)、有機銦、有機錫、氧化鋅、或其類似物。選擇性地，可使用包含氧化鋅(ZnO)之銦鋅氧化物(IZO)、氧化鋅(ZnO)、包含鎵(Ga)之氧化鋅、氧化錫(SnO2 )、包含氧化鎢之氧化銦、包含氧化鎢之銦鋅氧化物、包含氧化鈦之銦錫氧化物(ITO(銦錫氧化物))、或其類似物。
選擇性地，可使用藉由添加雜質元素或其類似物至半導體所獲得之具有導電性的半導體膜；例如，可使用摻雜有諸如磷之雜質元素的多晶矽膜。
進一步地，做為該屏蔽，可使用導電性高分子(亦稱為導電性聚合物)；做為該導電性高分子，可使用所謂π電子共軛導電性聚合物。例如，可給定聚苯胺及/或其衍生物、聚吡咯及/或其衍生物、聚噻吩及/或其衍生物、及該等材料之二或更多種的共聚合物。
共軛導電性高分子之特定實例係給定如下：聚吡咯、聚(3-甲基吡咯)、聚(3-丁基吡咯)、聚(3-辛基吡咯)、聚(3-癸基吡咯)、聚(3,4-二甲基吡咯)、聚(3,4-二丁基吡咯)、聚(3-羥基吡咯)、聚(3-甲基-4-羥基吡咯)、聚(3-甲氧基吡咯)、聚(3-乙氧基吡咯)、聚(3-辛氧基吡咯)、聚(3-羧基吡咯)、聚(3-甲基-4-羧基吡咯)、聚N-甲基吡咯、聚噻吩、聚(3-甲基噻吩)、聚(3-丁基噻吩)、聚(3-辛基噻吩)、聚(3-癸基噻吩)、聚(3-十二基噻吩)、聚(3-甲氧基噻吩)、聚(3-乙氧基噻吩)、聚(3-辛氧基噻吩)、聚(3-羧基噻吩)、聚(3-甲基-4-羧基噻吩)、聚(3,4-乙烯二氧噻吩)、聚苯胺、聚(2-甲基苯胺)、聚(2-辛基苯胺)、聚(2-異丁基苯胺)、聚(3-異丁基苯胺)、聚(2-氨基苯磺酸)、或聚(3-氨基苯磺酸)。
有機樹脂或摻雜物(鹵素、路易士酸、無機酸、有機酸、過渡金屬鹵化物、有機氰化物、非離子界面活性劑、及其類似物)可結合於包含導電性高分子的屏蔽中。
該屏蔽可由諸如濺鍍法、電漿CVD法、或蒸鍍法之乾處理，或諸如塗佈法、印刷法、或液滴排放法(噴墨法)之濕處理所形成。
(實施例5)
藉由依據本發明實施例之半導體裝置，可形成作用為無線標籤的半導體裝置(下文中將稱為無線晶片、無線處理器、或無線記憶體)。注意的是，依據本發明實施例之半導體裝置的可應用範圍係寬廣的，且該半導體裝置可應用至任何產品，只要可非接觸地明瞭物體之諸如其歷史的資訊即可，且有用於生產、管理、或其類似者。例如，依據本發明實施例之半導體裝置可結合於紙鈔、硬幣、有價證券、執照、不記名有價債券、包裝容器、書籍、記錄媒體、私人物品、交通工具、食物、服裝、醫療產品、日用品、醫藥、及電子裝置之中；此等產品的實例將參照第10A至10G圖來加以敘述。
紙鈔及硬幣係市場中所循環之金錢，且包含可在特定區域中以與金錢相同的方式所使用之者(現金證明)、紀念幣、及其類似物。有價證券表示支票、證券、本票、及其類似物，其可設置有包含處理器電路之晶片1001(第10A圖)。執行表示駕照、居留證、及其類似物，且可設置有包含處理器電路之晶片1002(第10B圖)。私人物品表示提包、眼鏡、及其類似物，且可設置有包含處理器電路之晶片1003(第10C圖)。不記名有價債券表示郵票、糧票、各式各樣的商品贈品券、及其類似物。包裝容器表示用於食物容器及其類似物之包裝紙、塑膠瓶、及其類似物，且可設置有包含處理器電路之晶片1004(第10D圖)。書籍表示精裝書、平裝書、及其類似物，且可設置有包含處理器電路之晶片1005(第10E圖)。記錄媒體表示DVD軟體、影帶、及其類似物，其可設置有包含處理器電路之晶片1006(第10F圖)。交通工具表示船舶、諸如自行車之附有車輪的交通工具、及其類似物，其可設置有包含處理器電路之晶片1007(第10G圖)。食物表示食品、飲料、及其類似物。服裝表示衣服、鞋子、及其類似物。醫療產品表示醫用器材、保健器材、及其類似物。日用品表示家具、照明裝備、及其類似物。醫藥表示醫用產品、殺蟲劑、及其類似物。電子裝置表示液晶顯示裝置、EL顯示裝置、電視裝置(電視接收器或薄型電視接收器)、蜂巢式電話、及其類似物。
半導體裝置可藉由附著至物品的表面或嵌入於物體之中以設置。例如，在書籍的情況中，可將半導體裝置嵌入於紙張之中；以及在藉由有機樹脂的封裝之中，可將半導體裝置嵌入於樹脂之中。
如上述地，檢查系統、使用於出租商店中之系統、或其類似系統的效率可藉由以半導體裝置來設置包裝容器、記錄媒體、私人物品、食物、服裝、日用品、電子裝置、或其類似物而改善。此外，藉由以半導體裝置來設置交通工具，可防止偽造或偷竊。此外，當將半導體裝置植入至諸如動物之生物時，可易於識別各個生物；例如，藉由植入/附著具有感測器之半導體裝置至諸如家畜之生物時，可易於管理諸如其目前之體溫的健康情形，以及其出生年份、性別、血統、或其類似者。
注意的是，此實施例可與此說明書中所揭示之另外的實施例或實例適當地結合以實施。
[實例1]
在此實例中，將敘述使用高頻電路模擬以顯示實施例1中的第3圖中所描繪之包含依據本發明實施例過壓保護電路之無線標籤，與包含習知的過壓保護電路之無線標籤的操作之比較性驗證的結果。
第4圖顯示用於比較之習知無線標籤的天線電路、整流器電路、電壓偵測電路、及過壓保護電路之結構。當比較第4圖中的結構與其係本發明實施例之第3圖中的結構時，第4圖中的結構係與第3圖中的結構不同，其中在保護電路117中所包含之電晶體318的閘極係直接使用電壓偵測電路115的輸出以控制。
自第3圖及第4圖的各圖中之電路的天線部分引入對應於來自R/W之載波的電功率，且相互比較根據輸入至天線電路102之電功率強度的天線電路102中之信號調變因子中的改變。
第5A及5B圖顯示計算結果。在第5A圖中，“VppMax”之用語意指天線電路102中之信號的最大振幅，以及“VppMin”之用語意指天線電路102中之信號的最小振幅；且它們係由公式：(調變因子)=(VppMax-VppMin)/(VppMax+VppMin)，所界定。
第5B圖係圖形，顯示相對於第5A圖中之來自R/W的輸入功率之依據本發明實施例的結構及習知結構之調變因子中的改變。做為模擬條件，其係對應於來自R/W之輸入功率的參數之輸入電流，係在200mA與600mA之間改變；至於輸入電流與電功率之間的關係(dBm)，雖然在第5A及5B圖中並未執行直接轉換，但依據R/W與天線或其類似物之間的耦合係數之設定，當輸入電流增加時，來自R/W的輸入功率會增加。在過壓保護電路開始操作時之來自R/W的輸入電流係200mA，當具有20%之調變因子的信號係來自R/W的輸入時，標繪圖501顯示在包含具有習知結構之過壓保護電路的無線標籤中之天線的信號調變因子，以及標繪圖502顯示在包含具有依據本發明實施例之結構的過壓保護電路的無線標籤中之天線的信號調變因子。
在其中在該處之來自R/W的輸入功率係相對地低之區域中，亦即，在其中在該處之Venv係小於或等於過壓保護電路開始操作時的電壓之區域中，在本發明之結構及習知結構二者之中，天線的信號調變因子係大約10%至17.4%。在其中在該處之來自R/W的輸入功率係高之區域中，亦即，在其中在該處之Venv係大於或等於過壓保護電路開始操作時的電壓之區域中，天線的共振點會由於過壓保護電路的操作而改變，邊界係在第5B圖中顯示為斷線500。
在其中在該處之標繪超過斷線500的區域中，其係由標繪圖501所顯示之包含過壓保護電路的習知結構之無線標籤中的天線之信號調變因子會大大地減少至大約5%，此顯示的是，因為信號之最大振幅與信號之最小振幅間的差值變小，所以將難以偵測R/W側上之信號的接收；相反地，在包含依據本發明實施例之過壓保護電路的結構之無線標籤中的天線之信號調變因子並不會落在10%以下，且大約10%至15%的信號調變因子會穩定地維持著。在其中在該處之輸入電流係600mA的區域中，信號調變因子會增加，因為來自R/W的輸入功率增加，且電壓增加而超過過壓保護電路及恆定電壓電路的控制範圍。
例如從上述結果呈現明顯的是，在具有依據本發明實施例之結構的過壓保護電路中，可藉由使滯後發生於當操作開始時的時序與當操作停止時的時序之間，以獲得當電壓接近於操作開始時之電壓時，使過壓保護電路的行為穩定，以及抑制天線中之調變操作的不利效應之功效。
[實例2]
在此實例中，將調查當過壓保護電路依據輸入功率中的改變以操作時之實際晶片的回應，且藉由使用符合於具有13.56MHz之頻率的ISO 15693規格之無線標籤的實驗晶片，執行比較於第3圖中所示之包含依據本發明實施例之過壓保護電路的無線標籤與第4圖中所示之包含習知過壓保護電路的無線標籤之間。將敘述其之摘要及結果。
將簡略地敘述該實驗晶片的摘要。該實驗晶片係符合於具有13.56MHz之頻率的ISO 156983規格之無線標籤，且其之主要結構係顯示於第1圖中。關於過壓保護電路的結構，將相互比較第3圖中所示之具有依據本發明實施例的結構之過壓保護電路與第4圖中所示之具有習知結構的過壓保護電路，雖然存在有相同的部分於該二結構之間。注意的是，第4圖中所示之具有習知結構的過壓保護電路係藉由添加低通濾波器於電晶體311的汲極與電晶體318的閘極之間的路徑中，以做為防備雜訊之手段。
將敘述實驗之摘要。在改變來自R/W之輸入功率的情況中之各個協定的回應比例係藉由使用上述兩種取樣以調查。關於協定，依據由ISO 15693所指定的方法，回應的比例係在下列條件之下調查：其中自R/W至標籤之載波的調變因子係100%至10%；其中係使用單一副載波及雙重副載波；以及其中係使用“四個之中的一個”及“二百五十六個之中的一個”之方法做為資料編碼方法。關於轉移速率，僅使用高速模式以供評估之用。在實驗中，二十個信號係自R/W連續地輸出，且其中該晶片正常地回應於該處之次數的比例係顯示成為百分比。
第7A及7B圖顯示使用包含習知過壓保護電路之無線標籤的測量結果，以及第8A及8B圖顯示使用包含依據本發明實施例之過壓保護電路之無線標籤的測量結果。在第7A圖之中，可看到的是，當來自R/W的輸入功率超過由點線701所表示的輸入功率時，過壓保護電路開始操作，且Venv的增加係穩定於5V左右；相似地，在第8A圖之中，當來自R/W的輸入功率超過由點線801所表示的輸入功率時，過壓保護電路開始操作，且Venv的增加係穩定於5V左右。
第7B圖顯示使用包含習知過壓保護電路之無線標籤的測量結果。在其中自R/W至無線標籤之信號具有100%調變於該處的情況中，在所有所評估的協定中，且在所有的輸入功率範圍中，係獲得二十次之中的至少一次之回應(在第7B圖中，Min 25%)；然而，在其中自R/W至無線標籤之信號具有10%調變於該處的情況中，在其中來自R/W之輸入功率超過20dBm於該處之區域的周邊之中，可看到其中無法獲得正常回應於該處的區域(0%之回應比例)，此現象係因為在天線中之信號調變因子會依據過壓保護電路的操作而急劇地減少之故。
第8B圖顯示使用包含依據本發明實施例的過壓保護電路之無線標籤的測量結果。可觀察到的是，在所有所評估的協定中，且在所有的輸入功率範圍中，係獲得二十次之中的至少一次之回應，以及在其中輸入功率高且使用10%調變於該處的區域中，亦即，在其中使用包含習知過壓保護電路之無線標籤於該處的情況中所無法獲得回應的區域中，回應的比例係大大地增加。
從上述比較得知，藉由依據本發明實施例之過壓保護電路，可有利地抑制由於輸入功率之增加所造成之Venv的過度增加；當與習知過壓保護電路比較時，可使操作穩定化；可抑制不利的效應於具有低調變因子的信號之上；以及可改善無線標籤與R/W之間的通訊準確度。
此申請案係根據2008年9月19日在日本專利局所申請之日本專利申請案序號2008-241499，該申請案之全部內容係結合於本文，以供參考之用。
100．．．無線標籤
101．．．邏輯電路
102．．．天線電路
103．．．解調變電路
104．．．調變電路
105．．．電源供應電路
106．．．過壓保護電路
111、911、1220．．．天線
112．．．共振電容器
113．．．整流器電路
114．．．恆定電壓電路
115．．．電壓偵測電路
116．．．記憶體電路
117．．．保護電路
201．．．直流電壓Venv
202．．．調整電壓
211．．．振幅調變波
212．．．脈波信號
301、304、316、317、904．．．電容器
302、303、307、308、315、318、902、903、309、310、311、312、314．．．電晶體
305、306、313．．．電阻器
500．．．斷線
501、502．．．標繪圖
604、604、609、610、1215、1242．．．區域
701、801．．．點線
900、1201．．．基板
901、1202．．．分離層
905．．．絕緣層
910．．．半導體積體電路
912．．．保護膜
920、930．．．絕緣物
921、931．．．纖維體
922、932．．．有機樹脂
941．．．分離的表面
1001、1002、1003、1004、1005、1006、1007．．．晶片
1101、1102、1103、1104a～1104g．．．屏蔽
1203、1208、1209、1218、1223、1210、1211、1212、1213．．．絕緣膜
1204、1204a、1204b．．．半導體膜
1205．．．閘極絕緣膜
1207．．．閘極電極
1214．．．開口部分
1217、1221、1222、1231a、1231b．．．導電膜
1206a．．．通道形成區
1206b、1206c．．．雜質區
1230a、1230b．．．薄膜電晶體
第1圖顯示依據本發明實施例之半導體裝置的結構；
第2A及2B圖顯示電源供應電路之操作及藉由將信號重疊於載波上之載波的調變；
第3圖顯示依據本發明實施例之過壓保護電路的實施例；
第4圖顯示習知過壓保護電路的實例；
第5A及5B圖係圖形，其各自地比較在使用依據本發明實施例之過壓保護電路的無線標籤與使用習知過壓保護電路的無線標籤之間，在天線之信號調變因子相對於輸入電流中的改變；
第6A及6B圖係圖形，其各自地顯示依據本發明實施例的過壓保護電路中所包含之電壓偵測電路的操作；
第7A及7B圖係圖形，其各自地顯示在使用習知過壓保護電路的無線標籤中之輸入電功率與回應比例間的關係；
第8A及8B圖係圖形，其各自地顯示在使用依據本發明實施例之過壓保護電路的無線標籤中之輸入電功率與回應比例間的關係；
第9A至9D圖係描繪依據本發明實施例之半導體裝置的製造方法之圖式；
第10A至10G圖係各自地描繪依據本發明實施例之半導體裝置的應用實例之圖式；
第11A至11D圖係各自地描繪依據本發明實施例之半導體裝置的製造方法之圖式；
第12A至12C圖係描繪依據本發明實施例之半導體裝置的製造方法之圖式；
第13A至13C圖係描繪依據本發明實施例之半導體裝置的製造方法之圖式；以及
第14圖係描繪依據本發明實施例之半導體裝置的製造方法之圖式。
100．．．無線標籤
101．．．邏輯電路
102．．．天線電路
103．．．解調變電路
104．．．調變電路
105．．．電源供應電路
106．．．過壓保護電路
111．．．天線
112．．．共振電容器
113．．．整流器電路
114．．．恆定電壓電路
115．．．電壓偵測電路
116．．．記憶體電路
117．．．保護電路

Claims (15)

  1. 一種半導體裝置，包含：電壓偵測電路，其係依據來自外部部分所供應之電功率的位準，以輸出電位；記憶體電路，其係依據來自該電壓偵測電路所輸出之該電位的最大值，以保持電位；以及保護電路，其電連接至該記憶體電路，其中該記憶體電路包含第一電晶體和電容器，其中該第一電晶體之源極和汲極之其中一者係電連接至該電容器之一電極，且其中該第一電晶體之該源極和該汲極之其中另一者係電連接至該電容器之另一電極。
  2. 一種半導體裝置，包含：電壓偵測電路，其係依據來自外部部分所供應之電功率的位準，以輸出電位；記憶體電路，其係依據來自該電壓偵測電路所輸出之該電位的最大值，以保持電位；以及保護電路，其電連接至該記憶體電路，其中該記憶體電路包含第一電晶體、電容器和第二電晶體，其中該保護電路包含第三電晶體，其中該第一電晶體之源極和汲極之其中一者係電連接至該電容器之一電極，且其中該第一電晶體之該源極和該汲極之其中另一者係 電連接至該電容器之另一電極，其中該第二電晶體之閘極以及該第二電晶體之源極和汲極之其中一者係電連接至該電壓偵測電路，其中該第二電晶體之該源極和該汲極之其中另一者係電連接至該第一電晶體之該源極和該汲極之其中該一者，且其中該第三電晶體之閘極係電連接至該電容器之該一電極。
  3. 一種半導體裝置，包含：天線電路，其係接收來自外部部分之電功率；電壓偵測電路，其係依據該電功率的位準，以輸出電位；記憶體電路，其係依據來自該電壓偵測電路所輸出之該電位的最大值，以保持電位；以及保護電路，其電連接至該記憶體電路，其中該記憶體電路包含第一電晶體、電容器和第二電晶體，其中該保護電路包含第三電晶體，其中該第一電晶體之源極和汲極之其中一者係電連接至該電容器之一電極，且其中該第一電晶體之該源極和該汲極之其中另一者係電連接至該電容器之另一電極，其中該第二電晶體之閘極以及該第二電晶體之源極和汲極之其中一者係電連接至該電壓偵測電路， 其中該第二電晶體之該源極和該汲極之其中另一者係電連接至該第一電晶體之該源極和該汲極之其中該一者，且其中該第三電晶體之閘極係電連接至該電容器之該一電極。
  4. 如申請專利範圍第1至3項中任一項之半導體裝置，其中該記憶體電路包含重設端子，其中當重設信號被輸入至該重設端子時，該記憶體電路將所保持之該電位重設，且其中該重設端子係電連接至該第一電晶體之該閘極。
  5. 如申請專利範圍第1項之半導體裝置，其中該保護電路之阻抗係依據由該記憶體電路所保持之該電位而改變。
  6. 如申請專利範圍第2項之半導體裝置，其中該保護電路係藉由依據由該記憶體電路所保持之該電位而改變該保護電路之阻抗，以消耗或反應過度之該電功率。
  7. 如申請專利範圍第3項之半導體裝置，其中該保護電路係藉由依據由該記憶體電路所保持之該電位而改變該保護電路之阻抗，以改變該天線電路之共振頻率以及反應過度之該電功率。
  8. 如申請專利範圍第1項之半導體裝置，其中該電容器之該另一電極係保持在恆定電位。
  9. 如申請專利範圍第2或3項之半導體裝置，其中 該電容器之該另一電極係保持在恆定電位。
  10. 如申請專利範圍第1項之半導體裝置，其中該第一電晶體包含包括通道形成區的氧化物半導體層。
  11. 如申請專利範圍第1項之半導體裝置，其中該第一電晶體包含包括通道形成區的氧化物半導體層，且其中該氧化物半導體層包括銦、鋅及鎵之至少一者。
  12. 如申請專利範圍第2或3項之半導體裝置，其中該第一電晶體、該第二電晶體及該第三電晶體之至少一者包含包括通道形成區的氧化物半導體層。
  13. 如申請專利範圍第2或3項之半導體裝置，其中該第一電晶體、該第二電晶體及該第三電晶體之至少一者包含包括通道形成區的氧化物半導體層，且其中該氧化物半導體層包括銦、鋅及鎵之至少一者。
  14. 如申請專利範圍第1至3項任一項之半導體裝置，其中該第一電晶體之該源極和該汲極之該其中一者係直接連接至該電容器之該一電極，且其中該第一電晶體之該源極和該汲極之該其中另一者係直接連接至該電容器之該另一電極。
  15. 一種無線標籤，包含：如申請專利範圍第1至3項中任一項之半導體裝置；無線通訊電路，與該外部部分之通訊係可藉由該無線通訊電路以無線地執行； 電源供應電路，其係根據來自該外部部分所供應之電功率，以產生DC電壓；以及邏輯電路，其係藉由使用所產生之該DC電壓以驅動，且執行資料處理。
TW098130756A 2008-09-19 2009-09-11 半導體裝置以及使用該半導體裝置的無線標籤 TWI480806B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008241499 2008-09-19

Publications (2)

Publication Number Publication Date
TW201017548A TW201017548A (en) 2010-05-01
TWI480806B true TWI480806B (zh) 2015-04-11

Family

ID=42036625

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098130756A TWI480806B (zh) 2008-09-19 2009-09-11 半導體裝置以及使用該半導體裝置的無線標籤

Country Status (4)

Country Link
US (2) US8439270B2 (zh)
JP (1) JP2010097606A (zh)
TW (1) TWI480806B (zh)
WO (1) WO2010032603A1 (zh)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5222545B2 (ja) * 2006-12-26 2013-06-26 株式会社半導体エネルギー研究所 送受信回路及び当該送受信回路を具備する半導体装置
US8224277B2 (en) * 2008-09-26 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9134221B2 (en) 2009-03-10 2015-09-15 The Regents Of The University Of California Fluidic flow cytometry devices and particle sensing based on signal-encoding
KR20120120330A (ko) 2010-01-29 2012-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TW201134046A (en) * 2010-03-18 2011-10-01 Hon Hai Prec Ind Co Ltd Over-voltage protection circuit
US9092710B2 (en) * 2010-03-25 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5779415B2 (ja) 2010-06-25 2015-09-16 株式会社半導体エネルギー研究所 電子装置の駆動方法
US8928466B2 (en) 2010-08-04 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8830637B2 (en) * 2010-08-31 2014-09-09 Texas Instruments Incorporated Methods and apparatus to clamp overvoltages for alternating current systems
US9391476B2 (en) 2010-09-09 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Power feeding device, wireless power feeding system using the same and wireless power feeding method
JP5815337B2 (ja) 2010-09-13 2015-11-17 株式会社半導体エネルギー研究所 半導体装置
WO2012054904A2 (en) * 2010-10-21 2012-04-26 The Regents Of The University Of California Microfluidics with wirelessly powered electronic circuits
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
KR20120084659A (ko) 2011-01-20 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 급전 장치 및 비접촉 급전 시스템
US8659015B2 (en) 2011-03-04 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012121371A1 (ja) * 2011-03-10 2012-09-13 Ｎｅｃトーキン株式会社 受電装置及びそれを用いた非接触電力伝送システム
US8934259B2 (en) 2011-06-08 2015-01-13 Semprius, Inc. Substrates with transferable chiplets
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US8941962B2 (en) * 2011-09-13 2015-01-27 Fsp Technology Inc. Snubber circuit and method of using bipolar junction transistor in snubber circuit
CN105008895B (zh) 2012-10-15 2019-02-15 纳诺赛莱克特生物医药股份有限公司 颗粒分选的系统、设备和方法
WO2014077218A1 (ja) 2012-11-16 2014-05-22 株式会社村田製作所 無線通信機器及びアンテナ装置
US9698308B2 (en) 2014-06-18 2017-07-04 X-Celeprint Limited Micro assembled LED displays and lighting elements
KR20170047324A (ko) 2014-08-26 2017-05-04 엑스-셀레프린트 리미티드 마이크로 어셈블링된 하이브리드 디스플레이들 및 조명 엘리먼트들
US9818725B2 (en) 2015-06-01 2017-11-14 X-Celeprint Limited Inorganic-light-emitter display with integrated black matrix
US9991163B2 (en) 2014-09-25 2018-06-05 X-Celeprint Limited Small-aperture-ratio display with electrical component
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US9537069B1 (en) 2014-09-25 2017-01-03 X-Celeprint Limited Inorganic light-emitting diode with encapsulating reflector
US9799261B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Self-compensating circuit for faulty display pixels
KR102547048B1 (ko) 2015-01-13 2023-06-26 로버트 카인들 개인 보호 장치, 방법 및 물품
US9640976B2 (en) 2015-02-26 2017-05-02 Ut-Battelle, Llc Overvoltage protection system for wireless power transfer systems
US9871345B2 (en) 2015-06-09 2018-01-16 X-Celeprint Limited Crystalline color-conversion device
US10133426B2 (en) 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
US10255834B2 (en) 2015-07-23 2019-04-09 X-Celeprint Limited Parallel redundant chiplet system for controlling display pixels
US9640108B2 (en) 2015-08-25 2017-05-02 X-Celeprint Limited Bit-plane pulse width modulated digital display system
US10380930B2 (en) 2015-08-24 2019-08-13 X-Celeprint Limited Heterogeneous light emitter display system
US10230048B2 (en) 2015-09-29 2019-03-12 X-Celeprint Limited OLEDs for micro transfer printing
US10066819B2 (en) 2015-12-09 2018-09-04 X-Celeprint Limited Micro-light-emitting diode backlight system
US9786646B2 (en) 2015-12-23 2017-10-10 X-Celeprint Limited Matrix addressed device repair
US10091446B2 (en) 2015-12-23 2018-10-02 X-Celeprint Limited Active-matrix displays with common pixel control
US9930277B2 (en) 2015-12-23 2018-03-27 X-Celeprint Limited Serial row-select matrix-addressed system
US9928771B2 (en) 2015-12-24 2018-03-27 X-Celeprint Limited Distributed pulse width modulation control
US10200013B2 (en) 2016-02-18 2019-02-05 X-Celeprint Limited Micro-transfer-printed acoustic wave filter device
US10361677B2 (en) 2016-02-18 2019-07-23 X-Celeprint Limited Transverse bulk acoustic wave filter
US10109753B2 (en) 2016-02-19 2018-10-23 X-Celeprint Limited Compound micro-transfer-printed optical filter device
WO2017144573A1 (en) 2016-02-25 2017-08-31 X-Celeprint Limited Efficiently micro-transfer printing micro-scale devices onto large-format substrates
US10150325B2 (en) 2016-02-29 2018-12-11 X-Celeprint Limited Hybrid banknote with electronic indicia
US10193025B2 (en) 2016-02-29 2019-01-29 X-Celeprint Limited Inorganic LED pixel structure
US10150326B2 (en) 2016-02-29 2018-12-11 X-Celeprint Limited Hybrid document with variable state
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
US10199546B2 (en) 2016-04-05 2019-02-05 X-Celeprint Limited Color-filter device
US9997102B2 (en) 2016-04-19 2018-06-12 X-Celeprint Limited Wirelessly powered display and system
US10198890B2 (en) 2016-04-19 2019-02-05 X-Celeprint Limited Hybrid banknote with electronic indicia using near-field-communications
US10360846B2 (en) 2016-05-10 2019-07-23 X-Celeprint Limited Distributed pulse-width modulation system with multi-bit digital storage and output device
US9997501B2 (en) 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
US10453826B2 (en) 2016-06-03 2019-10-22 X-Celeprint Limited Voltage-balanced serial iLED pixel and display
US11137641B2 (en) 2016-06-10 2021-10-05 X Display Company Technology Limited LED structure with polarized light emission
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
US10782002B2 (en) 2016-10-28 2020-09-22 X Display Company Technology Limited LED optical components
US10347168B2 (en) 2016-11-10 2019-07-09 X-Celeprint Limited Spatially dithered high-resolution
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
WO2018091459A1 (en) 2016-11-15 2018-05-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10438859B2 (en) 2016-12-19 2019-10-08 X-Celeprint Limited Transfer printed device repair
US10832609B2 (en) 2017-01-10 2020-11-10 X Display Company Technology Limited Digital-drive pulse-width-modulated output system
US10291075B2 (en) * 2017-02-22 2019-05-14 Qualcomm Incorporated Over voltage protection detection
US10396137B2 (en) 2017-03-10 2019-08-27 X-Celeprint Limited Testing transfer-print micro-devices on wafer
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
WO2019136463A1 (en) 2018-01-08 2019-07-11 Kaindl Robert Threat identification device and system with optional active countermeasures
CN113016045B (zh) * 2019-10-18 2023-03-10 株式会社村田制作所 带有无线ic标签的医疗用金属制器具
CN111428833B (zh) * 2020-04-09 2021-09-17 滕州道智盛智能科技有限公司 一种基于区块链的桥梁施工监测系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652423A (en) * 1994-06-21 1997-07-29 Sony Chemicals Corporation Non-contacting RF-ID card for wide voltage range input
TW330276B (en) * 1995-08-31 1998-04-21 Ibm Diode receiver for radio frequency transponder capable of supplying power to the electronics of the RF tag in addition to have tag power rectification circuit
US20060044726A1 (en) * 2004-09-02 2006-03-02 Mitsubishi Denki Kabushiki Kaisha Controlling circuit of power semiconductor device and controlling integrated circuit
TW200737010A (en) * 2005-11-25 2007-10-01 Semiconductor Energy Lab Co Ltd Semiconductor device
US20080285199A1 (en) * 2004-02-13 2008-11-20 Bernd Deutschmann Circuit Arrangement and Method For Protecting an Integrated Semiconductor Circuit

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066272A (ja) * 1992-06-17 1994-01-14 Omron Corp データ通信装置のパルス受信回路
JPH0736072U (ja) 1993-12-17 1995-07-04 新日本無線株式会社 ピークホールド回路
JPH0962808A (ja) 1995-08-25 1997-03-07 Mitsubishi Electric Corp 非接触ｉｃカード及び非接触ｉｃカードシステム
US6097292A (en) 1997-04-01 2000-08-01 Cubic Corporation Contactless proximity automated data collection system and method
JP2974129B2 (ja) * 1996-08-16 1999-11-08 新日本無線株式会社 信号スペクトラム計測装置
SG54559A1 (en) 1996-09-13 1998-11-16 Hitachi Ltd Power transmission system ic card and information communication system using ic card
JPH10285087A (ja) * 1997-04-10 1998-10-23 Omron Corp データキャリア及び識別システム
JP3802968B2 (ja) 1997-04-25 2006-08-02 新日本無線株式会社 バンドパスフィルタ装置
JP3940939B2 (ja) * 1997-09-08 2007-07-04 吉川アールエフシステム株式会社 データキャリア
JP3554160B2 (ja) 1997-11-13 2004-08-18 ローム株式会社 情報通信装置
US6879809B1 (en) 1998-04-16 2005-04-12 Motorola, Inc. Wireless electrostatic charging and communicating system
FR2801745B1 (fr) 1999-11-30 2007-05-25 St Microelectronics Sa Transpondeur electromagnetique a desaccord en frequence
JP2002259921A (ja) * 2001-03-02 2002-09-13 Denso Corp Ｉｄタグ及びｉｄタグの受信電力制御方法
JP2003085506A (ja) * 2001-09-12 2003-03-20 Yoshikawa Rf System Kk データキャリアにおける過電圧防止回路
WO2004013806A1 (en) 2002-07-30 2004-02-12 Koninklijke Philips Electronics N.V. Transponder with a controllable power-on-reset circuit
JP2004072466A (ja) * 2002-08-07 2004-03-04 Ntt Electornics Corp リップルフィルタ回路
SI21392A (sl) 2002-12-24 2004-06-30 Vinko Kunc Postopek za avtomatsko nastavitev ojačenja izpraševalnikovega sprejemnika v brezkontaktnem identifikacijskem sistemu
JP2005063123A (ja) * 2003-08-11 2005-03-10 Fuji Electric Holdings Co Ltd 非接触型ｉｃカードのリーダ／ライタ装置、そのアンテナ固有周波数の自動調整方法、プログラム
DE10356259B4 (de) 2003-12-03 2010-07-22 Atmel Automotive Gmbh Verfahren und Schaltungsanordnung zum Vergrößern einer Funktionsreichweite bei einer aus einem elektromagnetischen Feld mit Energie versorgten Vorrichtung
JP4536496B2 (ja) 2003-12-19 2010-09-01 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
US7471188B2 (en) 2003-12-19 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2005242989A (ja) 2004-01-28 2005-09-08 Toshiba Microelectronics Corp 非接触ｉｃカードのリーダライタ端末装置、通信システム及び非接触データキャリア
DE102004013177B4 (de) 2004-03-17 2006-05-18 Infineon Technologies Ag Datenübertragungseinheit mit einer Datenübertragungsschnittstelle und ein Verfahren zum Betreiben der Datenübertragungseinheit
JP4265487B2 (ja) 2004-06-17 2009-05-20 富士通株式会社 リーダー装置、その装置の送信方法及びタグ
JP4519713B2 (ja) 2004-06-17 2010-08-04 株式会社東芝 整流回路とこれを用いた無線通信装置
US7424266B2 (en) 2004-11-09 2008-09-09 Kabushiki Kaisha Toshiba Rectifier circuit and RFID tag
JP2006155045A (ja) 2004-11-26 2006-06-15 Sony Corp 電子価値情報伝送システム及び電子価値情報伝送方法
JP2006180073A (ja) 2004-12-21 2006-07-06 Okayama Prefecture 無線ｉｃタグ
KR100554889B1 (ko) 2005-03-21 2006-03-03 주식회사 한림포스텍 무접점 충전 시스템
JP2006313770A (ja) * 2005-05-06 2006-11-16 Oputo System:Kk 半導体素子のサイリスタ特性検査装置及び方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP2007183790A (ja) 2006-01-06 2007-07-19 Hitachi Ltd Ｒｆｉｄ装置、ｒｆｉｄシステム及びアクセス制御方法
WO2007108371A1 (en) * 2006-03-15 2007-09-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4382063B2 (ja) 2006-06-07 2009-12-09 フェリカネットワークス株式会社 情報処理端末、および受信電圧制御方法
DE602007013986D1 (de) 2006-10-18 2011-06-01 Semiconductor Energy Lab ID-Funktransponder
JP5236243B2 (ja) 2006-10-18 2013-07-17 株式会社半導体エネルギー研究所 Ｒｆタグ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652423A (en) * 1994-06-21 1997-07-29 Sony Chemicals Corporation Non-contacting RF-ID card for wide voltage range input
TW330276B (en) * 1995-08-31 1998-04-21 Ibm Diode receiver for radio frequency transponder capable of supplying power to the electronics of the RF tag in addition to have tag power rectification circuit
US20080285199A1 (en) * 2004-02-13 2008-11-20 Bernd Deutschmann Circuit Arrangement and Method For Protecting an Integrated Semiconductor Circuit
US20060044726A1 (en) * 2004-09-02 2006-03-02 Mitsubishi Denki Kabushiki Kaisha Controlling circuit of power semiconductor device and controlling integrated circuit
TW200737010A (en) * 2005-11-25 2007-10-01 Semiconductor Energy Lab Co Ltd Semiconductor device

Also Published As

Publication number Publication date
TW201017548A (en) 2010-05-01
JP2010097606A (ja) 2010-04-30
US8439270B2 (en) 2013-05-14
WO2010032603A1 (en) 2010-03-25
US20100072285A1 (en) 2010-03-25
US20130240877A1 (en) 2013-09-19
US9607975B2 (en) 2017-03-28

Similar Documents

Publication Publication Date Title
TWI480806B (zh) 半導體裝置以及使用該半導體裝置的無線標籤
JP5460912B2 (ja) Ｒｆｉｄタグ
JP5767690B2 (ja) 半導体装置
JP5937144B2 (ja) バイアス回路
TWI478311B (zh) 半導體裝置
TWI484417B (zh) 半導體裝置和使用該半導體裝置的射頻辨識（ｒｆｉｄ）標籤
JP5824266B2 (ja) 半導体装置
JP4789696B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees