TWI484417B - 半導體裝置和使用該半導體裝置的射頻辨識（ｒｆｉｄ）標籤 - Google Patents

半導體裝置和使用該半導體裝置的射頻辨識（ｒｆｉｄ）標籤 Download PDF

Info

Publication number
TWI484417B
TWI484417B TW098132967A TW98132967A TWI484417B TW I484417 B TWI484417 B TW I484417B TW 098132967 A TW098132967 A TW 098132967A TW 98132967 A TW98132967 A TW 98132967A TW I484417 B TWI484417 B TW I484417B
Authority
TW
Taiwan
Prior art keywords
transistor
source
drain
film
circuit
Prior art date
Application number
TW098132967A
Other languages
English (en)
Other versions
TW201028927A (en
Inventor
Hiroki Inoue
Kei Takahashi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201028927A publication Critical patent/TW201028927A/zh
Application granted granted Critical
Publication of TWI484417B publication Critical patent/TWI484417B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Control Of Electrical Variables (AREA)

Description

半導體裝置和使用該半導體裝置的射頻辨識(RFID)標籤
本發明相關於藉由無線通訊傳輸及接收資料的RFID標籤。本發明特別相關於穩定在該RFID標籤中所產生的DC電壓或將該DC電壓控制成固定的調整器電路。
近年，已使可在任何時間在任何情形中存取資訊網路的環境變得便利，而將其指稱為普適資訊社會。在此種環境中，個體識別技術已然吸引關注，使得將識別碼(ID)指定至各物件，從而使該物件的歷史變得清楚並有利於製造、管理等。最重要的是已開始使用能藉由無線通訊傳輸及接收資料的半導體裝置。
作為能藉由無線通訊傳輸、接收、儲存、及刪除資料之半導體裝置，使用射頻辨識(RFID)標籤的個體識別技術已吸引關注。該RFID標籤也指稱為積體電路(IC)標籤、RF標籤、無線標籤、電子標籤、IC晶片、或無線晶片。將用於讀寫資料的裝置(在下文中指稱為讀取器/寫入器)用於傳輸資料至該RFID標籤並自其接收資料。使用該RFID標籤的個體辨識技術已對個體物件的製造、管理等有用，且其對個人鑑別的應用已受期待。
該RFID標籤包括用於藉由無線通訊傳輸及接收資料之電磁波、電波等的天線，並具有該天線及積體電路積體地形成於其中的結構。部分該等RFID標籤使用包括在該等RFID標籤中的整流器或整流器電路從自外部裝置(諸如讀取器/寫入器)傳輸的電磁波、電波等產生DC電壓。另外，部分該等RFID標籤使用控制器(諸如調整器電路)以用穩定、固定的電壓操作。
[參考文件] [專利文件]
[專利文件1]日本已公告專利申請案案號第2005-242989號
[專利文件2]國際公告文書WO 2006/80052
[非專利文件]
[非專利文件1]Klaus Finkenzeller，「非接觸式IC卡的原理及應用」，RFID手冊第二版，SOFEL Research and Development翻譯，日刊工業新聞報公司，2004，pp.69-71。
在RFID標籤及讀取器/寫入器之間傳輸及接收資料時，當在該RFID標籤及該讀取器/寫入器之間的距離變得更長時，該RFID標籤從來自該讀取器/寫入器的電磁波、電波等得到的電力變得更低。RFID標籤係使用從來自該讀取器/寫入器的電磁波、電波等得到的電力而操作。該操作所需要的電力係根據包括在該RFID標籤中之積體電路的操作電壓。須注意包括在該積體電路中的電路群組可能設有整流器電路、調整器電路、調變電路、解調變電路、時鐘產生電路、算術電路等。
在RFID標籤包括調整器電路的結構中，該RFID標籤的最小操作功率係根據該調整器電路的輸入電壓，其係該調整器輸出電壓之所需，該電壓高於或等於給定電壓值或給定之固定電壓。該輸入電壓指稱為該調整器電路的最小操作電壓。因此，該調整器電路的最小操作電壓越高，該RFID標籤的最小操作功率變得越高。亦即，該RFID標籤必須從來自該讀取器/寫入器的電磁波、電波等得到的電力也變得更高。因為可得到的電力係取決於該RFID標籤及該讀取器/寫入器之間的距離，該RFID標籤及該讀取器/寫入器之間的通訊距離已被縮短。
RFID標籤儘可能地降低電路的消耗功率，使得該通訊距離可更長為佳。為降低該消耗功率，將該RFID標籤內側的操作電壓降低至少於或等於約1V或約2V，亦即，將調整器的最小操作電壓改變為僅數十分之一伏特，且對該RFID標籤之整體操作電壓的相對影響係顯著的。
有鑒於上述問題，本發明之一實施例的目的係得到能以較低最小操作電壓穩定地操作之調整器電路。本發明之一實施例的另一目的係實現使用具有低最小操作電壓之調整器電路的RFID標籤，其具有與讀取器/寫入器的長通訊距離。
下列措施已在本發明之實施例中採用，以實現上述目的。
本發明實施例提供一種半導體裝置，其監視在參考電位及輸入電位之間的電壓，並在該電壓超過預定臨界電壓之後，得到與該電壓值無關的固定輸出電位。
該半導體裝置包括下列各者：第一終端，將該參考電位施加於該第一終端；第二終端，將該輸入電位施加於該第二終端；第一分壓器，包括設置在該第一終端及該第二終端之間的複數個第一非線性元件以及至少一線性元件，其輸出由該複數個第一非線性元件及該至少一個線性元件所分壓之第一偏壓電位；第二分壓器，包括設置在該第一終端及該第二終端之間的複數個第二非線性元件，其基於該第一偏壓電位輸出由該複數個第二非線性元所分壓之第二偏壓電位；以及電壓調整器，其基於該第二偏壓決定並輸出該輸出電位。
該半導體裝置包括第一至第六電晶體以及電阻器，其中該第一電晶體的閘極電性連接至該第二電晶體之閘極，該第一電晶體的源極或汲極之任一者電性連接至第一佈線，且該第一電晶體的該源極及該汲極之另一者電性連接至該第三電晶體的源極或汲極之任一者，該第二電晶體的源極或汲極之任一者電性連接至該第一佈線，且該第二電晶體的該源極及該汲極之另一者電性連接至該第四電晶體的源極或汲極之任一者，該第二電晶體之閘極電性連接至該第二電晶體的該源極及該汲極之該另一者，該第三電晶體之閘極電性連接至該第四電晶體的該源極及該汲極之該另一者，該第三電晶體的該源極及該汲極之該另一者電性連接至第二佈線，該第四電晶體之閘極電性連接至該第三電晶體的該源極或該汲極之任一者，該電阻器之終端電性連接至該第四電晶體的該源極及該汲極之該另一者，且該電阻器的該另一終端電性連接至該第二佈線，該第五電晶體之閘極電性連接至該第二電晶體的該源極及該汲極之該另一者，該第五電晶體的源極或汲極之任一者電性連接至該第一佈線，且該第五電晶體的該源極及該汲極之另一者電性連接至該第六電晶體的源極或汲極之任一者，該第六電晶體之閘極電性連接至該第六電晶體的該源極或該汲極之任一者，且該第六電晶體的該源極及該汲極之另一者電性連接至該第二佈線。
此時，將該輸入電位施加至該第一佈線並將該參考電位施加至該第二佈線；因此，第一偏壓在該第二電晶體的該源極及該汲極之該另一者產生，且該輸出電位從該第五電晶體的該源極及該汲極之該另一者擷取。
上述半導體裝置提供調整器電路，該調整器電路包括依據該輸出電位輸出電位的電壓調整器。
本發明實施例提供包括上述之該調整器電路的RFID標籤。
本發明實施例提供具有低最小作業電壓的調整器電路。亦即，包括該調整器電路之RFID標籤的最小作業功率可減少。從上文可看出，在被動RFID標籤(在該標籤內側不包括電源，諸如電池，並從接收自讀取器/寫入器之電力產生該電源的RFID標籤)中，該RFID標籤及該讀取器/寫入器之間可具有長訊號距離。
此外，在主動RFID標籤(在該標籤內側包括電池等，用於供應內側電路之作業所需要的電源之RFID標籤)中，普通作業甚至可藉由根據本發明實施例之該調整器電路而以較低電壓實施，導致該電池使用期限延長。
在下文中，將參考該等隨附圖式詳細描述本發明之實施例。然而，本發明未受限於以下描述，且熟悉本發明之人士能輕易地理解其模式及細節可無須脫離本發明之目的及範圍而以不同方式修改。因此，不應將本發明解釋為受以下文描述之實施例的描述限制。相同的參考數字通常指定給在本發明之結構中的相同組件或具有相同功能之組件，且將省略重覆的解釋。
(實施例1)
茲參考圖1描述根據本發明實施例之調整器電路的結構。
如圖1所描繪的，根據本發明實施例的調整器電路包括電壓調整器100及偏壓電路109。
將作為描繪於圖1的該電路之參考的電位施加至參考電源終端108。通常，施加0V；然而，也可能施加0V以外的其他電壓，因為其僅係作為該電路之參考的電位。
輸入電源終端107係施加電位於其，使得施加相關於參考電源終端108之電壓的終端。
偏壓電路109依據施加至輸入電源終端107及參考電源終端108之電壓，產生作為電壓調整器100之參考電位的VREF3 。
電壓調整器100依據施加至輸入電源終端107及參考電源終端108的該電壓以及在該偏壓電路109中產生的參考電位輸出電位，以從輸出終端112施加高於或等於給定值或固定電壓的電壓，該固定電壓係相關於參考電源終端108給定。
輸出終端112之後係包括算術電路等的負載。當該負載中的消耗功率增加且輸出終端112中的電壓減少時，電壓調整器100操作以增加輸出終端112的電位，使得該原始固定電位可以保持。另一方面，當該負載中的消耗功率減少且輸出終端112中的電壓增加時，電壓調整器100操作以減少輸出終端112的電位，使得該原始固定電位可以保持。
須注意電壓調整器100的結構在本發明之此實施例中並未特別受限。只要係輸出終端112的電位變動可調整且電位可依據參考電位VREF3 輸出至輸出終端112的結構，可能使用任何結構。
偏壓電路109包括電晶體101至106以及電阻器110。電晶體101、102、以及105係p-通道電晶體。電晶體103、104、以及106係n-通道電晶體。
描繪於圖1中之根據本發明實施例的該調整器電路之操作將於下文中詳細描述。
偏壓電路109將相關於參考電源終端108並與輸入至輸入電源終端107之電位變動無關的固定電位輸出至VREF3 。藉由利用VREF3 之不隨待輸入電位而定的特性，電壓調整器100將固定電位輸出至輸出終端112。
描述偏壓電路109的操作。電晶體101及102的源極或汲極之任一者個別電性連接至輸入電源終端107，且電晶體101及102的閘極彼此電性連接以形成電流反射鏡。因此，流入電晶體101及102中的電流值相等。
流入電晶體101的所有電流流入電晶體103中，且流入電晶體102的電流流入電阻器110中。此時，在電阻器110之二終端間產生的電壓變為等於電晶體103的閘極-源極電壓(在下文中，表示成Vgs )；因此，流入該電流反射鏡中的電流值係由電晶體103及電阻器110的平衡所決定。
設置電晶體104以確保電晶體103的操作係在飽和區域中。流入電晶體102的電流係經由電晶體104流入電阻器110中。此時，電壓依據該電流在電晶體104的閘極及源極之間產生，且電晶體103的閘極電位變成VREF1 。
此時，電壓依據流入電阻器110之電流在電晶體103之閘極及源極間產生。此時，電壓也在電晶體103的閘極及汲極之間產生，其係在電晶體104的閘極及源極之間產生。在電晶體103中，終始滿足下列公式：，並確保該操作係在飽和區域中。此處，Vth 代表電晶體的臨界電壓且Vds 代表電晶體之源極及汲極間的電壓。
此外，在相關於參考電源終端108的輸入電源終端107之電位藉由電晶體104而增加的情形中，電晶體104係在飽和區域中操作。藉由改變Vds ，依據電位之增加的上述電壓改變並未傳輸至VREF1 。
藉由上述操作，將固定電位輸出至VREF1 及VREF2 各者，與輸入至相關於參考電源終端108之輸入電源終端107的電位之變動無關。
此處，聚焦於產生在VREF1 及VREF2 中的電位。VREF1 係與Vgs 一致的電位，Vgs 係依據流入電晶體103的電流產生。VREF2 係藉由將依據流入電晶體104之電流而產生的Vgs 加至VREF1 所得到的電位。VREF1 的電位受電晶體103的特徵變化所影響。VREF2 的電位受電晶體103及電晶體104的特徵變化所影響。亦即，VREF2 比VREF1 受更多的電晶體影響；因此，VREF2 可更輕易地導致變化。
另一方面，VREF1 係與電晶體103之Vgs 一致的電位，且增加量與電晶體103之Vgs 的增加量相同。VREF2 係依據電晶體103的Vgs 及電晶體104之Vgs 的電位，且增加量為電晶體103的Vgs 及電晶體104之Vgs 的增加量之和。因此，在輸入電源終端107具有低電位的區域中，VREF2 的電位具有快上昇時序，且該上昇係陡峭的。此外，因為可輕易地使在飽和區域中操作之電晶體的源極及汲極之間的電阻變高，可用小電流產生足夠的電壓。
亦即，VREF1 相對地不受該電晶體之變化所影響；然而，電位的上昇時序緩慢且該上昇係逐步的。另一方面，VREF2 具有電位的上昇時序快速且該上昇陡峭之特性；然而，其相對地受該電晶體的變化影響。
在本發明之實施例中，加入包括電晶體105及106的結構。電晶體105複製流入電晶體102的電流，且該電流流入係以二極體型式連接之電晶體106中。結果，電壓在電晶體106的源極及汲極之間產生。因為電晶體105的Vgs 固定，流入電晶體105的電流亦固定，與參考電源終端108及輸入電源終端107之間的電壓中的變化無關。藉由上述操作，另外得到係固定電壓的VREF3 ，而與參考電源終端108及輸入電源終端107之間的電壓中的變化無關。
VREF3 係與以二極體型式連接之電晶體106的Vds 一致並基於不易受變化影響之VREF1 上的電位而決定之電位，且電晶體106係在飽和區域中操作；因此，電位可具有快速上昇時序且該上昇可係陡峭的。
從上文可看出，藉由包括具有新奇結構之偏壓電路109，即使當待輸入至輸入電源終端107的電位不夠高時，根據本發明實施例之調整器電路可產生VREF3 ，並能輸出具有給定電壓或相關於參考電源終端108之給定固定電壓的電位。
此外，因為該調整器電路具有較低之最小操作電壓，包括根據本發明實施例之調整器電路的RFID標籤具有較低之最小操作功率，導致該RFID標籤及該讀取器/寫入器之間的通訊距離較長。
(實施例2)
於圖2中描繪使用實施例1所描述之根據本發明實施例的調整器電路之RFID標籤的結構範例。RFID標籤200包括天線電路210、整流器電路201、調整器電路202、以及算術電路203。須注意RFID標籤200未受限於此結構且其他結構也可能使用。
作為特定操作之一者，電磁波、電波等從讀取器/寫入器220藉由無線通訊傳輸至RFID標籤200。從讀取器/寫入器220傳輸至RFID標籤200的指令訊號係包括在電磁波、電波等中。該指令訊號係自RFID標籤200所接收之電磁波、電波等擷取，且算術處理等根據該指令訊號在RFID標籤200內側實施。結果，回應訊號從RFID標籤200傳輸至讀取器/寫入器220。讀取器/寫入器220及RFID標籤200之間的通訊係以此方式實行，且讀取器/寫入器220可讀出儲存在RFID標籤200中的資料並將資料寫入RFID標籤200中。
須注意待於該通訊中使用的電磁波、電波等之頻帶可能係，但未特別受限於，無線電法規或國際標準組織之下的一者。在本發明之實施例中，該頻帶無須特別受限。
天線電路210包括天線211及電容器212，接收從讀取器/寫入器220傳輸之電磁波、電波等或從天線電路210傳輸回應訊號至讀取器/寫入器220。將使用天線211及電容器212形成的天線電路210設計成具有特定的共振點，以能最有效率地接收特定頻帶的電磁波、電波等。
整流器電路201整流由天線電路210所接收的電磁波或電波，並產生DC電壓。整流器電路201的形式未受特別限制，並可能視情況使用認為適於該實作的任何形式。
調整器電路202將由整流器電路201所產生的該DC電壓輸入至輸入電源終端213及參考電源終端214，從輸出終端215擷取與整流器電路201之輸出電壓中的變化無關之固定電位，並將其供應至算術電路203。
算術電路203依據藉由重疊在來自讀取器/寫入器220之電磁波或電波中而傳輸的指令，輸出用於回應為RFID標籤的回應訊號。在算術電路203內側的結構可能包括，但未特別受限於，調變電路、解調變電路、記憶體、記憶體控制器、訊號處理電路、編碼電路、電阻器、電容器、濾波器、分析電路、時鐘產生電路、時鐘校正電路、碼擷取電路、碼辨識電路、碼決定電路等。
此外，包括在算術電路203中的所有電路群組將調整器電路202之輸出電壓使用為電源係非必要的。例如，可能直接使用從整流器電路201輸出的DC電壓。
在將根據本發明實施例之調整器電路使用在RFID標籤200中的情形中，該調整器電路的最小操作電壓可比從前更低。亦即，在產生於整流器電路201中之電壓甚低，且具體地說，讀取器/寫入器220及RFID標籤200之間有長距離的情形中，或接收於天線電路210中的電力因為干擾而甚低的情形中，使用本發明實施例可使操作RFID標籤200所需之電壓甚低；因此，讀取器/寫入器220及RFID標籤200之間的通訊距離可更長。
(實施例3)
於圖3中描繪參考圖1於實施例1中描述之根據本發明實施例的調整器電路之實際結構範例。
在此實施例中，調整器電路包括偏壓電路300、電壓調整器301、以及電壓調整器302。因為在第一級之電壓調整器301中實施第一穩定化並在第二級之電壓調整器302中實施第二穩定化，使得輸入電源終端311的電位變動對用於供應電位至算術電路之輸出電源終端313的影響僅可能地小，使用該等電壓調整器的二級結構。
電壓調整器301包括差動放大器電路321及分壓器322。相似地，電壓調整器302包括差動放大器電路331及分壓器332。
將輸出自偏壓電路300的偏壓電位VREF3 輸入至差動放大器電路321之一輸入終端。電壓調整器301，依據VREF3 ，輸出與輸入電源終端311之變動無關的固定電位。分壓器322為使其穩定，將依據該算術電路等所消耗的電流量之變動而變動的電源電位，以負反饋配置的方式輸入至差動放大器電路321的另一輸入終端。電壓調整器302以相似的方式操作，使得待最終輸出至輸出電源終端313的電位可相關於已接收電力等的變動而高度穩定，並也相關於內部電路等之作業所消耗的電流之變動而高度穩定。
(實施例4)
在圖4中描繪於實施例1中描述之根據本發明實施例的調整器電路之實際佈置範例，該實際佈置在基材上包括形成該偏壓電路109的電晶體、電阻器、佈線等。在圖4中，半導體層係以影線113顯示、導電層(閘極)係以影線114顯示、且導電層(佈線)係以影線115顯示。
圖4中的各參考數字對應於圖1中的參考數字。
在電阻器110中，將複數個小尺寸單元電阻器元件配置在元件佈置級。該單元電阻器元件係以可並列或序列地改變連接的方式使用上佈線層配置，使得電阻值可與設計值一致。
在參考數字101、102、103、104、105、106等所指示的該等電晶體中，可能並列地連接複數個小尺寸電晶體以形成大尺寸的電晶體，使得變化的影響可受抑制。
(實施例5)
在此實施例中，描述用於製造在任何上述實施例中描述的該半導體裝置之方法的範例。
首先，分隔層1202形成在基材1201的表面上、然後形成作為基底使用之絕緣膜1203以及半導體膜1204(例如，含非晶矽的膜)(見圖5A)。分隔層1202、絕緣膜1203、以及半導體膜1204可連續地形成。該連續形成可防止雜質進入以不曝露在空氣中。
可能將具有足以忍受此實施例中的製程處理溫度之耐熱性的玻璃基材、石英基材、金屬基材、不銹鋼基材、塑膠基材等使用為基材1201。因為未特別限制該區域及形狀，例如，可使用具有1公尺或以上之一側的長方形基材。因為相較於使用圓形矽基材的情形，生產力可顯著地增加，其具有巨大優點。因此，相較於使用該矽基材的情形，即使當電路部佔據大面積，成本仍可降低。
須注意，雖然分隔層1202在此製程中係設置在基材1201的整體表面上，分隔層1202也可能視需要藉由光微影法選擇性地設置。此外，將分隔層1202形成為與基材1201接觸；然而，諸如氧化矽膜、氮氧化矽膜、氮化矽膜、或氮化氧化矽膜之絕緣膜可能依需要形成為與基材1201接觸，且分隔層1202可能形成為與該絕緣膜接觸。
此處，術語「氮氧化物」係指包含比氮更多之氧的基質，且「氮化氧化物」係指係指包含比氧更多之氮的基質。例如，氮氧化矽可係包含濃度範圍分別從50at.%(含)至70at.%(含)、0.5at.%(含)至15at.%(含)、25at.%(含)至35at.%(含)、以及(含)0.1at.%(含)至10at.%(含)之氧、氫、矽、以及氫的基質。氮化氧化矽可係包含濃度範圍分別從5at.%(含)至30at.%(含)、20at.%(含)至55at.%(含)、25at.%(含)至35at.%(含)、以及10at.%(含)至30at.%(含)之氧、氫、矽、以及氫的基質。該組成比率係使用拉塞福背向散射光譜測定(RBS)及氫前繞射(HFS)量測。此外，該等構成元素的總內容物比率不超過100at.%。
可將金屬膜、金屬膜及金屬氧化物膜的堆疊層結構等使用為分隔層1202。該金屬膜係由選自鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、以及銥(Ir)之元素、或將該等元素之任一者包括為主成份的合金材料或化合物材料形成，並具有單層結構或堆疊層結構。該膜可使用此等材料藉由濺鍍法、各種CVD法，諸如電漿CVD法等形成。在上述金屬膜形成之後，該金屬膜的氧化物或氮氧化物可藉由在氧氣層或N2 O氣層中實施電漿處理，或在氧氣層或N2 O氣層中實施熱處理而在該金屬膜表面上形成為金屬膜及金屬氧化物膜的堆疊層結構。替代地，在上述金屬膜形成之後，該金屬膜的表面可能以諸如臭氧水之強氧化溶液處理，從而可將該金屬膜之氧化物或氮氧化物設置在該膜的表面上。
含矽之氧化物或矽之氮化物的膜之單層或堆疊層係藉由濺鍍法、電漿CVD法等形成為絕緣膜1203。在該絕緣膜作為具有二層結構的基底使用的情形中，例如，氮化氧化矽膜可形成為第一層，且氮氧化矽膜可形成為第二層。在該絕緣膜作為具有三層結構的基底使用的情形中，例如，氧化矽膜可形成為第一絕緣膜、氮化氧化矽膜可形成為第二絕緣膜、且氮氧化矽膜可形成為第三絕緣膜。替代地，氮氧化矽膜可形成為該第一絕緣膜、氮化氧化矽膜可形成為該第二絕緣膜、且氮氧化矽膜可形成為該第三絕緣膜。作為基底使用的絕緣膜1203係作為防止雜質從基材1201進入的阻隔膜使用。
半導體膜1204可藉由濺鍍法、LPCVD法、電漿CVD法等形成，以具有約從25nm(含)至200nm(含)的厚度。該厚度約從50nm(含)至70nm(含)為佳，具體地說，66nm。可能將非晶矽膜形成為半導體膜1204。
其次，半導體膜1204以雷射光照射以晶體化。須注意半導體膜1204可能藉由將雷射照射與使用RTA或退火爐之熱晶化法結合的方法，或使用促進晶體化之金屬元素的熱晶化法而晶體化。然後，將得到的晶體半導體膜蝕刻為期望形狀，以形成半導體膜1204a及半導體膜1204b。將閘絕緣膜1205形成為覆蓋半導體膜1204a及半導體1204b(見圖5B)。
在下文中簡短地描述形成半導體膜1204a及半導體膜1204b之步驟的範例。首先，形成非晶半導體膜，例如，非晶矽膜。在該非晶半導體膜以含鎳之溶液塗佈後，鎳係用於促進晶體化的金屬元素，該非晶半導體膜受脫氫處理(以500℃處理一小時)及熱晶化處理(以550℃處理四小時)，以形成晶體半導體膜。然後，取決於該晶體化程度，若有必要，實施來自雷射的雷射光照射並使用光微影法以形成半導體膜1204a及半導體膜1204b。待注意該非晶半導體膜可能僅藉由雷射光照射而晶體化，無須實行使用用於促進晶體化之金屬元素的熱晶體化。
替代地，半導體膜1204a及半導體膜1204b可能藉由以連續波雷射光或以10MHz或以上之頻率振盪的雷射光照射半導體膜，並在晶體化之一方向上掃描而形成。在此種晶體化情形中，晶體在該雷射光的掃描方向上成長。可能配置電晶體使得該掃描方向與該通道長度方向一致(當通道形成區域形成時，載子流動的方向)。
然後，將閘絕緣膜1205形成為覆蓋半導體膜1204a及半導體1204b。藉由濺鍍法、電漿CVD法等將閘絕緣膜1205形成為具有含矽之氧化物或矽之氮化物的膜之單層結構或堆疊層結構。具體地說，形成包括氧化矽膜、氮氧化矽、及/或氮化氧化矽膜之任一者的單層結構或堆疊層結構。
替代地，閘絕緣膜1205可能藉由對半導體膜1204a及半導體膜1204b實施電漿處理以氧化或氮化其表面而形成。例如，閘絕緣膜1205係藉由使用稀有氣體(諸如He、Ar、Kr、以及Xe)及氧、二氧化氮(NO2 )、氨、氮、氫等之混合氣體的電漿處理而形成。當此情形中的電漿激發係藉由使用微波而實施時，可產生具有低電子溫度及高密度的電漿。使用由高密度電漿所產生的氧自由基(可能包括OH自由基)或氮自由基(可能包括NH自由基)，可實行該半導體膜之表面的氧化或氮化。
藉由此種高密度電漿處理，具有約1nm(含)至20nm(含)之厚度的絕緣膜，典型地約5nm(含)至10nm(含)，形成在該等半導體膜上。因為此情形中的該反應係固相反應，該絕緣膜及該等半導體膜之間的介面狀態密度可相當低。因為此種高密度電漿處理直接氧化(或氮化)半導體膜(晶體矽、或多晶矽)，待形成之該絕緣膜的厚度之不均勻性可極端地小。此外，即使係在晶體矽的晶粒邊界中，氧化並不前進，其產生極佳情況。換言之，藉由此處描述之高密度電漿處理在該半導體膜的表面上實行固相氧化，可形成具有良好一致性及低介面狀態密度的絕緣膜，無須格外在晶粒邊界上實行氧化反應。
可能僅將藉由電漿處理形成的該絕緣膜，或可能將藉由電漿處理形成的該絕緣膜之堆疊層膜及藉由使用電漿或熱反應的CVD法堆疊之氧化矽、氮氧化矽、氮化矽、等的絕緣膜使用為閘絕緣膜1205。在任一情形中，將電晶體形成為具有閘絕緣膜，因為可降低特徵變化，其部分地或整體地包括藉由電漿處理所形成的絕緣膜為佳。
在半導體膜1204a及半導體膜1204b係藉由以連續波雷射光或以10MHz或以上之頻率振盪的雷射光照射半導體膜，並在晶體化之一方向上掃描而形成的情形中，藉由將彼等與在其上實施該電漿處理的閘絕緣膜組合，可得到具有已減少特徵變化及高場效遷移率的薄膜電晶體(TFT)。
然後，導電膜形成在閘絕緣膜1205之上。此處，形成具有約100nm(含)至500nm(含)厚度的單層導電膜。該導電膜可使用選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等之元素；主要包含該元素之合金材料；或主要包含該元素的化合物材料形成。替代地，可能使用以添加雜質元素(諸如磷)之多晶矽為代表的半導體材料。在將該導電膜形成為具有堆疊層結構的情形中，例如，可使用氮化鉭膜及鎢膜、氮化鎢膜及鎢膜、或氮化鉬膜及鉬膜之堆疊層結構。例如，可使用具有30nm厚度的氮化鉭膜及具有150nm厚度之鎢膜的堆疊層結構。因為鎢及氮化鉭具有高熱阻，在該導電膜形成之後，可實施用於熱活化的熱處理。此外，該導電膜可能另外具有三層結構；例如，可能使用鉬膜、鋁膜、以及鉬膜的堆疊層結構。
其次，藉由光微影法形成光阻遮罩，並實施用於形成閘極及閘佈線的蝕刻處理，以將閘極1207形成在半導體膜1204a及半導體膜1204b之上。
其次，藉由光微影法形成光阻遮罩，並藉由離子摻雜法或離子植入法以低濃度將給予n-導電性或p-導電性的雜質元素加至半導體膜1204a及半導體膜1204b。在此實施例中，以低濃度將給予n-導電性的雜質元素加至半導體膜1204a及半導體膜1204b。可能將屬於15族之元素使用為給予n-導電性的該雜質元素；例如，可能使用磷(P)或神(As)。可能將屬於13族之元素使用為給予p-導電性的該雜質元素；例如，可能使用硼(B)。
在此實施例中，為了簡化，顯示僅使用n-型TFT的結構；然而，並未將本發明之實施例解釋為受此限制。也可採用僅使用p-型TFT的結構。替代地，也可使用用n-型TFT及p-型TFT二者的結構。在使用n-型TFT及p-型TFT二者的情形中，將遮罩形成為覆蓋於稍後待包括在該p-型TFT中的半導體層並將給予n-型的雜質元素加至其，且將遮罩形成為覆蓋於稍後待包括在該n-型TFT中的半導體層並將給予p-型導電性的雜質元素加至其，使得給予n-型導電性的該雜質元素及給予p-型導電性之該雜質元素可依選擇加入。
其次，將絕緣膜形成為覆蓋閘絕緣膜1205及閘極1207。該絕緣膜係藉由電漿CVD法、濺鍍法等沈積含無機材料(諸如矽、氧化矽、或氮化矽)之膜，或含有機材料(諸如有機樹脂)之膜而形成為單層或堆疊層。然後，該絕緣膜選擇性地藉由各向異性蝕刻(主要在垂直方向上蝕刻)蝕刻，使得與閘極1207之側表面接觸的絕緣膜(也指稱為側壁)1208形成。當輕度摻雜汲極(LDD)區形成時，絕緣膜1208於稍後使用為用於加入雜質元質的遮罩。
然後，將藉由光微影法形成的光阻遮罩以及閘極1207及絕緣膜1208使用為遮罩，以將給予n-型導電性的雜質元素加至半導體膜1204a及半導體膜1204b。經由此步驟，形成通道形成區域1206a、第一雜質區域1206b、以及第二雜質區域1206c(見圖5C)。第一雜質區域1206b作為該薄膜電晶體的源極及汲極使用，且第二雜質區域1206c作為LDD區域使用。各第二雜質區域1206c中的雜質元素濃度低於各第一雜質區域1206b中的雜質元素濃度。
其次，將絕緣膜形成為具有單層結構或堆疊層結構，以覆蓋閘極1207、絕緣膜1208等。在此實施例中，描述絕緣膜1209、1210、以及1211的三層結構。該等絕緣膜可藉由CVD法形成。具有50nm厚度的氮氧化矽膜可形成為絕緣膜1209。具有200nm厚度的氮化氧化矽膜可形成為絕緣膜1210。具有400nm厚度的氮氧化矽膜可形成為絕緣膜1211。此等絕緣膜的表面取決於厚度，依據與形成在彼等下方之層的表面形狀而形成。亦即，因為絕緣膜1209甚薄，其表面幾乎與閘極1207的表面形狀一致。因為該表面形狀隨著厚度變大而幾乎變為平面，絕緣膜1211，其係三層結構中最厚者，具有幾乎為平面的表面形狀。然而，與有機材料不同，絕緣膜1211不具有平面表面形狀。當該表面形狀必須為平面時，可使用諸如聚醯亞胺、聚醯胺、苯環丁烯、丙烯酸、環氧樹脂之有機材料；矽氧烷材料等。除了CVD法外，此等絕緣膜可藉由濺鍍法、SOG法、液滴排放法、網板印刷法等形成。
絕緣膜1209、1210、以及1211係藉由光微影法蝕刻，以形成抵達第一雜質區域1206b的接點孔，且然後，形成作為該薄膜電晶體之源極或汲極使用的導電膜1231a及作為連接佈線使用的導電膜1231b。導電膜1231a及1231b係藉由填充該等接點孔並選擇性地蝕刻該等導電膜而形成。待注意在該等導電膜形成之前，可將矽化物形成在藉由該等接點孔暴露之半導體膜1204a及半導體膜1204b的表面上方，使得該電阻可減少。導電膜1231a及1231b使用低電阻材料形成為佳，以減少訊號延遲。因為低電阻材料通常具有低耐熱性，將高耐熱性材料設置在該低電阻材料之上及之下為佳；例如，可能形成300nm厚度的鋁膜作為低電阻材料，並可能在該鋁膜之上及之下二處形成厚度為100nm的鈦膜。可將作為該連接佈線使用的導電膜1231b形成為具有與導電膜1231a相同的堆疊結構，使得該連接佈線的電阻可減少並可改善其耐熱性。導電膜1231a及1231b可由選自鎢(W)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、鈮(Nb)、碳(C)、矽(Si)之元素、或將該等元素之任一者包括為主成份的合金材料或化合物材料形成，並具有單層結構或堆疊層結構。將鋁包含為主成份的合金材料對應於，例如，將鋁包含為主成份並也包含鎳的材料，或將鋁包含為主成份並也包含鎳以及碳及/或矽之任一者或二者的合金材料。導電膜1231a及1231b可藉由CVD法、濺鍍法等形成。
從上文可看出，可得到包括薄膜電晶體1230a及薄膜電晶體1230b的元件層1249(見圖6A)。
須注意可能實施恢復半導體膜1204a及半導體膜1204b的結晶性、活化加至半導體膜1204a及半導體膜1204b的該雜質元素、並在絕緣膜1209、1210、以及1211形成之前，在絕緣膜1209形成之後、或在絕緣膜1209及1210形成之後，將半導體膜1204a及半導體膜1204b脫氫的熱處理。可能將熱退火法、雷射退火法、RTA法等用於該熱處理。
其次，將絕緣膜1212及1213形成為覆蓋導電膜1231a及1231b(見圖6B)。此處係將具有100nm厚度的氮化矽膜使用為絕緣膜1212並將具有1500nm厚度的聚醯亞胺膜使用為絕緣膜1213的範例。絕緣膜1213的表面形狀具有高平面性為佳。因為有機材料的特性，在使用聚醯亞胺的情形中，絕緣膜1213的表面形狀可具有較高平面性，並將該膜形成為，例如，具有從750nm(含)至3000nm(含)的大厚度(具體地說，1500nm)。開口形成在絕緣膜1212及1213中。在此實施例中，描述暴露導電膜1231b之開口1214的範例。在開口1214中(具體地說，在由虛線包圍的區域1215中)，絕緣膜1212的終端部係以絕緣膜1213覆蓋。其係下層之絕緣膜1212的終端部係以其係上層之絕緣膜1213覆蓋，使得可防止稍後待形成於開口1214中之佈線的分斷。在此實施例中，因為在開口1214中，將聚醯亞胺，其係有機材料，用作絕緣膜1213，絕緣膜1213可具有和緩的錐形形狀並可有效地防止分斷。除了聚醯胺之外，可用於防止分斷之絕緣膜1213的材料包括有機材料，諸如苯環丁烯、丙烯酸、或環氧樹脂；矽氧烷材料；等。氮氧化矽膜或氮化氧化矽膜可用於絕緣膜1213，以取代氮化矽膜。此外，絕緣膜1212及1213可能藉由CVD法、濺鍍法、SOG法、液滴排放法、網板印刷法等形成。
其次，將導電膜1217形成在絕緣膜1213上方並將絕緣膜1218形成在導電膜1217上方(見圖6C)。導電膜1217可使用與絕緣膜1231a及1231b相同的材料形成；例如，可採用具有100nm厚度的鈦膜、具有200nm厚度的鋁膜、以及具有100nm厚度之鈦膜的堆疊結構。導電膜1217在開口1214中連接至導電膜1231b。該鈦膜彼此接觸且該接觸電阻可受抑制。導電膜1217具有低佈線電阻為佳，因為依據在該薄膜電晶體及(稍後形成)天線間之訊號的電流在導電膜1217中流動。因此，可能使用低電阻材料，諸如鋁。導電膜1217可由選自鎢(W)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、鈮(Nb)、碳(C)、矽(Si)之元素、或將該等元素之任一者包括為主成份的合金材料或化合物材料形成，並具有單層結構或堆疊層結構。將鋁包含為主成份的合金材料對應於，例如，將鋁包含為主成份並也包含鎳的材料，或將鋁包含為主成份並也包含鎳以及碳及/或矽之任一者或二者的合金材料。導電膜1217可藉由CVD法、濺鍍法等形成。因為絕緣膜1218必須具有平面表面形狀，使用有機材料形成為佳。此處係使用具有2000nm厚度之聚醯亞胺膜的範例。因為在具有1500nm厚度之絕緣膜1213中的開口1214之表面的不均勻性，將絕緣膜1218形成至2000nm的厚度，其大於絕緣膜1213的厚度，且形成在開口1214中的導電膜1217應為平面。因此，絕緣膜1218可能具有為絕緣膜1213之厚度1.1至2倍的厚度，1.2至1.5倍的厚度更佳。在絕緣膜1213具有從750nm(含)至3000nm(含)之厚度的情形中，絕緣膜1218具有從900nm(含)至4500nm(含)的厚度為佳。慮及該厚度，可能將具有較高平面性的材料用於絕緣膜1218。除了聚醯亞胺之外，可用於絕緣膜1218之具有高平面性的材料包括有機材料，諸如聚醯胺、苯環丁烯、丙烯酸、或環氧樹脂；矽氧烷材料等。在天線形成在絕緣膜1218上方的情形中，必須考慮絕緣膜1218之表面的平面性。
此外，將絕緣膜1218用於覆蓋在電路部中之該天線外側的絕緣膜1213之終端部(未描繪)為佳。在絕緣膜1218覆蓋絕緣膜1213的情形中，將絕緣膜1218的終端部置為與該外側具有邊距，其為絕緣膜1213及絕緣膜1218之總厚度的二倍或以上。在此實施例中，將絕緣膜1213的厚度形成為1500nm並將絕緣膜1218之厚度形成為2000nm；因此，將覆蓋絕緣膜1213之終端部的絕緣膜1218設為與絕緣膜1213之終端有距離(d=7000nm)。使用上述結構，確保用於處理的邊距並期待防止濕氣或氧氣進入。
其次，天線1220形成在絕緣膜1218上方(見圖7)。天線1220及導電膜1217經由開口彼此電性連接。該開口形成在待積體之天線1220之下。須注意天線1220可能直接連接至導電膜1231a；然而，如同此實施例，設置導電膜1217為佳，因為可確保用於形成待連接至天線1220之開口的邊距，導致高積體度。因此，可能另外將其他導電膜設置在待連接至天線1220的導電膜1217上方。亦即，天線1220可能電性連接至包括在薄膜電晶體中的導電膜1231a，且將複數個導電膜插在天線1220及導電膜1231a之間的連接結構可實現高積體度。包括導電膜1217之該複數個導電膜具有小厚度為佳，因為若該等導電膜具有大厚度，該半導體裝置的厚度變大。因此，相較於導電膜1231a，導電膜1217等具有小厚度為佳。
天線1220可使用第一導電膜1221及第二導電膜1222之堆疊結構。此實施例顯示具有100nm厚度的鈦膜及具有5000nm厚度之鋁膜的堆疊結構。鈦可增加該天線的抗濕性及絕緣膜1218與天線1220之間的黏著性。另外，鈦可減少與導電膜1217的接點電阻，因為形成為最上層之導電膜1217的該鈦膜與該天線中的鈦接觸，亦即，相同材料彼此接觸。由於藉由乾蝕刻法形成此種鈦膜，該終端部趨於峻峭。因為鋁係低電阻材料，適宜用於天線。該電阻可藉由形成厚鋁膜而更行減少。該天線有低電阻使得該通訊距離可更長為佳。由於藉由濕蝕刻法形成此種鋁膜，該終端部中的側壁趨於成為錐形。在此實施例的該錐形形狀中，該鋁膜係朝內側壓下。在該鋁膜上實施濕蝕刻，使得該鋁膜的終端部係在該鈦膜之終端部的內側(區域1242)。該鋁膜的終端部可能形成在該鈦膜之終端部的內側，且該鋁膜之終端及該鈦膜的終端之間的距離(距離L)在該鋁膜之厚度的六分之一至二分之一的範圍中為佳。在此實施例中，該鋁膜之終端部可能形成在該鈦膜之終端部的內側，且該鋁膜之終端部及該鈦膜的終端部之間的距離L可能在0.8μm(含)至2μm(含)的範圍中。該鈦膜的終端部從該鋁膜之終端部凸出的結構可防止稍後形成之絕緣膜的分斷，導致該天線的耐久性增強。
除了鈦及鋁以外，該天線可由選自銀、銅、金、鉑、鎳、鉭、鉬等的元素，或包括該等元素之任一者的合金材料或化合物材料形成。該天線可藉由CVD法、濺鍍法、印刷法，諸如網板印刷法或凹版印刷法、液滴排放法、滴注法、電鍍法等形成。在此實施例中，將堆疊結構顯示為範例；然而，可能將該天線形成為具有使用上述任一材料的單層結構。
形成絕緣膜1223，以覆蓋天線1220。在此實施例中，將200nm的氮化矽膜形成為絕緣膜1223。形成絕緣膜1223為佳，因為其增強該天線的抗濕性。因為該鈦膜的終端部從該鋁膜凸出，絕緣膜1223可無需分斷而形成。除了氮化矽膜、氮氧化矽膜、氮化氧化矽膜外，可將其他無機材料用於絕緣膜1223。
以上述方式，可完成用絕緣基材形成的半導體積體電路。
此實施例可視情況組合其他實施例之任一者實施。
(實施例6)
在此實施例中，茲參考圖9A至9D描述用於製造具有較高可靠性及高良率之半導體裝置的方法。在此實施例中，將CMOS(互補式金屬氧化物半導體)描述為該半導體裝置的範例。
在形成基材900上方，電晶體902及903、電容器904、絕緣層905設有插於其間的分隔層901，並形成半導體積體電路910(見圖9A)。
電晶體902及903係薄膜電晶體。彼等各者包括源極區域、汲極區域、低濃度雜質區域、通道形成區域、閘絕緣層、閘極、源極、以及汲極。該源極及汲極區域分別與作為該源極及汲極電極使用的佈線接觸，並電性連接至其。
電晶體902係n-通道電晶體，並在該源極及汲極區域以及該低濃度雜質區域中包括給予n-型導電性的雜質元素，諸如磷(P)或神(As)。電晶體903係p-通道電晶體，並在該源極及汲極區域以及該低濃度雜質區域中包括給予p-型導電性的雜質元素，諸如硼(B)、鋁(Al)、或鎵(Ga)。
電容器904係用與電晶體902及903相似的製程形成。電容器904的一電極係由半導體層形成，且另一電極係由閘極形成。此處，在該閘極層形成之前，可能將雜質元素加至待成為電容器904的該半導體層，以有效地確保電容值。經由此製程，也以雜質元素加至配置在該閘極層之下層區域中的該半導體層，且電容器904可有效地作為電容器使用。
然後，將由導電膜形成的天線911形成在絕緣膜905上並將保護膜912形成在天線911上。天線911電性連接至該半導體積體電路。在圖9A中，天線911電性連接至電容器904的一電極。
絕緣器920隨後形成在保護膜912上。例如，可能將纖維體921係以有機樹脂922填滿的結構體使用為絕緣器920。
在保護膜912及絕緣器920彼此黏合後，半導體積體電路910、天線911、以及保護膜912在分隔層901之介面從基材900分離。因此，將半導體積體電路910、天線911、以及保護膜912設置在絕緣器920側上(見圖9B)。
雖然未描繪，可能將黏合劑用於黏合保護膜912及絕緣器920。替代地，可能實施壓力黏合或熱壓力黏合。
然後，在該分離表面的曝露側上，該半導體積體電路910及絕緣器930係以插於其間之分隔層901彼此黏合。因此，將半導體積體電路910、天線911、以及保護膜912插入在絕緣器920及絕緣器930之間(見圖9C)。
例如，如同在絕緣器920的情形中，可能將纖維體931係以有機樹脂932填滿的結構體使用為絕緣器930。
雖然未明確地描繪，將包括複數個半導體積體電路910、天線911、以及保護膜912的許多結構體配置在平面方向上並插入在絕緣器920及絕緣器930之間。藉由分離包括複數個半導體積體電路910、天線911、以及保護膜912的該等結構體，可製造包括將半導體積體電路910、天線911、以及保護膜912插入在絕緣器920及絕緣器930之間的結構之各半導體積體電路晶片。只要實際分離係可能的，對分離機構並無明確限制。在此實施例中，將藉由沿著分離線之雷射光照射而實施的分離作為較佳範例。
以用於分離的雷射光照射，將絕緣器920及絕緣器930融接在該半導體積體電路晶片的分離表面941及942上，並焊接至彼此。因此，各半導體積體電路晶片具有半導體積體電路910、天線911、以及保護膜912係藉由絕緣器920及絕緣器930整體封閉的結構。
雖然此處未明確地描繪，可能在絕緣器920及絕緣器930之外側或內側另外設置其他的絕緣器，使更良好地整體地覆蓋半導體積體電路910、天線911、以及保護膜912。
經由絕緣器設有插於其間之半導體積體電路的上述製程，可防止不利影響，諸如由外部應力或內部應力所導致之該半導體積體電路受損或特徵中的缺陷。從而，半導體裝置可用較高可靠性及高良率製造。
須注意在此實施例中製造的該半導體裝置可使用可撓絕緣器而具有可撓性。
可將藉由使用以矽烷或鍺烷為代表的半導體材料氣體之氣相成長法或濺鍍法而形成的非晶半導體(在下文中也指稱為「AS」)、藉由使用光能或熱能將該非晶半導體晶化而形成的多晶半導體、微晶半導體(半非晶或微晶，在下文中也指稱為「SAS」)等使用為包括在電晶體902及903以及電容器904中之該半導體層的材料。該半導體層可藉由濺鍍法、LPCVD法、電漿CVD法等形成。
須注意該微晶半導體膜屬於介穩定狀態，其係根據吉布斯自由能在非晶狀態及單晶狀態間的中級。亦即，該微晶半導體係具有第三態的半導體，其由自由能的觀點係穩定的，並具有短程秩序及晶格畸變。在該微晶半導體中，圓柱狀或針狀晶體在相關於基材表面的法線方向上成長。將微晶矽的拉曼光譜，其係微晶半導體的典型範例，移向代表單晶矽之520cm-1 之下的小波數區域。亦即，該微晶矽之拉曼光譜的尖峰存在於代表單晶矽的520cm-1 及代表非晶矽的480cm-1 之間。該微晶半導體包括至少1at.%或以上之氫或鹵素，以中斷懸鍵。此外，可能包括稀有氣體(諸如氦、氬、氪、氖)，以更行促進晶體畸變，使得穩定性增強且可得到良好的微晶半導體膜。
該微晶半導體膜可藉由具有數十至數百MHz的高頻電漿CVD法或具有1GHz或以上之頻率的微波電漿CVD法形成。典型地，該微晶半導體膜可藉由使用以氫稀釋矽氫化物，諸如SiH4 、Si2 H6 、SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 等而得到的氣體形成。此外，該微晶半導體膜可藉由使用包含矽氫化物及氫之氣體形成，其以選自氦、氬、氪、以及氖之一或多個稀有氣體元素稀釋。在此情形中，將氫流動率設定為大於或等於5倍且少於或等於200倍的矽氫化物流動率，大於或等於50倍且少於或等於150倍為佳，100倍更佳。
可將氫化非晶矽典型地例示為該非晶半導體，而多晶矽(多晶體矽)等可典型地例示為該晶體半導體。多晶矽的範例包括所謂的高溫多晶矽，其將多晶矽包含為主成份並以大於或等於800℃的製程溫度形成、所謂的低溫多晶矽，其將多晶矽包含為主成份並以少於或等於600℃的製程溫度形成、藉由使用促進晶體化之元素等晶化非晶矽而得到的多晶矽等。須注意如上文所提及，可能使用微晶半導體或在部分半導體層中含晶相之半導體。
化合物半導體，諸如GaAs、InP、SiC、ZnSe、GaN、SiGeAs等，以及矽(Si)及鍺(Ge)元素等可使用為該半導體的材料。替代地，可能使用諸如氧化鋅(ZnO)、二氧化錫(SnO2 )、鎂鋅氧化物、氧化鎵、或氧化銦的氧化物半導體，由複數個上述氧化物半導體所形成的氧化物半導體等。例如，可能使用由氧化鋅、氧化銦、及氧化鎵形成的氧化物半導體。在將氧化鋅使用為該半導體層的情形中，閘絕緣層使用Y2 O3 、Al2 O3 、TiO2 ，或上述基質之任一者的堆疊層等形成為佳。將ITO、Au、Ti用於閘電層、源極層、以及汲極層為佳。此外，ZnO可加入In、Ga等。
在將多晶半導體層用於該半導體層的情形中，該多晶半導體層可能藉由任何不同方法形成(諸如，雷射晶體化法、熱晶體化法、使用促進晶體化之元素(諸如鎳)的熱晶體化法)。同樣地，微晶半導體，其係SAS，可藉由以雷射光照射以增加其結晶度而晶化。在未使用促進晶體化之元素的情形中，在該非晶矽膜以雷射光照射之前，該非晶矽膜在氮氣層中以500℃加熱一小時，以將該非晶矽膜中的氫濃度減少至低於或等於1x1020 atoms/cm3 。因為若該非晶矽膜包含太多氫，該非晶矽膜可能為雷射照射所摧毀。
只要該方法容許該金屬元素存在於該非晶半導體層的表面上或內側，可使用將金屬元素導入該非晶半導體層中的任何方法。例如，可使用濺鍍法、CVD法、電漿處理法(包括電漿CVD法)、吸附法、或施用金屬鹽溶液的方法。在以上提及的方法之間，使用溶液的該方法係方便的，並具有易於調整金屬元素濃度的優點。藉由在氧氣層中的UV光照射、熱氧化法、以臭氧水或包括氫氧自由基之過氧化氫處理等以形成氧化物膜為佳，以改善該非晶半導體層表面的可濕性並將液態溶液散佈在該非晶半導體層之整體表面上方。
該晶體化可能藉由將促進晶體化之元素(也指稱為催化元素或金屬元素)加至非晶半導體層中，並在將該非晶半導體層晶化以形成晶體半導體層的晶體化步驟中實施熱處理(以550℃至750℃處理3分鐘至24小時)而實施。可將選自鐵(Fe)、鎳(Ni)、鈷(Co)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、鉑(Pt)、銅(Cu)、以及金(Au)之一或多種元素使用為促進(加速)該晶體化的該元素。
為從該晶體半導體層移除或減少促進晶體化的該元素，將包含雜質元素的半導體層形成為與該晶體半導體層接觸，並使其作用為吸收槽。該雜質元素可能係給予n-型導電性的雜質元素、給予p-型導電性的雜質元素、稀有氣體元素等。例如，可使用選自磷(P)、氮(N)、神(As)、銻(Sb)、鉍(Bi)、硼(B)、氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、以及氙(Xe)之一或多種元素。將包含稀有氣體元素之該半導體層形成在包含促進晶體化之該元素的該晶體半導體層中，並實施熱處理(以550℃至750℃處理3分鐘至24小時)。將在該晶體半導體層中促進晶體化的該元素運輸至包含稀有氣體元素之該半導體層；從而，移除或減少在該晶體半導體層中促進晶體化的該元素。之後，移除作為吸收槽使用之包含稀有氣體元素的該半導體層。
此外，可能組合熱處理及雷射光照射以晶體化該非晶半導體層。該熱處理及/或該雷射光照射可能各自實施複數次。
此外，晶體半導體層可能藉由電漿處理法直接形成在基材上方。替代地，該晶體半導體層可能藉由使用電漿處理法選擇性地形成在基材上方。
該閘絕緣層可能由氧化矽或氧化矽及氮化矽之堆疊結構形成。該閘絕緣層可能藉由電漿CVD法或低壓CVD法形成，或可能藉由電漿處理之固相氧化或固相氮化沈積絕緣層而形成。此係因為藉由電漿處理將單晶半導體層氧化或氮化而形成的閘絕緣層係高密度的、具有高耐受電壓、並有優秀可靠性。例如，該半導體層的表面係使用以1至3倍(流動率)之Ar稀釋的一氧化二氮(N2 O)，藉由在10至30Pa的壓力下施用3至5kW的微波(2.45GHz)電源而氧化或氮化。藉由此製程，形成具有1nm至10nm厚度的絕緣膜(2nm至6nm為佳)。另外，導入一氧化二氮(N2 O)及矽烷(SiH4 )，且氮氧化矽膜係藉由在10至30Pa的壓力下施用3至5kW之微波(2.45GHz)電源的氣相沉積法形成；從而，形成該閘絕緣層。該固相反應及該氣相沈積法之反應的組合可形成具有低介面狀態密度及優秀耐受電壓的閘絕緣層。
也可能將高介電係數的材料，諸如二氧化鋯、氧化鉿、二氧化鈦、或五氧化二鉭，使用為該閘絕緣層。當將高介電係數材料用於該閘絕緣層時，可減少閘漏電流。
該閘極層可藉由CVD法、濺鍍法、液滴排放法等形成。該閘極層可能由選自Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、以及Ba之元素；或將該等元素之任一者包含為主成份的合金材料或化合物材料形成。替代地，可能使用以雜質元素(諸如磷)摻雜之多晶矽膜為代表的半導體膜，或AgPdCu合金。另外，可能採用單層結構或多層結構之任一者；例如可能採用氮化鎢膜及鉬膜之二層結構，或可能採用將具有50nm厚度之鎢膜、具有500nm厚度的鋁-矽(Al-Si)合金膜、以及具有30nm厚度之氮化鈦膜以此順序堆疊的三層結構。在該三層結構的情形中，可能使用氮化鎢物取代該鎢膜，作為第一導電膜、可能使用鋁-鈦合金(Al-Ti)膜取代該鋁-矽合金(Al-Si)膜，作為第二導電膜、並可能使用鈦膜取代該氮化鈦膜，作為第三導電膜。
具有傳輸可見光性質之光傳輸材料也可用於該閘極層。光傳輸導電材料包括氧化銦錫(ITO)包含氧化矽之氧化銦錫(ITSO)、有機銦、有機錫、氧化鋅等。替代地，也可使用包含氧化鋅(ZnO)的氧化銦鋅(IZO)、氧化鋅(ZnO)、以鎵(Ga)摻雜的ZnO、氧化錫(SnO2 )、包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含氧化鈦之氧化銦、包含氧化鈦之氧化銦錫等。
在蝕刻處理係形成該閘極層之所需的情形中，可能使用遮罩並可能實施乾蝕刻或濕蝕刻。該閘極層可藉由ICP(感應耦合電漿)蝕刻並藉由蝕刻條件的適宜調整(例如，施加至線圈電極的電力量、施加至該基材側的電力量、以及該基材側上電極溫度)而蝕刻為錐形形狀。須注意可視情況將以Cl2 、BCl3 、SiCl4 、CCl4 等為代表的氯基氣體；以CF4 、SF6 、NF3 等為代表之氟基氣體；或O2 使用為蝕刻氣體。
雖然在此實施例中描述單閘極結構，多閘極結構，諸如雙閘極結構也可能用於該電晶體。在該情形中，閘極層可能設置在該半導體層之上及之下，或複數個閘電極層可能僅設置在該半導體層(之上或之下)的一側上。
另外，也可能使用將矽化物設置於該電晶體之源極及汲極區域的結構。該矽化物係以導電膜形成在該半導體層之源極及汲極區域上方，並藉由熱處理、GRTA法、LRTA法等使該半導體層之曝露源極及汲極區域的矽與該導電膜反應之此種方式形成。替代地，該矽化物可能藉由使用雷射或燈的光照射而形成。下列各者可使用為形成該矽化物之導電膜的材料：鈦(Ti)、鎳(Ni)、鎢(W)、鉬(Mo)、鈷(Co)、鋯(Zr)、鉿(Hf)、鉭(Ta)、釩(V)、釹(Nd)、鉻(Cr)、鉑(Pt)、鈀(Pd)等。
作為源極及汲極層使用的該等佈線層可用藉由PVD法、CVD法、蒸發法等形成導電膜，然後將該導電膜蝕刻為期望形狀之此種方式形成。替代地，該等佈線層可藉由印刷法、電鍍法等選擇性地形成在預定位置。另外，也可能使用回流法及鑲嵌法。佈線層的材料包括金屬，諸如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、或Ba、半導體，諸如Si或Ge、或其之合金或氮化物。替代地，可使用光傳輸材料。
光傳輸導電材料包括氧化銦錫(ITO)、包括氧化矽之氧化銦錫(ITSO)、氧化鋅(ZnO)的氧化銦鋅(IZO)、氧化鋅(ZnO)、以鎵(Ga)摻雜的ZnO、二氧化錫(SnO2 )、包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含氧化鈦之氧化銦、包含氧化鈦之氧化銦錫等。
作為半導體元件，且不說場效電晶體，可將使用半導體層的記憶體元件用於根據本發明實施例的該半導體裝置；因此，可製造及提供可符合各種應用所須之功能的半導體裝置。
(實施例7)
半導體裝置，諸如無線標籤，包括使用許多微半導體元件形成的半導體積體電路；因此易由外部靜電放電(ESD)導致該電路故障或該半導體元件受損。特別係，作為該無線標籤等，包括具有大表面面積之導體的天線等具有產生靜電放電的高可能性。在此實施例中，描述保護該半導體積體電路免於此種靜電放電的結構範例。
圖11A至11D描繪該等結構的範例。在此實施例中，該半導體積體電路係藉由在該半導體積體電路之鄰近處設置包括導電材料的屏蔽而受保護。
圖11A描繪形成屏蔽1101以整體地覆蓋該半導體積體電路晶片之外部的範例。屏蔽1101可能形成至不阻礙該天線從讀取器/寫入器接收載波或調幅波的儘可能之厚度。
須注意將屏蔽1101形成為覆蓋圖11A中之該半導體積體電路晶片的上表面、下表面、以及側表面。針對該形成，在該屏蔽在部分上表面及側表面上形成之後，翻轉該半導體積體電路並將該屏蔽在部分下表面及側表面上形成，以覆蓋該整體外部。
圖11B描繪屏蔽1102在該絕緣器內側形成以整體地覆蓋該半導體積體電路的範例。為如上文所述地形成屏蔽1102以整體地覆蓋該半導體積體電路，在黏合該等絕緣器以包夾該半導體積體電路之前，該半導體積體電路晶片各者必須，但未受限於，分離並設有屏蔽1102。例如，在黏合該等絕緣器以包夾該半導體積體電路晶片之前，屏蔽可能形成在該半導體積體電路之上表面及下表面上。在黏合該等絕緣器以包夾該半導體積體電路晶片並實施雷射光照射以將其分離之後，將該屏蔽融接在該分離表面且該半導體積體電路的側表面可能從上方及下方以熔接屏蔽覆蓋。
圖11C描繪屏蔽1103在該絕緣器內部及該半導體積體電路之一表面上形成的範例。在此範例中，屏蔽1103形成在該天線側上；然而，其可能形成在該分離表面側上。
藉由僅在該半導體積體電路之一表面上形成該屏蔽，該天線從讀取器/寫入器接收載波或調幅波不受該屏蔽阻礙，並可良好地保持精確的通訊。
圖11A至11C描繪使用導電材料將該等屏蔽形成為膜狀的範例；然而，該屏蔽可能形成為島狀，如圖11D中的屏蔽1104a至1104g。屏蔽1104a至1104g各者係由導電材料形成並具有導電性；然而，彼等未彼此連接，因為將彼等形成為分散在該半導體積體電路上方。結果，雖然該等屏蔽係使用導電材料形成，作為整體之彼等係作為絕緣膜使用。在該等屏蔽形成為具有此種結構的情形中，使用導電材料形成的屏蔽1104a至1104g各者良好地保護該半導體積體電路免於靜電放電。此外，作為整體之該屏蔽不具有如同導電膜的形式，該天線從讀取器/寫入器接收載波或調幅波不受該等屏蔽阻礙，並可良好地保持精確的通訊。
屏蔽1101可能用導體或半導體形成為佳，例如，金屬膜、金屬氧化物膜、半導體膜、金屬氮化物膜等。具體地說，屏蔽1101可能使用選自鈦、鉬、鎢、鋁、銅、銀、金、鎳、鉑、鈀、銥、銠、鉭、鎘、鋅、鐵、矽、鍺、鋯、以及鋇之元素；將上述元素包含為主成份的合金材料、化合物材料、氮化物材料、或氧化物材料等形成。
可將氮化鉭、氮化鈦等使用為該氮化物材料。
可將氧化銦錫(ITO)、包含氧化矽之氧化銦錫(ITSO)、有機銦、有機錫、氧化鋅等使用為該氧化物材料。替代地，也可使用包含氧化鋅(ZnO)的氧化銦鋅(IZO)、氧化鋅(ZnO)、包含鎵(Ga)之氧化鋅、二氧化錫(SnO2 )、包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含氧化鈦之氧化銦、包含氧化鈦之氧化銦錫(ITO)等。
替代地，可使用由將雜質元素等加入以具有導電性之半導體所形成的半導體膜等。例如，可使用以雜質元素，諸如磷等，摻雜的多晶矽膜。
另外替代地，可能將導電高分子(也指稱為導電聚合物)使用為該屏蔽。可將所謂的π-電子共軛導電聚合物使用為該導電聚合物。例如，可使用聚苯胺及/或其衍生物、聚吡咯及/或其衍生物、聚噻吩及/或其衍生物、二或多種此等材料的共聚物等。
共軛導電聚合物的特定範例包括聚吡咯、聚(3-甲吡咯)、聚(3-丁吡咯)、聚(3-辛吡咯)、聚(3-癸吡咯)、聚(3,4-二甲吡咯)、聚(3,4-二丁吡咯)、聚(3-羥吡咯)、聚(3-甲-4-羥吡咯)、聚(3-甲氧吡咯)、聚(3-乙氧吡咯)、聚(3-辛氧吡咯)、聚(3-羧吡咯)、聚(3-甲-4-羧吡咯)、聚N-甲吡咯、聚噻吩、聚(3-甲噻吩)、聚(3-丁噻吩)、聚(3-辛噻吩)、聚(3-癸噻吩)、聚(3-十二噻吩)、聚(3-甲氧噻吩)、聚(3-乙氧噻吩)、聚(3-辛氧噻吩)、聚(3-羧噻吩)、聚(3-甲-4-羧噻吩)、聚(3,4-伸乙二氧噻吩)、聚苯胺、聚(2-甲苯胺)、聚(2-辛苯胺)、聚(2-異丁苯胺)、聚(3-異丁苯胺)、聚(2-苯胺磺酸)，及聚(3-苯胺磺酸)等。
有機樹脂或摻雜劑(鹵素、路易斯酸、無機酸、有機酸、過渡金屬之鹵化物、有機氰基化合物、非離子表面活性劑等)可能包含在含導電聚合物的該屏蔽中。
該屏蔽可藉由多種乾製程，諸如濺鍍法、電漿CVD法、或蒸鍍法；濕製程，諸如塗佈法、印刷法、或液滴排放法(噴墨法)形成。
(實施例8)
本發明之實施例可提供作為無線標籤使用的半導體裝置(在下文中也指稱為「無線晶片」、「無線處理器」、以及「無線記憶體」)。根據本發明實施例的該半導體裝置的可應用範圍係廣泛的，且只要無須接觸即闡明物件的資訊，諸如其歷史，該半導體裝置可施用至任何產品且對製造、管理等係有用的。例如，根據本發明實施例的該半導體裝置可能併入鈔票、硬幣、證券、單據、不記名債券、包裝容器、文件、記錄媒體、個人財產、交通工具、食品雜貨、衣物、保健品、日常用品、藥物、以及電子裝置。茲參考圖10A至10G描述此等產品的範例。
鈔票及硬幣係在市場上流通的金錢，並包括在特定領域中可用與金錢相同之方式使用的錢(現金票券)、紀念幣等。證券係指支票、單據、期票等，其可設有具有處理器電路的晶片1001(見圖10A)。單據係指駕駛執照、居留證明等，其可設有具有處理器電路的晶片1002(見圖10B)。個人財產係指袋子、眼鏡等、其可設有具有處理器電路的晶片1003(見圖10C)。不記名債券係指郵票、飯票、各種商品優惠券等。包裝容器係指用於食物容器等的包裝紙、塑膠瓶等，其可設有具有處理器電路的晶片1004(見圖10D)。文件係指書等、其可設有具有處理器電路的晶片1005(見圖10E)。記錄媒體係指DVD軟體、錄影帶等，其可設有具有處理器電路的晶片1006(見圖10F)。交通工具係指有輪車輛，諸如自行車、船等，其可設有具有處理器電路的晶片1007(見圖10G)。食品雜貨係指食物、飲料等。衣物係衣服、鞋等。保健品係指醫學設備、醫療器具等。日常用品係指裝潢、照明設備等。藥物係指藥、農藥等。電子裝置係指液晶顯示裝置、EL顯示裝置、電視機(電視接收器及薄型電視接收器)、行動電話等。
該半導體裝置可藉由裝附至物品表面或嵌入在物品中而設置。例如，在書本的情形中，該半導體裝置可能嵌入在紙中；且在包裹係以有機樹脂製成的情形中，該半導體裝置可能嵌入在該有機樹脂中。
如上文所述，檢查系統、在出租店使用之系統等的效率可藉由設置具有該半導體裝置的包裝容器、記錄媒體、個人財產、食品雜貨、衣物、日常用品、電子裝置等而改善。此外，藉由設置具有該半導體裝置的交通工具，可防止遺忘或失竊。此外，當將該半導體裝置植入生物，諸如動物中時，各生物可易於識別。例如，藉由植入/裝附具有感測器之該半導體裝置入/至生物中，諸如家畜，可易於管理其健康狀態，諸如目前體溫、以及其出生年、性別、交配等。
此實施例可視情況組合其他實施例之任一者及範例實施。
[範例1]
在此範例中，比較根據本發明實施例的調整器電路及習知調整器電路之輸入/輸出特徵的量測結果。
圖8顯示根據本發明實施例的調整器電路以及習知調整器電路之輸入/輸出特徵的比較結果。當對應於輸入電源終端之終端電位改變時，量測在輸出終端出現的電位，在根據本發明實施例之調整器電路中，其對應於相關於輸入電源終端107之輸出終端112的電位。參考數字801所代表的曲線指示習知調整器電路的輸入/輸出特徵。參考數字802所代表的曲線指示根據本發明實施例之調整器電路的輸入/輸出特徵。在複數個樣本各者上實行相似量測，並將該等結果畫在該圖中。
在該輸入電源終端之電位在0V及約0.4V之間的區域中，在該習知調整器電路及根據本發明實施例之該調整器電路二者的輸入/輸出特徵中看不出顯著不同。在該輸入電源終端之電位高於1.2V的區域中，該圖顯示該等調整器電路各者正常地操作，並輸出與該輸入電源終端的電位無關之約1.2V的固定電位。
在該習知調整器電路中，在該輸入電源終端之電位約為0.6V的該點處，該輸出終端的電位僅增加約0.4V。雖然該輸出終端的電位從該輸入電源終端之電位約為0.8V的該點處逐漸地增加，相關於該輸入電源終端的電位，約有0.2V的損失。
另一方面，在根據本發明實施例的該調整器電路中，該輸入電源終端之電位在該電位為0.6V處的該點陡峭地上昇。之後，當該輸入電源終端的電位增加時，該輸出終端的電位也增加。此外，可輸出與該輸入電源終端之電位幾乎相同的電位。因此，在該輸入電源終端的電位係在0.6V及1.2V之間的區域中，亦即，在已接收功率相對低的區域中，已證實根據本發明實施例的調整器電路以較習知調整器電路為低的電壓正常地操作。
本申請案基於2008年10月2日向日本特許廳申請的日本專利申請案編號第2008-257008號，該專利之教示全文以提及之方式併入本文中。
100、301、302．．．電壓調整器
101、102、103、104、105、106、902、903．．．電晶體
107、213、311．．．輸入電源終端
108、214．．．參考電源終端
109、300．．．偏壓電路
110．．．電阻器
112、215．．．輸出終端
113、114、115．．．影線
200．．．RFID標籤
201．．．整流器電路
202．．．調整器電路
203．．．算術電路
210．．．天線電路
211、911、1220．．．天線
212、904．．．電容器
220．．．讀取器/寫入器
313．．．輸出電源終端
321、331．．．差動放大器電路
322、332．．．分壓器
801、802．．．輸入/輸出特徵
900．．．形成基材
901、1202．．．分隔層
905．．．絕緣層
910．．．半導體積體電路
912．．．保護膜
920、930．．．絕緣器
921、931．．．纖維體
922、932．．．有機樹脂
941、942．．．分離表面
1001、1002、1003、1004、1005、1006、1007．．．晶片
1101、1102、1103、1104a、1104b、1104c、1104d、1104e、1104f、1104g．．．屏蔽
1201．．．基材
1203、1208、1209、1210、1211、1212、1213、1218、1223．．．絕緣膜
1204、1204a、1204b．．．半導體膜
1205．．．閘絕緣膜
1206a．．．通道形成區域
1206b．．．第一雜質區域
1206c．．．第二雜質區域
1207．．．閘極
1214．．．開口
1215、1242．．．區域
1221．．．第一導電膜
1222．．．第二導電膜
1230a、1230b．．．薄膜電晶體
1217、1231a、1231b．．．導電膜
1249．．．元件層
L．．．距離
VREF1 、VREF2 ．．．電位
VREF3 ．．．參考電位
圖1描繪根據本發明實施例的調整器電路範例。
圖2描繪使用根據本發明實施例的調整器電路之RFID標籤的結構範例。
圖3描繪根據本發明實施例之調整器電路的結構範例。
圖4描繪在根據本發明實施例的調整器電路中的電路佈置範例。
圖5A至5C描繪半導體裝置的製造步驟範例。
圖6A至6C描繪半導體裝置的製造步驟範例。
圖7描繪半導體裝置的製造步驟範例。
圖8顯示根據本發明實施例之調整器電路以及習知調整器電路的輸入/輸出特徵。
圖9A至9D描繪半導體裝置的製造步驟範例。
圖10A至10G描繪使用根據本發明電施例的調整器電路之各種RFID標籤的應用。
圖11A至11D描繪半導體裝置的製造步驟範例。
101、102、103、104、105、106．．．電晶體
100．．．電壓調整器
112．．．輸出終端
109．．．偏壓電路
110．．．電阻器
108．．．參考電源終端
107．．．輸入電源終端
VREF1 、VREF2 ．．．電位
VREF3 ．．．參考電位

Claims (18)

  1. 一種半導體裝置，其監視在參考電位及輸入電位之間的電壓，並在該電壓超過預定臨界電壓之後，得到與該電壓值無關的固定輸出電位，包含：第一至第六電晶體以及電阻器，其中：該第一電晶體的閘極電性連接至該第二電晶體之閘極，該第一電晶體的源極或汲極之任一者電性連接至第一佈線，且該第一電晶體的該源極及該汲極之另一者電性連接至該第三電晶體的源極或汲極之任一者，該第二電晶體的源極或汲極之任一者電性連接至該第一佈線，且該第二電晶體的該源極及該汲極之另一者電性連接至該第四電晶體的源極或汲極之任一者，該第二電晶體之閘極電性連接至該第二電晶體的該源極及該汲極之該另一者，該第三電晶體之閘極電性連接至該第四電晶體的該源極及該汲極之另一者，該第三電晶體的該源極及該汲極之另一者電性連接至第二佈線，該第四電晶體之閘極電性連接至該第三電晶體的該源極或該汲極之該任一者，該電阻器之終端電性連接至該第四電晶體的該源極及該汲極之該另一者，且該電阻器的另一終端電性連接至該第二佈線， 該第五電晶體之閘極電性連接至該第二電晶體的該源極及該汲極之該另一者，該第五電晶體的源極或汲極之任一者電性連接至該第一佈線，且該第五電晶體的該源極及該汲極之另一者電性連接至該第六電晶體的源極或汲極之任一者，該第六電晶體之閘極電性連接至該第六電晶體的該源極或該汲極之該任一者，且該第六電晶體的該源極及該汲極之另一者電性連接至該第二佈線。
  2. 如申請專利範圍第1項之半導體裝置，其中：將該輸入電位施加至該第一佈線，將該參考電位施加至該第二佈線，該第二電晶體的該源極及該汲極之該另一者產生第一偏壓，且該第五電晶體的該源極及該汲極之該另一者擷取該輸出電位。
  3. 如申請專利範圍第1項之半導體裝置，其中該第一電晶體係p-通道電晶體。
  4. 如申請專利範圍第1項之半導體裝置，其中該第二電晶體係p-通道電晶體。
  5. 如申請專利範圍第1項之半導體裝置，其中該第三電晶體係n-通道電晶體。
  6. 如申請專利範圍第1項之半導體裝置，其中該第四電晶體係n-通道電晶體。
  7. 如申請專利範圍第1項之半導體裝置，其中該第五 電晶體係p-通道電晶體。
  8. 如申請專利範圍第1項之半導體裝置，其中該第六電晶體係n-通道電晶體。
  9. 一種調整器電路，包含：參考電源供應終端；輸入電源供應終端；偏壓電路；第一電晶體，設置在該偏壓電路中，其中該第一電晶體的源極及汲極之一者連接至該輸入電源供應終端；第二電晶體，設置在該偏壓電路中，其中該第二電晶體的源極及汲極之一者連接至該輸入電源供應終端，且該第一電晶體之閘極連接至該第二電晶體的閘極；第三電晶體，設置在該偏壓電路中，其中該第三電晶體的源極及汲極之一者連接至該參考電源供應終端，且該第三電晶體的該源極及該汲極之另一者連接至該第一電晶體的該源極及該汲極之另一者；第四電晶體，設置在該偏壓電路中，其中該第四電晶體的源極及汲極之一者連接至該第二電晶體的該源極及該汲極之另一者，且該第四電晶體之閘極連接至該第三電晶體的該源極及該汲極之該另一者；電阻器，設置在該偏壓電路中，其中該電阻器的一終端連接至該參考電源供應終端，且該電阻器之另一終端連接至該第二電晶體的該源極及該汲極之該另一者；第五電晶體，設置在該偏壓電路中，其中該第五電晶 體之閘極連接至該第二電晶體的該源極及該汲極之該另一者，且該第五電晶體的源極及汲極之一者連接至該第二電晶體的該源極及該汲極之該一者；第六電晶體，設置在該偏壓電路中，其中該第六電晶體的源極及汲極之一者連接至該輸入電源供應終端，且該第六電晶體的該源極及該汲極之另一者連接至該第五電晶體的該源極及該汲極之另一者，且該第六電晶體之閘極連接至該第六電晶體的該源極及該汲極之該另一者，並藉由該偏壓電路將相關於該參考電源供應終端的固定電位輸出；輸出終端，以及電壓調整器，用於依據該固定電位而輸出電位至該輸出終端。
  10. 如申請專利範圍第9項之調整器電路，其中相同的電流流經該第一電晶體及該第二電晶體。
  11. 如申請專利範圍第9項之調整器電路，其中該第一電晶體係p-通道電晶體。
  12. 如申請專利範圍第9項之調整器電路，其中該第二電晶體係p-通道電晶體。
  13. 如申請專利範圍第9項之調整器電路，其中該第三電晶體係n-通道電晶體。
  14. 如申請專利範圍第9項之調整器電路，其中該第四電晶體係n-通道電晶體。
  15. 如申請專利範圍第9項之調整器電路，其中該第五 電晶體係p-通道電晶體。
  16. 如申請專利範圍第9項之調整器電路，其中該第六電晶體係n-通道電晶體。
  17. 一種調整器電路，包含：如申請專利範圍第1項的半導體裝置；以及電壓調整器，其依據該輸出電位而輸出電位。
  18. 一種RFID標籤，包含如申請專利範圍第17項的調整器電路。
TW098132967A 2008-10-02 2009-09-29 半導體裝置和使用該半導體裝置的射頻辨識（ｒｆｉｄ）標籤 TWI484417B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008257008 2008-10-02

Publications (2)

Publication Number Publication Date
TW201028927A TW201028927A (en) 2010-08-01
TWI484417B true TWI484417B (zh) 2015-05-11

Family

ID=42073371

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098132967A TWI484417B (zh) 2008-10-02 2009-09-29 半導體裝置和使用該半導體裝置的射頻辨識（ｒｆｉｄ）標籤

Country Status (6)

Country Link
US (1) US8134355B2 (zh)
JP (1) JP5546193B2 (zh)
KR (1) KR101628013B1 (zh)
CN (1) CN102171710B (zh)
TW (1) TWI484417B (zh)
WO (1) WO2010038602A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928466B2 (en) * 2010-08-04 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5975907B2 (ja) 2012-04-11 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
TW201717247A (zh) * 2015-06-02 2017-05-16 蘭姆研究公司 電漿處理系統之大動態範圍射頻電壓感測器及電壓模式射頻偏壓施加方法
CN112041776B (zh) 2018-01-24 2022-06-07 株式会社半导体能源研究所 半导体装置、电子构件及电子设备
US10222818B1 (en) * 2018-07-19 2019-03-05 Realtek Semiconductor Corp. Process and temperature tracking reference voltage generator
TWI685794B (zh) * 2019-05-29 2020-02-21 創新聯合科技股份有限公司 具有長距離超高頻識別電子標籤之鞋子
WO2020240331A1 (ja) 2019-05-31 2020-12-03 株式会社半導体エネルギー研究所 半導体装置、および当該半導体装置を備えた無線通信装置
US11165365B1 (en) * 2020-09-16 2021-11-02 Beken Corporation RF power rectifier circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003044802A (ja) * 2001-07-30 2003-02-14 Sharp Corp 電源装置、半導体回路装置、およびｉｃカード
US20060187062A1 (en) * 2005-02-18 2006-08-24 Samsung Electronics Co., Ltd. Rectifier for supplying double voltage and RFID tag thereof
TW200840134A (en) * 2007-02-22 2008-10-01 Fujitsu Ltd Radio frequency tag and method for manufacturing radio frequency tag

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0327409A (ja) * 1989-06-23 1991-02-05 Matsushita Electric Ind Co Ltd バイアス回路
JP2003044153A (ja) * 2001-07-30 2003-02-14 Niigata Seimitsu Kk 電源回路
JP3964182B2 (ja) * 2001-11-02 2007-08-22 株式会社ルネサステクノロジ 半導体装置
JP2005242989A (ja) 2004-01-28 2005-09-08 Toshiba Microelectronics Corp 非接触ｉｃカードのリーダライタ端末装置、通信システム及び非接触データキャリア
US7368896B2 (en) * 2004-03-29 2008-05-06 Ricoh Company, Ltd. Voltage regulator with plural error amplifiers
JP2008523465A (ja) * 2004-12-07 2008-07-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 温度補償された出力電圧を供給する基準電圧発生器
WO2006080052A1 (ja) 2005-01-26 2006-08-03 Hitachi Ulsi Systems Co., Ltd. Ｒｆｉｄ装置
KR100605258B1 (ko) * 2005-02-28 2006-07-31 삼성전자주식회사 초 저전력 소모 특성을 갖는 기준전압 발생회로
JP2006318327A (ja) * 2005-05-16 2006-11-24 Fuji Electric Device Technology Co Ltd 差動増幅回路およびシリーズレギュレータ
KR20060119410A (ko) * 2005-05-20 2006-11-24 한국전자통신연구원 가변 정전압을 발생하는 장치 및 방법
US7589507B2 (en) * 2005-12-30 2009-09-15 St-Ericsson Sa Low dropout regulator with stability compensation
JP4855841B2 (ja) * 2006-06-14 2012-01-18 株式会社リコー 定電圧回路及びその出力電圧制御方法
JP5412034B2 (ja) * 2006-12-26 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
US7675273B2 (en) * 2007-09-28 2010-03-09 Qualcomm Incorporated Wideband low dropout voltage regulator
TWI359342B (en) * 2008-04-25 2012-03-01 Univ Nat Taiwan Reference voltage circuit and voltage stabilizing/

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003044802A (ja) * 2001-07-30 2003-02-14 Sharp Corp 電源装置、半導体回路装置、およびｉｃカード
US20060187062A1 (en) * 2005-02-18 2006-08-24 Samsung Electronics Co., Ltd. Rectifier for supplying double voltage and RFID tag thereof
TW200840134A (en) * 2007-02-22 2008-10-01 Fujitsu Ltd Radio frequency tag and method for manufacturing radio frequency tag

Also Published As

Publication number Publication date
TW201028927A (en) 2010-08-01
US20100085030A1 (en) 2010-04-08
JP5546193B2 (ja) 2014-07-09
JP2010108491A (ja) 2010-05-13
CN102171710B (zh) 2014-01-08
WO2010038602A1 (en) 2010-04-08
KR20110063572A (ko) 2011-06-10
CN102171710A (zh) 2011-08-31
US8134355B2 (en) 2012-03-13
KR101628013B1 (ko) 2016-06-21

Similar Documents

Publication Publication Date Title
TWI480806B (zh) 半導體裝置以及使用該半導體裝置的無線標籤
JP5319469B2 (ja) Ｒｆｉｄタグ
JP5937144B2 (ja) バイアス回路
TWI484417B (zh) 半導體裝置和使用該半導體裝置的射頻辨識（ｒｆｉｄ）標籤
JP5745360B2 (ja) 半導体装置
JP5320237B2 (ja) 半導体装置
TWI478311B (zh) 半導體裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees