CN102171710A - 半导体器件及使用该半导体器件的rfid标签 - Google Patents

Abstract

半导体器件监测参考电势和输入电势之间的电压，并且在该电压超过预定阈值电压之后采用以下这样的方式获得与该电压的值无关的恒定输出电势：该半导体器件使用多个第一非线性元件和至少一个线性元件划分该参考电势和该输入电势之间的电压以恒定产生与该电压的值无关的第一偏压，使用多个第二非线性元件参考该第一偏压划分该参考电势和该输入电势之间的电压以恒定产生与该电压的值无关的第二偏压，并且参考该第二偏压确定该输出电势。

Description

半导体器件及使用该半导体器件的RFID标签

技术领域

本发明涉及通过无线通信传送和接收数据的RFID标签。特别地，本发明涉及稳定RFID标签中产生的DC电压或控制DC电压为恒定的调整器电路(regulator circuit)。

背景技术

近年来，可以在任何情况任何时间访问信息网络的环境(其称为普遍的信息社会)已经便利化。在这样的环境中，个体识别技术已经引起注意，使得识别号(ID)分配给每个对象，由此澄清对象的历史并且便于生产、管理或类似的。首要的是，能够通过无线通信传送和接收数据的半导体器件已经开始使用。

作为能够通过无线通信传送、接收、存储和删除数据的半导体器件，使用射频识别(RFID)标签的个体识别技术已经引起注意。该RFID标签也称为集成电路(IC)标签、RF标签、无线标签、电子标签、IC芯片或无线芯片。用于读取和写入数据的装置(下文中称为读出器/写入器)用于传送数据到RFID标签和从RFID标签接收数据。使用RFID标签的个体识别技术已经用于个体对象的生产、管理或类似的，并且已经期望其对于个人身份验证的应用。

RFID标签包括用于通过无线通信传送和接收数据的电磁波、电波或类似物的天线，并且具有在其中一体式形成天线和集成电路的结构。RFID标签中的一些使用包括在RFID标签中的整流器或整流器电路由从外部装置(例如的读出器/写入器等)传送的电磁波、电波或类似的来产生DC电压。此外，RFID标签中的一些使用例如调整器电路等控制器用稳定的恒压操作。

[参考文献]

[专利文件]

[专利文件1]日本公布的专利申请号2005-242989

[专利文件2]国际公布WO 2006/80052小册子

[无专利的文件]

[非专利的文件1]由Nikkan Kogyo Shimbun有限公司的SOFEL研究和发展翻译的2004年RFID手册第二版第69至71页的Klaus Finkenzeller的“Principles and Applications of Non-contact IC Cards(非接触IC卡的原理和应用)”。

发明内容

在RFID标签和读出器/写入器之间传送和接收数据时，当RFID标签和读出器/写入器之间的距离变得较长时，RFID标签从来自读出器/写入器的电磁波、电波或类似物获得的电功率变得较低。RFID标签使用从来自读出器/写入器的电磁波、电波或类似物中获得的电功率操作。对于操作是必需的电功率取决于包括在RFID标签中的集成电路的操作电压。注意包括在集成电路中的电路群可提供有整流器电路、调整器电路、调制电路、解调电路、时钟发生电路、运算电路或类似。

在其中RFID标签包括调整器电路的结构中，RFID标签的最小操作功率取决于对于调整器电路输出高于或等于给定的电压值或给定的恒压的电压是必需的该调整器电路的输入电压。该输入电压称为调整器电路的最小操作电压。从而，调整器电路的最小操作电压越高，RFID标签的最小操作功率越高。即，RFID标签需要从来自读出器/写入器的电磁波、电波或类似物获得的电功率也变得越高。由于可以获得的电功率取决于RFID标签和读出器/写入器之间的距离，RFID标签和读出器/写入器之间的通信距离已经是短的。

RFID标签尽可能多地减小电路的功耗使得通信距离可以较长是优选的。为了减小功耗，RFID标签内部的操作电压减小到小于或等于1V至约2V，即调整器的最小操作电压改变仅电压的十分之几，并且对RFID标签的整个操作电压的相对影响是显著的。

鉴于上文的问题，本发明的一个实施例的目的是获得可以用较低的最小操作电压稳定操作的调整器电路。本发明的一个实施例的另一个目的是获得使用具有低的最小操作电压的调整器电路的RFID标签，其具有与读出器/写入器的长通信距离。

下列措施已经在本发明的实施例中采取以实现上文描述的目的。

本发明的实施例提供半导体器件，其监测参考电势和输入电势之间的电压，并且在该电压超过预定阈值电压之后获得恒定的输出电势而与该电压的值无关。

半导体器件包括下列：参考电势施加到的第一端；输入电势施加到的第二端；包括第一端和第二端之间提供的多个第一非线性元件和至少一个线性元件的第一分压器，其输出由该多个第一非线性元件和该至少一个线性元件划分的第一偏置电势；包括第一端和第二端之间提供的多个第二非线性元件的第二分压器，其输出由该多个第二非线性元件基于第一偏置电势划分的第二偏置电势；和基于该第二偏置电势确定输出电势并且输出该输出电势的电压调整器。

半导体器件包括第一至第六晶体管和电阻器，其中第一晶体管的栅极电连接到第二晶体管的栅极，第一晶体管的源极或漏极的任一个电连接到第一布线并且第一晶体管的源极和漏极中的另一个电连接到第三晶体管的源极或漏极的任一个，第二晶体管的源极或漏极的另一个电连接到第一布线并且第二晶体管的源极和漏极中的另一个电连接到第四晶体管的源极或漏极的另一个，第二晶体管的栅极电连接到第二晶体管的源极和漏极中的另一个，第三晶体管的栅极电连接到第四晶体管的源极和漏极中的另一个，第三晶体管的源极和漏极中的另一个电连接到第二布线，第四晶体管的栅极电连接到第三晶体管的源极或漏极的另一个，电阻器的一端电连接到第四晶体管的源极和漏极中的另一个并且电阻器的另一端电连接到第二布线，第五晶体管的栅极电连接到第二晶体管的源极和漏极中的另一个，第五晶体管的源极或漏极的另一个电连接到第一布线并且第五晶体管的源极和漏极中的另一个电连接到第六晶体管的源极或漏极的另一个，第六晶体管的栅极电连接到第六晶体管的源极或漏极的另一个并且第六晶体管的源极和漏极中的另一个电连接到第二布线。

此时，输入电势施加到第一布线并且参考电势施加到第二布线；因此，在第二晶体管的源极和漏极中的另一个产生第一偏压并且从第五晶体管的源极和漏极中的另一个提取输出电势。

上文的半导体器件提供调整器电路，其包括用于根据该输出电势而输出电势的电压调整器。

本发明的实施例提供RFID标签，其包括上文描述的调整器电路。

本发明的实施例提供具有低的最小操作电压的调整器电路。即，包括调整器电路的RFID标签的最小操作功率可以减小。综上所述，在无源RFID标签(在标签内部不包括例如电池等电源并且从读出器/写入器接收的电功率产生电源的RFID标签)中，RFID标签和读出器/写入器之间的通信距离可以是长的。

另外，在有源RFID标签(在标签内部包括电池或类似物用于供应内部电路操作需要的电源的RFID标签)中，通过根据本发明的实施例的调整器电路，即使用较低的电压也可以进行正常操作，从而引起电池寿命延长。

附图说明

图1图示根据本发明的实施例的调整器电路的示例。

图2图示使用根据本发明的实施例的调整器电路的RFID标签的结构的示例。

图3图示根据本发明的实施例的调整器电路的结构的示例。

图4图示在根据本发明的实施例的调整器电路中的电路的布局的示例。

图5A至5C图示半导体器件的制造步骤的示例。

图6A至6C图示半导体器件的制造步骤的示例。

图7图示半导体器件的制造步骤的示例。

图8示出根据本发明的实施例的调整器电路的和常规调整器电路的输入/输出特性。

图9A至9D图示半导体器件的制造步骤的示例。

图10A至10G图示每个使用根据本发明的实施例的调整器电路的RFID标签的应用。

图11A至11D图示半导体器件的制造步骤的示例。

具体实施方式

在下文中，本发明的实施例将参照附图详细描述。然而，本发明不限于下文的说明，并且本领域内技术人员容易理解其实施方式和细节可以采用各种方式修改而不偏离本发明的目的和范围。因此，本发明不应该解释为限于在下文描述的实施例中描述的。相同的部件或在本发明的结构中具有相同功能的部件通常给予相同的标号，并且将省略重复的说明。

(实施例1)

根据本发明的实施例的调整器电路的结构参照图1描述。

如在图1中图示的，根据本发明的实施例的调整器电路包括电压调整器100和偏置电路109。

作为图1中图示的电路的参考的电势施加到参考电源端108。一般来说，施加0V；然而，还可以施加除了0V之外的电压，因为它仅是作为电路的参考的电势。

输入电源端107是电势施加到其上使得施加相对于参考电源端108的电压的端。

偏置电路109根据施加到输入电源端107和参考电源端108的电压产生成为电压调整器100的参考电势的V_REF3。

根据施加到输入电源端107和参考电源端108的电压和在偏置电路109中产生的参考电势，电压调整器100从输出端112输出电势以便施加高于或等于给定值的电压，或相对于参考电源端108给定的恒压。

输出端112后跟包括运算电路等的负载。当在负载中的功耗增加并且在输出端112中的电压减小时，操作电压调整器100以便增加输出端112的电势使得可以保持原始的恒定电势。另一方面，当在负载中的功耗减少并且在输出端112中的电压增加时，操作电压调整器100以便减小输出端112的电势使得可以保持原始的恒定电势。

注意电压调整器100的结构不特定地限制在本发明的该实施例中。可采用任何结构，只要它是其中输出端112的电势的波动可以调节并且电势可以根据参考电势V_REF3输出到输出端112的结构即可。

偏置电路109包括晶体管101至106和电阻器110。晶体管101、102和105是p沟道晶体管。晶体管103、104和106是n沟道晶体管。

在图1中图示的根据本发明的实施例的调整器电路的运行在下文中详细描述。

与输入到输入电源端107的电势的波动无关地，偏置电路109相对于参考电源端108输出恒电势到V_REF3。通过利用V_REF3不依赖要输入的电势(power potential)的特征，电压调整器100输出恒定电势到输出端112。

描述偏置电路109的运行。晶体管101和102的源极或漏极每个电连接到输入电源端107，并且晶体管101和102的栅极互相电连接以形成电流镜。因此，在晶体管101和102中流动的电流值是相等的。

所有在晶体管101中流动的电流在晶体管103中流动，并且在晶体管102中流动的电流在电阻器110中流动。此时，在电阻器110的两端之间产生的电压变成等于晶体管103的栅-源电压(在下文中表达为V_gs)；从而，在电流镜中流动的电流值通过晶体管103和电阻器110的平衡确定。

提供晶体管104以保证晶体管103的运行在饱和区中。在晶体管102中流动的电流经由晶体管104流入电阻器110。此时，根据电流的电压在晶体管104的栅极和源极之间产生并且晶体管103的栅极电势变成V_REF1。

此时，根据在电阻器110中流动的电流的电压在晶体管103的栅极和源极之间产生。同时，电压也在晶体管103的栅极和漏极之间产生，其在晶体管104的栅极和源极之间产生。在晶体管103中，总是满足下列公式：|V_gs-V_th|≤|V_ds|，并且保证运行在饱和区中。这里，V_th表示晶体管的阈值电压，V_ds表示晶体管的源极和漏极之间的电压。

另外，在相对于参考电源端108的输入电源端107的电势由晶体管104增加的情况下，晶体管104在饱和区中运行。通过改变V_ds，根据电势的增加的上述电压改变未传送到V_REF1。

通过上文的运行，与相对于参考电源端108输入到输入电源端107的电势的波动无关地，恒定电势输出到每个V_REF1和V_REF2。

这里，关注在V_REF1和V_REF2中产生的电势。V_REF1是根据V_gs的电势，该V_gs根据在晶体管103中流动的电流而产生。V_REF2是通过添加根据在晶体管104中流动的电流而产生的V_gs到V_REF1获得的电势。V_REF1的电势受到晶体管103的特性变化的影响。V_REF2的电势受到晶体管103和晶体管104的特性变化的影响。即，V_REF2受到比V_REF1更多晶体管的变化的影响；从而，V_REF2可以更容易引起变化。

另一方面，V_REF1是根据晶体管103的V_gs的电势并且增加量和晶体管103的V_gs的相同。V_REF2是根据晶体管103的V_gs和晶体管104的V_gs的电势，并且增加量是晶体管103的V_gs的和晶体管104的V_gs的之和。因此，在输入电源端107的电势是低的区域中，V_REF2的电势的上升时间是快速的，并且上升是急剧的。另外，由于可以容易使在饱和区中运行的晶体管的源极和漏极之间的电阻为高，可以用小电流产生足够的电压。

即，V_REF1相对不受晶体管的变化的影响；然而，电势的上升时间是慢的并且上升是逐步的。另一方面，V_REF2具有电势上升时间是快速的并且上升是急剧的特征；然而，它相对受到晶体管的变化影响。

在本发明的实施例中，增加包括晶体管105和106的结构。晶体管105复制在晶体管102中流动的电流并且该电流流入二极管接法的晶体管106。因此，电压在晶体管106的源极和漏极之间产生。由于晶体管105的V_gs是恒定的，在晶体管105中流动的电流也是恒定的，而与参考电源端108和输入电源端107之间的电压的变化无关。通过上文的运行，进一步获得与参考电源端108和输入电源端107之间的电压的变化无关的且是恒压的V_REF3。

V_REF3是根据二极管接法的晶体管106的V_gs的电势并且用基于不容易受到变化影响的V_REF1的电势来确定，并且晶体管106在饱和区中运行，因此，电势的上升时间可以是快速的并且上升可以是急剧的。

从上文，即使当输入到输入电源端107的电势不足够高时，通过包括具有新型结构的偏置电路109，根据本发明的实施例的调整器电路可以产生V_REF3，并且可以输出具有相对于参考电源端108的给定电压或给定恒压的电势。

另外，因为调整器电路具有较低的最小操作电压，根据本发明的实施例的包括调整器电路的RFID标签具有较低的最小操作功率，从而引起RFID标签和读出器/写入器之间较长的通信距离。

(实施例2)

使用根据在实施例1中描述的实施例的调整器电路的RFID标签的结构的示例在图2中图示。RFID标签200包括天线电路210、整流器电路201、调整器电路202和运算电路203。注意到RFID标签200的结构不限于该结构并且也可采用其他结构。

作为具体操作中的一个，电磁波、电波或类似物通过无线通信从读出器/写入器220传送到RFID标签200。从读出器/写入器220传送到RFID标签200的命令信号包括在电磁波、电波或类似物中。命令信号从由RFID标签200接收的电磁波、电波或类似物中提取，并且运算过程等根据命令信号在RFID标签200内执行。因此，响应信号从RFID标签200传送到读出器/写入器220。读出器/写入器220和RFID标签200之间的通信以此方式实行并且读出器/写入器220可以读出记录在RFID标签200中的数据和写入数据到RFID标签200。

注意要在通信中使用的电磁波、电波或类似物的频带可是，但不特定限于，根据无线电法或国际标准化组织的频带。在本发明的实施例中，频带不必特定限制。

天线电路210包括天线211和电容器212，接收从读出器/写入器传送的电磁波、电波或类似物或传送来自天线电路210的响应信号到读出器/写入器220。使用天线211和电容器212形成的天线电路210设计成具有特定谐振点以能够最有效地接收特定频带的电磁波、电波或类似物。

整流器电路201整流由天线电路210接收的电磁波或电波并且产生DC电压。整流器电路201的形式没有特别限制并且认为适合于实现的任何形式可视情况使用。

调整器电路202输入由整流器电路201产生的DC电压到输入电源端213和参考电源端214，从输出端215提取与整流器电路201的输出电压的变化无关的恒定电势，并且将它供应给运算电路203。

运算电路203根据通过叠加在来自读出器/写入器220的电磁波或电波中而传送的命令信号输出用于作为RFID标签响应的响应信号。运算电路203内部的结构可包括，但不特别限于，调制电路、解调电路、存储器、存储器控制器、信号处理电路、编码电路、电阻器、电容器、滤波器、分析电路、时钟发生电路、时钟校正电路、代码提取电路、代码识别电路、代码确定电路或类似。

另外，对于所有包括在运算电路103中的电路群不必使用调整器电路202的输出电压作为电源。例如从整流器电路201输出的DC电压可直接使用。

在RFID标签200中使用根据本发明的实施例的调整器电路的情况下，调整器电路的最小操作电压可以比以前低。即，在整流器电路201中产生的电压是低的并且具体地读出器/写入器220和RFID标签200之间的距离是长的情况下，或在天线电路210中接收的电功率由于干扰而是低的情况下，通过使用本发明的实施例，要操作的RFID标签必需的电压可以是低的；因此，读出器/写入器220和RFID标签200之间的通信距离可以较长。

(实施例3)

根据参照图1在实施例1中描述的本发明的实施例的调整器电路的实用结构的示例在图3中图示。

在该实施例中，调整器电路包括偏置电路300、电压调整器301和电压调整器302。采用电压调整器的双级结构，因为在第一级的电压调整器301中进行第一稳定化，在第二级的电压调整器302中进行第二稳定化，使得输入电源端311的电势波动尽可能小地影响用于供应电势给运算电路的输出电源端313。

电压调整器301包括差分放大电路321和分压器322。相似地，电压调整器302包括差分放大电路331和分压器332。

从偏置电路300输出的偏置电势V_REF3输入到差分放大电路321的一个输入端。电压调整器301根据V_REF3输出恒定电势，而与输入电源端311的波动无关。分压器322将根据运算电路等中消耗的电流量的波动而波动的电源电势输入到采用负反馈设置的差分放大电路321的另一个输入端以稳定化。电压调整器302采用相似的方式操作使得最终输出到输出电源端313的电势相对于接收的电功率等的波动可以是高度稳定的，并且相对于由内部电路等的操作消耗的电流的波动也是高度稳定的。

(实施例4)

在根据在实施例1中描述的本发明的实施例的调整器电路中的衬底上包括形成偏置电路109的晶体管、电阻器、布线等实用布局的示例在图4中图示。在图4中，半导体层用影线113示出，并且导电层(栅极)用影线114示出，并且导电层(布线)用影线115示出。

在图4中的标号中的每个对应于在图1中的那些。

在电阻器110中，多个具有小尺寸的单位电阻器元件在元件布局级设置。该单位电阻器元件采用连接可以改变成串联或并联的方式使用上层的布线层设置使得电阻值可以与设计值一致。

在由标号101、102、103、104、105、106等表示的晶体管中，多个具有小尺寸的晶体管可并联连接以形成大尺寸的晶体管使得变化的影响可以抑制。

(实施例5)

在该实施例中，描述用于制造在上文的实施例的任何一个中描述的半导体器件的方法的示例。

首先，在衬底1201的表面上形成分离层1202，然后形成充当基底的绝缘膜1203和半导体膜1204(例如，包含非晶硅的膜)(参见图5A)。分离层1202、绝缘膜1203和半导体膜1204可以接连形成。接连形成可以防止杂质进入以免暴露到空气。

玻璃衬底、石英衬底、金属衬底、不锈钢衬底、具有足够耐热性以承受在该实施例中的工艺的处理温度的塑料衬底或类似物可用作衬底1201。由于面积和形状没有特别限制，例如，可以使用具有1米或更多的一边的矩形衬底。这具有很大的优势，因为如与使用圆形硅衬底的情况相比，生产率可以显著增加。因此，即使当电路部分占有大的面积时，如与使用硅衬底的情况相比，成本可以降低。

注意尽管在该工艺中在衬底1201的整个表面上提供分离层1202，分离层1202也可根据需要通过光刻法选择性地提供。另外，形成该分离层1202以便与衬底1201接触；然而，可形成例如氧化硅膜、氧氮化硅膜、氮化硅膜或氮氧化硅膜等绝缘膜以便根据需要与衬底1201接触，并且可形成分离层1202以便与绝缘膜接触。

这里，术语“氧氮化物”指包含比氮多的氧的衬底，并且“氮氧化物”指包含比氧多的氮的衬底。例如，氧氮化硅可以是包含分别以在原子百分比50％至70％(包含端值)、0.5％至15％(包含端值)、25％至35％(包含端值)和0.1％至10％(包含端值)的范围内的浓度的氧、氮、硅和氢的物质。氮氧化硅可以是包含分别以在原子百分比5％至30％(包含端值)、20％至55％(包含端值)、25％至35％(包含端值)和10％至30％(包含端值)的范围内的浓度的氧、氮、硅和氢的物质。使用卢瑟福背散射能谱法(RBS)和氢前向散射(HFS)测量组成比。此外，构成元素的含量比的总数不超过原子百分比100％。

作为分离层1202，可以使用金属膜、金属膜和金属氧化物膜的堆叠层结构或类似的。金属膜由从钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)和铱(Ir)选择的元素，或包括这些元素的任何一个作为主要成分的合金材料或化合物材料形成，并且具有单层结构或堆叠层结构。膜可以使用这些材料通过溅射方法、例如等离子体CVD方法等各种CVD方法形成。作为金属膜和金属氧化物膜的堆叠层结构，在形成上述金属膜之后，通过在氧气气氛或N₂O气氛中进行等离子体处理或在氧气气氛或N₂O气氛中进行热处理，金属膜的氧化物或氧氮化物可以在金属膜表面上形成。备选地，金属膜的表面可在上文描述的金属膜形成之后用例如臭氧水等强氧化溶液处理，由此金属膜的氧化物或氧氮化物可以提供在金属膜的表面上。

作为绝缘膜1203，包含硅的氧化物或硅的氮化物的膜的单层或堆叠层通过溅射法、等离子体CVD法或类似方法形成。在充当基底的绝缘膜具有双层结构的情况下，例如氮氧化硅膜可以形成作为第一层，并且氧氮化硅膜可以形成作为第二层。在充当基底的绝缘膜具有三层结构的情况下，例如氧化硅膜可以形成作为第一绝缘膜，氮氧化硅膜可以形成作为第二绝缘膜，并且氧氮化硅膜可以形成作为第三绝缘膜。备选地，氧氮化硅膜可以形成作为第一绝缘膜，氮氧化硅膜可以形成作为第二绝缘膜，并且氧氮化硅膜可以形成作为第三绝缘膜。充当基底的绝缘膜1203充当阻挡膜以用于防止来自衬底1201的杂质进入。

半导体膜1204可以通过溅射法、LPCVD法、等离子体CVD法或类似方法形成以具有约从25nm至200nm(包含端值)的厚度。该厚度优选地约从50nm至70nm(包含端值)，具体地66nm。非晶硅膜可形成作为半导体膜1204。

接着，半导体膜1204用激光照射以结晶。注意半导体膜1204可通过其中激光照射结合使用RTA或退火炉的热结晶法或使用促进结晶的金属元素的热结晶法的方法结晶。然后，获得的结晶半导体膜蚀刻成期望的形状以形成半导体膜1204a和半导体膜1204b。栅极绝缘膜1205形成以便覆盖半导体膜1204a和1204b(参见图5B)。

用于形成半导体膜1204a和半导体膜1204b的步骤的示例在下文中简要描述。首先，形成非晶半导体膜，例如非晶硅膜等。在非晶半导体膜用包含作为用于促进结晶的金属元素的镍的溶液涂覆之后，非晶半导体膜经历脱氢处理(在500℃一小时)和热结晶处理(在550℃四小时)以形成结晶半导体膜。然后，如果有必要，进行从激光器的激光照射并且使用光刻法形成半导体膜1204a和半导体膜1204b，这取决于结晶度。要注意在没有实行使用用于促进结晶的金属元素的热结晶的情况下，非晶半导体膜可仅通过激光照射结晶。

备选地，半导体膜1204a和半导体膜1204b可通过用连续波激光或在10MHz或更高的频率振荡的激光照射半导体膜并且在一个方向扫描用于结晶而形成。在这样的结晶的情况下，晶体在激光扫描方向生长。晶体管可设置使得扫描方向与沟道长度方向(其中当沟道形成区形成时载流子流动的方向)一致。

然后，栅极绝缘膜1205形成以覆盖半导体膜1204a和半导体膜1204b。栅极绝缘膜1205通过CVD法、溅射法或类似方法形成以具有包含硅氧化物或硅氮化物的膜的单层结构或堆叠层结构。具体地，形成包括氧化硅膜、氧氮化硅膜和/或氮氧化硅膜中的任何一个的单层结构或堆叠层结构。

备选地，栅极绝缘膜1205可通过对半导体膜1204a和半导体膜1204b进行等离子体处理以氧化或氮化其表面而形成。例如，栅极绝缘膜1205通过用例如He、Ar、Kr和Xe等稀有气体和氧气、二氧化氮(NO₂)、氨气、氮气、氢气或类似气体的混合气体进行等离子体处理形成。当在该情况下等离子体的激发通过使用微波进行时，可以产生具有低的电子温度和高密度的等离子体。用由高密度等离子体产生的氧自由基(其可包括OH自由基)或氮自由基(其可包括NH自由基)，可以实行半导体膜的表面的氧化或氮化。

通过这样的高密度等离子体处理，具有约1nm至20nm(包含端值)(典型地，约5nm至10nm(包含端值))的厚度的绝缘膜在半导体膜上形成。由于在该情况下的反应是固相反应，在绝缘膜和半导体膜之间的界面态密度可以相当低。由于这样的高密度等离子体处理直接氧化(或氮化)半导体膜(结晶硅或多晶硅)，要形成的绝缘膜的厚度的不平整性可以极小。另外，甚至在结晶硅的晶粒边界中氧化也不推进，其产生非常优选的状态。也就是说，通过在半导体膜的表面上通过这里描述的高密度等离子体处理实行固相氧化，具有良好的均匀性和低的界面态密度的绝缘膜可以形成而没有在晶粒边界中格外地实行氧化反应。

作为栅极绝缘膜1205，仅可使用通过等离子体处理形成的绝缘膜，或可使用通过等离子体处理形成的绝缘膜和通过使用等离子体或热反应的CVD法堆叠的氧化硅、氧氮化硅、氮化硅或类似物的绝缘膜的堆叠层膜。在任一情况下，晶体管优选地形成以具有栅极绝缘膜，其部分或完全包括通过等离子体处理形成的绝缘膜，因为特性变化可以减小。

在半导体膜1204a和半导体膜1204b通过用连续波激光或在10MHz或更高的频率振荡的激光照射半导体膜并且在一个方向扫描用于结晶来形成的情况下，通过将它们与在其上进行等离子体处理的栅极绝缘膜结合，可以获得具有减小的特性变化和高的场效应迁移率的薄膜晶体管(TFT)。

然后，导电膜在栅极绝缘膜1205上形成。这里，形成具有约100nm至500nm(包含端值)厚度的单层导电膜。该导电膜可以使用从钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等中选择的元素、主要包含该元素的合金材料、或主要包含该元素的化合物材料形成。备选地，可使用由添加有例如磷等杂质元素的多晶硅作为典型的半导体材料。在导电膜形成以具有堆叠层结构的情况下，例如可以使用氮化钽膜和钨膜的、氮化钨膜和钨膜的或氮化钼膜和钼膜的堆叠层结构。例如，可以使用具有30nm厚度的氮化钽膜和具有150nm厚度的钨膜的堆叠层结构。由于钨和氮化钽具有高热阻，用于热激活的热处理可以在形成导电膜之后进行。另外，导电膜可进一步具有三层结构；例如，可使用钼膜、铝膜和钼膜的堆叠层结构。

接着，通过光刻法形成抗蚀剂掩模，并且进行用于形成栅电极和栅极布线的蚀刻处理以在半导体膜1204a和半导体膜1204b上形成栅电极1207。

接着，通过光刻法形成抗蚀剂掩模，并且给予n型导电性或p型导电性的杂质元素通过离子掺杂法或离子注入法以低浓度添加到半导体膜1204a和半导体膜1204b。在该实施例中，给予n型导电性的杂质元素以低浓度添加到半导体膜1204a和半导体膜1204b。作为给予n型导电性的杂质元素，可使用属于族15的元素；例如，可使用磷(P)或砷(As)。作为给予p型导电性的杂质元素，可使用属于族13的元素；例如，可使用硼(B)。

在该实施例中，为了简化，示出仅使用n型TFT的结构；然而，本发明的实施例不解释为限于此。也可采用仅使用p型TFT的结构。备选地，也可以使用使用n型TFT和p型TFT二者的结构。在n型TFT和p型TFT都使用的情况下，形成掩模以覆盖稍后包括在p型TFT中的半导体层并且给予n型的杂质元素添加到其中，并且形成掩模以覆盖稍后包括在n型TFT中的半导体层并且给予p型导电性的杂质元素添加到其中，使得给予n型导电性的杂质元素和给予p型导电性的杂质元素可以按选择来添加。

接着，形成绝缘膜以覆盖栅极绝缘膜1205和栅电极1207。该绝缘膜通过等离子体CVD法、溅射法或类似方法沉积包含例如硅、氧化硅或氮化硅等无机材料的膜或包含例如有机树脂等有机材料的膜在单层或堆叠层中形成。然后，绝缘膜通过各向异性蚀刻(主要在垂直方向蚀刻)选择性地蚀刻，使得与栅电极1207的侧面接触的绝缘膜(也称为侧壁)1208形成。该绝缘膜1208稍后用作当形成轻掺杂漏极(LDD)区时用于添加杂质元素的掩模。

然后，通过光刻法形成的抗蚀剂掩模和栅电极1207和绝缘膜1208用作掩模以添加给予n型导电性的杂质元素到半导体膜1204a和半导体膜1204b。通过该步骤，形成沟道形成区1206a、第一杂质区1206b、第二杂质区1206c(参见图5C)。该第一杂质区1206b充当薄膜晶体管的源和漏区，并且第二杂质区1206c充当LDD区。在每个第二杂质区1206c中的杂质元素的浓度比在每个第一杂质区1206b中的低。

接着，形成绝缘膜以具有单层结构或堆叠层结构以便覆盖栅电极1207、绝缘膜1208等。在该实施例中，描述绝缘膜1209、1210和1211的三层结构。该绝缘膜可以通过CVD法形成。具有50nm厚度的氧氮化硅膜可以形成为绝缘膜1209。具有200nm厚度的氮氧化硅膜可以形成为绝缘膜1210。具有400nm厚度的氧氮化硅膜可以形成为绝缘膜1211。这些绝缘层的表面根据在其下形成的层的表面形状形成，其取决于厚度。即，由于绝缘膜1209是薄的，它的表面与栅电极1207的表面形状几乎完全一致。由于表面形状随着厚度变大变成几乎平坦的，在三层结构中是最厚的绝缘膜1211具有几乎平坦的表面形状。然而，不像有机材料那样，绝缘膜1211不具有平坦的表面形状。当表面形状必须是平坦的时，可以使用例如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸或环氧树脂等有机材料；硅氧烷材料或类型物。除CVD法之外，这些绝缘膜可以通过溅射法、SOG法、液滴排出法、丝网印刷法或类似方法形成。

绝缘膜1209、1210和1211通过光刻法蚀刻以形成达到第一杂质区1206b的接触孔，并且然后，形成充当薄膜晶体管的源极或漏极的导电膜1231a和充当连接布线的导电膜1231b。该导电膜1231a和1231b通过填充接触孔并且选择性地蚀刻导电膜形成。要注意在导电膜形成之前，硅化物可在由接触孔暴露的半导体膜1204a和半导体膜1204b的表面上形成使得电阻可以减小。导电膜1231a和1231b优选地使用低电阻材料形成以减少信号延迟。由于低电阻材料常常具有低的耐热性(heat resistance)，高耐热性材料优选地提供在低电阻材料上面和下面；例如，铝膜可形成至300nm厚度作为低电阻材料，并且钛膜可在铝膜上面和下面形成至100nm的厚度。充当连接布线的导电膜1231b可以形成以具有和导电膜1231a相同的堆叠结构使得连接布线的电阻可以减小并且其耐热性可以提高。导电膜1231a和1231b可以由从钨(W)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、铌(Nb)、碳(C)、硅(Si)选择的元素或包括这些元素的任何一个作为主要成分的合金材料或化合物材料形成，并且具有单层结构或堆叠层结构。包含铝作为主要成分的合金材料对应于例如包含铝作为主要成分并且也包含镍的材料，或包含铝作为主要成分并且也包含镍和碳或/和硅二者中一个或两个的合金材料。导电膜1231a和1231b可以通过CVD法、溅射法或类似方法形成。

从上文，可以获得包括薄膜晶体管1230a和薄膜晶体管1230b的元件层1249(参见图6A)。

注意热处理可进行以用于在绝缘膜1209、1210和1211形成之前、在绝缘膜1209形成之后或在绝缘膜1209和1210形成之后恢复半导体膜1204a和半导体膜1204b的结晶性、激活添加到半导体膜1204a和半导体膜1204b的杂质元素并且使半导体膜1204a和半导体膜1204b氢化。对于热处理，可采用热退火法、激光退火法、RTA法或类似方法。

接着，绝缘膜1212和1213形成以便覆盖导电膜1231a和1231b(参见图6B)。这里是其中具有100nm厚度的氮化硅膜用作绝缘膜1212和具有1500nm厚度的聚酰亚胺膜用作绝缘膜1213的示例。绝缘膜1213的表面形状优选地具有高平坦性。由于有机材料的特征，绝缘膜1213的表面形状可以在使用聚酰亚胺的情况下具有较高的平坦性，并且形成膜以具有例如从750nm至3000nm(包含端值)(具体地，1500nm)的大的厚度。在绝缘膜1212和1213中形成开口。在该实施例中，描述在其中开口1214以暴露导电膜1231b的示例。在该开口1214(具体地，在由虚线包围的区1215中)中，绝缘膜1212的末端部分用绝缘膜1213覆盖。作为下层的绝缘膜1212的末端部分用作为上层的绝缘膜1213覆盖使得可以防止稍后在开口1214中要形成的布线断开。在该实施例中，由于作为有机材料的聚酰亚胺用于绝缘膜1213，在开口1214中，绝缘膜1213可以具有平缓锥形化的形状并且可以有效防止断开。可以防止断开的绝缘膜1213的材料包括例如苯并环丁烯、丙烯酸或环氧树脂等有机材料，硅氧烷材料等(除聚酰胺之外)。氧氮化硅膜或氮氧化硅膜可以代替氮化硅膜用于绝缘膜1213。另外，绝缘膜1212和1213可通过CVD法、溅射法、SOG法、液滴排出法、丝网印刷法或类似方法形成。

接着，导电膜1217在绝缘膜1213上形成并且绝缘膜1218在导电膜1217上形成(参见图6C)。导电膜1217可以使用和导电膜1231a和1231b相同的材料形成；例如，可以采用具有100nm厚度的钛膜、具有200nm厚度的铝膜和具有100nm厚度的钛膜的堆叠结构。导电膜1217在开口1214中连接到导电膜1231b。钛膜互相接触并且可以抑制接触电阻。因为根据在薄膜晶体管和(稍后形成的)天线之间的信号的电流在导电膜1217中流动，导电膜1217优选地具有低布线电阻。从而，可使用例如铝等低电阻材料。导电膜1217可以由从钨(W)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、铌(Nb)、碳(C)、硅(Si)选择的元素或包括这些元素的任何一个作为主要成分的合金材料或化合物材料形成，并且具有单层结构或堆叠层结构。包含铝作为主要成分的合金材料对应于例如包含铝作为主要成分并且也包含镍的材料，或包含铝作为主要成分并且也包含镍和碳或/和硅二者中一个或两个的合金材料。导电膜1217可以通过CVD法、溅射法或类似方法形成。因为绝缘膜1218必须具有平坦的表面形状，它优选地使用有机材料形成。这里是其中使用具有2000nm厚度的聚酰亚胺膜的示例。绝缘膜1218形成至2000nm的厚度，其比绝缘膜1213的厚度大，因为应该是平坦的在开口1214中形成的导电膜1217的和在具有1500nm厚度的绝缘膜1213中的开口1214的表面的不平整性。从而，绝缘膜1218可具有绝缘膜1213的厚度的1.1至2倍，优选地，1.2至1.5倍的厚度。在绝缘膜1213具有从750nm至3000nm(包含端值)的厚度的情况下，绝缘膜1218优选地具有从900nm至4500nm(包含端值)的厚度。考虑到厚度，具有高平坦性的材料可用于绝缘膜1218。可以用于绝缘膜1218的具有高平坦性的材料除聚酰亚胺之外还包括例如聚酰胺、苯并环丁烯、丙烯酸或环氧树脂等有机材料、硅氧烷材料等。在天线在绝缘膜1218上形成的情况下，必须考虑绝缘膜1218的表面的平坦性。

另外，绝缘膜1218优选地用于覆盖电路部分中天线外部的绝缘膜1213的末端部分(未图示)。在绝缘膜1218覆盖绝缘膜1213的情况下，绝缘膜1218的末端部分优选地放置成具有离外部的余量，其是绝缘膜1213和绝缘膜1218的总厚度的两倍或更多倍长。在该实施例中，绝缘膜1213形成至1500nm的厚度并且绝缘膜1218形成至2000nm的厚度；从而，覆盖绝缘膜1213的末端部分的绝缘膜1218放置成具有离绝缘膜1213的末端的距离(d＝7000nm)。利用上文的结构，保证用于处理的余量并且也期望防止水气或氧进入。

接着，天线1220在绝缘膜1218上形成(参见图7)。天线1220和导电膜1217通过开口互相电连接。开口形成在要集成的天线1220下方。注意到天线1220可直接连接到导电膜1231a；然而，因为可以保证用于形成要连接到天线1220的开口的余量，从而导致高集成度，如在该实施例中优选地提供导电膜1217。因此，另一个导电膜可进一步提供在要连接到天线1220的导电膜1217上。即，天线1220可电连接到包括在薄膜晶体管中的导电膜1231a并且其中多个导电膜介于天线1220和导电膜1231a之间的连接结构可以实现高集成度。包括导电膜1217的多个导电膜优选地具有小的厚度，因为如果导电膜的厚度是大的则半导体器件的厚度变大。从而，导电膜1217等优选地具有与导电膜1231a相比小的厚度。

天线1220可以采用第一导电膜1221和第二导电膜1222的堆叠结构。该实施例示出具有100nm厚度的钛膜和具有5000nm厚度的铝膜的堆叠结构。钛可以增加天线的耐湿性和绝缘膜1218和天线1220之间的粘附性。此外，钛可以减小与导电膜1217的接触电阻，因为形成为导电膜1217的最上层的钛膜与天线中的钛接触，即，相同的材料互相接触。由于通过干法蚀刻法形成这样的钛膜的结果，末端部分趋于几乎垂直的(sheer)。由于铝是低电阻材料，它适合于天线。电阻可以通过形成厚的铝膜进一步减小。天线的电阻优选地是低的使得通信距离可以较长。由于通过湿法蚀刻法形成这样的铝膜的结果，在末端部分中的侧壁趋于锥形化。在该实施例中的锥形形状中，铝膜朝内部凹陷。在铝膜上进行湿法蚀刻使得铝膜的末端部分在钛膜的末端部分的内部(区1242)。铝膜的末端部分可在钛膜的末端部分的内部形成，并且铝膜的末端和钛膜的末端之间的距离(距离L)优选地在铝膜的厚度的六分之一至一半的范围中。在该实施例中，铝膜的末端部分可在钛膜的内部形成，并且铝膜的末端部分和钛膜的末端部分之间的距离L可在从0.8μm至2μm(包含端值)的范围中。其中钛膜的末端部分从铝膜的末端部分中伸出来的结构可以防止稍后形成的绝缘膜断开，导致天线的增强的耐久性。

除钛和铝之外，天线可以由从银、铜、金、铂、镍、钯、钽、钼等中选择的元素或包括这些元素的任何一个的合金材料或化合物材料形成。天线可以通过CVD法、溅射法、例如丝网印刷法或凹版印刷法等印刷法、液滴排出法、分配器法、电镀法或类似方法形成。在该实施例中，堆叠层示为示例；然而，天线可使用上文的材料中的任何一个形成以具有单层结构。

绝缘膜1223形成以便覆盖天线1220。在该实施例中，200nm的氮化硅膜形成为绝缘膜1223。该绝缘膜1223优选地形成，因为它增强天线的耐湿性。由于钛膜的末端部分从铝膜中突出来，绝缘膜1223可以形成而没有断开。除氮化硅膜之外，氧氮化硅膜、氮氧化硅膜、其他无机材料可以用于绝缘膜1223。

采用上文的方式，使用绝缘衬底形成的半导体集成电路可以完成。

该实施例可以视情况与其他实施例中的任何一个结合。

(实施例6)

在该实施例中，用于制造具有较高可靠性和高良率的半导体器件的方法参照图9A至9D描述。在该实施例中，CMOS(互补金属氧化物半导体)描述为该半导体器件的示例。

在形成衬底900之上，晶体管902和903、电容器904、绝缘层905提供有介于其之间的分离层901，并且形成半导体集成电路910(参见图9A)。

晶体管902和903是薄膜晶体管。它们每个包括源区、漏区、低浓度杂质区、沟道形成区、栅极绝缘层、栅电极、源电极和漏电极。该源区和漏区分别与充当源和漏电极的布线接触并且与其电连接。

晶体管902是n沟道晶体管并且在源区和漏区以及低浓度杂质区包括给予n型导电性的杂质元素，例如磷(P)或砷(As)等。晶体管903是p沟道晶体管并且在源区和漏区以及低浓度杂质区包括给予p型导电性的杂质元素，例如硼(B)、铝(Al)或镓(Ga)等。

电容器904采用与晶体管902和903相似的工艺形成。电容器904的一个电极由半导体层形成，并且另一个电极由栅电极形成。这里，杂质元素可在栅电极的层形成之前添加到将是电容器904的半导体层以有效地保证电容值。通过该工艺，设置在栅电极的层的下层中的区中的半导体层也添加有杂质元素，并且电容器904可以有效地充当电容器。

然后，由导电膜形成的天线911在绝缘层905上形成并且保护膜912在天线911上形成。天线911电连接到半导体集成电路。在图9A中，天线911电连接到电容器904的一个电极。

绝缘体920随后在保护膜912上形成。例如，在其中纤维体921用有机树脂922浸渍的结构体可用作绝缘体920。

在保护膜912和绝缘体920互相接合之后，半导体集成电路910、天线911和保护膜912在分离层901的界面处从衬底900分离。因此，半导体集成电路910、天线911和保护膜912提供在绝缘体920侧上(参见图9B)。

尽管未图示出，粘合剂可用于接合保护膜912和绝缘体920。备选地，可进行压力接合或热压接合。

然后，在暴露的分离表面的一侧上，半导体集成电路910和绝缘体930互相接合，其中分离层901介于其之间。从而，半导体集成电路910、天线911和保护膜912介于绝缘体920和绝缘体930之间(参见图9C)。

例如，如在绝缘体920的情况下，在其中纤维体931用有机树脂932浸渍的结构体931可用作绝缘体930。

尽管没有特别说明，包括多个半导体集成电路910、天线911、保护膜912的许多结构体设置在平面方向并且介于绝缘体920和绝缘体930之间。通过分离包括多个半导体集成电路910、天线911、保护膜912的结构体中的每个，可以制造半导体集成电路芯片，其每个包括其中半导体集成电路910、天线911、保护膜912介于绝缘体920和绝缘体930之间的结构。只要物理分离是可能的，对分离方式没有特别限制。在该实施例中，作为优选示例，通过沿分离线的激光照射进行分离。

利用用于分离的激光照射，绝缘体920和绝缘体930在半导体集成电路芯片的分离表面941和942上熔合并且互相焊接。从而，半导体集成电路芯片的每个具有其中半导体集成电路910、天线911和保护膜912由绝缘体920和绝缘体930完全密封的结构。

尽管这里没有特别说明，另一个绝缘体可进一步提供在绝缘体920和绝缘体930的外部或内部使得半导体集成电路910、天线911和保护膜912更有利地被完全覆盖。

通过上文的其中绝缘体提供有介于其之间的半导体集成电路的工艺，可以防止例如因外应力或内应力造成的半导体集成电路的损坏或特性缺陷等不利影响。从而，半导体器件可以制造成具有较高可靠性和高良率。

注意到在该实施例中制造的半导体器件使用柔性绝缘体可以具有柔性。

作为包括在晶体管902和903以及电容器904中的半导体层的材料，可以使用由硅烷或锗烷作为典型的半导体材料气体通过气相生长法或溅射法形成的非晶半导体(下文中也称为“AS”)、通过利用光能或热能使非晶半导体结晶形成的多晶半导体、微晶半导体(半非晶或微晶体，在下文中也称为“SAS”)或类似物。半导体层可以通过溅射法、LPCVD法、等离子体CVD法或类似方法形成。

注意微晶半导体膜属于亚稳态，其根据吉布斯自由能是在非晶态和单晶态之间的中间态。即，微晶半导体是具有在自由能方面是稳定的并且具有短程有序和晶格畸变的第三态的半导体。在微晶半导体中，柱状或针状晶体在相对于衬底表面的法向上生长。微晶硅的拉曼光谱(其是微晶半导体的典型示例)偏移到低于520cm^-1(其代表单晶硅)的小波数区。即，微晶硅的拉曼光谱的峰存在在代表单晶硅的520cm^-1和代表非晶硅的480cm^-1之间。微晶半导体包括原子百分比至少1％或更多的氢或卤素以端接悬挂键。此外，例如氦、氩、氪或氖等稀有气体元素可被包括以进一步促进晶格畸变，使得稳定性增强并且可以获得有利的微晶半导体膜。

微晶半导体膜可以通过具有几十至几百MHz的频率的高频等离子体CVD法或具有1GHz或更高的频率的微波等离子体CVD法形成。典型地，微晶半导体膜可以通过使用通过用氢气稀释硅氢化合物、例如SiH₄、Si₂H₆、SiH₂Cl₂、SiHCl₃、SiCl₄、SiF₄或类似物等获得的气体形成。另外，微晶半导体膜可以通过使用包含硅氢化合物和氢气的气体(由从氦、氩、氪和氖中选择的稀有气体元素中的一个或多个稀释)形成。在该情况下，氢气的流速设置成大于或等于硅氢化合物流速的5倍并且小于或等于其的200倍，优选地大于或等于其50倍并且小于或等于其的150倍，更加优选地是其100倍。

氢化非晶硅可以典型地示例为非晶半导体，而多晶硅(多晶态硅)或类似物可以典型地示例为结晶半导体。多晶硅的示例包括：所谓的高温多晶硅，其包含多晶硅作为主要成分并且在大于或等于800℃的工艺温度下形成；所谓的低温多晶硅，其包含多晶硅作为主要成分并且在小于或等于600℃的工艺温度下形成的；通过使用促进结晶的元素或类似物使非晶硅结晶获得的多晶硅，等等。注意到如上提到的，可使用微晶半导体或在半导体层的部分中包含结晶相的半导体。

作为半导体材料，与硅(Si)、锗(Ge)或类似物的元素一样，可以使用例如GaAs、InP、SiC、ZnSe、GaN、SiGe或类似物等化合物半导体。备选地，可使用例如氧化锌(ZnO)、氧化锡(SnO₂)、氧化镁锌、氧化镓、氧化铟等氧化物半导体、由多个上文的氧化物半导体形成的氧化物半导体等。例如，可使用由氧化锌、氧化铟和氧化镓形成的氧化物半导体。在对于半导体层使用氧化锌的情况下，栅极绝缘层优选地使用Y₂O₃、Al₂O₃、TiO₂、以上的物质中的任何一个的堆叠层或类似物形成。对于栅电极层、源电极层和漏电极层，优选地使用ITO、Au、Ti或类似物。另外，ZnO可以添加有In、Ga或类似物。

在对于半导体层使用结晶半导体层的情况下，结晶半导体层可通过各种方法(例如激光结晶法、热结晶法、使用促进结晶的元素(例如镍等)的热结晶法)中的任何一个形成。同样，作为SAS的微晶半导体可以通过用激光照射来结晶以增强它的结晶度。在不使用促进结晶的元素的情况下，在用激光照射非晶硅膜之前，非晶硅膜在氮气气氛中在500℃加热一小时以使在非晶硅膜中的氢浓度减小至小于或等于1×10²⁰原子/cm³。这是因为如果非晶硅膜包含许多氢，非晶硅膜可被激光照射毁坏。

任何方法可以用于将金属元素引入非晶半导体层中，只要该方法允许金属元素在非晶半导体层的表面上或内部存在即可。例如，可以使用溅射法、CVD法、等离子体处理法(包括等离子体CVD法)、吸附法或应用金属盐溶液的方法。在上文提到的方法中，使用溶液的方法是方便的并且具有容易调节金属元素浓度的优势。优选地通过在氧气气氛中UV光照射、热氧化法、用臭氧水或包括羟基的过氧化氢处理或类似方法形成氧化膜，以便提高非晶半导体层的表面的润湿性并且使水溶液在非晶半导体层的整个表面上散开。

可通过添加促进结晶的元素(也称为催化剂元素或金属元素)到非晶半导体层和在结晶步骤中(其中非晶半导体层结晶以形成结晶半导体层)进行热处理(在550℃至750℃持续3分钟至24小时)进行结晶。作为促进(加速)结晶的元素，可以使用从铁(Fe)、镍(Ni)、钴(Co)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铜(Cu)和金(Au)中选择的元素中的一个或多个。

为了从结晶半导体层中去除或减少促进结晶的元素，包含杂质元素的半导体层形成为与结晶半导体层接触并且使得起到吸杂吸收体(gettering sink)的作用。杂质元素可是给予n型导电性的杂质元素、给予p型导电性的杂质元素、稀有气体元素或类似元素。例如，可以使用从磷(P)、氮(N)、砷(As)、锑(Sb)、铋(Bi)、硼(B)、氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、和氙(Xe)中选择的元素中的一个或多个。包含稀有气体元素的半导体层在包含促进结晶的元素的结晶半导体层中形成，并且进行热处理(在550℃至750℃持续3分钟至24小时)。促进在结晶半导体层中结晶的元素输送到包含稀有气体元素的半导体层；从而，去除或减少促进在结晶半导体层中结晶的元素。然后，去除充当吸杂沉的包含稀有气体元素的半导体层。

另外，热处理和激光照射可结合以使非晶半导体层结晶。热处理和/或激光照射可独立进行多次。

另外，结晶半导体层可通过等离子体处理法直接在衬底上形成。备选地，结晶半导体层可通过使用等离子体处理法在衬底上选择性地形成。

栅极绝缘层可由氧化硅或氧化硅和氮化硅的堆叠结构形成。栅极绝缘层可通过等离子体CVD法或低压CVD法形成或可通过等离子体处理固相氧化或固相氮化沉积绝缘层形成。这是因为通过等离子体处理氧化或氮化单晶半导体层形成的栅极绝缘层是致密的，具有高耐受电压，并且在可靠性上是优秀的。例如，在10Pa至30Pa的压强下使用用Ar按1比3倍(流量比)稀释的一氧化二氮(N₂O)通过应用3kW至5kW的功率的微波(2.45GHz)将半导体层的表面氧化或氮化。通过该工艺，形成具有1nm至10nm(优选地2nm至6nm)厚度的绝缘膜。此外，引入一氧化二氮(N₂O)和硅烷(SiH₄)，并且氧氮化硅膜在10Pa至30Pa的压强下通过应用3kW至5kW的功率的微波(2.45GHz)通过气相沉积法形成；从而，形成栅极绝缘层。固相反应和通过气相沉积法的反应的组合可以形成具有低界面态密度和优秀耐受电压的栅极绝缘层。

作为栅极绝缘层，还可使用例如二氧化锆、氧化铪、二氧化钛或五氧化钽(tantalum pentoxide)等高介电常数材料。当高介电常数材料用于栅极绝缘层时，可以减小栅极漏电流。

栅电极层可以通过CVD法、溅射法、液滴排出法或类似方法形成。栅电极层可由从Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr和Ba中选择的元素、或包含该元素中的任何一个作为主要成分的合金材料或化合物材料形成。备选地，可使用由用例如磷等杂质元素或AgPdCu合金掺杂的多晶硅膜作为典型的半导体膜。此外，可采用单层结构或多层结构；例如，可采用氮化钨膜和钼膜的双层结构或可采用其中具有50nm厚度的钨膜、具有500nm厚度的铝硅合金(Al-Si)膜和具有30nm厚度的氮化钛膜以该次序堆叠的三层结构。在三层结构的情况下，氮化钨膜可代替钨膜使用作为第一导电膜，铝钛合金(Al-Ti)膜可代替铝硅合金(Al-Si)膜使用作为第二导电膜，并且钛膜可代替氮化钛膜使用作为第三导电膜。

具有透射可见光的性质的透光材料也可以用于栅电极层。透光导电材料包括氧化铟锡(ITO)、含氧化硅的氧化铟锡(ITSO)、有机铟、有机锡、氧化锌等。备选地，可使用含氧化锌(ZnO)的氧化铟锌(IZO)、氧化锌(ZnO)、掺杂镓(Ga)的ZnO、氧化锡(SnO₂)、含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡或类似物。

在对于形成栅电极层必须蚀刻处理的情况下，可形成掩膜并且可进行干法蚀刻或湿法蚀刻。栅电极层可以通过ICP(感应耦合等离子体)蚀刻和通过蚀刻条件(例如，施加到螺旋电极的电功率量、施加到在衬底侧上的电极的电功率量和在衬底侧上的电极温度)的适当调节蚀刻成锥形形状。注意由Cl₂、BCl₃、SiCl₃、CCl₄或类似物作为典型的基于氯的气体、由CF₄、SF₆、NF₃或类似物作为典型的基于氟的气体，或O₂可以视情况用作蚀刻气体。

尽管在该实施例中描述单栅极结构，对于晶体管还可采用例如双栅极结构等多栅极结构。在该情况下，栅电极层可提供在半导体层上面或下面或多个栅电极层可仅提供在半导体层的一侧上(上面或下面)。

此外，还可采用其中为晶体管的源和漏区提供硅化物的结构。该硅化物采用以下方式形成：导电膜在半导体层的源和漏区上形成，并且使半导体层的暴露的源和漏区的硅通过热处理、GRTA法、LRTA法或类似方法与导电膜反应。备选地，硅化物可通过使用激光器或灯的光照射形成。作为形成硅化物的导电膜的材料，可以使用下列：钛(Ti)、镍(Ni)、钨(W)、钼(Mo)、钴(Co)、锆(Zr)、铪(Hf)、钽(Ta)、钒(V)、钕(Nd)、铬(Cr)、铂(Pt)、钯(Pd)或类似物。

充当源和漏电极层的布线层可以采用如下方式形成：导电膜通过PVD法、CVD法、蒸发法或类似方法形成并且然后该导电膜蚀刻成期望的形状。备选地，布线层可以通过印刷法、电镀法或类似方法在预定地方选择性地形成。此外，还可使用回流法和大马士革法。布线层的材料包括例如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr或Ba等金属、例如Si或Ge等半导体或其合金或氮化物。备选地，可以使用透光材料。

透光导电材料包括氧化铟锡(ITO)、含氧化硅的氧化铟锡(ITSO)、含氧化锌(ZnO)的氧化铟锌(IZO)、氧化锌(ZnO)、掺杂镓(Ga)的ZnO、氧化锡(SnO₂)、含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡，等等。

作为半导体元件，不是提及场效应晶体管，对于根据本发明的实施例的半导体器件，可以采用使用半导体层的存储元件；因此，可以制造和提供可以满足各种应用要求的功能的半导体器件。

(实施例7)

例如无线标签等半导体器件包括使用许多微型半导体元件形成的半导体集成电路；从而，电路故障或半导体元件的损坏容易由外部静电放电(ESD)引起。特别地，作为无线标签等，包括具有大的表面积的导体的天线等具有产生静电放电的高可能性。在该实施例中，描述保护半导体集成电路免于这样的静电放电的结构的示例。

图11A至11D图示结构的示例。在该实施例中，半导体集成电路通过在半导体集成电路附近提供包括导电材料的防护物保护。

图11A图示其中形成防护物1101以完全覆盖半导体集成电路芯片的外部的示例。防护物1101可形成到不阻碍天线尽可能多地从读出器/写入器接收载波或调幅波的厚度。

注意在图11A中防护物1101形成以便覆盖半导体集成电路芯片的上表面、下表面和侧面。对于形成，在防护物在上表面和侧面的部分上形成之后，半导体集成电路翻转并且防护物在下表面和侧面的部分上形成以便覆盖整个外部。

图11B图示其中防护物1102在绝缘体内部形成以便完全覆盖半导体集成电路的示例。为了形成防护物1102以便完全覆盖如上文描述的半导体集成电路，在绝缘体接合以把半导体集成电路夹在中间之前，对半导体集成电路芯片中的每个必须(但不限于)分离并且提供防护物1102。例如，在绝缘体接合以把半导体集成电路芯片夹在中间之前，防护物可在半导体集成电路的上表面和下表面上形成。在绝缘体接合以把半导体集成电路芯片夹在中间并且进行激光照射以分离它之后，防护物在分离面熔合并且可从上面和下面用焊接防护物覆盖半导体集成电路的侧面。

图11C图示其中防护物1103在绝缘体内部和在半导体集成电路的一个表面上形成的示例。在该示例中，防护物1103在天线侧上形成；然而，它可在分离面侧上形成。

通过仅在半导体集成电路的一个表面上形成防护物，天线没有由防护物阻碍从读出器/写入器接收载波或调幅波，并且可以有利地保持精确的通信。

图11A至11C图示其中防护物使用导电材料形成为膜形式的示例；然而，防护物可形成为岛状形式，如在图11D中的防护物1104a至1104g。防护物1104a至1104g中的每个由导电材料形成并且具有导电性；然而，它们没有互相电连接，因为它们形成为在半导体集成电路上散布。因此，防护物整体来看充当绝缘膜，但它们使用导电材料形成。在防护物形成以具有这样的结构的情况下，使用导电材料形成的防护物1104a至1104g中的每个有利地保护半导体集成电路免于静电放电。另外，防护物整体来看不具有作为导电膜的形式，天线没有由防护物阻碍从读出器/写入器接收载波或调幅波，并且可以有利地保持精确的通信。

防护物1101可优选地使用导体或半导体形成，例如，金属膜、金属氧化物膜、半导体膜、金属氮化物膜或类似物。具体地，防护物1101可使用从钛、钼、钨、铝、铜、银、金、镍、铂、钯、铱、铑、钽、镉、锌、铁、硅、锗、锆和钡中选择的元素、包含上文的元素作为主要成分的合金材料、化合物材料、氮化物材料或氧化物材料或类似物形成。

作为氮化物材料，可以使用氮化钽、氮化钛或类似物。

作为氧化物材料，可以使用氧化铟锡(ITO)、含氧化硅的氧化铟锡(ITSO)、有机铟、有机锡、氧化锌或类似物。备选地，可使用含氧化锌(ZnO)的氧化铟锌(IZO)、氧化锌(ZnO)、含镓(Ga)的氧化锌、氧化锡(SnO₂)、含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡(ITO)或类似物。

备选地，可以使用由添加有杂质元素或类似物以具有导电性的半导体形成的半导体膜或类似物。例如，可以使用掺杂例如磷等杂质元素的多晶硅膜或类似物。

此外备选地，导电高分子(也称为导电聚合物)可用作防护物。所谓的π电子共轭导电聚合物可以用作导电聚合物。例如，可以使用聚苯胺和/或其的衍生物、聚吡咯和/或其的衍生物、聚噻吩和/或其的衍生物、这些材料中的两类或更多类的共聚物或类似物。

共轭导电聚合物的具体示例包括聚吡咯、聚(3-甲基吡咯)、聚(3-丁基吡咯)、聚(3-辛基吡咯)、聚(3-癸基吡咯)、聚(3，4-二甲基吡咯)、聚(3，4-二丁基吡咯)、聚(3-羟基吡咯)、聚(3-甲基-4-羟基吡咯)、聚(3-甲氧基吡咯)、聚(3-乙氧基吡咯)、聚(3-辛氧基吡咯)、聚(3-羧基吡咯)、聚(3-甲基-4-羧基吡咯)、聚(N-甲基吡咯)、聚噻吩、聚(3-甲基噻吩)、聚(3-丁基噻吩)、聚(3-辛基噻吩)、聚(3-癸基噻吩)、聚(3-十二基噻吩)、聚(3-甲氧基噻吩)、聚(3-乙氧基噻吩)、聚(3-辛氧基噻吩)、聚(3-羧基噻吩)、聚(3-甲基-4-羧基噻吩)、聚(3，4-乙撑二氧噻吩)、聚苯胺、聚(2-甲基苯胺)、聚(2-辛基苯胺)、聚(2-异丁基苯胺)、聚(3-异丁基苯胺)、聚(2-氨基苯磺酸)、聚(3-氨基苯磺酸)等。

有机树脂或掺杂剂(卤素、路易斯酸、无机酸、有机酸、过渡金属卤化物、有机氰化合物、非离子表面活性剂或类似物)可包含在包含导电聚合物的防护物中。

防护物可以通过例如溅射法、等离子体CVD法或蒸发法等多种干法、或例如涂覆法、印刷法或液滴排出法(喷墨法)等多种湿法形成。

(实施例8)

本发明的实施例可以提供充当无线标签(在下文中也称为“无线芯片”、“无线处理器”和“无线存储器”)的半导体器件。根据本发明的实施例的半导体器件的应用范围是广的，并且只要它澄清对象的信息(例如其的历史)而不接触，该半导体器件可以应用于任何产品，并且对于生产、管理或类似的是有用的。例如，根据本发明的半导体器件可包含在票据、硬币、有价证券、证书、不记名债券、包装容器、文件、记录介质、随身物品、车辆、食品、服装、保健品、日用品、药和电子装置中。这些产品的示例参照图10A至10G描述。

票据和硬币是在市场上流通的货币，并且包括可以采用与在特定区域中的货币(现金凭单)、纪念币等一样的方式使用的那个。有价证券指支票、凭证、期票等，其可以提供有具有处理器电路的芯片1001(参见图10A)。证书指驾驶执照、居住证等，其可以提供有具有处理器电路的芯片1002(参见图10B)。随身物品指包、眼镜等，其可以提供有具有处理器电路的芯片1003(参见图10C)。不记名债券指邮票、稻米优惠券、各种商品优惠券等。包装容器指食品容器等的包装纸、塑料瓶等，其可以提供有具有处理器电路的芯片1004(参见图10D)。文件指书等，其可以提供有具有处理器电路的芯片1005(参见图10E)。记录介质指DVD软件、录像带等，其可以提供有具有处理器电路的芯片1006(参见图10F)。车辆指例如自行车等有轮车辆、船等，其可以提供有具有处理器电路的芯片1007(参见图10G)。食品指食物、饮料等。服装指衣服、鞋等。保健品指医疗设备、保健器具等。日用品指家具、照明设备等。药指药物、农药等。电子装置指液晶显示装置、EL显示装置、电视机(电视接收器和薄电视接收器)、蜂窝电话等。

半导体器件可以通过附着到物体的表面或嵌入物体中提供。例如，在书的情况下，半导体器件可嵌入纸中；并且在用有机树脂制造的包装的情况下，半导体器件可嵌入有机树脂中。

如上文描述的，检查系统、在出租店中使用的系统或类似系统的效率可以通过提供具有半导体器件的包装容器、记录介质、随身物品、食品、服装、日用品、电子装置或类似物提高。另外，通过提供半导体器件给车辆，可以防止伪造或偷窃。另外，当半导体器件植入例如动物等生物时，可以容易识别每个生物。例如，通过植入/附着具有传感器的半导体器件进/到例如牲畜等生物，可以容易管理它的例如当前体温等健康状况以及它的出生年份、性别、品种或类似的。

该实施例可以视情况与其他实施例和示例中的任何结合实现。

[示例1]

在该示例中，比较根据本发明的实施例的调整器电路和常规调整器电路的输入/输出特性的测量的结果。

图8示出根据本发明的实施例的调整器电路和常规调整器电路的输入/输出特性的比较结果。测量当对应于输入电源端的端的电势改变时在输出端出现的电势，其在根据本发明的实施例的调整器电路中对应于输出端112相对于输入电源端107的电势。由标号801表示的曲线指示常规调整器电路的输入/输出特性。由标号802表示的曲线指示根据本发明的实施例的调整器电路的输入/输出特性。在多个样品中的每个上实行相似的测量，并且结果绘制在图表中。

在其中输入电源端的电势在0V至0.4V之间的区中，在常规调整器电路和根据本发明的实施例的调整器电路二者的输入/输出特性中没有看出显著的差异。在其中输入电源端的电势超过1.2V的区中，图表示出调整器电路的每个正常操作并且输出约1.2V的恒定电势而与输入电源端的电势无关。

在常规调整器电路中，在输入电源端的电势是约0.6V的点，输出端的电势仅增加到约0.4V。尽管输出端的电势从输入电源端的电势是约0.8V的点平缓增加，相对于输入电源端的电势存在约0.2V的损失。

在另一方面，在根据本发明的实施例的调整器电路中，输入电源端的电势在电势是0.6V的点急剧上升。之后，当输入电源端的电势增加时，输出端的电势也增加。另外，可以输出与输入电源端的电势几乎相同的电势。因此，在其中输入电源端的电势在0.6V和1.2V之间的区中，即在其中接收功率是相对低的区中，证实根据本发明的实施例的调整器电路用比常规调整器电路低的电压正常操作。

该申请基于在2008年10月2日向日本专利局提交的日本专利申请序列号2008-257008，其的全部内容通过引用结合于此。

Claims (24)

1.一种半导体器件，其包括：

第一端，对其施加参考电势；

第二端，对其施加输入电势；

第一分压器，其包括在所述第一端和所述第二端之间提供的多个第一非线性元件和至少一个线性元件，并且输出由所述多个第一非线性元件和所述至少一个线性元件划分的第一偏置电势；

第二分压器，其包括在所述第一端和所述第二端之间提供的多个第二非线性元件，并且输出由所述多个第二非线性元件基于所述第一偏置电势划分的第二偏置电势；以及

电压调整器，其与所述参考电势和所述输入电势之间的电压无关地在所述第二偏置电势超过其阈值电压后确定并且输出恒定输出电势。

2.一种调整器电路，其包括：

如权利要求1所述的半导体器件；以及

电压调整器，其根据所述输出电势而输出电势。

3.一种包括如权利要求2所述的调整器电路的RFID标签。

4.一种半导体器件，其监测参考电势和输入电势之间的电压并且在所述电压超过预定阈值电压后获得与所述电压的值无关的恒定输出电势，其包括：

第一至第六晶体管和电阻器，其中：

所述第一晶体管的栅极电连接到所述第二晶体管的栅极，

所述第一晶体管的源极或漏极任一个电连接到第一布线并且所述第一晶体管的源极和漏极中的另一个电连接到所述第三晶体管的源极或漏极任一个，

所述第二晶体管的源极或漏极任一个电连接到所述第一布线并且所述第二晶体管的源极和漏极中的另一个电连接到所述第四晶体管的源极或漏极任一个，

所述第二晶体管的栅极电连接到所述第二晶体管的源极和漏极中的另一个，

所述第三晶体管的栅极电连接到所述第四晶体管的源极和漏极中的另一个，

所述第三晶体管的源极和漏极中的另一个电连接到第二布线，

所述第四晶体管的栅极电连接到所述第三晶体管的源极或漏极任一个，

所述电阻器的一端电连接到所述第四晶体管的源极和漏极中的另一个并且所述电阻器的另一端电连接到所述第二布线，

所述第五晶体管的栅极电连接到所述第二晶体管的源极和漏极中的另一个，

所述第五晶体管的源极或漏极任一个电连接到所述第一布线并且所述第五晶体管的源极和漏极中的另一个电连接到所述第六晶体管的源极或漏极任一个，

所述第六晶体管的栅极电连接到所述第六晶体管的源极或漏极任一个并且所述第六晶体管的源极和漏极中的另一个电连接到所述第二布线。

5.如权利要求4所述的半导体器件，其中：

所述输入电势施加到所述第一布线，

所述参考电势施加到所述第二布线，

所述第二晶体管的源极和漏极中的另一个产生第一偏压，并且

所述第五晶体管的源极和漏极中的另一个提取所述输出电势。

6.一种调整器电路，其包括：

如权利要求4所述的半导体器件；以及

根据所述输出电势而输出电势的电压调整器。

7.一种包括如权利要求6所述的半导体器件的RFID标签。

8.如权利要求4所述的半导体器件，其中所述第一晶体管是p沟道晶体管。

9.如权利要求4所述的半导体器件，其中所述第二晶体管是p沟道晶体管。

10.如权利要求4所述的半导体器件，其中所述第三晶体管是n沟道晶体管。

11.如权利要求4所述的半导体器件，其中所述第四晶体管是n沟道晶体管。

12.如权利要求4所述的半导体器件，其中所述第五晶体管是p沟道晶体管。

13.如权利要求4所述的半导体器件，其中所述第六晶体管是n沟道晶体管。

14.一种调整器电路，其包括：

参考电源端；

输入电源端；

偏置电路；

提供在所述偏置电路中的第一晶体管，其中所述第一晶体管的源极和漏极中的一个连接到所述输入电源端；

提供在所述偏置电路中的第二晶体管，其中所述第二晶体管的源极和漏极中的一个连接到所述输入电源端，并且所述第一晶体管的栅极连接到所述第二晶体管的栅极；

提供在所述偏置电路中的第三晶体管，其中所述第三晶体管的源极和漏极中的一个连接到所述输入电源端，并且所述第三晶体管的源极和漏极中的另一个连接到所述第一晶体管的源极和漏极中的另一个；

提供在所述偏置电路中的第四晶体管，其中所述第四晶体管的源极和漏极中的一个连接到所述第二晶体管的源极和漏极中的另一个，并且所述第四晶体管的栅极连接到所述第三晶体管的另一个；

提供在所述偏置电路中的电阻器，其中所述电阻器的一端连接到所述输入电源端，并且所述电阻器的另一端连接到所述第二晶体管的源极和漏极中的另一个；

提供在所述偏置电路中的第五晶体管，其中所述第五晶体管的栅极连接到所述第二晶体管的源极和漏极中的另一个，并且所述第五晶体管的源极和漏极中的一个连接到所述第二晶体管的源极和漏极中的所述一个；

提供在所述偏置电路中的第六晶体管，其中所述第六晶体管的源极和漏极中的一个连接到所述输入电源端，并且所述第六晶体管的源极和漏极中的另一个连接到所述第五晶体管的源极和漏极中的另一个，并且所述第六晶体管的栅极连接到所述第六晶体管的源极和漏极中的另一个，并且由所述偏置电路相对于所述参考电源端输出恒定电势；

输出端；以及

用于根据所述恒定电势输出电势到所述输出端的电压调整器。

15.如权利要求14所述的调整器电路，其中相同的电流流过所述第一晶体管和所述第二晶体管。

16.如权利要求14所述的调整器电路，其中所述第一晶体管是p沟道晶体管。

17.如权利要求14所述的调整器电路，其中所述第二晶体管是p沟道晶体管。

18.如权利要求14所述的调整器电路，其中所述第三晶体管是n沟道晶体管。

19.如权利要求14所述的调整器电路，其中所述第四晶体管是n沟道晶体管。

20.如权利要求14所述的调整器电路，其中所述第五晶体管是p沟道晶体管。

21.如权利要求14所述的调整器电路，其中所述第六晶体管是n沟道晶体管。

22.一种半导体器件，其包括：

第一端，对其施加参考电势；

第二端，对其施加输入电势；

第一分压器，其包括在所述第一端和所述第二端之间提供的多个第一非线性元件和至少一个线性元件，并且输出由所述多个第一非线性元件和所述至少一个线性元件划分的第一偏置电势；

第二分压器，其包括在所述第一端和所述第二端之间提供的多个第二非线性元件，并且输出由所述多个第二非线性元件基于所述第一偏置电势划分的第二偏置电势；以及

电压调整器，其在所述第二偏置电势超过其阈值电压后确定并且输出输出电势。

23.一种调整器电路，其包括：

如权利要求22所述的半导体器件；以及

根据所述输出电势而输出电势的电压调整器。

24.一种包括如权利要求23所述的调整器电路的RFID标签。

Images