TWI504142B

TWI504142B - 重置信號產生電路與半導體裝置

Info

Publication number: TWI504142B
Application number: TW098132077A
Authority: TW
Inventors: Shuhei Nagatsuka
Original assignee: Semiconductor Energy Lab
Priority date: 2008-09-30
Filing date: 2009-09-23
Publication date: 2015-10-11
Also published as: US8353460B2; WO2010038582A1; US20100078488A1; JP5366733B2; JP2010109971A; TW201019599A

Description

重置信號產生電路與半導體裝置

本發明關係於半導體裝置。更明確地說，本發明關係於半導體裝置，其可以無線發射及接收信號。更明確地說，本發明關係於一種包含在該半導體裝置中之重置信號產生電路的架構。

近年來，一種使用電磁場、電波等等以無線通訊的個人識別技術已經受到了注意。尤其是，使用RFID(射頻識別)標籤作為無線傳遞資料之半導體裝置的個別識別技術已經受到了關注。RFID標籤也被稱為IC標籤、IC晶片、RF標籤、或電子標籤。

RFID標籤可以被分類為兩類型：包含電路操作所需之電源，該電路操作係用以傳送及接收資料進/出外部無線通訊裝置(以下稱為讀取器/寫入器)的主動式RFID，及被動式RFID，其係藉由使用來自RFID標籤的電磁波之電路，以在RFID標籤內產生電力加以驅動。已知市面上有大量被動式RFID標籤，其典型有Suica、PASMO、及ICOCA(這些為註冊商標)。

圖16顯示使用被動式RFID標籤的無線通訊系統例子。無線通訊系統係由讀取器/寫入器1601、控制端1603、及被動式RFID標籤1605所構成。控制端1603控制讀取器/寫入器1601。資料被無線傳送及接收於連接至讀取器/寫入器1601的天線1602與被動式RFID標籤1605的天線1606之間。

無線資料傳輸與接收係被執行如下。自連接至讀取器/寫入器1601的天線1602輸出之無線信號係為在被動式RFID標籤1605中之天線1606所接收。無線信號為電磁波，其係依據予以傳送的資料加以調變。用於傳輸資料的電磁波係被稱為載波。無線信號也稱為載波，其係依據資料加以調變。無線信號(以下簡稱載波)1604係為天線1606所接收並輸入至一信號處理電路1609，以透過在被動式RFID標籤1605中之電源電路1607與解調電路1608加以處理。以此態樣，被動式RFID標籤1605取得包含在載波1604中之資料。然後，包含反應資料的信號係被由信號處理電路1609輸出。被動式RFID標籤1605透過在被動式RFID標籤1605中之調變電路1610及天線1606傳送對應於該信號的載波1604至連接至讀取器/寫入器1601的天線1602。對應於該信號的載波1604係為天線1602所接收，及讀取器/寫入器1601取得反應資料及反應資料被儲存於控制端1603中。

在被動式RFID標籤1605中的電源電路1607根據為天線1606所接收之載波產生直流電源電壓，用以驅動信號處理電路1609。電源電路1607的特定架構例係為半波整流器電路、半波電壓倍壓整流器電路、及全波整流器電路。

再者，在被動式RFID標籤1605中的解調電路1608解調包含在為天線1606所接收之載波中的調變信號的成份並產生用於驅動信號處理電路1609的解調信號。對於如此之被動式RFID標籤，對於來自讀取器/寫入器的無線信號的讀取能力的改良已經被主動地研發(例如見專利文件1)。

[參考文獻]

專利文獻1：日本專利公開申請號2006-221330。

為了執行參考圖16所述之一連串操作，被動式RFID標籤必須在電源被供給直到被動式RFID標籤開始接收一命令為止的期間，啟始化包含在該信號處理器電路中之暫存器。因此，需要使用電源供給的時間之電源開通重置。

已知當產生電源開通重置信號時，有例如電源上升長度及雜訊的問題發生。為了避免這些負面效應，電源開通重置信號產生電路傾向於具有磁滯特徵。

然而，當電源開通信號產生電路具有有磁滯特徵的架構時，電路變得複雜並在整個半導體裝置中佔用較大面積。

因此，本發明實施例的目的為提供一重置信號產生電路，其具有簡單電路架構，而沒有磁滯特徵，以不會佔用較大面積，並對於雜訊有抵抗力並可以確定產生電源開通重置信號。另一目的為提供一包含此重置信號產生電路的半導體裝置。

為了解決上述問題，為本發明實施例之重置信號產生電路包含第一緩衝器電路、低通濾波器、電阻、及第二緩衝器電路。在第一緩衝器電路中，一節點與電源分開。在低通濾波器中，雜訊係被移除並且相對於電源上升而產生足夠上升延遲。該波形係在第二緩衝器電路中整形。在電源被關斷時，該電阻執行在重置信號產生電路中之啟始操作。

本發明的一實施例係為一重置信號產生電路，其包含第一緩衝器電路；低通濾波器；電阻；及第二緩衝器電路。第一緩衝器電路的輸出端係被電連接至低通濾波器的輸入端。低通濾波器的輸出端係電連接至電阻的一端與第二緩衝器電路的輸入端。一恆定電位係被供給至該電阻的另一端。

低通濾波器延遲自第一緩衝器電路輸出的信號。第二緩衝器電路整形為該低通濾波器所延遲的信號之波形。當恆定電位的供給被停止時，即當電源被關斷時，啟始操作係藉由經由該電阻放電被保持於低通濾波器中之電荷至連接至該電阻的另一端的配線加以執行。

本發明的一實施例為一重置信號產生電路，其包含第一至第三緩衝器電路；第一及第二低通濾波器；及第一與第二電阻。第一緩衝器電路的輸出端被電連接至第一低通濾波器的輸入端。第一低通濾波器的輸出端被電連接至第一電阻的一端及第二緩衝器電路的輸入端。一恆定電位被供給至該第一電阻的另一端。第二緩衝器電路的輸出端係電連接至第二低通濾波器的輸入端。第二低通濾波器的輸出端係電連接至第二電阻的一端及第三緩衝器電路的輸入端。一恆定電位係供給至第二電阻的另一端。

自第一緩衝器電路輸出的信號係為第一低通濾波器所延遲。為第一低通濾波器所延遲之信號的波形係為第二緩衝器電路所整形。自第二緩衝器電路輸出的信號係為第二低通濾波器所延遲。為第二低通濾波器所延遲的信號的波形係為第三緩衝器電路所整形。當電源被關斷時，啟始操作係藉由分別透過該第一與第二電阻放電保持在該第一與第二低通濾波器中的電荷至連接至該第一及第二電阻的另一端的配線加以完成。

本發明的一實施例為一重置信號產生電路，包含：天線；整流器電路，架構以由為該天線所接收的信號產生一內部電源；解調電路，架構以解調為該天線所接收之信號；重置信號產生電路，架構以由該內部電源產生重置信號；信號處理電路，架構以使用該內部電源、產生於解調電路中之解調信號、及重置信號，執行預定操作；及調變電路，架構以調變產生於該信號處理電路中之反應信號成為無線信號。該重置信號產生電路包含第一緩衝電路、低通濾波器、電阻、及第二緩衝器電路。第一緩衝器電路的輸入端係電連接至該整流器電路的輸出端。第一緩衝器電路的輸出端係電連接至低通濾波器的輸入端。低通濾波器的輸出端係電連接至電阻的一端及第二緩衝器電路的輸入端。第二緩衝器電路的輸出端係電連接至信號處理電路的輸入端。恆定電位係供給至該電阻的另一端。

自第一緩衝器電路輸出的信號係為低通濾波器所延遲。為該低通濾波器所延遲的信號之波形係為該第二緩衝器電路所整形。當電源被關斷時，重置信號產生電路的啟始操作係藉由放電保持在該重置信號產生電路中的該低通濾波器中之電荷至連接至該電阻的另一端之配線加以執行。

本發明的一實施例係為重置信號產生電路，其包含：天線；整流器電路，架構以由為天線所接收之信號產生內部電源；解調電路，架構以解調為天線所接收之信號；重置信號產生電路，架構以由內部電源產生重置信號；信號處理電路，架構以使用內部電源、產生於解調電路中之解調信號、及重置信號，執行預定操作；及調變電路，架構以調變產生於信號處理電路中之反應信號成為無線信號。重置信號產生電路包含第一至第三緩衝器電路、第一及第二低通濾波器、及第一與第二電阻。第一緩衝器電路的輸入端係電連接至整流器電路的輸出端。第一緩衝器電路的輸出端係電連接至第一低通濾波器的輸入端。第一低通濾波器的輸出端係電連接至第一電阻的一端及第二緩衝器電路的輸入端。一恆定電位被供給至該第一電阻的另一端。第二緩衝器電路的輸出端係電連接至第二低通濾波器的輸入端。第二低通濾波器的輸出端係電連接至第二電阻的一端及第三緩衝器電路的輸入端。第三緩衝器電路的輸出端被電連接至信號處理電路的輸入端。恆定電位被供給至該第二電阻的另一端。

自第一緩衝器電路輸出的信號係為第一低通濾波器所延遲。為第一低通濾波器所延遲的信號的波形係為第二緩衝器電路所整形。自第二緩衝器電路輸出的信號係為第二低通濾波器所延遲。為第二低通濾波器所延遲的信號之波形係為第三緩衝器電路所整形。當電源被關斷時，啟始操作係藉由分別透過第一及第二電阻放電被保持於第一及第二低通濾波器中的電荷至連接至該第一與第二電阻的另一端之配線而加以執行。

依據本發明的一實施例之半導體裝置可以用於一被動式無線標籤，其係藉由使用來自讀取器/寫入器的電磁波的電力所產生之內部電源所驅動。

注意，在本說明書中，除非特別指明，”連接”表示電連接。

藉由提供本發明實施例之重置信號產生電路，可以取得足夠重置信號週期。再者，當非接觸無線通訊裝置係被提供以本發明實施例之重置信號產生電路時，改良了設在非接觸無線通訊裝置中之暫存器的啟始操作的確定性，使得由於無線電源的開及關重覆操作造成之開機故障可以被防止。再者，因為重置信號產生電路具有簡單電路架構，而沒有磁滯特徵，所以非接觸無線通訊裝置中之電路可以被簡化，及有可能降低非接觸無線通訊裝置的尺寸與變化。

本發明實施例將參考附圖詳細說明。注意本發明並不限於以下說明，應為熟習於本技藝者所了解，本發明之模式與細節可以在未脫離本發明之精神與範圍下加以作各種變化。因此，本發明並未被建構為限制至實施例的說明。在以下所述之本發明結構中，表示相同部份的參考元件符號係在各圖式中共用。

(實施例1)

為本發明一實施例之重置信號產生電路將參考圖1加以描述。為本發明實施例之重置信號產生電路100包含第一緩衝器電路101、低通濾波器102、電阻103、及第二緩衝器電路104。第一緩衝器電路101包含p-通道電晶體111、p-通道電晶體112、n-通道電晶體113、及n-通道電晶體114。低通濾波器102包含電阻115及電容116。第二緩衝器電路104包含p-通道電晶體117、p-通道電晶體118、n-通道電晶體119、及n-通道電晶體120。第一緩衝器電路101的輸入信號為電源電壓VDD。第一緩衝器電路101的輸出端係連接至低通濾波器102的輸入端。注意連接有第一緩衝器電路101及低通濾波器102的部份係為稱為節點105。低通濾波器102的輸出端係透過節點106連接至電阻103的第一端與第二緩衝器電路104的輸入端。電阻103的第二端係連接至GND。第二緩衝器電路104的輸出端將輸出一重置信號。電阻103具有經由電阻103放電在殘留在電路中之電荷的功能並啟始該重置信號產生電路。注意的是電阻103係連接至圖1中之低通濾波器102的輸出端；然而，電阻103可以連接至低通濾波器102的輸入端。注意在本說明書與圖中之”GND”表示整個電路的參考電位。在圖中之GND簡化為連接至整個電路的參考電位的部份。

圖2顯示在此實施例中之節點的信號波形。

當電源電壓VDD為導通時，其以某一斜率上升。第一緩衝器電路101接收此波形，及當電源電壓VDD高於預定電壓時，節點105輸出一波形。隨後，在節點105的波形上升，以跟隨電源電壓VDD。

回應於在節點105的波形的上升，低通濾波器102及電阻103在節點106產生波形。在節點106的波形由於低通濾波器102之故係較節點105者緩和。再者，由於在第一緩衝器電路101中之p-通道電晶體112與在低通濾波器102中之電阻115對上電阻103的電壓除法比率之故，所以在節點106所完成之最大電壓係低於電源電壓VDD。

於此，在節點106所完成之最大電壓應足夠高以正常地操作第二緩衝器電路104。因此，雖然雷阻103的電阻值取決於延遲時間及為低通濾波器102所移除雜訊的設計，但當有需要時，其仍可以改變。注意的是，此設計係容易為熟習於本技藝者所了解，因此，特定值於此並未指明。

回應於節點106，第二緩衝器電路104整形該為低通濾波器102所變得較緩和之波形，並使得所完成之最大電壓回到電源電壓VDD。因此，在第二緩衝器電路104中產生之信號足夠晚於電源電壓VDD的上升。在信號被延遲上升前的週期201可以被使用作為重置信號。

當電源電壓VDD關斷時，重置信號也關斷。注意只有在節點106，電荷才會被保持於低通濾波器102中之電容116中，並且花用時間以放電該電荷。在此時，在節點106之電荷消失的時間係由在低通濾波器102中之電容116的電容值與在電阻103中之電阻值所取得。注意的是，各個電源電壓VDD及在節點105的電壓變成在圖2中之相同時序中之預定電壓；然而，實際上也發生閘極延遲，及在節點105之電壓變成預定電壓的時序係略微延遲。因為此延遲週期係極端短於重置信號產生之週期，所以其在圖2中省略。同樣地，在閘極延遲上之作用並未示於此說明書中之其他時序圖中。

圖8顯示電路架構例，其中電阻103並未設於圖1的架構中，作為一例子，以與依據本發明之實施例相比較。

圖9顯示其中被供給有電源電壓VDD之第一緩衝器電路101的輸入端；連接有第一緩衝器電路101與低通濾波器102之節點805；連接有低通濾波器102與第二緩衝器電路104之節點806；及輸出有重置信號之第二緩衝器電路104的輸出端的信號波形，這些點係如圖8所示。

在此時，當電源電壓VDD為關斷時，有關於在節點806的電荷，來自低通濾波器102中之電容的電流只流動至第一緩衝器電路101中之p-通道電晶體112。注意，用於p-通道電晶體112的臨限電壓的電荷係被保留於節點805與806。因此，當電源電壓VDD再次導通時，由於在節點805與806保留的電荷影響重置信號並不會如在圖9所示地正常地產生。

因為為本發明一實施例之重置信號產生電路包含如圖1所示之電阻103，所以保留於設在低通濾波器102中之電容116內的電荷可以在半導通裝置關斷時被移除。因此，重置信號可以被適當地產生如圖2所示，使得連接至重置信號產生電路的暫存器的啟始操作的確定性可以被改良，並防止半導體裝置的啟始故障。

(實施例2)

本發明之另一實施例的重置信號產生電路將參考圖3加以描述。為本發明另一實施例之重置信號產生電路300包含第一緩衝器電路301、第一低通濾波器302、第一電阻303、及第二緩衝器電路304、第二低通濾波器305、第二電阻306及第三緩衝器電路307。第一緩衝器電路301包含p-通道電晶體321、p-通道電晶體322、n-通道電晶體323、及n-通道電晶體324。第一低通濾波器302包含電阻325及電容326。第二緩衝器電路304包含p-通道電晶體327、p-通道電晶體328、n-通道電晶體329、及n-通道電晶體330。第二低通濾波器305包含電阻331及電容332。該第三緩衝器電路307包含p-通道電晶體333、p-通道電晶體334、n-通道電晶體335、及n-通道電晶體336。

第一緩衝器電路301的輸入信號為電源電壓VDD。第一緩衝器電路301的輸出端係連接至第一低通濾波器302的輸入端。注意連接有第一緩衝器電路301及第一低通濾波器302的部份係被稱為節點308。第一低通濾波器302的輸出端係透過節點309連接至電阻303的第一端與第二緩衝器電路304的輸入端。第一低通濾波器302的輸出端係透過節點309連接至第一電阻303的第一端與第二緩衝器電路304的輸入端。電阻303的第二端係連接至GND。第二緩衝器電路304的輸出端係連接至第二低通濾波器305的輸入端。注意連接有第二緩衝器電路304及第二低通濾波器305的一部份係稱為節點310。第二低通濾波器305的輸出端係透過節點311連接至第二電阻306的第一端與第三緩衝器電路307的輸入端。第二電阻306的第二端係連接至GND。第三緩衝器電路307的輸出端輸出重置信號。第一電阻303與第二電阻306具有分別傳送殘留在第一低通濾波器302與第二低通濾波器305中之電荷至GND的功能，並啟始該重置信號產生電路。注意的是第一電阻303係連接至圖3中之第一低通濾波器302的輸出端；然而，第一電阻303可以連接至第一低通濾波器302的輸入端。同樣地，第二電阻306可以連接至第二低通濾波器305的輸入端。

圖4顯示在此實施例中之節點的信號波形。注意在此實施例的例子中，電源電壓VDD之上升係較實施例1中者和緩。

當電源電壓VDD被導通時，其以某一斜率上升。第一緩衝器電路301接收此波形，及當電源電壓VDD高於一預定電壓時，在節點308輸出一波形。隨後，在節點308的波形上升，以跟隨電源電壓VDD。

回應於在節點308的波形的上升，第一低通濾波器302及第一電阻303在節點309產生一波形。在節點309的波形由於第一低通濾波器302之故係較在節點308緩和。再者，由於在第一緩衝器電路301中之p-通道電晶體322與在第一低通濾波器302中之電阻325對第一電阻303的電壓除法比率之故，在節點309所完成之最大電壓係低於電源電壓VDD。

於此，在節點309所完成之最大電壓應足夠高以正常地操作第二緩衝器電路304。因此，雖然第一電阻303的電阻值取決於延遲時間及為第一低通濾波器302所移除雜訊的設計，但當有需要時，第一電阻303的電阻值仍可以改變。注意的是，此設計係容易為熟習於本技藝者所了解，因此，特定值於此並未指明。

回應於節點309，第二緩衝器電路304整形該波形，該波形為第一低通濾波器302所變得較緩和，並使得所完成之最大電壓回到電源電壓VDD。因此，在第二緩衝器電路304中產生之節點310的信號係為一信號，其足夠晚於電源電壓VDD的上升。

回應於在節點310的波形的上升，第二低通濾波器305及第二電阻306在節點311產生波形。由於第二低通濾波器305之故，在節點311的波形係較緩和於在節點310者。再者，由於在第二緩衝器電路304中之p-通道電晶體328與在第二低通濾波器305中之電阻331對第二電阻306的電壓除法比率之故，在節點311完成的最大電壓係低於電源電壓VDD。

於此，在節點311所完成之最大電壓應足夠高，以正常地操作第三緩衝器電路307。因此，雖然第二電阻306的電阻值係取決於延遲時間與用以為第二低通濾波器305所移除之雜訊之設計，但當有需要時，其仍可以改變。注意此設計可以容易地為熟習於本技藝者所了解，因此，於此並未指定特定值。

回應於節點311，第三緩衝器電路307整形為第二低通濾波器305所變成較緩和的波形，並使得所完成的最大電壓回到電源電壓VDD。因此，產生於第三緩衝器電路307中之信號係為一信號，其上升足夠晚於電源電壓VDD的上升。在上升有延遲的信號前之週期401可以被使用作為重置信號。

當電源電壓VDD關斷時，重置信號也關斷。注意在節點309及節點311，電荷係分別被保持於第一低通濾波器302中之電容326及在第二低通濾波器305中的電容332中，並且這必須花用時間以放電該電荷。在此時，在節點309之使電荷消失的時間係由在第一低通濾波器302中之電容326的電容值與在第一電阻303中之電阻值所取得。再者，使在節點311的電荷消失的時間係由在第二低通濾波器305的電容332的電容值與在第二電阻306之電阻值所取得。

在此實施例中，電源電壓VDD的上升係較實施例1中之例子者緩慢，及低通濾波器、電阻、及緩衝器電路被加入至實施例1的電路例中，使得重置信號被確定完成。如上所述，當至少一低通濾波器、一電阻、及一緩衝器電路被加入至實施例1中之電路例時，可以實現具有更多確定性之產生重置信號的方法。

另外，當此實施例中之架構被使用時，並不必要如實施例1只藉由一低通濾波器取得產生重置信號所需之延遲時間。因此，重置信號的上升時間可以相對於電源電壓VDD的上升可以足夠地被確保。再者，提供多數低通濾波器可以實現具有更高雜訊抵抗的電路架構。

注意本實施例顯示一架構例，其中，設有第一至第三緩衝器電路及第一與第二低通濾波器。或者，一低通濾波器及一電阻被更進一步連接至第三緩衝器電路307的輸出端。

(實施例3)

圖5為一被動式RFID標籤，其係為包含為本發明實施例之重置信號產生電路的半導體裝置。被動式RFID標籤501包含一接收無線信號的天線502；根據天線502所接收之電力，產生內部電源的整流器電路503；解調電路504，其由天線502所接收的無線信號產生解調信號；重置信號產生電路507，其由產生於整流器電路503中之內部電源產生重置信號；信號處理電路506，其使用產生於整流器電路503中之內部電源、產生於解調電路504中之解調信號、及產生於重置信號產生電路507中之重置信號操作，並產生一反應信號；及一調變電路505，其調變產生於信號處理電路506中之反應信號成為無線信號。

在此實施例的結構中，信號處理電路506根據產生於整流器電路503中之內部電源操作。信號處理電路506包含多數暫存器，這些暫存器係需要在信號處理電路506使用產生於解調電路504中之解調信號操作前被啟始。因此，在信號處理電路506中之各個暫存器係為重置信號所啟始，該重置信號係為根據產生於整流器電路503中之內部電源為重置信號產生電路507所產生。

注意，用於本實施例中之結構中的重置信號產生電路可以具有實施例1及2所示之任一架構。另外，此實施例中之架構為一例子，及本發明之一實施例並不限於此架構。

(實施例4)

圖6顯示一被動式RFID標籤，其係為包含本發明實施例之重置信號產生電路之半導體裝置，該實施例係與實施例3中的不同。被動式RFID標籤601包含：接收無線信號的天線602；整流器電路603，其根據為天線602所接收的電力，產生內部電源；調整器608，其根據產生於整流器電路603中的內部電源，產生一恆定電壓；解調電路604，其由天線602所接收的無線信號，產生解調信號；重置信號產生電路607，其係由產生於調整器608中之恆定電壓，產生重置信號；信號處理電路606，其使用產生於調整器608中之恆定電壓、產生於解調電路604中之解調信號、及產生於重置信號產生電路607中之重置信號操作，並產生反應信號；及調變電路605，其調變產生於信號處理電路606中之反應信號成為無線信號。

在此實施例中之結構中，信號處理電路606根據產生於調整器608中之恆定電壓操作。信號處理電路606包含需要在信號處理電路606使用產生於解調電路604中之解調信號操作前被啟始的多數暫存器。因此，在信號處理電路606中之各個暫存器係為重置信號產生電路607所產生之重置信號，根據產生於調整器608中之恆定電壓所啟始。

注意，用於本實施例中之結構的重置信號產生電路可以具有實施例1及2所示之任一架構。

(實施例5)

在此實施例中，對應於實施例1中所示之重置信號產生電路的佈局圖係如圖7所示。重置信號產生電路700包含第一緩衝器電路701、低通濾波器702、電阻703、及第二緩衝器電路704。低通濾波器702包含電容705及電阻706。

在此實施例中，p-通道電晶體的導通電阻係被假設為n-通道電晶體的導通電阻的兩倍。於此，當例如設計一變頻器時，較佳使變頻器的輸出波形的上升所需時間及其輸出波形下降所需的時間彼此相等。因此，p-通道電晶體的導通電阻與n-通道電晶體的導通電阻需要被作成相同。因此，當具有上述特徵的電晶體被使用時，有必要執行使導通電阻相同的設計，使得p-通道電晶體的通道寬度被設定為n-通道電晶體的通道寬度的兩倍，或者，p-通道電晶體的通道長度為n-通道電晶體的通道長度的一半。

在此實施例中，為了使第二緩衝電路704的上升所需時間及下降所需之時間彼此相等，p-通道電晶體的通道寬度被設定為約第二緩衝器電路704中之n-通道電晶體的通道寬度的兩倍。不必說，該結構並不限於此。

於此，在本發明之一實施例中，較佳地第一緩衝器電路701中之使p-通道電晶體的導通電阻大於n-通道電晶體的導通電阻，即，較佳地，在該第一緩衝器電路701中之p-通道電晶體的通道寬度小於n-通道電晶體的通道寬度的兩倍。因此，來自第一緩衝器電路701的輸出信號的波形之上升可以進一步延遲。再者，當為低通濾波器702之電容705所佔用的面積以佈局看來需要降低時，可以藉由增加包含於第一緩衝器電路701中的p-通道電晶體的內部負載，而確保用以產生重置信號的週期。

(實施例6)

在此實施例中，將描述在上述實施例中的取得半導體裝置之製造方法。

首先，一分離層1002係被形成在基板1001的一表面上，然後，予以形成基礎的絕緣膜1003及半導體膜1004(例如包含非晶矽的膜)係被形成。分離層1002、絕緣膜1003、及半導體膜1004可以依序形成。因為分離層1002、絕緣膜1003及半導體膜1004係被依序形成，所以它們並未曝露於空氣中，藉以防止其中包含雜質。

至於基板1001，可以使用玻璃基板、石英基板、金屬基板、不鏽鋼基板、及具有耐熱以對抗此製程中的處理溫度的塑膠基板等等。此基板對其面積或其形狀並沒有重大的限制。因此，例如，當使用基板為具有側長度1米或更大的矩形時，生產力可以顯著地增加。相較於使用圓形矽基板，這是主要的優點。因此，即使當電路部份變大，則相較於使用矽基板成本仍然很低。

注意的是，在此步驟中，分離層1002係設在基板1001的整個面積上。或者，如果有需要，分離層1002可以藉由在分離層被形成在基板1001的整個表面之後，藉由一光微影法而選擇地設置。另外，分離層1002係被形成以與基板1001接觸。或者，如果有必要，例如氧化矽膜、氮氧化矽膜、氮化矽膜或矽氮化氧化膜的絕緣膜可以被形成以與基板1001接觸，分離層1002可以被形成以與絕緣膜接觸。

於此，氮氧化物(oxynitride)為一物質，其包含較氮為多的氧，及氮化氧化物係為一物質，其包含較氧為多之氮。例如，氮氧化矽可以為一物質，其包含氧、氮、矽及氫，分別於範圍50at.%至70at.%(包含兩邊值)；0.5at.%至15at.%(包含兩邊值)；25at.%至35at.%(包含兩邊值)、及0.1at%至10at.%(包含兩邊值)。再者，矽氮化氧化物為一物質，其包含分別範圍由5at.%至30at.%(包含兩邊值)；20at.%至55at.%(包含兩邊值)；25at.%至35at.%(包含兩邊值)及10at.%至30at.%(包含兩邊值)的氧、氮、矽及氫。注意上述範圍可以藉由使用Rutherford背散射頻譜儀(RBS)或氫前向散射(HFS)量測法取得。再者，構成元素的含量比的總數不超過100at.%。

至於分離層1002，可以使用金屬膜、金屬膜及金屬氧化物膜的分層結構等。金屬膜係被形成以具有單層結構或由膜作成之分層結構，該膜係由例如鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pb)、鋨(Os)、或銥(Ir)的元素所形成；或者一合金材料或化合物材料，其包含這些元素之一作為主要成份。該膜可以藉由濺鍍法、各種CVD法，例如電漿CVD法等等所形成。

對於一金屬膜與金屬氧化物膜的分層結構，在上述金屬膜形成後，該金屬膜的氧化物或氮氧化物可以藉由在氧氣氛或N₂ O氣氛中執行電漿處理，或在氧氣氛或N₂ O氣氛中的熱處理而被設在該金屬膜表面上。或者，在形成金屬膜後，金屬膜表面係以例如臭氧水之強氧化溶液加以處理，藉以金屬膜的氧化物或氮氧化物可以設在金屬膜的表面上。

絕緣膜1003係藉由濺鍍法、電漿CVD法等等被形成以具有單層結構或膜的分層結構，該膜包含氧化矽或氮化矽。例如，當予以為基礎的絕緣膜具有兩層結構時，矽氮化氧化物膜可以被形成為第一層，及氮氧化矽膜可以例如被形成為第二層。當予以為基礎的絕緣膜具有三層結構時，氧化矽膜、矽氮化氧化物膜、及氮氧化矽膜可以分別被形成為第一層、第二層及第三層。或者，氮氧化矽膜、矽氮化氧化物膜、及氮氧化矽膜可以分別被形成為第一層、第二層及第三層。予以為基礎的絕緣膜1003作動為阻擋膜，用以防止雜質由基板1001進入。

半導體膜1004係藉由濺鍍法、LPCVD法、電漿CVD法等等被形成約25nm至200nm的厚度，較佳約50nm至70nm，特別是66nm的厚度。至於半導體膜1004，例如，可以形成非晶矽膜。

再者，半導體膜1004為雷射光照射所結晶。注意，半導體膜1004可以為一方法所結晶，其中，雷射照射係被組合以使用快速熱退火(RTA)或退火爐的熱結晶法，或者使用金屬元素以提昇結晶法的熱結晶法等等。然後，所取得結晶半導體膜係被蝕刻，以具有想要形狀，以形成半導體膜1004a及1004b，及一閘極絕緣膜1005係被形成，以覆蓋半導體膜1004a及1004b(見圖10B)。

用以製造半導體膜1004a及1004b的例示步驟將簡述如下。首先，非晶矽半導體膜(例如非晶矽膜)係被電漿CVD法所形成。再者，含有作為提昇結晶化之金屬元素的鎳的溶液係被保持於非晶半導體膜上，隨後，非晶半導體膜受到去氫化處理(500℃持續1小時)及熱結晶化處理(550℃持續4小時)，以形成結晶半導體膜。然後，當有必要時，取決於結晶的程度，結晶半導體膜被照射以來自雷射的雷射光，及半導體膜1004a及1004b被以光微影法加以形成。注意的是，在未受到使用提昇結晶化的金屬元素的熱結晶化時，非晶半導體膜可以只藉由雷射光照射被結晶化。

或者，半導體膜1004a及1004b藉由照射以連續波雷射光照射或振盪於10MHz或更高頻率的掃描於一方向的雷射光，結晶化半導體膜加以取得。以此結晶化，半導體膜具有特徵，其結晶成長於雷射光的掃描方向。電晶體被較佳配置，使得通道長度方向(當通道形成區域形成時，載波流動的方向)對準掃描方向。

再者，形成覆蓋半導體膜1004a及1004b的閘極絕緣膜1005。閘極絕緣膜1005係藉由CVD法、濺鍍法等等被形成以具有單一層結構或包含有氧化矽或氮化矽的膜之分層結構。明確地說，閘極絕緣膜1005係被形成以具有單層結構或氧化矽膜、氮氧化矽膜、及/或矽氮化氧化物膜的分層結構。

或者，閘極絕緣膜1005可以藉由在半導體膜1004a及1004b上執行電漿處理加以形成，以氧化或氮化其表面。例如，閘極絕緣膜1005係藉由以稀有氣體，例如He、Ar、Kr及Xe；與氧、氧化氮(NO₂ )、氨、氮、氫等等的混合氣體進行電漿處理加以形成。當在此時電漿被以微波激勵時，可以產生具有低電子溫度與高密度的電漿。以高密度電漿所產生之氧原子團(其可以包含OH原子團)或氮原子團(其可以包含NH原子團)，半導體膜的表面可以被氧化或氮化。

藉由此高密度電漿處理，具有約1nm至20nm，典型約5nm至10nm厚度的絕緣膜被形成在半導體膜的表面上。因為在此時之反應為固相反應，所以，在絕緣膜與半導體膜間之介面狀態密度可以相當低。因為此電漿處理直接氧化(或氮化)(由結晶矽或多結晶矽形成之)半導體，所以，被形成之絕緣膜的厚度變化極端小。再者，氧化並未在結晶矽的晶粒邊界進行，這造成較佳之狀態。換句話說，藉由於此所示之高密度電漿處理之半導體膜表面的固相氧化，可以形成具有良好均勻性及低表面狀態密度的絕緣膜，而在晶粒邊界不會有異常氧化反應。

至於閘極絕緣膜1005，只可以使用為電漿處理所形成之絕緣膜，或者可以使用由高密度電漿處理所形成之絕緣膜堆疊及由氧化矽、氮氧化矽、氮化矽等等，使用電漿或熱反應之CVD法所形成之絕緣膜。在任一情形下，包含部份或整個包含由電漿處理所形成之絕緣膜的閘極絕緣膜的電晶體在特性上具有較少之變化，這是較佳的。

再者，當半導體膜1004a及1004b被形成，使得半導體膜被照射以連續波雷射光或振盪於10MHz或更大之頻率的雷射光並以結晶化方向掃描時，可以藉由使用受到上述電漿處理的閘極絕緣膜，取得具有極少特性變動及高場效移動率的薄膜電晶體(TFT)。

然後，導電膜被形成在閘極絕緣膜1005上。於此，形成具有厚度約100nm至500nm的單層導電膜。對於導電膜，可以使用以下材料：包含有元素例如鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、或鈮(Nb)的材料；主要包含該元素的合金材料；或主要包含該元素的化合物材料。或者，也可以使用為多結晶矽所典型化的半導體材料，該多結晶矽中加入有例如磷的雜質元素。在導電膜具有分層結構時，例如，有可能使用氮化鉭膜及鎢膜的分層結構、氮化鎢膜及鎢膜的分層結構、或氮化鉬膜與鉬膜的分層結構。例如，可以使用30nm厚氮化鉭膜與150nm厚的鎢膜的分層結構。因為鎢及氮化鉭具有高耐熱性，所以熱反應的熱處理可以在導電膜被形成後被執行。再者，導電膜可以具有三或更多層的分層結構，例如，可以使用鉬膜、鋁膜、及鉬膜的分層結構。

再者，光阻遮罩藉由光微影法形成在導電膜上，並執行蝕刻，以形成閘極電極與閘極配線，藉以閘極電極1007係形成在半導體膜1004a與1004b上。

再者，光阻遮罩藉由光微影法形成，及施加有n-型導電率或p-型導電率的雜質元素係以離子摻雜法或離子佈植法，以低濃度被加入至半導體膜1004a及1004b。在此實施例中，施加n-型導雷率之雜質元素被以低濃度加入至半導體膜1004a及1004b。至於施加n-型導電率的雜質元素，可以使用屬於15族的元素，例如磷(P)或砷(As)。至於施加p-型導電率的雜質元素，可以使用屬於13族的元素，例如硼(B)。

注意於此實施例中為簡單起見只顯示n-通道TFT。當包含在依據實施例1至5之重置信號產生電路中之n-通道TFT與p-通道TFT被同時形成時，施加n-型導電率的雜質元素係使用覆蓋予以包含在p-通道TFT中的半導體層的遮罩加入，及施加p-型導電率的雜質元素係使用予以包含在n-通道TFT中的半導體的遮罩加入，藉以施加n-型導電率之雜質元素與施加p-型導電率的雜質元素可以選擇地加入。不必說，加入雜質元素的順序並不限於上述。

隨後，形成一絕緣膜，以覆蓋閘極絕緣膜1005與閘極電極1007。絕緣膜係以電漿CVD法、濺鍍法等等被形成以具有單層結構或分層結構，其包含有無機材料，例如矽、氧化矽、或氮化矽的薄膜或包含有機材料，例如有機樹脂的薄膜。然後，絕緣膜藉由主要在垂直方向各向異性地蝕刻而被選擇地蝕刻，使得與閘極電極1007的側面接觸的絕緣膜1008(也稱側壁)被形成。當雜質元素被隨後加入用以形成LDD(低摻雜汲極)區時，絕緣膜1008係被使用作為遮罩。

再者，施加n-型導電率的雜質元素使用光微影法所形成之光阻遮罩、閘極電極1007及絕緣膜1008作為遮罩被加入至半導體膜1004a及1004b上。因此，形成通道形成區1006a、第一雜質區1006b及第二雜質區1006c(見圖10C)。第一雜質區1006b作動為薄膜電晶體的源極區或汲極區，及第二雜質區1006c作為LDD區。包含在第二雜質區1006c中之雜質元素的濃度係低於包含在第一雜質區1006b中者。

然後，具有單層結構或分層結構的絕緣膜係被形成，以覆蓋閘極電極1007、絕緣膜1008等等。此實施例顯示絕緣膜1009、1010及1011的三層結構例。這些絕緣膜可以藉由CVD法形成。50nm厚氮氧化矽膜、200nm厚矽氮化氧化物膜、及400nm厚氮氧化矽膜可以分別被形成為絕緣膜1009、1010、及1011。各個絕緣膜的表面係沿著以下所提供之層的表面形狀，但取決於絕緣膜的厚度。換句話說，因為絕緣膜1009很薄，所以，其表面幾乎對應於閘極電極1007的表面形狀。當膜的厚度愈大，則膜表面愈平坦；因此，在該三層結構中的最厚者之絕緣膜1011的表面幾乎平坦。然而，因為其材料不是有機材料，所以絕緣膜1011的表面與平坦面不同。即，如果絕緣膜的表面想要平坦，則可以使用例如聚醯亞胺、聚醯胺、苯並環丁烯、丙烯或環氧、矽氧烷材料等的有機材料。再者，這些絕緣膜可以藉由CVD法以外之濺鍍法、SOG法、微滴排放法、網印法等等形成。

在絕緣膜1009、1010、及1011等為光微影法所蝕刻，以形成到達第一雜質區1006b的接觸孔後，形成作動為薄膜電晶體的源極與汲極電極的導電膜1031a及作動為連接配線的導電膜1031b。導電膜1031a及1031b可以藉由形成導電膜加以形成，以填滿接觸孔並選擇地蝕刻導電膜。注意在形成導電膜之前，矽化物可以部份形成在半導體膜1004a及1004b曝露至接觸孔的表面上，以降低電阻。導電膜1031a及1031b較佳使用低電阻材料形成，因為不會產生信號延遲。因為低電阻材料經常具有低耐熱性，具有高耐熱性的材料較佳設在該低電阻材料上或下。例如，較佳鋁被形成有300nm的厚度成為低電阻材料，及鈦被形成以具有100nm的厚度在鋁之上及之下。再者，當作動為連接配線的導電膜1031b具有與導電膜1031a相同的分層結構，因而可實現電阻的降低及增加連接配線的耐熱。或者，導電膜1031a及1031b可以被形成有單層結構或另一導電材料的分層結構，例如，一材料包含例如鎢(W)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)、或矽(Si)的元素；或包含該元素作為主要成份的合金材料或化合物材料。包含鋁作為主成份的合金材料對應於例如包含鋁作為主成份的材料，並也包含鎳、或一合金材料，其包含鋁作為主要成份及也包含鎳以及碳與矽之一或兩者。再者，導電膜1031a及1031b可以藉由CVD法、濺鍍法等形成。

透過上述步驟，取得包含薄膜電晶體1030a及薄膜電晶體1030b的元素層1049(見圖11A)。

注意，在形成絕緣膜1009、1010、及1011之前，在形成絕緣膜1009之後，或者形成絕緣膜1009與1010之後，熱處理較佳被依序執行，以回復半導體膜1004的結晶性、活化加入至半導體膜1004的雜質元素、並氫化半導體膜1004。對於熱處理，可以使用熱退火法、雷射退火法、RTA法等等。

再者，形成絕緣膜1012及1013，以覆蓋導電膜1031a及1031b(見圖11B)。此實施例顯示一例子，其中100nm厚氮化矽膜被使用作為絕緣膜1012、及1500nm厚聚醯亞胺膜被使用作為絕緣膜1013。絕緣膜1013的表面較佳具有高平坦度。因此，絕緣膜1013的平坦度改良了厚膜結構，例如具有為有機材料的聚醯亞胺特性外的750nm至3000nm厚(特別是1500nm)。一開口部份被形成在絕緣膜1012與1013中。在此實施例中，描述形成有曝露至導電膜1031b的開口部份1014的例子。在開口部份1014(明確地說，在為虛線所包圍的區域1015中)，絕緣膜1012的邊緣被覆蓋有絕緣膜1013。藉由以上層中之絕緣膜1013覆蓋在下層中之絕緣膜1012的邊緣，可以防止予以形成在開口部份1014中的配線的斷裂。在此實施例中，因為為有機材料的聚醯亞胺被使用作為絕緣膜1013，所以絕緣膜1013可以在開口部份1014中具有緩和推拔形狀，使得破裂可以有效地防止。除了聚醯亞胺外，有效防止破裂的絕緣膜1013的材料例為例如聚醯胺、苯並環丁烯、丙烯酸、及環氧樹脂的有機材料；及矽氧烷材料。再者，可以使用氮氧化矽膜或矽氮化氧化物膜作為絕緣膜1012，以替代氮化矽膜。再者，絕緣膜1012與1013可以藉由CVD法、濺鍍法、SOG法、微滴排放法、網印法等形成。

再者，導電膜1017係被形成在絕緣膜1013上，及絕緣膜1018係被形成在導電膜1017上(見圖11C)。導電膜1017可以使用與導電膜1031a及1031b相同的材料形成，例如可以使用100nm厚的鈦膜、200nm厚的鋁膜、及100nm厚的鈦膜之分層結構。導電膜1017係連接至在開口部份1014中之導電膜1031b，因為鈦膜被彼此接觸使得接觸電阻降低。再者，因為根據在薄膜電晶體與天線(隨後形成)間之信號的電流流經導電膜1017，所以配線電阻較佳相當地低。因此，例如鋁的低電阻材料較佳被使用作為導電膜1017。或者，導電膜1017可以被形成以具有單層結構或另一導電材料的分層結構，例如材料包含例如鎢(W)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)、或矽(Si)的元素；或包含該元素作為主要成份的合金材料或化合物材料。包含鋁作為主成份的合金材料對應於例如包含鋁作為主成份的材料，並也包含鎳、或一合金材料，其包含鋁作為主要成份及也包含鎳以及碳與矽之一或兩者。再者，導電膜1017可以藉由CVD法、濺鍍法等形成。因為絕緣膜1018表面需要平坦，所以絕緣膜1018較佳使用有機材料形成，及例如使用2000nm厚聚醯亞胺。絕緣膜1018需要平坦化在絕緣膜1013中之開口部份1014以具有1500nm厚及平坦化形成在開口部份1014中之導電膜1017的表面不均勻，並形成有2000nm的厚度，使得絕緣膜1018較絕緣膜1013厚。因此，絕緣膜1018的厚度較佳為1.1倍至2倍，較佳為1.2倍至1.5倍絕緣膜1013的厚度。當絕緣膜1013具有750nm至3000nm的厚度時，絕緣膜1018較佳具有900nm至4500nm間之厚度。具有較高平坦度的材料較佳係被使用為絕緣膜1018，同時考量其厚度。除了聚醯亞胺外，用於絕緣膜1018的具有高平坦度的材料例係為例如聚醯胺、苯並環丁烯、丙烯酸、及環氧樹脂的有機材料；及矽氧烷材料。當天線被形成在絕緣膜1018上時，有必要如上所述地考量絕緣膜1018的表面平坦度。

再者，天線1020係被形成在絕緣膜1018上(見圖12A)。然後，天線1020及導電膜1017係透過開口部份連接。開口部份係設在天線1020下，以得以實現較高積集度。注意天線1020可以直接連接至導電膜1031a；然而，較佳地，如在此實施例中，導電膜1017的設置允許一邊際形成用以連接天線1020的開口部份，及實現較高積集度。因此，另一導電膜可以形成在導電膜1017上，及天線1020可以連接至導電膜。即，天線1020係電連接至包含在薄膜電晶體中之導電膜1031a，及高積集度係透過多數導電膜以連接結構實施。當例如導電膜1017的多數導電膜厚度很大時，半導體裝置的厚度變大；因此，多數導電膜的厚度較佳很小。因此，導電膜1017等的厚度較佳係小於導電膜1031a的厚度。

天線1020可以具有第一導電膜1021與第二導電膜1022的分層結構。在此實施例中，以100nm厚鈦膜及5000nm厚的鋁膜之分層結構為例子。鈦可以改良天線的抗濕性及絕緣膜1018與天線1020間之黏著力。再者，鈦可以降低與導電膜1017的接觸電阻。這是因為導電膜1017的最上層係由鈦形成，因此，導電膜1017的鈦係與天線的鈦接觸，即相同材料彼此接觸。此鈦膜係由乾蝕刻形成，使得其邊緣經常很陡。鋁為低電阻材料因此較佳用於天線。藉由使鋁膜變厚，可以降低電阻。天線電阻的降低可以延伸通訊範圍，這是較佳的。此鋁膜係藉由濕式蝕刻形成，使得其緣的側面經常為推拔狀。在此實施例中之推拔形狀為使得側面彎曲向內朝向鋁，即其有凹陷曲面側的形狀。再者，當鋁為濕式蝕刻所移除時，鋁的邊緣係定位在鈦的邊緣(區域1042)內。例如，鋁的邊緣較佳係定位在鈦的邊緣內側(距離量L)，使得於鋁的邊緣與鈦邊緣間之距離L大約為鋁厚度的1/6至1/2。在此實施例中，鋁的邊緣較佳定位在鈦的邊緣內，使得距離L係在0.8微米至2微米的範圍內。鈦的邊緣突出鋁的邊緣，藉以，可以防止隨後形成之絕緣膜的破裂，及改良天線的耐用性。

不同於使用鈦及鋁，也可以使用例如含金屬元素的材料，例如銀、銅、金、鉑、鎳、鈀、鉭、或鉬之材料；或包含此金屬元素的合金材料或化合物的導電材料，以CVD法、濺鍍法、印刷法，如網印法或凹版印刷、微滴排放法、噴排法、電鍍法等形成天線。再者，雖然於此實施例中，描述分層結構，但天線也可以具有任一上述材料的單層結構。

絕緣膜1023係被形成以覆蓋天線1020。在此實施例中，200nm厚氮化矽膜係被形成作為絕緣膜1023。絕緣膜1023可以更改良天線的抗濕性，這是較佳的。因為鈦的邊緣突出鋁的邊緣，所以，絕緣膜1023可以被形成而沒有破裂。此一絕緣膜1023可以使用氮氧化矽膜、矽氮化氧化物膜、或另一無機材料形成，以替代氮化矽膜。

再者，第一絕緣體1051係被形成，以覆蓋絕緣膜1023(見圖12B)。此實施例例示結構體1026被使用作為第一絕緣體1051的情形，結構體1026中有纖維體1027被浸漬以有機樹脂1028，以及，第一衝擊緩衝層1050被以較佳模式設在結構體1026的表面上。在此實施例中，使用聚芳醯胺樹脂作為第一衝擊緩衝層1050。

其中有纖維體1027被浸漬以有機樹脂1028的結構體1026也被稱為預浸體。預浸體係被明確地形成如下：在一纖維體被浸漬以清漆後，其中基質樹脂係以有機溶劑稀釋，執行乾燥，使得有機溶劑被揮發及基質樹脂被半固化。預浸體具有13GPa至15GPa的彈性模數及140MPa的破裂模數。藉由使用薄化結構體，可以製造出能被彎曲的薄半導體裝置。在預浸體中之纖維體的典型例子為聚乙烯醇纖維、聚酯纖維、聚醯胺纖維、聚乙烯纖維、聚芳醯胺纖維、聚對位苯苯並環丁烯纖維、玻璃纖維、及碳纖維。形成基質樹脂的樹脂的典型例子為環氧樹脂、未飽和聚酯樹脂、聚醯亞胺樹脂、及氟樹脂。

作為結構體1026的替代方案，也可以使用包含熱固樹脂，例如環氧樹脂、未飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來醯亞胺-三氮雜苯樹脂、或氰酸酯樹脂作為第一絕緣體1051。或者，也可以使用例如聚苯醚樹脂、聚醚醯亞胺樹脂、或氟樹脂的熱塑性樹脂作為第一絕緣體1051。再者，除了聚芳醯胺樹脂外，第一衝擊緩衝層1050也可以由高強度材料，例如聚乙烯醇樹脂、聚酯樹脂、聚乙烯樹脂、聚對位苯苯並環丁烯樹脂、或玻璃樹脂所形成。

第一絕緣體1051較佳具有5微米至100微米、較佳係10微米至50微米間之厚度，在此實施例中，具有32微米的厚度。在此實施例中，在第一絕緣體1051中，結構體1026的厚度係20微米，及第一衝擊緩衝層1050的厚度為12微米。以此結構，可以製造能被彎曲的薄半導體裝置。

在第一衝擊緩衝層1050形成後，第一導電層1029被形成在第一衝擊緩衝層1050的表面上。於此例中，例如使用由氧化矽及氧化銦錫之100nm厚化合物作為第一導電層1029。此第一導電層1029應具有結構，其中電阻係低於結構體1026及第一衝擊緩衝層1050者。因此，第一導電層1029可以為膜狀或可以為一群島狀，其間有小之空間。再者，因為第一導電層1029可以具有低電阻之任意結構，所以，考量所用之材料電阻率，其可以具有50nm至200nm的厚度。在厚度上的增加係較佳的，因為電阻可以減少。不同於使用氧化矽與氧化銦錫的化合物，第一導電層1029也可以使用包含一元素的材料所形成，該元素係例如鈦、鉬、鎢、鋁、銅、銀、金、鎳、錫、鉑、鈀、銥、銠、鉭、鎘、鋅、鐵、矽、鍺、鋯、或鋇；或合金材料或包含以上元素之任一作為主成份的化合物材料所形成。第一導電層1029可以藉由濺鍍法、電漿CVD法、塗覆法、印刷法、電鍍法，例如電解電鍍法或無電電鍍法等等所形成。注意，一絕緣膜可以設在第一導電層1029的表面上。因此，可以保護第一導電層1029。

再者，包含元件層的一層，包含薄膜電晶體1030a及1030b、作為天線1020的導電膜等等係由基板1001分離(見圖13)。在此時，層係於分離層1002與基板1001間之界面分開，及在分離層1002與絕緣膜1003間之介面分離、或者在分離層1002之內分離，以予以被剝離。當分離層1002被保持在層上時，如果不必要時可以以蝕刻等移除。因此，在該層與予以隨後形成之層間之黏著力可以被改良。

注意在其中執行分離的表面正使用水或例如臭氧水之溶液濕潤時，層被分離，藉以例如薄膜電晶體1030a及1030b的元件可以被防止由於靜電等損壞。這是因為在分離層1002中之未成對電子係為溶液中之離子所終結，使得電荷被中和化。

再者，藉由在分離後再使用基板1001，可以實現降低成本。

然後，形成第二絕緣體1053，以覆蓋為分離所外露之表面(見圖14)。第二絕緣體1053可以以類似於第一絕緣體1051的方式形成。在此實施例中，作為第二絕緣體1053，提供有使用所謂預浸體的結構體1030，其中纖維體1031係被浸漬以有機樹脂1032，再者，第二衝擊緩衝層1052係被設在結構體1030的表面上。聚芳醯胺樹脂係被使用作為第二衝擊緩衝層1052。不必說，該層可以只被附接至結構體1026及1030，在此時半導體裝置的厚度為40微米至70微米，較佳為40微米至50微米。在此時之設有第一與第二衝擊緩衝層的半導體裝置的厚度係為70微米至90微米，較佳為70微米至80微米。

再者，第二導電層1033係被形成在第二絕緣體1053的表面上。第二導電層1033可以以類似於第一導電層1029的方式形成。再者，絕緣膜可以設在第二導電層1033的表面上。因此，可以保護第二導電層1033。透過上述步驟，取得一堆疊，其中元件層與天線係被以第一絕緣體1051及第二絕緣體1053密封，第一導電層1029係設在第一絕緣體1051表面上，及第二導電層1033係設在第二絕緣體1053的表面上。

隨後，一堆疊被未示出之分割手段所分成個別半導體裝置。至於分割手段，較佳使用第一絕緣體1051及第二絕緣體1053被分割時熔化的手段。最好使用一手段，其可以熔化第一導電層1029與第二導電層1033者。在此實施例中，該堆疊為雷射光照射所分割。

對於用於此分割的雷射光的例如波長、強度、波束尺寸之條件並沒有特定限制。雷射光照射係在此等條件下執行，使半導體裝置可被分割即可。至於雷射光的雷射，可以使用以下雷射，例如：例如Ar雷射、Kr雷射、CO₂ 雷射、YAG雷射、YVO₄ 雷射、YLF雷射、YAlO₃ 雷射、GdVO₄ 雷射、Y₂ O₃ 雷射、紅寶石雷射、紫翠玉雷射、Ti：藍寶石雷射、或氦-鎘雷射之連續波雷射；或例如Ar雷射、Kr雷射、準分子(ArF、KrF、或XeCl)雷射、CO₂ 雷射、YAG雷射、YVO₄ 雷射、YLF雷射、YAlO₃ 雷射、GdVO₄ 雷射、Y₂ O₃ 雷射、紅寶石雷射、紫翠玉雷射、Ti：藍寶石雷射、銅蒸氣雷射、或金蒸氣雷射的脈衝雷射。

如於本實施例中所述，藉由以雷射光照射將堆疊分割成分開的半導體裝置，在第一導電層1029與第二導電層1033間之電阻被降低，藉以在第一導電層1029與第二導電層1033間建立電連續性。因此，分割半導體裝置的步驟與在第一導電層1029與第二導電層1033間建立電連續性的步驟可以同時執行。

在第一導電層1029與第二導電層1033間之電阻係低於第一絕緣體1051或第二絕緣體1053的電阻，並且可以例如1G歐姆或更低，較佳約5M歐姆至500M歐姆，更好是10M歐姆至200M歐姆。因此，半導體裝置可以藉由雷射光照射等加以分割，以取得此一條件。

以此方式，可以完成使用絕緣基板形成的半導體裝置。

此實施例可以配合上其他任一實施例適當地執行。

(實施例7)

在此實施例中，將描述包含於實施例1至6中所述之重置信號產生電路的半導體裝置的應用模式。

如於圖15A至15F所示，半導體裝置可以被用於廣大範圍的應用中，並可以例如設於例如紙鈔、錢幣、保險卡、無記名債券、證書(例如駕照及居留證，見圖15A)、包裝容器(例如包裝紙及瓶，見圖15C)、記錄媒體(例如DVD軟體及影帶，見圖15B)、載具(例如自行車，見圖15D)、個人物品(例如袋及眼鏡)、食物、植物、動物、人體、衣物、日常用品、及電子裝置(例如液晶顯示裝置、EL顯示裝置、電視單元、及行動電話)、及附於產品上之標籤(見圖15E及15F)的物品中。

本發明之一實施例的半導體裝置係被安裝在印刷基板上，附接至一表面上，或加入固定一物體中。例如，半導體裝置係被加入一本書的紙上或予以固定於一物體的包裝的有機樹脂上。因為本發明實施例之半導體裝置薄小質輕，所以，即使在半導體裝置固定在該物件後，也不會損壞物件本身的外觀設計。另外，當本發明實施例之半導體裝置設在紙鈔、錢幣、保險卡、無記名債券、證書等中時，可以取得證明功能並藉由使用該證明功能可以防止偽造。再者，當本發明實施例之半導體裝置附接至包裝用容器、記錄媒體、個人物品、食物、衣物、日常用品、電子裝置等時，例如檢視系統的系統可以有效地使用。再者，當本發明實施例之半導體裝置被附接至載具時，可以增加防竊等之安全性。

如上所述，當包含使用本發明實施例之重置信號產生電路的半導體裝置被用於本實施例中所述之應用時，用以交換資訊的資料可以被保持在正確值。因此，可以增加物件的認證或安全的可靠度。

注意本實施例可以適當地組合上其他任一實施例。

本案係根據於2008年九月30日申請於日本專利局日本專利申請號2008-254551案，其整個內容被併入作為參考。

100．．．重置信號產生電路

101．．．緩衝器電路

102．．．低通濾波器

103．．．電阻

104．．．緩衝器電路

105．．．節點

106．．．節點

111．．．p-通道電晶體

112．．．p-通道電晶體

113．．．n-通道電晶體

114．．．n-通道電晶體

115．．．電阻

116．．．電容

117．．．p-通道電晶體

118．．．p-通道電晶體

119．．．n-通道電晶體

120．．．n-通道電晶體

201．．．週期

300．．．重置信號產生電路

301．．．緩衝器電路

302．．．低通濾波器

303．．．電阻

304．．．緩衝器電路

305．．．低通濾波器

306．．．電阻

307．．．緩衝器電路

308．．．節點

309．．．節點

310．．．節點

311．．．節點

321．．．p-通道電晶體

322．．．p-通道電晶體

323．．．n-通道電晶體

324．．．n-通道電晶體

325．．．電阻

326．．．電容

327．．．p-通道電晶體

328．．．p-通道電晶體

329．．．n-通道電晶體

330．．．n-通道電晶體

331．．．電阻

332．．．電容

333．．．p-通道電晶體

334．．．p-通道電晶體

335．．．n-通道電晶體

336．．．n-通道電晶體

401．．．週期

501．．．被動式RFID標籤

502．．．天線

503．．．整流器電路

504．．．解調電路

505．．．調變電路

506．．．信號處理電路

507．．．重置信號產生電路

601．．．被動式RFID標籤

602．．．天線

603．．．整流器電路

604．．．解調電路

605．．．調變電路

606．．．信號處理電路

607．．．重置信號產生電路

608．．．調整器

700．．．重置信號產生電路

701．．．緩衝器電路

702．．．低通濾波器

703．．．電阻

704．．．緩衝器電路

705．．．電容

706．．．電阻

805．．．節點

806．．．節點

1001．．．基板

1002．．．分離層

1003．．．絕緣膜

1004．．．半導體膜

1004a．．．半導體膜

1004b．．．半導體膜

1005．．．閘極絕緣膜

1006a．．．通道形成區

1006b．．．第一雜質區

1006c．．．第二雜質區

1007．．．閘極電極

1008．．．絕緣膜

1009．．．絕緣膜

1010．．．絕緣膜

1011．．．絕緣膜

1012．．．絕緣膜

1013．．．絕緣膜

1014．．．開口部份

1015．．．區域

1017．．．導電膜

1018．．．絕緣膜

1020．．．天線

1021．．．導電膜

1022．．．導電膜

1023．．．絕緣膜

1026．．．結構體

1027．．．纖維體

1028．．．有機樹脂

1029．．．導電層

1030．．．結構體

1030a．．．薄膜電晶體

1030b．．．薄膜電晶體

1031．．．纖維體

1031a．．．導電膜

1031b．．．導電膜

1032．．．有機樹脂

1033．．．導電層

1042．．．區域

1049．．．元件層

1050．．．衝擊緩衝層

1051．．．絕緣體

1052．．．衝擊緩衝層

1053．．．絕緣體

1601．．．讀取器/寫入器

1602．．．天線

1603．．．控制端

1604．．．載波

1605．．．被動式RFID標籤

1606．．．天線

1607．．．電源電路

1608．．．解調電路

1609．．．信號處理電路

1610．．．調變電路

圖1為依據本發明實施例之半導體裝置；

圖2為依據本發明實施例之半導體裝置；

圖3為依據本發明實施例之半導體裝置；

圖4為依據本發明實施例之半導體裝置；

圖5為依據本發明實施例之半導體裝置；

圖6為依據本發明實施例之半導體裝置；

圖7為依據本發明實施例之半導體裝置；

圖8為一半導體裝置相較於依據本發明實施例之半導體裝置的例子；

圖9為一半導體裝置相較於依據本發明實施例之半導體裝置的例子；

圖10A至10C顯示製造依據本發明實施例之半導體裝置的方法；

圖11A至11C顯示製造依據本發明實施例之半導體裝置的方法；

圖12A及12B顯示製造依據本發明實施例之半導體裝置的方法；

圖13顯示製造依據本發明實施例之半導體裝置的方法；

圖14顯示製造依據本發明實施例之半導體裝置的方法；

圖15A至15F各個顯示提供有依據本發明實施例之半導體裝置的例子；及

圖16為傳統半導體裝置。