JP5144313B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5144313B2
JP5144313B2 JP2008060358A JP2008060358A JP5144313B2 JP 5144313 B2 JP5144313 B2 JP 5144313B2 JP 2008060358 A JP2008060358 A JP 2008060358A JP 2008060358 A JP2008060358 A JP 2008060358A JP 5144313 B2 JP5144313 B2 JP 5144313B2
Authority
JP
Japan
Prior art keywords
circuit
transistor
signal
semiconductor device
constant voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008060358A
Other languages
English (en)
Other versions
JP2008269583A5 (ja
JP2008269583A (ja
Inventor
豊 塩野入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008060358A priority Critical patent/JP5144313B2/ja
Publication of JP2008269583A publication Critical patent/JP2008269583A/ja
Publication of JP2008269583A5 publication Critical patent/JP2008269583A5/ja
Application granted granted Critical
Publication of JP5144313B2 publication Critical patent/JP5144313B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0715—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including means to regulate power transfer to the integrated circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Near-Field Transmission Systems (AREA)

Description

本発明は無線通信によりデータの交信（受信、送信）が可能な半導体装置に関する。
近年、無線通信を利用した個体識別技術（以下、無線通信システムという）が注目を集めている。特に、ＲＦＩＤタグ（ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグとも呼ばれる）は、個々の対象物の生産、管理等に役立てられ始めている。また、個人認証への応用も期待されている。
前記無線通信システムとは、通信器（質問器、リーダ／ライタ、インテロゲータなどとも呼ばれる）等の電力供給源兼送受信器または送受信器と、ＲＦＩＤタグ等の送受信器（以下、ＲＦＩＤタグ）との間での無線信号にてデータのやりとりを行うシステムのことである。
無線通信システムにおいて、通信器とＲＦＩＤタグ間の通信距離を伸ばすために、通信器からＲＦＩＤタグへの電力供給効率を高める研究開発が盛んに行われている。
一般的に、電力は放射される地点から観測地点までの距離の二乗に反比例する。つまり、通信器とＲＦＩＤタグの距離（以下、通信距離という）が遠いほど、ＲＦＩＤタグが受信する電力は小さく、通信距離が近いほど、ＲＦＩＤタグが受信する電力は大きくなる。
通信距離が遠く、ＲＦＩＤタグが受信する電力が小さい場合において、正常な通信を行うための手段の一つに、ＲＦＩＤタグの消費電力低減がある。そして、ＲＦＩＤタグの消費電力低減のために、低電圧で駆動するトランジスタを用いることが多くなってきている。
一方で、通信距離が近く、ＲＦＩＤタグが受信する電力が大きい場合において、正常な通信を行うための手段の一つに、特許文献１がある。
特開２００２−３６８６４７号公報
特許文献１においては、レギュレータ等の出力電位をアンテナの両端と接続した可変抵抗に入力し、ＲＦＩＤタグのインピーダンスを変化させて、受信する電力が大きくてもＲＦＩＤタグ内の素子を破壊することなく正常な通信が行えるようにしている。
前記可変抵抗等のスイッチング素子を用いると、スイッチング素子の持つ容量により、交流信号がレギュレータ等で生成した定電圧に影響を与える。そして、定電圧が変動してしまう。以下において、前記可変抵抗等のスイッチング素子の持つ容量により、交流信号が定電圧に影響を与え、定電圧が変動してしまう現象を交流信号の透過という。
交流信号の透過が生じると、本来は定電位である電圧が変動してしまい、その電圧で駆動しているＲＦＩＤタグ内の回路が誤動作、あるいは、全く動作しない等の動作不良を引き起こしてしまう。
上記の実情を鑑み、無線通信によりデータの交信（受信、送信）が可能な半導体装置において、交流信号の透過による誤動作等を抑制することを課題とする。
本発明は前述した課題を解決するために、以下の構成を有する半導体装置を提供する。
本発明の半導体装置は、レギュレータ、定電圧回路およびリミッタ回路等の定電圧を生成する回路と、生成された定電圧が入力される回路（以下、フィードバック回路）の間に、フィルタを設けることを特徴とする。
前記フィードバック回路とは、生成された定電圧が入力することで、半導体装置のインピーダンスを変えることができる回路のことをいう。例えば、可変抵抗および可変容量等の素子でもよいし、半導体装置のインピーダンスを変えることができる回路や素子であればどんなものでも良い。
無線通信によりデータの交信（受信、送信）が可能な半導体装置において、上記レギュレータ、定電圧回路およびリミッタ回路等の定電圧を生成する回路と、生成された定電圧が入力される回路（以下、フィードバック回路）の間に、フィルタを設ける。フィルタを設けることで、交流信号の透過を抑制することができる。そして、定電圧が変動し難くなり、誤動作、あるいは、全く動作しない等の動作不良を抑制することができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
また、本発明において、接続されているとは電気的に接続されていることと同義である。したがって、素子１と素子２が接続されている場合、素子１と素子２の間に別の素子などが配置されていてもよい。
（実施の形態１）
実施の形態１では、本発明の無線通信によりデータの交信が可能な半導体装置の構成について説明する。
図１に示すように、半導体装置２０１は、入力回路２０４、定電圧を生成する回路２０５、フィードバック回路２０６、フィルタ２０７および回路部２０８を有する。
入力回路２０４は、入力した交流信号を整流し、直流電圧を生成する役割を有する。回路構成は、入力した信号を整流し、直流電圧を生成する役割を有する回路であればどんな回路でもよい。例えば、半波整流回路、全波整流回路等の整流回路と容量素子、コイルなどの素子を組み合わせた回路構成がある。
定電圧を生成する回路２０５は、入力回路２０４が生成した直流電圧以下の定電圧を生成する役割を有する。回路構成は、電圧や電流または両方により生成した電圧を一定に保つことができる回路であればどのような回路でもよい。
フィードバック回路２０６は、定電圧を生成する回路２０５で生成された定電圧により、半導体装置２０１のインピーダンスを変化させて、受信する電波が強くても、大きな電源が生成されないようにする役割を有する。回路構成は、半導体装置２０１のインピーダンスを変化させる役割を有する回路であればどんな回路でもよい。例えば、１個のトランジスタを用いたスイッチング素子と抵抗素子を組み合わせた回路構成がある。
フィルタ２０７は、定電圧を生成する回路２０５とフィードバック回路２０６の間に設けられ、フィードバック回路２０６の動作時に、交流信号の透過を抑制する役割を有する。
前記フィルタ２０７の回路構成は、例えば、抵抗素子と容量素子を直列に接続した構成がある。抵抗素子の抵抗値と容量素子の容量値の積を調整することで、交流信号の透過を抑制したい交流信号の周波数を調整することができる。
抵抗素子と容量素子を直列に接続した場合、周波数をｆｃ、容量値をＣ、抵抗値をＲとすると、ｆｃ＜１／（２πＣＲ）と表される。この計算式は、１／（２πＣＲ）よりも小さい周波数を通しやすく、１／（２πＣＲ）よりも大きい周波数は通しにくいことを表している。そして、この計算式を用いて、交流信号の透過を抑制したい交流信号の周波数から、容量値Ｃ、抵抗値Ｒを見積もることが出来る。
例えば、１ＭＨｚより大きい周波数を通しにくくするには、上述の計算式から、ＣＲを１．６×１０−７よりも小さくすればよい。例えば、Ｃ＝１６ｐＦ、Ｒ＝１０ｋΩとすればよい。
上記構成により、本発明の半導体装置は、交流信号の透過を抑制することができる。そして、定電圧が変動し難くなり、誤動作、あるいは、全く動作しない等の動作不良を抑制することができる。
（実施の形態２）
実施の形態２では、ＲＦＩＤタグで本発明の半導体装置を使用した際の構成および動作について説明する。
はじめに、構成について説明する。
無線通信システムの概略図を図３に示す。無線通信システムは、主に、通信器３０１０、通信器３０１０に電気的に接続されたアンテナユニット３０２０、ＲＦＩＤタグ３００、通信器を制御する制御用端末３０３０から構成される。
ＲＦＩＤタグ３００の回路構成を図２に示す。ＲＦＩＤタグ３００は、アンテナ３０１及び半導体集積回路３１３を有する。なお本発明のＲＦＩＤタグ３００は必ずしもアンテナ３０１を有していなくとも良い。半導体集積回路３１３は、本発明の半導体装置の構成要素である入力回路４４０、定電圧を生成する回路４５０、フィードバック回路４６０、フィルタ４７０および回路部３６０を有する。そして、回路部３６０は、リセット回路３４０、復調回路３５０、クロック生成回路３７０、コード抽出回路３８０、コード判定回路３９０、変調回路４００、信号出力制御回路４１０、ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）回路４２０およびメモリ４３０を有する。
次に、図２および図３を用いて、動作について説明する。
通信器３０１０に電気的に接続されたアンテナユニット３０２０から無線信号が送信される。無線信号には通信器３０１０からＲＦＩＤタグ３００への命令が含まれている。そして、無線信号はＲＦＩＤタグ３００が有するアンテナ３０１により受信される。
アンテナ３０１により受信された無線信号は、電気信号である交流信号として入力回路４４０に送られる。入力回路４４０は整流回路および容量を有する。受信された無線信号は整流回路を通ることで整流され、さらに、容量により平滑される。そして、直流電圧（以下ＶＩＮ）が生成される。
前記ＶＩＮを生成する際に容量を用いているが、コイル、コイルと容量の両方を用いても良い。入力回路４４０は、整流された信号から直流電圧を生成することができれば、どのような構成でも良い。
前記ＶＩＮは定電圧を生成する回路４５０に送られ、定電圧を生成する回路４５０において定電圧（以下ＶＤＤ）が生成される。生成されたＶＤＤが、各回路ブロックに供給される。なお、本実施の形態において、低電源電位（ＶＳＳ）は共通である。
前記生成された定電圧ＶＤＤはフィルタ４７０を通りフィードバック回路４６０に入力する。フィードバック回路４６０が動作し、交流信号が透過しても、フィルタ４７０により透過した交流信号は通しにくくなる。したがって、交流信号による定電圧ＶＤＤの変動は抑制される。
また、アンテナ３０１より受信された無線信号は交流信号として復調回路３５０にも送られる。復調回路３５０において、当該信号は整流され、復調される。
前記復調回路３５０の後にアナログアンプを設けて、復調された信号を増幅してもよい。復調された信号を増幅することで、信号波形が整形される。信号波形が鈍っていると、信号の遅延が大きくなってしまい、動作が不安定になる場合があるが、信号波形が整形されていれば、信号の遅延が小さく、安定動作が可能となる。
さらに、アンテナ３０１により受信された無線信号は交流信号としてクロック生成回路３７０にも送られる。クロック生成回路３７０は交流信号を分周し、基本クロック信号を発生させる回路である。クロック生成回路３７０にて生成された基本クロック信号は各回路ブロックに送られ、各回路ブロック内の信号のラッチおよび選択、時間のカウント等に用いられる。
前記復調された信号および前記基本クロック信号は、コード抽出回路３８０に送られる。コード抽出回路３８０では、前記復調された信号から、前記通信器３０１０からＲＦＩＤタグ３００へ送られた命令を抽出する。また、コード抽出回路３８０では、コード判定回路３９０を制御する信号も生成している。
前記コード抽出回路３８０において抽出された命令は、コード判定回路３９０に送られる。コード判定回路３９０では、前記通信器３０１０からどのような命令が送られてきたのかを判別する。また、ＣＲＣ回路４２０、メモリ４３０、信号出力制御回路４１０を制御する。
こうして、前記通信器３０１０からどのような命令が送られてきたのかを判別し、判別された命令により、ＣＲＣ回路４２０、メモリ４３０、信号出力制御回路４１０を動作させる。そして、メモリ４３０に記憶または書き込まれたＩＤ番号等の固有データを含んだ信号を出力する。または、メモリ４３０にデータを記録する。
また、信号出力制御回路４１０は、メモリ４３０に記憶または書き込まれたＩＤ番号等の固有データを含んだ信号を、ＩＳＯ等の規格に則った符号化方式で符号化した信号に変える。そして、符号化された信号にしたがって、変調回路４００により、アンテナ３０１が受信している無線信号に変調をかける。
変調をかけられた信号は、通信器３０１０に電気的に接続されたアンテナユニット３０２０で受信される。そして、受信された信号は通信器３０１０で解析され、本発明の半導体装置を使用したＲＦＩＤタグ３００のＩＤ番号等の固有データを認識することができる。
上記構成により、本発明の半導体装置は、交流信号の透過を抑制することができる。そして、定電圧ＶＤＤが変動し難くなり、誤動作、あるいは、全く動作しない等の動作不良を抑制することができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
実施の形態３では、本発明の半導体装置の回路構成について説明する。
図４に回路構成を示す。半導体装置２３３は、入力回路２２４、定電圧を生成する回路２２５、フィードバック回路２２６、フィルタ２２７および回路部２２８を有する。
半導体装置２３３の２つの入力端子＋Ｖおよび−Ｖは、それぞれ、アンテナ等の無線信号を受信する素子の＋端子および−端子に電気的に接続されている。
なお、−Ｖ端子と＋Ｖ端子とに与えられる電圧は交流である。以下、＋Ｖ端子に与えられる電圧が−Ｖ端子に与えられる電圧よりも高い場合を例に挙げて、半導体装置２３３の具体的な構成について説明する。
入力回路２２４は、第一の容量素子２２０、第一のトランジスタ２２１、第二のトランジスタ２２２および第二の容量素子２２３を有する。第一の容量素子２２０の一端は＋Ｖ端子、他端は第一のトランジスタ２２１のゲート端子およびソース端子に接続されている。第一のトランジスタ２２１はゲート端子とソース端子が接続されており、ダイオードとして機能する。また、第一のトランジスタ２２１のドレイン端子は第二の容量素子２２３の一端と接続されている。第二のトランジスタ２２２は第一のトランジスタ２２１と同様に、ゲート端子とソース端子が接続されており、ダイオードとして機能する。また、第二のトランジスタ２２２のドレイン端子は第一のトランジスタ２２１のゲート端子およびソース端子に接続されている。さらに、第二のトランジスタ２２２のゲート端子およびソース端子は第二の容量素子２２３の他端と接続されている。なお、第二の容量素子２２３の他端は−Ｖ端子とも接続されている。第一の容量素子２２０、第一のトランジスタ２２１および第二のトランジスタ２２２で半波２倍圧整流回路を構成している。
フィルタ２２７は、第一の抵抗素子２３０および第三の容量素子２２９を有する。第一の抵抗素子２３０の一端は第三の容量素子２２９の一端および定電圧を生成する回路２２５の出力に、他端はフィードバック回路２２６内の第三のトランジスタ２３１のゲート端子に接続されている。第三の容量素子２２９の他端は−Ｖ端子に接続されている。図４においては、第三の容量素子２２９は−Ｖ端子と第一の抵抗素子２３０の一端と接続されているが、−Ｖ端子と第一の抵抗素子２３０の他端に接続されていてもよい。
フィードバック回路２２６は、第三のトランジスタ２３１および第二の抵抗素子２３２を有する。第三のトランジスタ２３１のソース端子は−Ｖ端子、ゲート端子はフィルタ２２７内の第一の抵抗素子２３０の他端、ドレイン端子は第二の抵抗素子２３２の一端に接続されている。第二の抵抗素子２３２の他端は、入力回路２２４の第一の容量素子２２０の他端、および、第一のトランジスタ２２１のゲート端子およびソース端子に接続されている。
図４のフィードバック回路２２６は、第三のトランジスタ２３１および第二の抵抗素子２３２を有する例を示しているが、第二の抵抗素子２３２が容量素子であってもよいし、ダイオードであってもよい。半導体装置２３３のインピーダンスを変化させる回路であればどんな回路でもよい。
なお、＋Ｖ端子に与えられる電圧が−Ｖ端子に与えられる電圧よりも低い場合、第一のトランジスタ２２１、第二のトランジスタ２２２、第三のトランジスタ２３１がそれぞれ有するソース端子とドレイン端子とは、入れ替わる。
半導体装置２３３の動作について簡単に説明する。アンテナが受信した無線信号は交流信号として入力回路２２４に入力される。入力回路２２４に入力された交流信号は、前記半波２倍圧整流回路により整流され、交流信号の半波長の振幅のおよそ２倍の振幅の信号を生成する。そして、生成された信号は第二の容量素子２２３により平滑され、直流電圧（以下、ＶＩＮ）となる。
生成されたＶＩＮは定電圧を生成する回路２２５に入力され、ＶＩＮ以下で、かつ、より安定した定電圧（以下、ＶＤＤ）が生成される。回路構成は、電圧や電流または両方により生成した電圧を一定に保つことができる回路であればどのような回路でもよい。例えば、レギュレータ回路などがある。
そして、生成されたＶＤＤが回路部２２８に供給される。また、ＶＤＤは定電圧を生成する回路２２５とフィードバック回路２２６の間に設けられたフィルタ２２７を通る。
生成されたＶＤＤがフィードバック回路２２６内の第三のトランジスタ２３１の閾値電圧を超えると、第三のトランジスタ２３１は導通（トランジスタがＯＮして電流が流れる状態）する。そして、交流信号が入力する入力回路２２４内の第一の容量素子２２０の他端、第一のトランジスタ２２１のゲート端子およびソース端子、および、第二のトランジスタ２２２のドレイン端子から、第二の抵抗素子２３２および第三のトランジスタ２３１を通って電流が流れ、半導体装置２３３のインピーダンスを変えることができる。しかし、同時に交流信号の透過が起こる。
交流信号は透過するが、フィルタ２２７により、透過した交流信号は通しにくくなっており、ＶＤＤは変動しにくくなっている。そして、ＶＤＤが回路部２２８に供給される。
上記構成のフィルタ２２７のように一つの抵抗素子と一つの容量素子を接続した場合、周波数をｆｃ、容量値をＣ、抵抗値をＲとすると、ｆｃ＜１／（２πＣＲ）と表される。この計算式は、１／（２πＣＲ）よりも小さい周波数を通しやすく、１／（２πＣＲ）よりも大きい周波数は通しにくいことを表している。そして、この計算式を用いて、交流信号の透過を抑制したい交流信号の周波数から、容量値Ｃ、抵抗値Ｒを見積もることが出来る。
例えば、１ＭＨｚより大きい周波数を通しにくくするには、上述の計算式から、ＣＲを１．６×１０−７よりも小さくすればよい。例えば、Ｃ＝１６ｐＦ、Ｒ＝１０ｋΩとすればよい。
上記構成では、トランジスタはすべてＮ型を使用しているが、Ｐ型のトランジスタを用いても良い。
上記構成により、本発明の半導体装置は、交流信号の透過を抑制することができる。そして、定電圧が変動し難くなり、誤動作、あるいは、全く動作しない等の動作不良を抑制することができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
実施の形態４では、本発明の半導体装置内のフィルタ回路の別の例について説明する。
図５に回路構成を示す。半導体装置３３３は、入力回路３２４、定電圧を生成する回路３２５、フィードバック回路３２６、フィルタ３２７および回路部３２８を有する。
半導体装置３３３の２つの入力端子＋Ｖおよび−Ｖは、それぞれ、アンテナ等の無線信号を受信する素子の＋端子および−端子に電気的に接続されている。
なお、−Ｖ端子と＋Ｖ端子とに与えられる電圧は交流である。以下、＋Ｖ端子に与えられる電圧が−Ｖ端子に与えられる電圧よりも高い場合を例に挙げて、半導体装置３３３の具体的な構成について説明する。
入力回路３２４は、第一の容量素子３２０、第一のトランジスタ３２１、第二のトランジスタ３２２および第二の容量素子３２３を有する。第一の容量素子３２０の一端は＋Ｖ端子、他端は第一のトランジスタ３２１のゲート端子およびソース端子に接続されている。第一のトランジスタ３２１はゲート端子とソース端子が接続されており、ダイオードとして機能する。また、第一のトランジスタ３２１のドレイン端子は第二の容量素子３２３の一端と接続されている。第二のトランジスタ３２２は第一のトランジスタ３２１と同様に、ゲート端子とソース端子が接続されており、ダイオードとして機能する。また、第二のトランジスタ３２２のドレイン端子は第一のトランジスタ３２１のゲート端子およびソース端子に接続されている。さらに、第二のトランジスタ３２２のゲート端子およびソース端子は第二の容量素子３２３の他端と接続されている。なお、第二の容量素子３２３の他端は−Ｖ端子とも接続されている。第一の容量素子３２０、第一のトランジスタ３２１および第二のトランジスタ３２２で半波２倍圧整流回路を構成している。
フィルタ３２７は、第一のインダクタ素子３３０および第三の容量素子３２９を有する。第一のインダクタ素子３３０の一端は第三の容量素子３２９の一端および定電圧を生成する回路３２５の出力に、他端はフィードバック回路３２６内の第三のトランジスタ３３１のゲート端子に接続されている。第三の容量素子３２９の他端は−Ｖ端子に接続されている。図５においては、第三の容量素子３２９は−Ｖ端子と第一のインダクタ素子３３０の一端と接続されているが、−Ｖ端子と第一のインダクタ素子３３０の他端に接続されていてもよい。
フィードバック回路３２６は、第三のトランジスタ３３１および第二の抵抗素子３３２を有する。第三のトランジスタ３３１のソース端子は−Ｖ端子、ゲート端子はフィルタ３２７内の第一のインダクタ素子３３０の他端、ドレイン端子は第二の抵抗素子３３２の一端に接続されている。第二の抵抗素子３３２の他端は、入力回路３２４の第一の容量素子３２０の他端、および、第一のトランジスタ３２１のゲート端子およびソース端子に接続されている。
図５のフィードバック回路３２６は、第三のトランジスタ３３１および第二の抵抗素子３３２を有する例を示しているが、第二の抵抗素子３３２が容量素子であってもよいし、ダイオードであってもよい。半導体装置３３３のインピーダンスを変化させる回路であればどんな回路でもよい。
なお、＋Ｖ端子に与えられる電圧が−Ｖ端子に与えられる電圧よりも低い場合、第一のトランジスタ３２１、第二のトランジスタ３２２、第三のトランジスタ３３１がそれぞれ有するソース端子とドレイン端子とは、入れ替わる。
半導体装置３３３の動作について簡単に説明する。アンテナが受信した無線信号は交流信号として入力回路３２４に入力される。入力回路３２４に入力された交流信号は、前記半波２倍圧整流回路により整流され、交流信号の半波長の振幅のおよそ２倍の振幅の信号を生成する。そして、生成された信号は第二の容量素子３２３により平滑され、直流電圧（以下、ＶＩＮ）となる。
生成されたＶＩＮは定電圧を生成する回路３２５に入力され、ＶＩＮ以下で、かつ、より安定した定電圧（以下、ＶＤＤ）が生成される。回路構成は、電圧や電流または両方により生成した電圧を一定に保つことができる回路であればどのような回路でもよい。例えば、レギュレータ回路などがある。
そして、生成されたＶＤＤが回路部３２８に供給される。また、ＶＤＤは定電圧を生成する回路３２５とフィードバック回路３２６の間に設けられたフィルタ３２７を通る。
生成されたＶＤＤがフィードバック回路３２６内の第三のトランジスタ３３１の閾値電圧を超えると、第三のトランジスタ３３１は導通（トランジスタがＯＮして電流が流れる状態）する。そして、交流信号が入力する入力回路３２４内の第一の容量素子３２０の他端、第一のトランジスタ３２１のゲート端子およびソース端子、および、第二のトランジスタ３２２のドレイン端子から、第二の抵抗素子３３２および第三のトランジスタ３３１を通って電流が流れ、半導体装置３３３のインピーダンスを変えることができる。しかし、同時に交流信号の透過が起こる。
交流信号は透過するが、フィルタ３２７により、透過した交流信号は通しにくくなっており、ＶＤＤは変動しにくくなっている。そして、ＶＤＤが回路部３２８に供給される。
上記構成のフィルタ３２７のように一つのインダクタ素子と一つの容量素子を接続した場合、周波数をｆｃ、インダクタンスをＬ、容量値をＣとすると、ｆｃ＜１／（２π（ＬＣ）１／２）と表される。この計算式は、１／（２π（ＬＣ）１／２）よりも小さい周波数ｆｃを通しやすく、１／（２π（ＬＣ）１／２）よりも大きい周波数は通しにくいことを表している。そして、この計算式を用いて、交流信号の透過を抑制したい交流信号の周波数から、インダクタンスＬ、容量値Ｃを見積もることが出来る。なお、公称インピーダンスをＲとすると、Ｒ＝（Ｌ／Ｃ）１／２と表される。
例えば、１ＭＨｚより大きい周波数を通しにくくしたければ、上述の計算式から、ＬＣを１．３８×１０−１６よりも小さくすればよい。例えば、Ｌ＝３μＨ、Ｃ＝４６ｐＦ、Ｒを約２５６Ωとすればよい。
上記構成では、トランジスタはすべてＮ型を使用しているが、Ｐ型のトランジスタを用いても良い。
上記構成により、本発明の半導体装置は、交流信号の透過を抑制することができる。そして、定電圧が変動し難くなり、誤動作、あるいは、全く動作しない等の動作不良を抑制することができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
本実施例１では、本発明の半導体装置を作製する工程について図６及び図７を用いて説明する。
はじめに、図２で示したＲＦＩＤタグ３００におけるアンテナ３０１の構成例を図６（Ａ）乃至図６（Ｄ）に示す。アンテナ３０１は２通りの設け方があり、一方（以下、第１のアンテナ設置法という）を図６（Ａ）及び図６（Ｃ）に示す。もう一方（以下、第２のアンテナ設置法という）を図６（Ｂ）及び図６（Ｄ）に示す。図６（Ｃ）は図６（Ａ）のＡ〜Ａ’の断面図に相当し、図６（Ｄ）は図６（Ｂ）のＢ〜Ｂ’の断面図に相当する。
第１のアンテナ設置法では、複数の素子（以下、素子群６０１と呼ぶ）が設けられた基板６００にアンテナ３０１を設ける（図６（Ａ）及び図６（Ｃ）参照）。素子群６０１によって、本発明の半導体装置のアンテナ以外の回路が構成される。素子群６０１は複数の薄膜トランジスタを有する。図示する構成では、アンテナ３０１として機能する導電膜は、素子群６０１の有する薄膜トランジスタのソースやドレインと接続される配線６６６と同じ層に設けられている。しかしながら、アンテナ３０１として機能する導電膜は、素子群６０１の有する薄膜トランジスタのゲート電極６６４と同じ層に設けてもよいし、素子群６０１を覆うように更に絶縁膜を設け当該絶縁膜上に設けてもよい。
第２のアンテナ設置法では、素子群６０１が設けられた基板６００に端子部６０２を設ける。そして、当該端子部６０２に接続するように、基板６００とは別の基板６１０上に設けられたアンテナ３０１を接続する（図６（Ｂ）及び図６（Ｄ）参照）。図示する構成では、素子群６０１の有する薄膜トランジスタのソースやドレインと接続される配線６６６の一部を端子部６０２として用いる。そして、端子部６０２に接続するように、基板６００と、アンテナ３０１が設けられた基板６１０とを貼り合わせている。基板６００と基板６１０の間には、導電性粒子６０３と樹脂６０４が設けられている。導電性粒子６０３によって、アンテナ３０１と端子部６０２とは電気的に接続されている。
次に、素子群６０１の構成及び作製方法について説明する。素子群６０１は、大面積の基板上に複数形成し、その後、分断することで完成させれば、安価なものを提供することができる。基板６００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板を用いても良い。基板の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。また、ガラス基板、石英基板や、半導体基板を研磨して薄くした基板を用いてもよい。
基板６００に設けられている下地膜６６１としては、酸化珪素や、窒化珪素または窒化酸化珪素などの絶縁膜を用いることができる。下地膜６６１によって、基板６００に含まれるＮａなどのアルカリ金属やアルカリ土類金属が半導体層６６２に拡散し薄膜トランジスタの特性に悪影響をおよぼすのを防ぐことができる。図６では、下地膜６６１を単層の構造としているが、２層あるいはそれ以上の複数層で形成してもよい。なお、石英基板など不純物の拡散がさして問題とならない場合は、下地膜６６１を必ずしも設ける必要はない。
なお、高密度プラズマによって基板６００の表面を直接処理して下地膜６６１を形成してもよい。高密度プラズマは、マイクロ波、例えば２．４５ＧＨｚを使うことによって生成される。なお、高密度プラズマとしては電子密度が１０１１〜１０１３／ｃｍ３かつ電子温度が２ｅＶ以下、イオンエネルギーが５ｅＶ以下であるものを用いる。このように低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低いため、従来のプラズマ処理に比べプラズマダメージが少なく欠陥が少ない膜を形成することができる。プラズマの生成はラジアルスロットアンテナを用いたマイクロ波励起のプラズマ処理装置を用いることができる。マイクロ波を発生するアンテナから基板６００までの距離を２０〜８０ｍｍ（好ましくは２０〜６０ｍｍ）とする。
窒化性雰囲気、例えば、窒素（Ｎ）と希ガス（Ｈｅ（ヘリウム）、Ｎｅ（ネオン）、Ａｒ（アルゴン）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）の少なくとも一つを含む）雰囲気下、または窒素と水素（Ｈ）と希ガス雰囲気下、またはアンモニア（ＮＨ３）と希ガス雰囲気下において、上記高密度プラズマ処理を行うことによって、基板６００表面を窒化することができる。基板６００としてガラスや石英、シリコンウエハ等を用いた場合、基板６００の表面に形成された窒化物層は窒化珪素を主成分とするので、基板６００側から拡散してくる不純物のブロッキング層として利用することができる。この窒化物層の上に酸化珪素膜または酸窒化珪素膜をプラズマＣＶＤ法で形成して下地膜６６１としても良い。
また、酸化珪素や酸窒化珪素などからなる下地膜６６１の表面に対し同様な高密度プラズマ処理を行うことにより、その表面及び表面から１〜１０ｎｍの深さを、窒化処理をすることができる。このきわめて薄い窒化珪素の層は、ブロッキング層として機能し、且つその上に形成する半導体層６６２へ与える応力の影響が少ないので好ましい。
半導体層６６２としては、所望の形状に加工（パターニング）された結晶性半導体膜や非晶質半導体膜を用いることができる。また、有機半導体膜を用いてもよい。結晶性半導体膜は非晶質半導体膜を結晶化して得ることができる。結晶化方法としては、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等を用いることができる。半導体層６６２は、チャネル形成領域６６２ａと、導電型を付与する不純物元素が添加された一対の不純物領域６６２ｂとを有する。なお、チャネル形成領域６６２ａと一対の不純物領域６６２ｂとの間に、不純物領域６６２ｂよりも低濃度で前記不純物元素が添加された低濃度不純物領域６６２ｃを有する構成を示したがこれに限定されない。低濃度不純物領域６６２ｃを設けない構成であってもよい。
薄膜トランジスタのチャネル形成領域６６２ａにおいて、導電型を付与する不純物元素が添加されていてもよい。こうして、薄膜トランジスタのしきい値電圧を制御することができる。
第１の絶縁層６６３としては、酸化珪素、窒化珪素または窒化酸化珪素等を用い、単層または複数の膜を積層させて形成することができる。この場合において、第１の絶縁層６６３の表面を酸化雰囲気又は窒化雰囲気で高密度プラズマによって処理し、酸化又は窒化処理して緻密化しても良い。高密度プラズマは、前述と同様に、マイクロ波、例えば２．４５ＧＨｚを使うことによって生成される。なお、高密度プラズマとしては電子密度が１０１１〜１０１３／ｃｍ３かつ電子温度が２ｅＶ以下、イオンエネルギーが５ｅＶ以下であるものを用いる。プラズマの生成はラジアルスロットアンテナを用いたマイクロ波励起のプラズマ処理装置を用いることができる。また、高密度プラズマを発生させる装置において、マイクロ波を発生するアンテナから基板６００までの距離を２０〜８０ｍｍ（好ましくは２０〜６０ｍｍ）とする。
なお、第１の絶縁層６６３を成膜する前に、半導体層６６２の表面に対して上記高密度プラズマ処理を行って、半導体層の表面を酸化又は窒化処理してもよい。このとき、基板６００の温度を３００〜４５０℃とし、酸化雰囲気又は窒化雰囲気で処理することにより、その上に堆積する第１の絶縁層６６３と良好な界面を形成することができる。
窒化雰囲気としては、窒素（Ｎ）と希ガス（Ｈｅ（ヘリウム）、Ｎｅ（ネオン）、Ａｒ（アルゴン）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）の少なくとも一つを含む）雰囲気下、または窒素と水素（Ｈ）と希ガス雰囲気下、またはアンモニア（ＮＨ３）と希ガス雰囲気を用いることができる。酸化雰囲気としては、酸素（Ｏ）と希ガス雰囲気下、または酸素と水素（Ｈ）と希ガス雰囲気下、または一酸化二窒素（Ｎ２Ｏ）と希ガス雰囲気を用いることができる。
ゲート電極６６４としては、Ｔａ（タンタル）、Ｗ（タングステン）、Ｔｉ（チタン）、Ｍｏ（モリブデン）、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｃｒ（クロム）、Ｎｄ（ネオジム）から選ばれた一種の元素または該元素を複数含む合金若しくは化合物からなる単層または積層構造を用いることができる。図６では、２層構造のゲート電極６６４を示した。
薄膜トランジスタは、半導体層６６２と、ゲート電極６６４と、半導体層６６２とゲート電極６６４との間のゲート絶縁膜として機能する第１の絶縁層６６３とによって構成される。本実施例では、薄膜トランジスタをトップゲート型のトランジスタとして示したが、半導体層の下方にゲート電極を有するボトムゲート型のトランジスタであっても良いし、半導体層の上下にゲート電極を有するデュアルゲート型のトランジスタであっても良い。
第２の絶縁層６６７は窒化珪素膜などイオン性不純物をブロッキングするバリア性の絶縁膜であることが望ましい。第２の絶縁層６６７は窒化珪素または酸窒化珪素で形成する。この第２の絶縁層６６７は、半導体層６６２の汚染を防ぐ保護膜としての機能を有している。第２の絶縁層６６７を堆積した後に、水素ガスを導入して前述のような高密度プラズマ処理をすることで、第２の絶縁層６６７の水素化を行っても良い。または、アンモニア（ＮＨ３）ガスを導入して、第２の絶縁層６６７の窒化と水素化を行っても良い。または、酸素、一酸化二窒素（Ｎ２Ｏ）ガスなどと水素ガスを導入して、酸化窒化処理と水素化処理を行っても良い。この方法により、窒化処理、酸化処理若しくは酸化窒化処理を行うことにより第２の絶縁層６６７の表面を緻密化することができる。こうして第２の絶縁層６６７の保護膜としての機能を強化することができる。第２の絶縁層６６７に導入された水素は、その後４００〜４５０℃の熱処理をすることにより放出されて、半導体層６６２の水素化をすることができる。なお当該水素化処理は、第１の絶縁層６６３を用いた水素化処理と組み合わせてもよい。
第３の絶縁層６６５としては、無機絶縁膜や有機絶縁膜の単層または積層構造を用いることができる。無機絶縁膜としては、ＣＶＤ法により形成された酸化珪素膜や、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）法により形成された酸化珪素膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。
また、第３の絶縁層６６５として、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料を用いることもできる。この材料の置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
配線６６６としては、Ａｌ（アルミニウム）、Ｎｉ（ニッケル）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｐｔ（白金）、Ｃｕ（銅）、Ｔａ（タンタル）、Ａｕ（金）、Ｍｎ（マンガン）から選ばれた一種の元素または該元素を複数含む合金からなる単層または積層構造を用いることができる。図では、単層構造の例を示した。図６（Ａ）及び図６（Ｃ）に示した構成では、配線６６６は、薄膜トランジスタのソースやドレインと接続される配線となると共に、アンテナ３０１となる。図６（Ｂ）及び図６（Ｄ）に示した構成では、配線６６６は、薄膜トランジスタのソースやドレインと接続される配線となると共に、端子部６０２となる。
なお、アンテナ３０１は、Ａｕ、Ａｇ、Ｃｕなどのナノ粒子を含む導電性ペーストを用いて、液滴吐出法により形成することもできる。液滴吐出法は、インクジェット法やディスペンサ方式等の液滴を吐出してパターンを形成する方式の総称であり、材料の利用効率の向上等の利点を有する。
図６（Ａ）及び図６（Ｃ）に示した構成では、配線６６６上に第４の絶縁層６６８を形成する。第４の絶縁層６６８としては、無機絶縁膜や有機絶縁膜の単層または積層構造を用いることができる。第４の絶縁層６６８はアンテナ３０１の保護層として機能する。
また、素子群６０１は基板６００に形成されたもの（図７（Ａ）参照）をそのまま使用してもよいが、基板６００の素子群６０１を剥離し（図７（Ｂ）参照）、当該素子群６０１をフレキシブル基板７０１に貼り合わせてもよい（図７（Ｃ）参照）。フレキシブル基板７０１は、可撓性を有し、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチック基板またはセラミック基板等を用いることができる。
基板６００からの素子群６０１の剥離は、（Ａ）あらかじめ基板６００と素子群６０１との間に剥離層を設けておいて、剥離層をエッチング剤により除去することで行う方法か、（Ｂ）剥離層をエッチング剤により部分的に除去し、その後、基板６００と素子群６０１とを物理的に剥離する方法か、（Ｃ）素子群６０１が形成された耐熱性の高い基板６００を機械的に削除又は溶液やガスによるエッチングで除去することで、当該素子群６０１を切り離す方法を用いることができる。なお、物理的手段によって剥離されるとは、外部からストレスが与えられて剥離されることを指し、例えば、ノズルから吹き付けられるガスの風圧や超音波等からストレスを与えられて剥離することである。
上記図７（Ａ）や図７（Ｂ）のより具体例な方法としては、耐熱性の高い基板６００と素子群６０１の間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、当該素子群６０１を剥離する方法や、耐熱性の高い基板６００と素子群６０１の間に水素を含む非晶質珪素膜を設け、レーザ−光の照射またはエッチングにより当該非晶質珪素膜を除去することで、当該素子群６０１を剥離する方法を用いることができる。
また、剥離した素子群６０１のフレキシブル基板７０１への貼り付けは、市販の接着剤を用いればよく、例えば、エポキシ樹脂系接着剤や樹脂添加剤等の接着材を用いればよい。
素子群６０１をアンテナが形成されたフレキシブル基板７０１に貼り合わせ当該アンテナとの電気的接続をとると、厚さが薄く、軽く、落下しても割れにくい半導体装置が完成する（図７（Ｃ）参照）。安価なフレキシブル基板７０１を用いると、安価な半導体装置を提供することができる。さらに、フレキシブル基板７０１は可撓性を有するため、曲面や異形の形状上に貼り合わせることが可能となり、多種多様の用途が実現する。例えば、薬の瓶のような曲面上に、本発明の半導体装置の一形態である無線タグ７２０を密着して貼り合わせることができる（図７（Ｄ）参照）。さらに、基板６００を再利用すれば、低コストで半導体装置を作製することができる。
なお本実施例では薄膜トランジスタを例に挙げて説明しているが、本発明はこの構成に限定されない。薄膜トランジスタの他に、単結晶シリコンを用いて形成されたトランジスタ、ＳＯＩを用いて形成されたトランジスタなども用いることができる。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
本実施例では、本発明の半導体装置をフレキシブルな構成にした例について説明する。説明には図８を用いる。図８（Ａ）において、半導体装置は、フレキシブルな保護層８０１と、アンテナ８０２を含むフレキシブルな保護層８０３と、剥離プロセスや基板の薄膜化により形成された素子群８０４とを有する。素子群８０４は、実施例１で素子群６０１として示した構成と同様の構成とすることができる。保護層８０３上に形成されたアンテナ８０２は、素子群８０４と電気的に接続する。図８では、アンテナ８０２は保護層８０３上にのみ形成されているが、本発明はこの構成に制約されず、アンテナ８０２を保護層８０１上にも形成してもよい。なお、素子群８０４と、保護層８０１及び保護層８０３との間には、窒化珪素膜等からなるバリア膜を形成するとよい。そうすると、素子群８０４が汚染されることなく、信頼性を向上させた半導体装置を提供することができる。
アンテナ８０２は、Ａｇ、Ｃｕ、またはそれらでメッキされた金属で形成することができる。素子群８０４とアンテナ８０２とは、異方性導電膜を用い、紫外線処理又は超音波処理を行うことで接続することができる。なお、素子群８０４とアンテナ８０２とは、導電性ペースト等を用いて接着してもよい。
保護層８０１及び保護層８０３によって素子群８０４を挟むことによって半導体装置が完成する（図８（Ａ）中、矢印参照）。
こうして形成された半導体装置の断面構造を図８（Ｂ）に示す。挟まれた素子群８０４の厚さは、５μｍ以下、好ましくは０．１μｍ〜３μｍの厚さを有するように形成するとよい。また、保護層８０１及び保護層８０３を重ねたときの厚さをｄとしたとき、保護層８０１及び保護層８０３の厚さは、好ましくは（ｄ／２）±３０μｍ、さらに好ましくは（ｄ／２）±１０μｍとする。また、保護層８０１及び保護層８０３の厚さは１０μｍ〜２００μｍであることが望ましい。さらに、素子群８０４の面積は１０ｍｍ角（１００ｍｍ２）以下であり、望ましくは０．３ｍｍ角〜４ｍｍ角（０．０９ｍｍ２〜１６ｍｍ２）の面積とするとよい。
保護層８０１及び保護層８０３は、有機樹脂材料で形成されているため、折り曲げに対して強い特性を有する。また、剥離プロセスや基板の薄膜化により形成した素子群８０４自体も、単結晶半導体に比べて、折り曲げに対して強い特性を有する。そして、素子群８０４と、保護層８０１及び保護層８０３とは空隙がないように、密着させることができるため、完成した半導体装置自体も折り曲げに対して強い特性を有する。このような保護層８０１及び保護層８０３で囲われた素子群８０４は、他の個体物の表面または内部に配置しても良いし、紙の中に埋め込んでも良い。
素子群８０４を有する半導体装置を、曲面を有する基板に貼る場合について説明する。説明には図８（Ｃ）を用いる。図面では、素子群８０４から選択された１つのトランジスタ８８１を図示する。トランジスタ８８１は、ゲート電極８０７の電位に応じて、ソース及びドレインの一方８０５からソース及びドレインの他方８０６に電流を流す。トランジスタ８８１の電流が流れる方向（キャリアの移動方向）と、基板８８０が弧を描く方向が直交するように、トランジスタ８８１は配置される。このような配置にすれば、基板８８０が折り曲げられて弧を描いても、トランジスタ８８１に与えられる応力の影響が少なく、素子群８０４が含むトランジスタ８８１の特性の変動を抑制することができる。
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することが可能である。
本実施例では、半導体装置２０１を構成する回路が有するトランジスタの構成例を示す。トランジスタは単結晶基板に形成されるＭＯＳトランジスタの他、薄膜トランジスタ（ＴＦＴ）で構成することもできる。図９はこれらの回路を構成するトランジスタの断面構造を示す図である。図９は、Ｎチャネル型のトランジスタ２００１、Ｎチャネル型のトランジスタ２００２、容量素子２００４、抵抗素子２００５、Ｐチャネル型のトランジスタ２００３が示されている。各トランジスタは半導体層３０５、絶縁層３０８、ゲート電極３０９を備えている。ゲート電極３０９は、第１導電層３０３と第２導電層３０２の積層構造で形成されている。また、図１０（Ａ）〜（Ｅ）は、図９で示すトランジスタ、容量素子、抵抗素子に対応する上面図であり、合わせて参照することができる。
図９において、Ｎチャネル型のトランジスタ２００１は、チャネル長方向（キャリアの流れる方向）において、チャネル領域の両側に低濃度ドレイン（ＬＤＤ）領域とも呼ばれ、配線３０４とコンタクトを形成するソース領域及びドレイン領域を形成する不純物領域３０６の不純物濃度よりも低濃度にドープされた不純物領域３０７が半導体層３０５に形成されている。不純物領域３０６と不純物領域３０７には、Ｎチャネル型のトランジスタ２００１を構成する場合、Ｎ型を付与する不純物としてリンなどが添加されている。ＬＤＤ領域はホットエレクトロン劣化や短チャネル効果を抑制する手段として形成される。
図１０（Ａ）で示すように、Ｎチャネル型のトランジスタ２００１のゲート電極３０９において、第１導電層３０３は第２導電層３０２の両側に広がって形成されている。この場合において、第１導電層３０３の膜厚は第２導電層３０２の膜厚よりも薄く形成されている。第１導電層３０３の厚さは、１０〜１００ｋＶの電界で加速されたイオン種を通過させることが可能な厚さに形成されている。不純物領域３０７はゲート電極３０９の第１導電層３０３と重なるように形成されている。すなわち、ゲート電極３０９とオーバーラップするＬＤＤ領域を形成している。この構造は、ゲート電極３０９において、第２導電層３０２をマスクとして第１導電層３０３を通して一導電型の不純物を添加することにより、自己整合的に不純物領域３０７を形成している。すなわち、ゲート電極とオーバーラップするＬＤＤ領域を自己整合的に形成している。
両側にＬＤＤ領域を有するトランジスタは、図４における入力回路２２４内の半波２倍圧整流回路を構成する第一のトランジスタ２２１や第二のトランジスタ２２２等の整流用トランジスタや、論理回路に用いられるトランスミッションゲート（アナログスイッチとも呼ぶ）を構成するトランジスタに適用される。これらのトランジスタは、ソース電極及びドレイン電極に正負両方の電圧が印加されるため、チャネル領域の両側にＬＤＤ領域を設けることが好ましい。
図９において、Ｎチャネル型のトランジスタ２００２は、ゲート電極の片側に不純物領域３０６の不純物濃度よりも低濃度に不純物元素がドープされた不純物領域３０７が半導体層３０５に形成されている。図１０（Ｂ）で示すように、Ｎチャネル型のトランジスタ２００２のゲート電極３０９において、第１導電層３０３は、第２導電層３０２の片側に広がって形成されている。この場合も同様に、第２導電層３０２をマスクとして、第１導電層３０３を通して一導電型の不純物を添加することにより、自己整合的にＬＤＤ領域を形成することができる。
片側にＬＤＤ領域を有するトランジスタは、ソース電極及びドレイン電極間に正電圧のみ、もしくは負電圧のみが印加されるトランジスタに適用すればよい。具体的には、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、ラッチ回路といった論理ゲートを構成するトランジスタや、センスアンプ、図４における定電圧を生成する回路２２５、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）といったアナログ回路を構成するトランジスタに適用すればよい。
図９において、容量素子２００４は、第１導電層３０３と半導体層３０５とで絶縁層３０８を挟んで形成されている。容量素子２００４を形成する半導体層３０５には、不純物領域３１０と不純物領域３１１を備えている。不純物領域３１１は、半導体層３０５において第１導電層３０３と重なる位置に形成される。また、不純物領域３１０は配線３０４とコンタクトを形成する。不純物領域３１１は、第１導電層３０３を通して一導電型の不純物を添加することができるので、不純物領域３１０と不純物領域３１１に含まれる不純物濃度は同じにすることもできるし、異ならせることも可能である。いずれにしても、容量素子２００４において、半導体層３０５は電極として機能させるので、一導電型の不純物を添加して低抵抗化しておくことが好ましい。また、第１導電層３０３は、図１０（Ｃ）に示すように、第２導電層３０２を補助的な電極として利用することにより、電極として十分に機能させることができる。このように、第１導電層３０３と第２導電層３０２を組み合わせた複合的な電極構造とすることにより、容量素子２００４を自己整合的に形成することができる。
容量素子２００４は、図４の入力回路２２４内の第一の容量素子２２０、第二の容量素子２２３およびフィルタ２２７内の第三の容量素子２２９、あるいは、図２のアンテナ３０１が有する共振容量として用いることができる。特に、共振容量は、容量素子の２端子間に正負両方の電圧が印加されるため、２端子間の電圧の正負によらず容量として機能することが必要である。前記共振容量とは、リーダライタに接続されたアンテナから発信する無線信号の周波数と共振をとるために、アンテナ３０１と共振回路を構成する容量である。
図９、図１０（Ｄ）において、抵抗素子２００５は、第１導電層３０３によって形成されている。第１導電層３０３は３０〜１５０ｎｍ程度の厚さに形成されるので、その幅や長さを適宜設定して抵抗素子を構成することができる。
抵抗素子は、図４のフィルタ２２７内の第一の抵抗素子２３０や、フィードバック回路２２６内の第二の抵抗素子２３２として用いることができる。また、ＶＣＯなどで電流を制御する場合の負荷としても用いられる場合がある。抵抗素子は、高濃度に不純物元素を含む半導体層や、膜厚の薄い金属層によって構成すればよい。抵抗値が膜厚、膜質、不純物濃度、活性化率などに依存する半導体層に対して、金属層は、膜厚、膜質で抵抗値が決定するため、ばらつきが小さく好ましい。
図９において、Ｐチャネル型のトランジスタ２００３は、半導体層３０５に不純物領域３１２を備えている。この不純物領域３１２は、配線３０４と層間絶縁膜２０を通してコンタクトを形成するソース領域及びドレイン領域として機能する。ゲート電極３０９の構成は第１導電層３０３と第２導電層３０２が重畳した構成となっている（図１０（Ｅ）も参照）。Ｐチャネル型のトランジスタ２００３はＬＤＤ領域を設けないシングルドレイン構造のトランジスタである。Ｐチャネル型のトランジスタ２００３を形成する場合、不純物領域３１２にはＰ型を付与する不純物として硼素などが添加される。一方、不純物領域３１２にリンを添加すればシングルドレイン構造のｎチャネル型トランジスタとすることもできる。
半導体層３０５及び絶縁層３０８の一方若しくは双方に対して、高密度プラズマ処理によって酸化又は窒化処理しても良い。この処理は、実施例１で示した手法と同様にすることができる。
上記処理によって、半導体層３０５と絶縁層３０８の界面の欠陥準位を低減することができる。絶縁層３０８対してこの処理を行うことにより、この絶縁層の緻密化を図ることができる。すなわち、荷電欠陥の生成を抑えトランジスタのしきい値電圧の変動を抑えることができる。また、トランジスタを３Ｖ以下の電圧で駆動させる場合には、このプラズマ処理により酸化若しくは窒化された絶縁層を絶縁層３０８として適用することができる。また、トランジスタの駆動電圧が３Ｖ以上の場合には、このプラズマ処理で半導体層３０５の表面に形成した絶縁層とＣＶＤ法（プラズマＣＶＤ法若しくは熱ＣＶＤ法）で堆積した絶縁層とを組み合わせて絶縁層３０８を形成することができる。また、同様に、この絶縁層は、容量素子２００４の誘電体層としても利用することができる。この場合、このプラズマ処理で形成された絶縁層は、１〜１０ｎｍの厚さで形成され、緻密な膜であるので、大きな電荷容量を持つ容量素子を形成することができる。
図９及び図１０を参照して説明したように、膜厚の異なる導電層を組み合わせることにより、さまざまな構成の素子を形成することができる。第１導電層のみが形成される領域と、第１導電層と第２導電層が積層されている領域は、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いて形成することができる。すなわち、フォトリソグラフィー工程において、フォトレジストを露光する際に、フォトマスクの透過光量を調節して、現像されるレジストマスクの厚さを異ならせる。この場合、フォトマスクまたはレチクルに解像度限界以下のスリットを設けて上記厚さの異なるレジストを形成してもよい。また、現像後に約２００℃のベークを行ってフォトレジスト材料で形成されるマスクパターンを変形させてもよい。
また、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いることにより、第１導電層のみが形成される領域と、第１導電層と第２導電層が積層されている領域を連続して形成することができる。図１０（Ａ）に示すように、第１導電層のみが形成される領域を半導体層上に選択的に形成することができる。このような領域は、半導体層上において有効であるが、それ以外の領域（ゲート電極と連続する配線領域）では必要がない。このフォトマスク若しくはレチクルを用いることにより、配線部分は、第１導電層のみの領域を作らないで済むので、配線密度を高めることができる。
図９及び図１０の場合には、第１導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタルまたはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物を３０〜５０ｎｍの厚さで形成する。また、第２導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタルまたはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物で３００〜６００ｎｍの厚さに形成する。例えば、第１導電層と第２導電層をそれぞれ異なる導電材料を用い、後に行うエッチング工程でエッチングレートの差が生じるようにする。一例として、第１導電層として窒化タンタルを用い、第２導電層としてタングステン膜を用いることができる。
本実施例では、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いて、電極構造の異なるトランジスタ、容量素子、抵抗素子を、同じパターニング工程によって作り分けることができることを示している。これにより、回路の特性に応じて、形態の異なる素子を、工程を増やすことなく作り込み、集積化することができる。
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することが可能である。
本実例では、本発明の半導体装置２０１を用いたＲＦＩＤタグ３００の用途について図１１及び図１２を用いて説明する。ＲＦＩＤタグ３００は、例えば、紙幣、硬貨、有価証券、無記名債券類、証書類（運転免許証や住民票等、図１２（Ａ）参照）、包装用容器類（包装紙やボトル等、図１２（Ｂ）参照）、ＤＶＤソフトやＣＤやビデオテープ等の記録媒体（図１２（Ｃ）参照）、車やバイクや自転車等の乗物類（図１２（Ｄ）参照）、鞄や眼鏡等の身の回り品（図１２（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビまたはテレビ受像器とも呼ぶ）および携帯電話機等を指す。
ＲＦＩＤタグ３００は、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固定することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等にＲＦＩＤタグ３００を設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にＲＦＩＤタグ３００を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類にＲＦＩＤタグ３００を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
以上のように、本発明の半導体装置２０１は物品（生き物を含む）であればどのようなものにでも設けて使用することができる。
半導体装置２０１は、無線通信によるデータの送受信が可能である点、様々な形状に加工可能である点、選択する周波数によっては、指向性が広く、認識範囲が広い点等の様々な利点を有する。
次に、半導体装置２０１を用いた無線通信システムの一形態について、図１１を用いて説明する。表示部８２１を含む携帯端末の側面には、リーダ／ライタ８２０が設けられ、物品８２２の側面には半導体装置２０１を用いたＲＦＩＤタグ３００が設けられる（図１１（Ａ）参照）。物品８２２が含む半導体装置２０１を用いたＲＦＩＤタグ３００にリーダ／ライタ８２０をかざすと、表示部８２１に物品８２２の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。また別のシステムとして、物品８２６をベルトコンベアにより搬送する際に、リーダ／ライタ８２４と半導体装置２０１を用いたＲＦＩＤタグ３００とを用いて、物品８２６の検品を行うことができる（図１１（Ｂ）参照）。このように、システムに本発明の半導体装置２０１を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現したシステムを提供することができる。
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することが可能である。
本発明の実施の形態１を説明する図。 本発明の実施の形態２を説明する図。 本発明の実施の形態２を説明する図。 本発明の実施の形態３を説明する図。 本発明の実施の形態４を説明する図。 本発明の実施例１を説明する図。 本発明の実施例１を説明する図。 本発明の実施例２を説明する図。 本発明の実施例３を説明する図。 本発明の実施例３を説明する図。 本発明の実施例４を説明する図。 本発明の実施例４を説明する図。
符号の説明
２０１ 半導体装置
２０４ 入力回路
２０５ 定電圧を生成する回路
２０６ フィードバック回路
２０７ フィルタ
２０８ 回路部
２２０ 第一の容量素子
２２１ 第一のトランジスタ
２２２ 第二のトランジスタ
２２３ 第二の容量素子
２２４ 入力回路
２２５ 定電圧を生成する回路
２２６ フィードバック回路
２２７ フィルタ
２２８ 回路部
２２９ 第三の容量素子
２３０ 第一の抵抗素子
２３１ 第三のトランジスタ
２３２ 第二の抵抗素子
２３３ 半導体装置
３００ ＲＦＩＤタグ
３０１ アンテナ
３０２ 第２導電層
３０３ 第１導電層
３０４ 配線
３０５ 半導体層
３０６ 不純物領域
３０７ 不純物領域
３０８ 絶縁層
３０９ ゲート電極
３１０ 不純物領域
３１１ 不純物領域
３１２ 不純物領域
３１３ 半導体集積回路
３２０ 第一の容量素子
３２１ 第一のトランジスタ
３２２ 第二のトランジスタ
３２３ 第二の容量素子
３２４ 入力回路
３２５ 定電圧を生成する回路
３２６ フィードバック回路
３２７ フィルタ
３２８ 回路部
３２９ 第三の容量素子
３３０ 第一のインダクタ素子
３３１ 第三のトランジスタ
３３２ 第二の抵抗素子
３３３ 半導体装置
３４０ リセット回路
３５０ 復調回路
３６０ 回路部
３７０ クロック生成回路
３８０ コード抽出回路
３９０ コード判定回路
４００ 変調回路
４１０ 信号出力制御回路
４２０ ＣＲＣ回路
４３０ メモリ
４４０ 入力回路
４５０ 定電圧を生成する回路
４６０ フィードバック回路
４７０ フィルタ
６００ 基板
６０１ 素子群
６０２ 端子部
６０３ 導電性粒子
６０４ 樹脂
６１０ 基板
６６１ 下地膜
６６２ 半導体層
６６２ａ チャネル形成領域
６６２ｂ 不純物領域
６６２ｃ 低濃度不純物領域
６６３ 第１の絶縁層
６６４ ゲート電極
６６５ 第３の絶縁層
６６６ 配線
６６７ 第２の絶縁層
６６８ 第４の絶縁層
７０１ フレキシブル基板
７２０ 無線タグ
８０１ 保護層
８０２ アンテナ
８０３ 保護層
８０４ 素子群
８０５ ソース及びドレインの一方
８０６ ソース及びドレインの他方
８０７ ゲート電極
８２０ リーダ／ライタ
８２１ 表示部
８２２ 物品
８２４ リーダ／ライタ
８２６ 物品
８８０ 基板
８８１ トランジスタ
２００１ トランジスタ
２００２ トランジスタ
２００３ トランジスタ
２００４ 容量素子
２００５ 抵抗素子
３０１０ 通信器
３０２０ アンテナユニット
３０３０ 制御用端末

Claims (5)

  1. 定電圧を生成する回路と、フィルタと、フィードバック回路と、回路部と、を有し、
    前記定電圧を生成する回路の出力は、前記フィルタを介して前記フィードバック回路の入力に電気的に接続され、
    前記定電圧を生成する回路の出力は、前記回路部の入力に電気的に接続され、
    前記回路部の入力は、前記フィルタを介して前記フィードバック回路の入力に電気的に接続されていることを特徴とする半導体装置。
  2. 請求項１において、
    交流信号から直流電圧を生成する入力回路を有し、
    前記入力回路の出力は、前記定電圧を生成する回路の入力に電気的に接続されていることを特徴とする半導体装置。
  3. 請求項１又は請求項２において、
    前記フィルタは、容量素子と、第１の抵抗素子又はインダクタ素子から構成される第１の素子と、を有し、
    前記フィードバック回路は、トランジスタと、第２の抵抗素子から構成される第２の素子と、を有し、
    前記定電圧を生成する回路の出力は、前記第１の素子の一端及び前記容量素子の一端に電気的に接続され、
    前記トランジスタのゲートは、前記第１の素子の他端に電気的に接続され、
    前記トランジスタのソース又はドレインの一方は、前記第２の素子の一端に電気的に接続され、
    前記トランジスタのソース又はドレインの他方及び前記容量素子の他端は、共通の配線に電気的に接続されていることを特徴とする半導体装置。
  4. 請求項３において、
    アンテナを有し、
    前記アンテナの一端は、前記第２の素子の一端に電気的に接続されており
    前記アンテナの他端は、前記配線に電気的に接続されていることを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    複数のトランジスタを有する素子群と、前記素子群が貼り付けられた曲面を有する基板と、を有し、
    前記定電圧を生成する回路と前記フィルタと前記フィードバック回路とは、前記素子群を用いて形成されており、
    前記複数のトランジスタのキャリアの移動方向が前記曲面が弧を描く方向と直交するように、前記素子群が前記基板に貼り付けられていることを特徴とする半導体装置。
JP2008060358A 2007-03-22 2008-03-11 半導体装置 Expired - Fee Related JP5144313B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008060358A JP5144313B2 (ja) 2007-03-22 2008-03-11 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007074085 2007-03-22
JP2007074085 2007-03-22
JP2008060358A JP5144313B2 (ja) 2007-03-22 2008-03-11 半導体装置

Publications (3)

Publication Number Publication Date
JP2008269583A JP2008269583A (ja) 2008-11-06
JP2008269583A5 JP2008269583A5 (ja) 2011-03-17
JP5144313B2 true JP5144313B2 (ja) 2013-02-13

Family

ID=39531426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008060358A Expired - Fee Related JP5144313B2 (ja) 2007-03-22 2008-03-11 半導体装置

Country Status (3)

Country Link
US (1) US8331873B2 (ja)
EP (1) EP1973069B1 (ja)
JP (1) JP5144313B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2329429A4 (en) * 2008-09-17 2015-07-29 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
KR101681884B1 (ko) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
US8928466B2 (en) * 2010-08-04 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102013402B1 (ko) * 2012-08-13 2019-08-22 삼성전자주식회사 Ｒｆｉｄ 장치
JP6669132B2 (ja) * 2017-06-23 2020-03-18 株式会社村田製作所 マルチプレクサ、送信装置および受信装置
US11886216B2 (en) * 2021-11-02 2024-01-30 Nxp B.V. Voltage regulator circuit and method for regulating a voltage

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186513A (ja) * 1994-12-27 1996-07-16 Toshiba Corp 無線カード通信装置
US5804997A (en) * 1995-09-19 1998-09-08 Fujitsu Limited Current-to-voltage converting device and light receiver
JPH10260741A (ja) * 1997-03-17 1998-09-29 Oki Electric Ind Co Ltd 定電圧発生回路
JP3940939B2 (ja) 1997-09-08 2007-07-04 吉川アールエフシステム株式会社 データキャリア
JP3892563B2 (ja) 1998-01-22 2007-03-14 株式会社東芝 情報記憶媒体
US6134130A (en) * 1999-07-19 2000-10-17 Motorola, Inc. Power reception circuits for a device receiving an AC power signal
WO2002007173A1 (fr) 2000-07-14 2002-01-24 Yamatake Corporation Dispositif à couplage électromagnétique
US6509727B2 (en) * 2000-11-24 2003-01-21 Texas Instruments Incorporated Linear regulator enhancement technique
JP2002368647A (ja) 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd データキャリア
US6954053B2 (en) * 2002-07-10 2005-10-11 Atmel Corporation Interface for shunt voltage regulator in a contactless smartcard
JP3614157B2 (ja) * 2002-07-30 2005-01-26 オムロン株式会社 Ｒｆｉｄタグならびにｒｆｉｄタグにおける共振周波数の調整方法
JP4380275B2 (ja) 2003-09-12 2009-12-09 ソニー株式会社 データ通信装置
US7026824B2 (en) * 2003-10-31 2006-04-11 Faraday Technology Corp. Voltage reference generator with negative feedback
JP2005234827A (ja) 2004-02-18 2005-09-02 Sony Corp アンテナモジュール及びこれを備えた携帯情報端末
JP4096315B2 (ja) * 2004-08-04 2008-06-04 セイコーエプソン株式会社 表示システム
KR100554889B1 (ko) 2005-03-21 2006-03-03 주식회사 한림포스텍 무접점 충전 시스템
US20060267769A1 (en) * 2005-05-30 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Terminal device and communication system
KR20080036168A (ko) * 2005-06-24 2008-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 무선 통신 시스템
JP2007074085A (ja) 2005-09-05 2007-03-22 Victor Co Of Japan Ltd ラジオ受信機
EP1863090A1 (en) * 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US7741823B2 (en) * 2007-01-29 2010-06-22 Agere Systems Inc. Linear voltage regulator with improved large transient response

Also Published As

Publication number Publication date
US20080230821A1 (en) 2008-09-25
US8331873B2 (en) 2012-12-11
JP2008269583A (ja) 2008-11-06
EP1973069A1 (en) 2008-09-24
EP1973069B1 (en) 2013-01-02

Similar Documents

Publication Publication Date Title
JP5252947B2 (ja) 半導体装置の作製方法
TWI481195B (zh) 振盪器電路及包含該振盪器電路的半導體裝置
TWI430180B (zh) 半導體裝置
JP5348873B2 (ja) 半導体装置及びその作製方法
KR101233421B1 (ko) 반도체 장치
JP5389582B2 (ja) 半導体装置
JP5324161B2 (ja) 半導体装置
US20090255995A1 (en) Semiconductor device and wireless communication system
JP2007013120A (ja) 半導体装置
JP2007036216A (ja) 半導体装置及び無線通信システム
JP5144313B2 (ja) 半導体装置
JP5222628B2 (ja) 半導体装置
JP4593534B2 (ja) 半導体装置及び無線通信システム
JP4906093B2 (ja) 半導体装置
TWI504142B (zh) 重置信號產生電路與半導體裝置
US7978787B2 (en) Semiconductor device
JP5346459B2 (ja) 発振回路およびそれを備えた半導体装置
JP5159178B2 (ja) 半導体装置
JP4908936B2 (ja) 半導体装置の作製方法
JP4789696B2 (ja) 半導体装置
JP2007006464A (ja) 半導体装置
JP5503832B2 (ja) 電圧制御発振回路、電圧制御発振回路を用いたフェーズ・ロックド・ループ回路、及びそれを備えた半導体装置
JP5137424B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5144313

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees