TWI430180B

TWI430180B - 半導體裝置

Info

Publication number: TWI430180B
Application number: TW096123573A
Authority: TW
Inventors: Yoshiyuki Kurokawa; Takayuki Ikeda; Masami Endo; Hiroki Dembo; Daisuke Kawae; Takayuki Inoue
Original assignee: Semiconductor Energy Lab
Priority date: 2006-06-29
Filing date: 2007-06-28
Publication date: 2014-03-11
Also published as: KR20080001620A; US20080001825A1; CN101097613B; TW200821948A; US20110261864A1; CN102262743B; US7986216B2; KR101476625B1; EP1873692A3; US8427280B2; EP1873692B1; CN102262743A; CN101097613A; EP1873692A2

Description

半導體裝置

本發明涉及以無線通信進行資料收發的半導體裝置。本發明特別涉及以振幅調變方式傳送資料的半導體裝置。

近年來，小型IC晶片和無線通信用天線組合而成的小型半導體裝置(以下也稱為半導體裝置、RF晶片。還稱為RFID標籤、無線標籤、ID標籤、IC標籤、RF標籤)引人注目。這種半導體裝置能夠透過使用無線通信裝置(以下也稱為讀寫器)交換無線電信號(操作磁場)來非接觸地進行資料收發如寫入資料或讀出資料等。

例如，可以舉出流通業界的商品管理作為以無線通信進行資料收發的半導體裝置的應用領域。現在，雖然主要透過利用條碼等管理商品，但是由於條碼是以光學方式而被讀取的，所以若存在著遮蔽物則有可能不能讀取資料。另一方面，在使用無線通信裝置來非接觸地進行資料收發的方式中，由於以無線讀取半導體裝置的資料，所以即使存在著遮蔽物也能夠讀取資料。因此，商品管理被期待著高效化及低成本化。再者，還被期待著廣泛地應用於車票、飛機票、自動付款等(例如，參照專利文件1)。透過以無線通信進行資料收發的小型半導體裝置來識別並管理人或物體的這種機制被稱為RFID(Radio Frequency Identification；射頻識別)，作為IT(資訊技術)社會的基本技術引人注目。

專利文件1 日本專利申請特開2005-346622號公報

例如，規定ISO/IEC 15693等作為RFID中的通信標準。在ISO/IEC15693中，採用13.56MHz±7kHz作為無線電信號中的載波的頻率，並透過使用ASK(Amplitude Shift Keying；振幅偏移鍵控)方式在讀寫器和半導體裝置之間進行資料收發。

圖2表示當使用ASK方式在讀寫器和半導體裝置之間進行資料收發時的無線電信號的一個例子。在圖2中，無線電信號201是以載波的頻率振動的電磁波。以無線電信號201的振幅的包絡線202表示由無線電信號201傳送的資料。下面，為了方便起見，以無線電信號201的振幅最大的情況為“W”，最小的情況為“N”。例如，在半導體裝置接收由讀寫器發送的資料的情況下，基於無線電信號201中的“N”出現的樣子根據預先規定的編碼方式識別資料值。具體地說，能夠基於無線電信號201中的“N”出現的時序、期間、次數等根據預先規定的編碼方式識別資料值。另外，在半導體裝置將資料發送到讀寫器的情況下，能夠相應於資料值來根據預先規定的編碼方式調變無線電信號201，並改變“N”出現的樣子，具體來說“N”出現的時序、期間、次數等。作為編碼方式，例如可以採用ISO/IEC 15693所規定的4中的1方式。

此外，從讀寫器發送到半導體裝置的資料包括如下信號：表示半導體裝置的電路重定的重定信號、表示從讀寫器向半導體裝置的資料發送的開始/結束的SOF(Start of Frame；框起始)/EOF(End of Frame；框結束)信號、想要向半導體裝置發送的資料信號、用來實現半導體裝置內部的時鐘信號的同步的同步信號、用來檢查有沒有從讀寫器向半導體裝置的資料發送錯誤的奇偶信號、等等。另外，從半導體裝置發送到讀寫器的資料包括如下信號：表示從半導體裝置向讀寫器的資料發送的開始/結束的SOF(Start of Frame；框起始)/EOF(End of Frame；框結束)信號、想要向讀寫器發送的資料信號、等等。

在這種資料傳送方式中，即使不將資料從讀寫器發送到半導體裝置，無線電信號的振幅也因從半導體裝置發送到讀寫器的資料而變化。因此，有時會有將半導體裝置本身所發送的資料誤認作從讀寫器發送的資料的情況。

鑒於上述問題，本發明的目的在於提供一種抑制半導體裝置的錯誤操作來提高可靠性的半導體裝置。本發明的目的特別在於提供一種提高了可靠性的半導體裝置，其中半導體裝置本身不會將發送到讀寫器的資料誤認作從讀寫器發送的資料。

本發明的半導體裝置包括天線電路、發送電路、接收電路、以及算數處理電路。本發明的半導體裝置在天線電路中進行無線電信號的收發。另外，天線電路具有產生使無線電信號整流化了的信號並將它輸出到接收電路的功能。再者，天線電路還具有根據從發送電路輸入的用來調變的信號來調變無線電信號的功能。發送電路具有基於從算數處理電路輸出的發送資料產生用來調變的信號並將它輸出到天線電路的功能。另外，發送電路還具有將表示是否正在將資料從半導體裝置發送到讀寫器的信號，即表示是否正在將無線電信號從天線電路發送到讀寫器的信號輸出到接收電路的功能。接收電路具有基於從天線電路輸入的使無線電信號整流化了的信號、以及從發送電路輸入的表示是否正在進行資料發送的信號產生解調信號並將它輸出到算數處理電路的功能。算數處理電路具有使用從接收電路輸入的解調信號進行算數處理，並將發送資料輸出到發送電路的功能。本發明的特徵在於發送電路將表示是否正在將資料從半導體裝置發送到讀寫器的信號輸出到接收電路。另外，本發明的特徵還在於接收電路基於從天線電路輸入的整流化了的信號、以及從發送電路輸入的表示是否正在進行資料發送的信號產生解調信號。接收電路在輸入了表示正在將資料從半導體裝置發送到讀寫器的狀態信號的情況下，輸出某個一定的信號而不管整流信號如何。透過採用這種結構，可以防止半導體裝置本身將發送到讀寫器的資料誤認作從讀寫器發送的資料。

本說明書所公開的本發明的結構的特徵在於，包括：發送和接收無線電信號的天線電路、發送電路、接收電路、以及算數處理電路，其中發送電路將表示天線電路是否正在發送無線電信號的信號輸出到接收電路。

本說明書所公開的本發明的其它結構的特徵在於，包括：發送和接收無線電信號的天線電路、發送電路、接收電路、以及算數處理電路，其中發送電路將表示天線電路是否正在發送無線電信號的信號輸出到接收電路，並且接收電路在從發送電路輸入到表示天線電路正在發送無線電信號的信號的情況下，不管來自天線電路的信號如何也將表示天線電路不接收無線電信號的信號輸出到算數處理電路。

另外，作為本發明的其它結構，天線電路也可以由天線、共振電容器、調變電阻器、以及整流電路構成。

另外，天線可以是環形天線，或者，也可以是偶極天線。

另外，調變電阻器可以由N通道電晶體構成，或者，也可以由P通道電晶體構成。

另外，整流電路可以是全波整流電路，或者，整流電路也可以是半波整流電路。

另外，本發明的半導體裝置也可以由包括形成在具有絕緣表面的基板上的半導體膜的薄膜電晶體構成。

此外，具有絕緣表面的基板較佳是玻璃基板、石英基板、塑膠基板、以及SOI基板中的任何一種。

在本說明書中，“無線通信裝置”只要具有以無線通信與半導體裝置進行資訊收發的單元，即可。在其範圍內，例如包括具有資訊讀取功能及資訊寫入功能中的單方或雙方功能的裝置，並將它稱為讀寫器。

根據本發明，可以提高半導體裝置的操作可靠性，因此可以提供高性能半導體裝置。尤其是，可以防止半導體裝置將從該半導體裝置發送到讀寫器的資料誤認作從該讀寫器發送到該半導體裝置的資料。因此，可以抑制半導體裝置的錯誤操作，並可以提供提高了可靠性的半導體裝置。

以下參照附圖說明本發明的實施方式。注意，本發明可以是以多種不同的方式實施的。本領域人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種各樣的形式，而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在本實施方式所記載的內容中。此外，在用於說明實施方式的所有附圖中，使用同一標號表示同一部分或起著同樣的作用的部分，省略其重復說明。

在本實施方式中，參照圖1及圖3說明本發明的半導體裝置。圖1表示本發明的半導體裝置的硬體結構。另外，圖3是圖1所示的本發明的半導體裝置的各信號的時序圖。

在圖1中，半導體裝置101由天線電路102、發送電路103、接收電路104、以及算數處理電路105構成。在圖1中，為了方便說明起見，分別表示接收信號106和發送信號107作為不同信號，但是在實際上，其兩者重疊，並在半導體裝置101和讀寫器之間同時進行發送及接收。在本實施方式中，有可能將接收信號106和發送信號107都稱為無線電信號108。在圖1中，省略讀寫器。

天線電路102是進行無線電信號108的發送及接收，即從讀寫器接收接收信號106並將發送信號107發送到讀寫器的電路。另外，天線電路102具有使從讀寫器接收的接收信號106整流化來產生平滑化的信號109(以下稱為整流信號109)的功能。另外，天線電路102具有調變向讀寫器發送的信號並產生發送信號107的功能。此時，天線電路102根據從發送電路103輸入的調變信號110調變向讀寫器發送的信號。

例如，天線電路102可以由天線、共振電容器、調變電阻器、整流電路構成。另外，可以使用天線和共振電容器構成共振電路。在這種情況下，可以使用構成天線電路102的共振電路來將從讀寫器接收的接收信號106轉換為交流電信號，並使用整流電路將交流電信號整流化及平滑化，以將它轉換為整流信號109。作為整流電路，可以使用全波整流電路。另外，可以透過根據從發送電路103輸入的調變信號110改變調變電阻器值來產生發送到讀寫器的發送信號107。

發送電路103具有如下功能：基於從算數處理電路105輸入的發送資料111產生用來調變發送到讀寫器的信號的信號110(以下稱為調變信號110)，並將它輸出到天線電路102。此外，發送資料111是算數處理電路105 中的算數處理結果。例如，發送電路103根據預先規定的資料編碼方式將發送資料111轉換為調變信號110。例如，在採用ISO/IEC 15693所規定的單一副載波的高速方式作為調變方式的情況下，若發送資料111為“L”則首先產生8脈衝的423.75kHz的脈衝信號作為調變信號110，然後在18.88μs的時間中產生“H”的期間。另外，若發送資料111為“H”則首先在18.88μs的時間中產生“H”作為調變信號110，然後產生8脈衝的423.75kHz的脈衝信號。

另外，發送電路103具有將表示半導體裝置101是否正在發送資料的信號，即表示天線電路102是否正在發送發送信號107的信號112(以下稱為狀態信號112)輸出到接收電路104的功能。例如，在半導體裝置101正在發送資料的情況下，發送電路103可以輸出“H”作為狀態信號112，而在半導體裝置101不發送資料的情況下，發送電路103可以輸出“L”作為狀態信號112。

這裏，信號為“L”的情況指的是該信號的電位為第一電位，例如低電位。另外，信號為“H”的情況指的是該信號的電位為第二電位，例如比信號為“L”的情況高的電位。

接收電路104具有如下功能：基於從天線電路102輸入的整流信號109、以及從發送電路103輸入的狀態信號112，在接收來自讀寫器的接收信號106的情況下，從整流信號109產生透過解調接收信號106所包括的資料而形成的信號113(以下稱為解調信號113)。此外，在不接收來自讀寫器的接收信號106的情況下，輸出不被解調的一定的信號作為解調信號113而不管整流信號109如何。這裏，說明在半導體裝置101不發送資料的情況下從發送電路103輸入“L”作為狀態信號112而在半導體裝置101正在發送資料的情況下從發送電路103輸入“H”作為狀態信號112的情況。在“L”輸入到接收電路104作為狀態信號112的情況下，產生解調了整流信號109的解調信號113。與此相反，在“H”輸入到接收電路104作為狀態信號112的情況下，產生不被解調的一定的解調信號113而不管整流信號109如何。

例如，接收電路104可以由低通濾波器、以及進行邏輯和算數的控制電路構成。在這種情況下，可以使用構成接收電路104的低通濾波器將從天線電路102輸入的整流信號109轉換為透過解調接收信號106或發送信號107所包括的資料而形成的信號(以下稱為第二解調信號)。另外，透過在控制電路中對轉換整流信號109而形成的第二解調信號、以及從發送電路103輸入的狀態信號112進行邏輯和算數，可以產生透過解調接收信號106所包括的資料而形成的解調信號113、或不被解調的一定的解調信號113。

算數處理電路105具有如下功能：根據從接收電路104輸入的解調信號113判斷半導體裝置101所接收的資料是從讀寫器發送的資料還是半導體裝置101本身發送的資料，並進行算數處理，以產生發送資料111。例如，算數處理電路105由CPU、ROM、RAM、專用電路等構成，而且進行算數處理如獲得ID號碼、密碼處理等，來產生算數處理結果作為發送資料111。

參照圖3的時序圖說明圖1所示的半導體裝置101的操作例子。第一信號308是圖1中的無線電信號108。第二信號309是圖1中的整流信號109。第三信號310是圖1中的調變信號110。第四信號311是圖1中的發送資料111。第五信號312是圖1中的狀態信號112。第六信號313是圖1中的解調信號113。另外，在圖3中，以實線的箭頭表示不收發期間301、第一資料接收期間302、第二資料接收期間303、第一資料發送期間304、第二資料發送期間305。

在圖3中，第一信號308的振幅一直為最大，即“W”的期間是不收發期間301。包括第一信號308的振幅為最小，即“N”的期間且第五信號312為“L”的期間是第一資料接收期間302。另外，包括第一信號308以與第一資料接收期間302不同的時序(timing)成為“N”的期間且第五信號312為“L”的期間是第二資料接收期間303。包括第一信號308為“N”的期間且第五信號312為“H”的期間是第一資料發送期間304。另外，包括第一信號308以與第一資料發送期間304不同的時序成為“N”的期間且第五信號312為“H”的期間是第二資料發送期間305。

此外，在本實施方式中，採用ISO/IEC 15693所規定的4中的1方式作為識別從讀寫器發送的資料的編碼方式。4中的1方式是脈衝位置調變方式之一，其中在某個區間中存在著四個進行調變的位置並以進行調變的位置表現二進位數字。

不收發期間301是讀寫器不將資料發送到半導體裝置101且半導體裝置101也不將資料發送到讀寫器的期間。因此，像圖3中的第一信號308那樣，圖1中的無線電信號108的振幅一直為最大，即“W”。此時，圖1中的天線電路102基於無線電信號108產生整流信號109並輸出它。因此，像圖3中的第二信號309那樣，圖1中的整流信號109的振幅一直為最大，即成為“W”的信號。因為半導體裝置101不正在將資料發送到讀寫器，所以圖1中的發送電路103輸出“L”作為狀態信號112。因此，圖1中的狀態信號112處於與圖3中的第五信號312相同的狀態。另外，因為半導體裝置101不正在將資料發送到讀寫器，所以圖1中的算數處理電路105也輸出“L”作為發送資料111。因此，圖1中的發送資料111處於與圖3中的第四信號311相同的狀態。再者，從圖1中的發送電路103輸出的調變信號110也成為“L”，處於與圖3中的第三信號310相同的狀態。圖1中的接收電路104對整流信號109和狀態信號112進行邏輯和算數來輸出“H”作為解調信號113。因此，圖1中的解調信號113處於與圖3中的第六信號313相同的狀態。此外，算數處理電路105基於解調信號113判斷半導體裝置101沒有接收來自讀寫器的資料，並不進行特別的算數處理。此外，這裏所述的 “特別的算數處理”指的是使用了從讀寫器發送的資料的算數處理。

其次，第一資料接收期間302是讀寫器將資料發送到半導體裝置101的期間。圖1中的無線電信號108包括其振幅最小的期間。換言之，圖3中的第一信號308包括成為“N”的期間。此時，圖1中的天線電路102基於無線電信號108產生整流信號109並輸出它。因此，像圖3中的第二信號309那樣，圖1中的整流信號109包括與第一信號308(圖1中的無線電信號108)對應的成為“N”的期間。因為半導體裝置101不正在將資料發送到讀寫器，所以圖1中的發送電路103輸出“L”作為狀態信號112。因此，圖1中的狀態信號112處於與圖3中的第五信號312相同的狀態。另外，因為半導體裝置101不正在將資料發送到讀寫器，所以圖1中的算數處理電路105也輸出“L”作為發送資料111。因此，圖1中的發送資料111處於與圖3中的第四信號311相同的狀態。再者，從圖1中的發送電路103輸出的調變信號110也成為“L”，處於與圖3中的第三信號310相同的狀態。圖1中的接收電路104對整流信號109和狀態信號112進行邏輯和算數來輸出解調信號113。圖1中的解調信號113處於與圖3中的第六信號313相同的狀態。這裏，圖3中的第六信號313與第二信號309(圖1中的整流信號109)成為“N”的期間對應地輸出“L”。在圖1的算數處理電路105中，根據解調信號113成為“L”的時序判斷從讀寫器發送的資料是“HL”。此外，算數處理電路105使用資料“HL”適當地進行算數處理。

其次，第二資料接收期間303是讀寫器將資料發送到半導體裝置101的期間。在第二資料接收期間303中，圖1中的無線電信號108包括其振幅最小的期間。換言之，圖3中的第一信號308包括成為“N”的期間。注意，像第一資料接收期間302那樣，第二資料接收期間303雖然包括第一信號308成為“N”的期間，但是其成為“N”的時序互不相同。此時，圖1中的天線電路102基於無線電信號108產生整流信號109並輸出它。因此，像圖3中的第二信號309那樣，圖1中的整流信號109包括與第一信號308(圖1中的無線電信號108)對應的成為“N”的期間。因為半導體裝置101不正在將資料發送到讀寫器，所以圖1中的發送電路103輸出“L”作為狀態信號112。因此，圖1中的狀態信號112處於與圖3中的第五信號312相同的狀態。另外，因為半導體裝置101不正在將資料發送到讀寫器，所以圖1中的算數處理電路105也輸出“L”作為發送資料111。因此，圖1中的發送資料111處於與圖3中的第四信號311相同的狀態。再者，從圖1中的發送電路103輸出的調變信號110也成為“L”，處於與圖3中的第三信號310相同的狀態。圖1中的接收電路104對整流信號109和狀態信號112進行邏輯和算數來輸出解調信號113。圖1中的解調信號113處於與圖3中的第六信號313相同的狀態。這裏，圖3中的第六信號313與第二信號309(圖1中的整流信號109)成為“N”的期間對應地輸出“L”。在圖1的算數處理電路105中，根據解調信號113成為“L”的時序判斷從讀寫器發送的資料是“LL”。此外，算數處理電路105使用資料“LL”適當地進行算數處理。

其次，第一資料發送期間304是半導體裝置101將資料發送到讀寫器的期間。此時，發送電路103輸出用來調變無線電信號108的調變信號110。此外，透過根據預先規定的資料編碼方式轉換從算數處理電路105輸入的發送資料111，產生調變信號110。在圖3的第一資料發送期間304中，輸出“L”作為圖1中的發送資料111，並透過轉換該發送資料111輸出包括以某個時序成為“H”的期間的調變信號110。因此，圖1中的發送資料111處於與圖3中的第四信號311相同的狀態，而圖1中的調變信號110處於與圖3中的第三信號310相同的狀態。

這裏，在圖1的天線電路102中，根據從發送電路103輸入的調變信號110調變無線電信號108。具體地說，圖1中的無線電信號108包括與調變信號110的“H”輸出對應的成為“N”的期間。因此，圖3中的第一信號308包括與第三信號310的“H”輸出對應的成為“N”的期間。另外，在圖1的天線電路102中，基於無線電信號108產生整流信號109，因此像圖3中的第二信號309那樣，該整流信號109包括與第一信號308(圖1中的無線電信號108)對應的成為“N”的期間。

因為半導體裝置101正在將資料發送到讀寫器，所以圖1中的發送電路103輸出“H”作為狀態信號112。因此，圖1中的狀態信號112處於與圖3中的第五信號312相同的狀態。至於圖1中的接收電路104，因為從發送電路103輸入的狀態信號112為“H”，所以整流信號109和狀態信號112的邏輯和為“H”而不管整流信號109如何。因此，接收電路104輸出“H”作為解調信號113，並處於與圖3中的第六信號313相同的狀態。算數處理電路105接收與不收發期間301相同的解調信號113，判斷半導體裝置101不接收來自讀寫器的資料，並不進行特別的算數處理。換言之，雖然無線電信號108包括成為“N”的期間，但是算數處理電路105的操作與不收發期間301相同。

其次，第二資料發送期間305是半導體裝置101將資料發送到讀寫器的期間。此時，發送電路103輸出用來調變無線電信號108的調變信號110。此外，透過根據預先規定的資料編碼方式轉換從算數處理電路105輸入的發送資料111，產生調變信號110。在圖3的第二資料發送期間305中，輸出“H”作為圖1中的發送資料111，並透過轉換該發送資料111輸出包括以與上述第一資料發送期間304不同的時序成為“H”的期間的調變信號110。因此，圖1中的發送資料111處於與圖3中的第四信號311相同的狀態，而圖1中的調變信號110處於與圖3中的第三信號310相同的狀態。並且，圖3中的第三信號310包括以與第一資料發送期間304不同的時序成為“H”的期間。

因為半導體裝置101正在將資料發送到讀寫器，所以圖1中的發送電路103輸出“H”作為狀態信號112。因此，圖1中的狀態信號112處於與圖3中的第五信號312相同的狀態。至於圖1中的接收電路104，因為從發送電路103輸入的狀態信號112為“H”，所以整流信號109和狀態信號112的邏輯和為“H”而不管整流信號109如何。因此，接收電路104輸出“H”作為解調信號113，並處於與圖3中的第六信號313相同的狀態。算數處理電路105接收與不收發期間301相同的解調信號113，判斷半導體裝置101沒有接收來自讀寫器的資料，並不進行特別的算數處理。換言之，雖然無線電信號108包括成為“N”的期間，但是算數處理電路105的操作與不收發期間301相同。

透過採用上述結構，可以提供一種半導體裝置，其中半導體裝置不會將自己發送到讀寫器的資料誤認作從讀寫器發送的資料。換言之，可以提高半導體裝置的操作可靠性，並可以提供高性能半導體裝置。

實施例1

在本實施例中，參照圖4、圖5、圖6及圖7更詳細地說明實施方式所示的構成本發明半導體裝置的電路。圖4是構成本發明的半導體裝置的天線電路102的電路圖的一個例子。圖5是構成本發明的半導體裝置的接收電路104的電路圖的一個例子。圖6是構成本發明的半導體裝置的發送電路103的電路圖的一個例子。並且，圖7是構成本發明的半導體裝置的算數處理電路105的電路圖的一個例子。

在圖4中，天線電路102由天線401、共振電容器402、調變電阻器403、以及整流電路404構成。雖然在此表示環形天線(coil antenna)作為天線401，但是根據無線電信號的頻帶可以採用偶極天線等的各種方式。共振電容器402由電容405構成。共振電路由天線401和共振電容器402構成，並透過使用該共振電路可以將接收信號(無線電信號)轉換為交流電信號。

調變電阻器403由N通道電晶體406構成。這裏，若輸入到天線電路102的調變信號110為“H”，則N通道電晶體406的閘電極的電位成為“H”，因此能夠調變發送信號(無線電信號)。此外，調變電阻器403也可以由P 通道電晶體構成。在這種情況下，若輸入到天線電路102的調變信號110為“L”，則P通道電晶體的閘電極的電位成為“L”，因此能夠調變發送信號(無線電信號)。

整流電路404是由第一二極體407、第二二極體408、第三二極體409、以及第四二極體410構成的全波整流電路。將在共振電路中產生的交流電信號轉換為作為直流電信號的整流信號109。此外，整流電路404也很容易可以是半波整流電路。

在圖5中，接收電路104由低通濾波器411和控制電路412構成。低通濾波器411由電阻413和電容414構成，並產生與從天線電路102輸入的整流信號109的電位振幅相應的電位來輸出第二解調信號114。控制電路412由邏輯和電路415構成。控制電路412對第二解調信號114和從發送電路103輸入的狀態信號112進行邏輯和算數，來產生解調信號113。這裏，在狀態信號112為“H”的情況下，輸出“H”作為解調信號113而不管第二解調信號114的電位如何。

在圖6中，發送電路103由發送資料暫存器601、時序控制器602、以及調變信號產生電路603構成。

發送資料暫存器601具有如下功能：在存儲從算數處理電路105輸入的所有發送資料111或該發送資料111的一部分之後，按照從半導體裝置101發送到讀寫器的資料的順序使發送資料111重新排列。另外，發送資料暫存器601還具有將重新排列的發送資料111順序輸出到調變信號產生電路603作為調變資料604的功能。再者，發送資料暫存器601具有如下功能：在直到輸出被存儲的所有發送資料111作為調變資料604之前的期間，向接收電路104輸出“H”作為狀態信號112。

時序控制器602具有產生輸出到調變信號產生電路603的時序信號605的功能。例如，當採用ISO/IEC 15693所規定的單一副載波的高速方式作為從半導體裝置101將資料發送到讀寫器的方式時，產生423.75kHz的脈衝信號作為時序信號605。

調變信號產生電路603具有透過使用從發送資料暫存器601輸入的調變資料604和從時序控制器602輸入的時序信號605產生調變信號110的功能。例如，說明採用ISO/IEC 15693所規定的單一副載波的高速方式作為從半導體裝置101將資料發送到讀寫器的方式的情況。當調變資料604輸出“L”時，首先產生8脈衝的423.75kHz的脈衝信號作為調變信號110，然後在18.88μs的時間中產生“H”。另外，當調變資料604輸出“H”時，首先在18.88μs的時間中產生“H”作為調變信號110，然後產生8脈衝的423.75kHz的脈衝信號。

在圖7中，算數處理電路105由CPU501、ROM(Read Only Memory；唯讀記憶體)502、RAM(Random Access Memory；隨機存取記憶體)503、以及控制器504構成。

控制器504從輸入到算數處理電路105的解調信號 113中抽出從讀寫器發送的資料，並將它存儲到RAM503中。從讀寫器發送的資料是例如執行命令或密碼資料。另外，在將從讀寫器發送的資料存儲到RAM503之後，控制器504解除CPU501的重定信號。在解除CPU501的重定信號之後，CPU501使用存儲到RAM503中的資料根據存儲到ROM502中的程式進行處理。此外，CPU501在執行程式時還使用RAM503作為操作區域。CPU501所進行的處理是例如命令解析或密碼解讀。另外，CPU501將算數處理結果存儲到RAM503中。算數處理結果例如是解碼資料。在CPU501進行處理之後，CPU501將表示結束的信號發送到控制器504。接著，控制器504讀出存儲在RAM503中的算數處理結果並輸出它作為發送資料111。

實施例2

下面，參照附圖說明本發明的半導體裝置的結構例子。圖10A是本實施例的半導體裝置700的俯視圖，而圖10B是沿圖10A中的A-B線截斷的截面圖。

如圖10A所示，在本實施例的半導體裝置700中，積體電路706及天線704夾在基板790和791之間。積體電路706表示圖1所示的天線電路102、發送電路103、接收電路104、算數處理電路105。但是，積體電路706不包括構成天線電路102的天線。另外，如圖10B所示，透過連接端子714電連接積體電路706和天線704。

對連接端子714和天線704之間的連接沒有特別的限制。例如，可以採用透過引線鍵合連接或凸塊連接來連接天線704和連接端子714的方法。再者，可以使用ACF(an isotropic conductive film；各向異性導電膜)貼合連接端子714和天線704。

在圖10B中，作為積體電路706，包括作為天線電路的一部分的電容部710(例如，圖4所示的電容405)、以及構成其它電路(接收電路、發送電路、算數處理電路等)的電晶體部712。注意，這裏雖然表示使用薄膜電晶體作為構成該其它電路的電晶體的例子，但是也可以根據該其它電路所需要的功能包括電阻元件、電容元件、整流元件等。另外，也可以使用形成在Si片上的MOS電晶體作為構成積體電路706的電晶體。這裏，電容部710包括具有薄膜電晶體結構的電容元件，其中在該電容元件的半導體膜部分的整個面中添加有賦予n型的雜質元素或賦予p型的雜質元素。添加有雜質的半導體膜部分用作電容元件的下部電極。當然，除了電容元件以外，天線電路還可以包括薄膜電晶體、電阻元件、整流元件等。

如圖16所示，也可以在不同基板上分別形成積體電路706和天線704，並使用各向異性導電黏合材料1036等電連接它們。在圖16所示的半導體裝置700中，由各向異性導電黏合材料1036黏合而固定形成在基板1040上的積體電路706和形成在基板1050上的天線704。各向異性導電黏合材料1036由有機樹脂1032及導電粒子1034構成。另外，連接端子714和天線704透過導電粒子1034電連接。

這裏，表示可適用於本發明的半導體裝置的天線形狀的一個例子。作為可適用於半導體裝置的天線形狀，例如可以使用圖10A所示的具有線圈形狀的天線704(也稱為環形天線)。另外，如圖8A所示，也可以採用將片狀天線704配置在基板上的積體電路706的周圍的結構。另外，如圖8B所示，也可以對基板上的積體電路706採用用來接收高頻率的電磁波的天線704的形狀。另外，如圖8C所示，也可以對基板上的積體電路706採用180°全向性(能夠從所有方向同樣地接收)的天線704的形狀。另外，如圖8D所示，也可以對基板上的積體電路706採用被拉長為棒狀的天線704的形狀(也稱為偶極天線)。另外，也可以採用平板天線或陶瓷天線。另外，用作天線的導電膜的形狀不局限於線狀，也可以根據電磁波的波長而設置為曲線狀或蜿蜒形狀、或將它們組合而成的形狀。

天線的適當長度根據用來接收的頻率而不同。因此，一般說，其長度較佳設定為波長的整數分之一。

在天線704和讀寫器之間進行發送及接收的信號的頻率根據所規定的ISO標準等而不同。在上述實施方式中，示出了根據ISO/IEC 15693的例子，因此說明了使用 13.56MHz±7kHz作為頻率的情況。當然，在天線704和讀寫器之間進行發送及接收的信號的頻率不局限於此，在採用其它ISO標準等情況下，可以舉出125kHz、915MHz、2.45GHz等。除了上述以外，例如可採用如下頻率中的任何頻率：亞毫米波的300GHz到3THz、毫米波的30GHz到300GHz、微波的3GHz到30GHz、極超短波的300MHz到3GHz、超短波的30MHz到300MHz、短波的3MHz到30MHz、中波的300KHz到3MHz、長波的30KHz到300KHz、以及超長波的3KHz到30KHz。

另外，在上述以無線通信進行資料收發的半導體裝置中的信號傳送方式可以採用電磁耦合方式、電磁感應方式或微波方式等。實施者可以考慮使用用途適當地選擇傳送方式，並且，可以根據傳送方式設置最合適的天線。

實施例3

在本實施例中，參照圖11至14說明上述實施方式所示的本發明的半導體裝置的製造方法的一個例子。

首先，在基板701的一個表面上形成剝離層702，然後層疊用作基底膜的絕緣膜703和半導體膜705(例如包含非晶矽的膜)而形成(參照圖11A)。此外，可以連續形成剝離層702、絕緣膜703、以及非晶半導體膜705。

作為基板701，可以使用具有絕緣表面的基板。例如，可以從玻璃基板、石英基板、金屬基板(例如不銹鋼基板等)、陶瓷基板、Si基板等的半導體基板等中選出。除此以外，也可以選擇聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN，polyethylene naphthalate)、聚醚碸(PES)、丙烯等的基板作為塑膠基板。此外，在本步驟中，雖然將剝離層702設置在基板701的整個面上，但是也可以根據需要在基板701的整個面上設置剝離層之後透過使用光刻法選擇性地形成剝離層702。另外，在基板701和剝離層702之間也可以提供用作阻擋層的絕緣膜。

作為剝離層702，可以使用金屬膜、金屬膜和金屬氧化膜的疊層結構等。作為金屬膜，可以使用由選自鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、或者銥(Ir)中的元素或者以上述元素為主要成分的合金材料或者化合物材料構成的膜的單層結構或者疊層結構而形成。另外，這些材料可以透過濺射法或各種CVD法諸如等電漿CVD法等而形成。作為金屬膜和金屬氧化膜的疊層結構，可以在形成上述金屬膜之後，進行在氧氣氛中或在N₂ O氣氛中的等電漿處理、或在氧氣氛中或在N₂ O氣氛中的加熱處理，以在金屬膜的表面上提供該金屬膜的氧化物或者氧化氮化物。例如，在透過濺射法或CVD法等形成鎢膜作為金屬膜的情況下，可以對鎢膜進行等電漿處理來在鎢膜的表面上形成由鎢氧化物構成的金屬氧化膜。另外，在此情況下，用WOx表示鎢的氧化物，其中x是2至3，存在x是2的情況(WO₂ )、x是2.5 的情況(W₂ O₅ )、x是2.75的情況(W₄ O₁₁ )和x是3的情況(WO₃ )等。當形成鎢的氧化物時，對如上舉出的x的值沒有特別的限制，根據蝕刻率等確定要形成的氧化物，即可。另外，還可以例如在形成金屬膜(例如，鎢)之後，透過使用濺射法在該金屬膜上形成絕緣膜諸如氧化矽(SiO₂ )等，來在金屬膜和絕緣膜的介面形成該金屬膜的氧化物(例如，鎢上的鎢氧化物)。此外，作為等電漿處理，例如還可以進行高密度等電漿處理。這裏，高密度等電漿處理指的是使用高頻並在電子密度為1×10¹¹ cm^-3 以上且電子溫度為1.5eV以下的條件下進行的等電漿處理。具體地說，較佳使用如下等電漿：使用微波(典型地說，2.45GHz)等的高頻來實現激發，而且電子密度為1×10¹¹ cm^-3 以上且1×10¹³ cm^-3 以下並且電子溫度為0.5eV以上且1.5eV以下。此外，除了金屬氧化膜以外，還可以使用金屬氮化物或金屬氧化氮化物作為剝離層702。在此情況下，在氮氣氛中或在氮和氧氣氛中對金屬膜進行等電漿處理或加熱處理，即可。

絕緣膜703透過使用CVD法或濺射法等且使用氧化矽、氮化矽、氧化氮化矽(SiOxNy)(x>y>0)、氮化氧化矽(SiNxOy)(x>y>0)等的絕緣材料而形成。例如，當絕緣膜703具有兩層結構時，較佳作為第一層絕緣膜形成氮化氧化矽膜並作為第二層絕緣膜形成氧化氮化矽膜。此外，也可以作為第一層絕緣膜形成氮化矽膜並作為第二層絕緣膜形成氧化矽膜。絕緣膜703用作阻擋層，以防止雜質元素從基板701或剝離層702混入到形成在該剝離層702上方的元件。如此，透過形成用作阻擋層的絕緣膜703，可以防止來自基板701的Na等鹼金屬或堿土類金屬、來自剝離層702的剝離層所包含的雜質元素帶給形成在其上的元件的負面影響。注意，在使用石英作為基板701的情況下，也可以省略絕緣膜703。

透過濺射法、LPCVD法、等電漿CVD法等以25nm至200nm(較佳為30nm至150nm)的厚度來形成非晶半導體膜705。

接著，對非晶半導體膜705照射雷射光束來進行晶化。此外，還可以透過將如下方法組合而成的方法等來使非晶半導體膜705結晶化：雷射光束的照射、利用RTA或退火爐的熱結晶化法、或利用促進結晶化的金屬元素的熱結晶化法。

接著，對所獲得的結晶半導體膜的整個面或選擇性地進行通道摻雜步驟，來以低濃度添加賦予p型的雜質元素或賦予n型的雜質元素。作為賦予p型的雜質元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等。作為賦予n型的雜質元素，可以使用磷(P)或砷(As)等。這裏，使用硼(B)作為雜質元素，來進行添加以使半導體膜包含濃度為1×10¹⁶ /cm³ 至5×10¹⁷ /cm³ 的該硼。然後，將所獲得的結晶半導體膜蝕刻為所希望的形狀，以形成半導體膜732、半導體膜734、半導體膜736、半導體膜738、半導體膜740(參照圖11B)。此外，也可以在將結晶半導體膜蝕刻為所希望的形狀之後進行通道摻雜步驟。

接著，覆蓋半導體膜732、734、736、738及740地形成閘絕緣膜745(參照圖11C)。

作為閘絕緣膜745，透過CVD法或濺射法等，使用如下絕緣材料來形成：氧化矽、氮化矽、氧化氮化矽(SiOxNy)(x>y>0)、氮化氧化矽(SiNxOy)(x>y>0)等。例如，當閘絕緣膜745具有兩層結構時，較佳作為第一層絕緣膜形成氧化氮化矽膜並且作為第二層絕緣膜形成氮化氧化矽膜。此外，也可以作為第一層絕緣膜形成氧化矽膜並且作為第二層絕緣膜形成氮化矽膜。

以下，簡要地描述結晶半導體膜732、734、736、738及740的製造步驟的一個例子。首先，透過等電漿CVD法形成50nm至60nm厚的非晶半導體膜。接著，在將包含作為促進結晶化的金屬元素的鎳的溶液保持在非晶半導體膜上之後，對非晶半導體膜進行脫氫處理(500℃，一個小時)和熱結晶處理(550℃，四個小時)，來形成結晶半導體膜。之後，透過照射雷射光束而且使用光刻法，來形成結晶半導體膜732、734、736、738及740。注意，還可以只透過照射雷射光束，而不進行使用促進結晶化的金屬元素的熱結晶化，來使非晶半導體膜結晶化。

作為用來進行結晶化的鐳射振盪器，可以使用連續振盪雷射器(以下也稱為CW雷射器)或脈衝振盪雷射器(以下也稱為脈衝雷射器)。這裏，作為雷射器可以採用如下的一種或多種雷射器：氣體雷射器諸如Ar雷射器、Kr雷射器、受激準分子雷射器；將在單晶的YAG、YVO₄ 、鎂橄欖石(Mg₂ SiO₄ )、YAlO₃ 、GdVO₄ 、或者多晶(陶瓷)的YAG、Y₂ O₃ 、YVO₄ 、YAlO₃ 、GdVO₄ 中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一種或多種作為摻雜物而獲得的材料用作介質的雷射器；玻璃雷射器；紅寶石雷射器；變石雷射器；Ti：藍寶石雷射器；銅蒸氣雷射器；以及金蒸氣雷射器。透過照射能夠從這種雷射器中獲得的基波以及第二次諧波到第四次諧波的雷射光束，可以獲得大粒徑的結晶。例如，可以使用Nd：YVO₄ 雷射器(基波：1064nm)的第二次諧波(532nm)或第三次諧波(355nm)。此時，需要大約0.01MW/cm² 至100MW/cm² (較佳為0.1MW/cm² 至10MW/cm² )的鐳射能量密度。而且，以大約10cm/sec至2000cm/sec的掃描速度進行照射。注意，在單晶的YAG、YVO₄ 、鎂橄欖石(Mg₂ SiO₄ )、YAlO₃ 、GdVO₄ 、或者多晶(陶瓷)的YAG、Y₂ O₃ 、YVO₄ 、YAlO₃ 、GdVO₄ 中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一種或多種作為摻雜物而獲得的材料用作介質的雷射器、Ar離子雷射器、或Ti：藍寶石雷射器可以實現連續振盪，而且，透過Q開關動作或模式同步等可以以10MHz以上的振盪頻率實現脈衝振盪。當以10MHz以上的振盪頻率來使雷射光束振盪時，從半導體膜被雷射光束熔融直到凝固之前，對半導體膜輻照下一個脈衝振盪的雷射光束。因此，不同於使用振盪頻率低的脈衝鐳射的情況，由於固相和液相之間的介面可以在半導體膜中連續地移動，可以獲得在掃描方向上連續生長的晶粒。

另外，還可以透過對半導體膜732、734、736、738及740進行上述高密度等電漿處理來使表面氧化或者氮化，以形成閘絕緣膜745。例如，進行導入了He、Ar、Kr、Xe等的稀有氣體和氧、氧化氮(NO₂ )、氨、氮、氫等的混合氣體的等電漿處理來形成。在此情況下，透過導入微波實現等電漿激發，可以產生電子溫度低且密度高的等電漿。透過使用以這種高密度等電漿產生的氧自由基(有時，含有OH自由基)或氮自由基(有時，含有NH自由基)，可以使半導體膜的表面氧化或氮化。

透過這種使用了高密度等電漿的處理，厚度為1nm至20nm，典型為5nm至10nm的絕緣膜被形成於半導體膜上。在此情況下的反應為固相反應。因此，可以使該絕緣膜和半導體膜之間的介面態密度成為極低。因為上述高密度等電漿處理直接使半導體膜(晶體矽、或者多晶矽)氧化(或者氮化)，所以理想地說，可以使所形成的絕緣膜的厚度不均勻性極小。此外，由於在晶體矽的晶粒介面也不會進行強烈的氧化，所以成為極理想的狀態。換句話說，當透過在此所示的高密度等電漿處理使半導體膜的表面固相氧化時，不會在晶粒介面中引起異常的氧化反應，而可以形成具有良好均勻性且低介面態密度的絕緣膜。

作為閘絕緣膜，可以僅僅使用透過高密度等電漿處理而形成的絕緣膜，或者，也可以透過利用等電漿或者熱反應的CVD法進一步澱積層疊氧化矽、氧化氮化矽或者氮化矽等的絕緣膜。在任何情況下，透過將用高密度等電漿形成的絕緣膜包括於閘絕緣膜的一部分或全部而成的電晶體，可以減少特性的不均勻性。

此外，一邊對半導體膜照射從連續振盪雷射器或以10MHz以上的頻率振盪的雷射器中獲得的雷射光束，一邊向一個方向掃描半導體膜，而使該半導體膜晶化而得到的半導體膜732、734、736、738及740，具有其結晶體在該雷射光束的掃描方向上生長的特徵。當按照通道長度方向(通道形成區被形成時載流子流動的方向)設定其掃描方向來配置電晶體，並且組合透過上述高密度等電漿處理而形成的閘絕緣膜時，可以獲得特性不均勻性小且電場效應遷移率高的薄膜電晶體(TFT)。

接著，對半導體膜732及740添加賦予p型的雜質元素或賦予n型的雜質元素，以形成半導體膜742及744(參照圖11C)。半導體膜742及744用作之後完成的電容元件的下部電極。作為賦予p型的雜質元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等。作為賦予n型的雜質元素，可以使用磷(P)或砷(As)等。這裏，使用磷(P)作為雜質元素，來進行添加以使半導體膜包含濃度為1×10¹⁷ /cm³ 至1×10²⁰ /cm³ 的該磷。此時，使用掩模746覆蓋半導體膜734、736及738，以不被添加雜質元素。作為掩模746，可以使用抗蝕劑掩模。

其次，在閘絕緣膜745上層疊形成第一導電膜和第二導電膜。在此，第一導電膜透過CVD法或者濺射法等以20nm至100nm的厚度而形成。第二導電膜以100nm至400nm的厚度而形成。作為第一導電膜和第二導電膜，採用選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)和鈮(Nb)等的元素或者以這些元素為主要成分的合金材料或化合物材料而形成。或者，採用以摻雜了磷等的雜質元素的多晶矽為代表的半導體材料而形成第一導電膜和第二導電膜。作為第一導電膜和第二導電膜的組合的實例，可以舉出氮化鉭膜和鎢膜、氮化鎢膜和鎢膜、或者氮化鉬膜和鉬膜等。由於鎢和氮化鉭具有高耐熱性，因此在形成第一導電膜和第二導電膜後，可以進行以熱活化為目的的加熱處理。另外，在不是雙層結構而是三層結構的情況下，可以採用由鉬膜、鋁膜和鉬膜組成的疊層結構。這裏，形成氮化鉭膜作為第一導電膜，並形成鎢膜作為第二導電膜。

接著，透過進行蝕刻來選擇性地去除第一導電膜及第二導電膜，使包括該第一導電膜及第二導電膜的疊層結構的一部分殘留，以形成閘電極748、750、752、754及756(參照圖11D)。此外，閘電極748及756用作之後完成的電容元件的上部電極。

接著，以閘電極752及754為掩模透過離子摻雜法或離子注入法對半導體膜736及738以低濃度添加賦予n型的雜質元素，以形成雜質區域758及760。作為賦予n型的雜質元素，可以使用磷(P)或砷(As)等。這裏，使用磷(P)作為賦予n型的雜質元素，來進行添加以使半導體膜736及738包含濃度為5×10¹⁷ /cm³ 至1×10¹⁹ /cm³ 的該磷。此時，使用掩模762覆蓋半導體膜742、734及744，以不被添加雜質元素。作為掩模762，可以使用抗蝕劑掩模(參照圖12A)。

接著，以閘電極750為掩模將賦予p型的雜質元素以高濃度添加到半導體膜734，以形成用作源區或漏區的雜質區域764、以及通道形成區域765。作為賦予p型的雜質元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等。這裏，使用硼(B)作為賦予p型的雜質元素，來進行添加以使半導體膜734包含濃度為1×10¹⁹ /cm³ 至1×10²¹ /cm³ 的該硼。此時，使用掩模766覆蓋半導體膜742、736、738及744，以不被添加雜質元素。作為掩模766，可以使用抗蝕劑掩模(參照圖12B)。

然後，覆蓋閘絕緣膜745和閘電極748、750、752、754及756地形成絕緣膜。透過等電漿CVD法或濺射法等以單層或疊層形成包含無機材料如矽、矽的氧化物或矽的氮化物的膜、包含有機材料如有機樹脂等的膜來形成絕緣膜。接著，透過進行以垂直方向為主體的各向異性蝕刻來選擇性地蝕刻絕緣膜，以形成與閘電極748、750、752、754及756的側面接觸的絕緣膜768(也稱為側壁)。絕緣膜768用作當形成LDD(Lightly Doped drain；輕摻雜漏)區域時的摻雜用掩模。

接著，以閘電極752及754和絕緣膜768為掩模將賦予n型的雜質元素以高濃度添加到半導體膜736及738。在半導體膜736中，形成用作源區或漏區的雜質區域770、形成LDD區域的低濃度雜質區域772、以及通道形成區域773。在半導體膜738中，形成用作源區或漏區的雜質區域774、形成LDD區域的低濃度雜質區域776、以及通道形成區域777。這裏，使用磷(P)作為賦予n型的雜質元素，來進行添加以使半導體膜736及738包含濃度為1×10²⁰ /cm³ 至5×10²¹ /cm³ 的該磷。此時，使用掩模778覆蓋半導體膜742、734及744，以不被添加雜質元素。作為掩模778，可以使用抗蝕劑掩模(參照圖12C)。

透過進行上述步驟，形成電容元件1310、P通道型薄膜電晶體1320、N通道型薄膜電晶體1330、N通道型薄膜電晶體1340、以及電容元件1350(參照圖13A)。

關於P通道型薄膜電晶體1320，在與閘電極750重疊的半導體膜734的區域中形成有通道形成區域765，在與閘電極750不重疊的半導體膜734的區域中形成有形成源區或漏區的雜質區域764。此外，在P通道型薄膜電晶體1320中也可以提供有LDD區域。

關於N通道型薄膜電晶體1330，在與閘電極752重疊的半導體膜736的區域中形成有通道形成區域773，在與閘電極752及絕緣膜768不重疊的區域中形成有形成源區或漏區的雜質區域770，並在與絕緣膜768重疊的區域中的、在通道形成區域773和雜質區域770之間形成有低濃度雜質區域772。另外，N通道型薄膜電晶體1340也同樣地形成有通道形成區域777、低濃度雜質區域776、以及雜質區域774。

接著，覆蓋閘絕緣膜745、絕緣膜768、閘電極748、750、752、754及756等地以單層或疊層形成絕緣膜780。透過CVD法、濺射法、SOG法、液滴噴射法、絲網印刷法等使用矽的氧化物或矽的氮化物等的無機材料、聚醯亞胺、聚醯胺、苯並環丁烯、丙烯、環氧等的有機材料、或矽氧烷材料等形成單層或疊層的絕緣膜。

接著，在絕緣膜780中形成開口部，並在該開口部及絕緣膜780上形成導電膜782、784、786、788及792。導電膜782與電容元件1310的半導體膜742電連接。與此同樣，導電膜792與電容元件1350的半導體膜744電連接。另外，導電膜784、786及788與形成在半導體膜734、736及738中的雜質區域764、770及774分別電連接。導電膜784、786及788用作薄膜電晶體1320、1330及1340的源電極或漏電極。此外，以包括電容元件1310及1350、薄膜電晶體1320、1330及1340等的層為元件形成層720(參照圖13B)。元件形成層720相當於圖10A和10B中的積體電路。

較佳在形成絕緣膜780之前或在絕緣膜780具有疊層結構的情況下形成絕緣膜780中的一個層或多個層之後進行目的在於恢復半導體膜的結晶性、啟動已添加到半導體膜中的雜質元素或氫化半導體膜的加熱處理。對於加熱處理，較佳採用熱退火法、鐳射退火法或RTA法等。

導電膜782、784、786、788及792透過CVD法或濺射法等，使用選自鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)、矽(Si)的元素、以上述元素為其主要成分的合金材料或化合物材料，以單層或疊層形成。以鋁為其主要成分的合金材料，例如相當於其主要成分是鋁且含鎳的材料、或者主要成分是鋁且含鎳以及碳和矽中之一或二者的合金材料。作為導電膜782、784、786、788及792，例如較佳採用阻擋膜、鋁-矽(Al-Si)膜和阻擋膜的疊層結構、或者阻擋膜、鋁-矽(Al-Si)膜、氮化鈦(TiN)膜和阻擋膜的疊層結構。要注意的是，阻擋膜相當於由鈦、鈦的氮化物、鉬、或鉬的氮化物構成的薄膜。由於鋁和鋁矽的電阻值低而且價廉，所以是形成導電膜782、784、786、788及792的最佳材料。另外，當提供上層和下層阻擋層時可以防止產生鋁或鋁矽的小丘。此外，當由還原性高的元素鈦形成阻擋膜時，即使在結晶半導體膜上形成薄的自然氧化膜，也可以還原該自然氧化膜而獲得與結晶半導體膜的良好接觸。

接著，覆蓋導電膜782、784、786、788及792地形成絕緣膜709，並在該絕緣膜709上形成連接端子714。連接端子714電連接元件形成層720和之後形成的天線。具體地說，連接端子714電連接導電膜782及792和之後形成的天線，其中該導電膜782及792與電容元件1310及1350電連接。可以使用上述導電膜782、784、786、788及792所示的任一材料形成連接端子714。

可以透過CVD法或濺射法等，使用由如下材料構成的單層或疊層結構形成絕緣膜709：氧化矽(SiOx)、氮化矽(SiNx)、氧化氮化矽(SiOxNy)(x>y)、氮化氧化矽(SiNxOy)(x>y)等的包含氧或氮的絕緣膜、DLC(類金剛石碳)等的包含碳的膜、環氧、聚醯亞胺、聚醯胺、聚乙烯基苯酚、苯並環丁烯、丙烯等的有機材料、或矽氧烷樹脂等的矽氧烷材料。此外，矽氧烷材料是相當於包含Si-O-Si鍵的材料。矽氧烷由矽(Si)和氧(O)鍵形成其骨架結構，作為取代基，使用至少包含氫的有機基團(例如烷基或芳香烴)。或者，氟基團也可以用作取代基。而且，至少包含氫的有機基團和氟基團也可以用作取代基。

接著，在連接端子714和絕緣膜709上形成天線704。天線704形成為經由連接端子714電連接到元件形成層720。天線704透過CVD法、濺射法、印刷法如絲網印刷或凹版印刷等、液滴噴射法、分配器法、鍍法等由導電材料形成。關於導電材料，使用選自鋁(Al)、鈦(Ti)、銀(Ag)、銅(Cu)、金(Au)、鉑(Pt)、鎳(Ni)、鈀(Pd)、鉭(Ta)和鉬(Mo)中的元素、以這些元素為主成分的合金材料或化合物材料，並且採用單層結構或疊層結構來形成。

例如，當使用絲網印刷法形成天線704時，可以透過選擇性地印刷導電膏來進行設置，在該導電膏中，粒徑為幾nm至幾十μm的導體粒子溶解或分散到有機樹脂中。作為導體粒子，可以使用銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)、和鈦(Ti)等中的任何一個以上的金屬粒子、鹵化銀的微粒子、或者分散性納米粒子。此外，作為包含在導電膏的有機樹脂，可以使用選自用作金屬粒子的黏合劑、溶劑、分散劑和覆蓋材料的有機樹脂中的一個或多個。典型地，可以舉出環氧樹脂、矽酮樹脂等的有機樹脂。此外，當形成導電膜時，較佳壓出導電膏之後進行焙燒。例如，當使用以銀為主要成分的微粒子(例如粒徑為1nm以上且100nm以下)作為導電膏的材料時，透過以150℃至300℃的溫度範圍焙燒而使其固化，來可以獲得導電膜。此外，也可以使用以焊料或不包含鉛的焊料為主要成分的微粒子，在這種情況下較佳使用粒徑為20μm以下的微粒子。焊料或不包含鉛的焊料具有一個優點就是低成本。注意，當從上面看時，圖13C所示的天線704具有線圈形狀。

接著，覆蓋天線704地形成絕緣膜722(參照圖13C)。可以透過CVD法或濺射法等，使用由如下材料構成的單層或疊層結構設置絕緣膜722：氧化矽(SiOx)、氮化矽(SiNx)、氧化氮化矽(SiOxNy)(x>y)、氮化氧化矽(SiNxOy)(x>y)等的包含氧或氮的絕緣膜、DLC(類金剛石碳)等的包含碳的膜、環氧、聚醯亞胺、聚醯胺、聚乙烯基苯酚、苯並環丁烯、丙烯等的有機材料、或矽氧烷樹脂等的矽氧烷材料。

接著，從基板701剝離形成在剝離層702上的包括絕緣膜703至絕緣膜722的層(以下稱為層794)。例如，透過照射雷射光束(例如UV光)在除了電容元件及薄膜電晶體之外的區域中形成開口部796後(參照圖14A)，利用物理力從基板701剝離出層794(參照圖14B)。此外，也可以在從基板701剝離出層794之前，將蝕刻劑導入到所形成的開口部796中來選擇性地去除剝離層702。作為蝕刻劑，使用含氟化鹵素或鹵間化合物的氣體或液體。例如，使用三氟化氯(ClF₃ )作為含氟化鹵素的氣體。於是，層794處於從基板701被剝離的狀態。注意，剝離層702可以被部分地留下，而不被完全去除。透過進行這種處理，可以減少蝕刻劑的消耗，且可以縮短為去除剝離層花費的處理時間。另外，在去除剝離層702之後，也可以在基板701上保持有層794。此外，也可以透過再利用被剝離了層794的基板701，來縮減成本。

接著，透過將層794的一個面(暴露著絕緣膜722的一面)黏合到第一基體1510，從基板701完全剝離出層794。然後，透過將層794的另一個面(暴露著絕緣膜703的一面)黏合到第二基體1520並進行加熱處理及加壓處理的單方或雙方，以第一基體1510和第二基體1520密封層794(參照圖15)。第一基體1510和第二基體1520相當於如下材料：呈現熱可塑性的膜(聚烯烴、包含氟的聚烯烴、聚酯類等)、由纖維材料構成的紙、基材膜(聚酯、聚醯胺、無機蒸鍍膜、紙類等)、以及黏合性合成樹脂膜(丙烯類合成樹脂、環氧類合成樹脂等)的疊層膜等。

另外，作為第一基體1510和第二基體1520，也可以使用進行了防止靜電等的帶電防止處理的膜(以下記為帶電防止膜)。作為帶電防止膜，可以舉出在樹脂中分散有能夠防止帶電的材料的膜、貼合有能夠防止帶電的材料的膜等。作為設有能夠防止帶電的材料的膜，可以採用單面上設有能夠防止帶電的材料的膜，也可以採用雙面上設有能夠防止帶電的材料的膜。再者，單面上設有能夠防止帶電的材料的膜可以在設有能夠防止帶電的材料的一面位於膜的內側的狀態下貼合到層上，也可以在設有能夠防止帶電的材料的一面位於膜的外側的狀態下被貼合到層上。注意，可以將能夠防止帶電的材料設在膜的整個面或一部分上。在此，作為能夠防止帶電的材料，可以使用金屬、銦和錫的氧化物(ITO)、介面活性劑如兩性介面活性劑、陽離子介面活性劑、非離子介面活性劑等。此外，除了上述以外，還可以使用包含含有羧基和季銨堿作為側鏈的交聯共聚物高分子的樹脂材料等作為能夠防止帶電的材料。可以將這些材料貼合在膜上，混入在膜中，或者塗敷在膜上而形成帶電防止膜。透過使用帶電防止膜進行密封，可以抑制當作為商品處理時來自外部的靜電等給予半導體元件的負面影響。

透過進行上述步驟，可以製造本發明的半導體裝置。再者，透過進行上述步驟，可以製造提高了操作可靠性且具有柔性(撓性)的半導體裝置。

實施例4

在本實施例中，參照圖17至圖19說明與上述實施例不同的半導體裝置的製造方法的一個例子。具體地說，說明在半導體基板上形成MOS電晶體的例子。

注意，在本實施例中，典型地表示構成積體電路的電晶體部。這裏，說明P通道電晶體及N通道電晶體的製造方法。

首先，在半導體基板2300上形成分離元件的區域2304及區域2306(以下也稱為區域2304及2306)(參照圖17A)。由絕緣膜2302(也稱為場氧化膜)分離形成在半導體基板2300上的區域2304及2306。這裏，表示使用具有n導電型的單晶Si基板作為半導體基板2300並且在半導體基板2300上的區域2306中提供了p井2307的例子。

半導體基板2300只要是半導體基板，就可以沒有特別的限制而使用。例如，可以使用具有n或p導電型的單晶Si基板、化合物半導體基板(GaAs基板、InP基板、 GaN基板、SiC基板、藍寶石基板、ZnSe基板等)、透過使用貼合法或SIMOX(Separation by Implanted Oxygen；注入氧隔離)法而製作的SOI(Silicon on Insulator；絕緣體基矽)基板等。

透過適當地使用選擇氧化法(LOCOS(Local Oxidation of Silicon；矽的局部氧化)法)或溝槽分離法等，可以形成元件分離區域2304及2306。

另外，透過將具有p導電型的雜質元素選擇性地導入到半導體基板2300，可以在半導體基板2300的區域2306中形成p井2307。作為呈現p型的雜質元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等。

此外，在本實施例中，使用具有n導電型的半導體基板作為半導體基板2300，因此不將雜質元素導入到區域2304中，但是也可以透過導入呈現n型的雜質元素來在區域2304中形成n井。作為呈現n型的雜質元素，可以使用磷(P)或砷(As)等。相反，在使用具有p導電型的半導體基板的情況下，也可以構成為透過導入呈現n型的雜質元素來在區域2304中形成n井，而在區域2306中不導入雜質元素。

接著，覆蓋區域2304及2306地分別形成絕緣膜2332及2334(參照圖17B)。

例如，透過進行熱處理使形成在半導體基板2300上的區域2304及2306的表面氧化，可以以氧化矽膜形成絕緣膜2332及2334。另外，還可以透過在使用熱氧化法形成氧化矽膜之後進行氮化處理來使氧化矽膜的表面氮化，以氧化矽膜、以及包含氧和氮的膜(以下也稱為氧氮化矽膜)的疊層結構形成絕緣膜2332及2334。

除此以外，也可以進行如上該等電漿處理形成絕緣膜2332及2334。例如，透過對形成在半導體基板2300上的區域2304及2306的表面以高密度等電漿處理進行氧化處理或氮化處理，可以形成氧化矽(SiOx)膜或氮化矽(SiNx)膜作為絕緣膜2332及2334。另外，也可以在透過高密度等電漿處理對區域2304及2306的表面進行氧化處理之後，透過再次進行高密度等電漿處理來進行氮化處理。在這種情況下，氧化矽膜形成為與區域2304及2306的表面接觸，並且氧氮化矽膜形成在該氧化矽膜上，因此絕緣膜2332及2334成為由氧化矽膜和氧氮化矽膜的疊層構成的膜。另外，也可以在透過熱氧化法在區域2304及2306的表面上形成氧化矽膜之後，以高密度等電漿處理進行氧化處理或氮化處理。

另外，形成在半導體基板2300的區域2304及2306上的絕緣膜2332及2334在之後完成的電晶體中用作閘絕緣膜。

其次，覆蓋形成在區域2304及2306上方的緣緣膜2332及2334地形成導電膜(參照圖17C)。這裏，表示順序層疊導電膜2336及2338作為導電膜形成的例子。當然，也可以採用單層或三層以上的疊層結構形成導電膜。

導電膜2336及2338可以由選自鉭(Ta)、鎢 (W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)和釹(Nb)等中的元素；或以這些元素為主要成分的合金材料或化合物材料形成。此外，導電膜2336及2338還可以由將這些元素氮化了的金屬氮化膜形成。除此之外，導電膜2336及2338還可以由以摻雜了磷等的雜質元素的多晶矽為典型的半導體材料形成。

這裏，使用氮化鉭形成導電膜2336，並且在其上使用鎢以疊層結構形成導電膜2338。此外，還可以使用選自氮化鎢、氮化鉬、或氮化鈦中的單層或疊層膜作為導電膜2336，並且使用選自鉭、鉬、或鈦中的單層或疊層膜作為導電膜2338。

接著，透過選擇性地進行蝕刻來去除所層疊設置的導電膜2336及2338，使導電膜2336及2338殘留在區域2304及2306上方的一部分，以分別形成閘電極2340及2342(參照圖18A)。

接著，選擇性地形成抗蝕劑掩模2348來覆蓋區域2304，並以該抗蝕劑掩模2348和閘電極2342為掩模將雜質元素導入到區域2306中，來形成雜質區域(參照圖18B)。作為雜質元素，使用賦予n型的雜質元素或賦予p型的雜質元素。作為呈現n型的雜質元素，可以使用磷(P)或砷(As)等。作為呈現p型的雜質元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等。這裏，使用磷(P)作為雜質元素。

在圖18B中，透過導入雜質元素，在區域2306中提供形成源區或漏區的雜質區域2352和通道形成區域2350。

接著，選擇性地形成抗蝕劑掩模2366來覆蓋區域2306，並以該抗蝕劑掩模2366和閘電極2340為掩模將雜質元素導入到區域2304中，來形成雜質區域(參照圖18C)。作為雜質元素，使用賦予n型的雜質元素或賦予p型的雜質元素。作為呈現n型的雜質元素，可以使用磷(P)或砷(As)等。作為呈現p型的雜質元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等。這裏，導入其導電型與在圖18B中導入到區域2306中的雜質元素不同的雜質元素(例如硼(B))。其結果，形成源區或漏區的雜質區域2370、以及通道形成區域2368形成在區域2304中。

然後，覆蓋絕緣膜2332及2334、閘電極2340及2342地形成第二絕緣膜2372，並在該第二絕緣膜2372上形成與分別形成在區域2304及2306中的雜質區域2352及2370電連接的導電膜2374(參照圖19)。

可以透過CVD法或濺射法等，使用由如下材料構成的單層或疊層結構形成第二絕緣膜2372：氧化矽(SiOx)、氮化矽(SiNx)、氧化氮化矽(SiOxNy)(x>y)、氮化氧化矽(SiNxOy)(x>y)等的包含氧或氮的絕緣膜、DLC(類金剛石碳)等的包含碳的膜、環氧、聚醯亞胺、聚醯胺、聚乙烯基苯酚、苯並環丁烯、丙烯等的有機材料、或矽氧烷樹脂等的矽氧烷材料。此外，矽氧烷材料是相當於包含Si-O-Si鍵的材料。矽氧烷由矽(Si)和氧(O)鍵構成其骨架結構，作為取代基，使用至少包含氫的有機基團(例如烷基或芳香烴)。或者，氟基團也可以用作取代基。或者，至少包含氫的有機基團和氟基團也可以用作取代基。

導電膜2374透過CVD法或濺射法等使用選自鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)、矽(Si)的元素、以上述元素為其主要成分的合金材料或化合物材料以單層或疊層形成。以鋁為其主要成分的合金材料，相當於例如其主要成分是鋁且含鎳的材料、或者主要成分是鋁且含鎳以及碳和矽中之一或二者的合金材料。作為導電膜2374，例如較佳採用阻擋膜、鋁-矽(Al-Si)膜和阻擋膜的疊層結構、或者阻擋膜、鋁-矽(Al-Si)膜、氮化鈦(TiN)膜和阻擋膜的疊層結構。要注意的是，阻擋膜相當於由鈦、鈦的氮化物、鉬、或鉬的氮化物構成的薄膜。由於鋁和鋁矽的電阻值低而且價廉，所以是形成導電膜2374的最佳材料。另外，當提供上層和下層阻擋層時可以防止產生鋁或鋁矽的小丘。此外，當由還原性高的元素鈦形成阻擋膜時，即使在結晶半導體膜上形成薄的自然氧化膜，也可以還原該自然氧化膜而獲得與結晶半導體膜的良好接觸。

透過進行上述步驟，可以獲得提高了操作可靠性的半導體裝置，該半導體裝置包括形成在半導體基板2300的區域2304中的P通道電晶體、以及形成在區域2306中的N通道電晶體。

注意，構成本發明的半導體裝置的電晶體結構不局限於附圖所示的結構。例如，可以採用反交錯結構、FinFET(鰭式場效電晶體)結構等結構的電晶體結構。較佳採用FinFET結構，因為可以抑制由電晶體尺寸的微細化導致的短通道效應。

實施例5

在本實施例中，參照圖20至圖23說明與上述實施例不同的半導體裝置的製造方法。具體地說，說明透過使用與上述實施例4不同的製造方法形成MOS電晶體的例子。

首先，在半導體基板2600上形成絕緣膜。這裏，使用具有n導電型的單晶Si基板作為半導體基板2600，並在該半導體基板2600上形成絕緣膜2602及2604(參照圖20A)。例如，對半導體基板2600進行熱處理來形成氧化矽(SiOx)膜作為絕緣膜2602，並在該絕緣膜2602上透過CVD法形成氮化矽(SiNx)膜作為絕緣膜2604。

半導體基板2600只要是半導體基板，就可以沒有特別的限制而使用。例如，可以使用具有n或p導電型的單晶Si基板、化合物半導體基板(GaAs基板、InP基板、GaN基板、SiC基板、藍寶石基板、ZnSe基板等)、透過使用貼合法或SIMOX(Separation by IMplanted OXygen；注入氧隔離)法而製作的SOI(Silicon on Insulator；絕緣體基矽)基板等。

另外，也可以在形成絕緣膜2602之後以上述高密度等電漿處理使該絕緣膜2602氮化，來形成絕緣膜2604。此外，形成在半導體基板2600上的絕緣膜也可以採用單層或三層以上的疊層結構來設置。

接著，在絕緣膜2604上選擇性地形成抗蝕劑掩模2606的圖案，並以該抗蝕劑掩模2606為掩模選擇性地進行蝕刻，以在半導體基板2600中選擇性地形成凹部2608(參照圖20B)。作為半導體基板2600、絕緣膜2602及2604的蝕刻，可以採用利用了等電漿的幹蝕刻來進行。

接著，在去除抗蝕劑掩模2606的圖案之後，填充形成在半導體基板2600上的凹部2608地形成絕緣膜2610(參照圖20C)。

透過CVD法或濺射法等使用氧化矽、氮化矽、氧化氮化矽(SiOxNy)(x>y>0)、氮化氧化矽(SiNxOy)(x>y>0)等的絕緣材料形成絕緣膜2610。這裏，透過常壓CVD法或減壓CVD法使用TEOS(四乙氧基矽烷)氣體形成氧化矽膜作為絕緣膜2610。

接著，進行研磨處理、抛光處理、或CMP(Chemical Mechanical Polishing；化學機械抛光)處理，以暴露半導體基板2600的表面。這裏，透過暴露半導體基板2600的表面，在形成在半導體基板2600的凹部2608中的絕緣膜2611之間提供區域2612及2612。注意，透過進行研磨處理、抛光處理、或CMP處理來去除形成在半導體基板2600的表面上的絕緣膜2610，獲得絕緣膜2611。接著，透過選擇性地導入具有p導電型的雜質元素，在半導體基板2600的區域2613中形成p井2615(參照圖21A)。

作為呈現p型的雜質元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等。這裏，將硼(B)導入到區域2613中作為雜質元素。

此外，在本實施例中，由於使用具有n導電型的半導體基板作為半導體基板2600，所以不將雜質元素導入到區域2612中。但是，也可以透過導入呈現n型的雜質元素來在區域2612中形成n井。作為呈現n型的雜質元素，可以使用磷(P)或砷(As)等。

另一方面，在使用具有p導電型的半導體基板的情況下，也可以構成為透過導入呈現n型的雜質元素來在區域2612中形成n井，而不將雜質元素導入到區域2613。

接著，在半導體基板2600中的區域2612及2613的表面上分別形成絕緣膜2632及2634(參照圖21B)。

例如，透過進行熱處理使形成在半導體基板2600上的區域2612及2613的表面氧化，可以以氧化矽膜形成絕緣膜2632及2634。另外，還可以透過在使用熱氧化法形成氧化矽膜之後進行氮化處理來使氧化矽膜的表面氮化，以與氧氮化矽膜的疊層結構形成絕緣膜2632及2634。

除此以外，也可以進行如上該等電漿處理形成絕緣膜2632及2634。例如，透過對形成在半導體基板2600上的區域2612及2613的表面以上述高密度等電漿處理進行氧化處理或氮化處理，可以形成氧化矽(SiOx)膜或氮化矽(SiNx)膜作為絕緣膜2632及2634。另外，也可以在透過高密度等電漿處理對區域2612及2613的表面進行氧化處理之後，透過再次進行高密度等電漿處理來進行氮化處理。在這種情況下，氧化矽膜形成為與區域2612及2613的表面接觸，並且氧氮化矽膜形成在該氧化矽膜上，因此絕緣膜2632及2634成為由氧化矽膜和氧氮化矽膜的疊層構成的膜。另外，也可以在透過熱氧化法在區域2612及2613的表面上形成氧化矽膜之後，以高密度等電漿處理進行氧化處理或氮化處理。

另外，形成在半導體基板2600的區域2612及2613中的絕緣膜2632及2634在之後完成的電晶體中用作閘絕緣膜。

其次，覆蓋形成在半導體基板2600的區域2612及2613上方的緣膜2632及2634地形成導電膜(參照圖21C)。這裏，表示順序層疊導電膜2636及2638作為導電膜形成的例子。當然，也可以採用單層或三層以上的疊層結構形成導電膜。

導電膜2636及2638可以由選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)和鈮(Nb)等中的元素；或以這些元素為主要成分的合金材料或化合物材料形成。此外，導電膜2636及2638還可以由將這些元素氮化了的金屬氮化膜形成。除此之外，導電膜2636及2638還可以由以摻雜了磷等的雜質元素的多晶矽為典型的半導體材料形成。

這裏，使用氮化鉭形成導電膜2636，並且在其上使用鎢以疊層結構形成導電膜2638。此外，還可以使用選自氮化鉭、氮化鎢、氮化鉬、或氮化鈦中的單層或疊層膜作為導電膜2636，並且使用選自鎢、鉭、鉬、或鈦中的單層或疊層膜作為導電膜2638。

接著，透過選擇性地進行蝕刻來去除所層疊設置的導電膜2636及2638，使導電膜2636及2638殘留在半導體基板2600的區域2612及2613上方的一部分，以分別形成用作閘電極的導電膜2640及2642(參照圖22A)。這裏，在半導體基板2600中，暴露著與導電膜2640及2642不重疊的區域2612及2613的表面。

具體地說，在半導體基板2600的區域2612中，選擇性地去除形成在導電膜2640下方的絕緣膜2632中的與該導電膜2640不重疊的部分，以形成為使導電膜2640和絕緣膜2632的端部大致一致。另外，在半導體基板2600的區域2613中，選擇性地去除形成在導電膜2642下方的絕緣膜2634中的與該導電膜2642不重疊的部分，以形成為使導電膜2642和絕緣膜2634的端部大致一致。

在這種情況下，可以在形成導電膜2640及2642的同時去除不重疊的部分的絕緣膜等，或者，也可以在形成導電膜2640及2642之後，以殘留的抗蝕劑掩模或該導電膜2640及2642為掩模去除不重疊的部分的絕緣膜等。

接著，將雜質元素選擇性地導入到半導體基板2600的區域2612及2613，以形成雜質區域2648及2650(參照圖22B)。這裏，透過以導電膜2642為掩模將賦予n型的低濃度雜質元素選擇性地導入到區域2613來形成雜質區域2650，並透過以導電膜2640為掩模將賦予p型的低濃度雜質元素選擇性地導入到區域2612來形成雜質區域2648。作為賦予n型的雜質元素，可以使用磷(P)或砷(As)等。作為賦予p型的雜質元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等。這裏形成的雜質區域2648及2650的一部分構成之後形成的LDD(Lightly Doped drain；輕摻雜漏)區域。

接著，形成與導電膜2640及2642的側面接觸的絕緣膜2654。絕緣膜2654也稱為側壁。透過等電漿CVD法或濺射法等以單層或疊層形成包含無機材料如矽、矽的氧化物或矽的氮化物的膜、或包含有機材料如有機樹脂等的膜來形成絕緣膜2654。然後，透過進行以垂直方向為主體的各向異性蝕刻來選擇性地蝕刻該絕緣膜，可以將絕緣膜2654形成為與導電膜2640及2642的側面接觸。此外，絕緣膜2654用作當形成LDD(Lightly Doped drain；輕摻雜漏)區域時的摻雜用掩模。這裏，將絕緣膜2654形成為還與形成在導電膜2640及2642下方的絕緣膜的側面接觸。

接著，以該絕緣膜2654、導電膜2640及2642為掩模將雜質元素導入到半導體基板2600的區域2612及 2613中，來形成用作源區或漏區的雜質區域(參照圖22C)。這裏，以絕緣膜2654和導電膜2642為掩模將高濃度的賦予n型的雜質元素導入到半導體基板2600的區域2613中，並以絕緣膜2654和導電膜2640為掩模將高濃度的賦予p型的雜質元素導入到區域2612中。

其結果，形成源區或漏區的雜質區域2658、形成LDD區域的低濃度雜質區域2660、以及通道形成區域2656形成在半導體基板2600的區域2612中。另外，形成源區或漏區的雜質區域2664、形成LDD區域的低濃度雜質區域2666、以及通道形成區域2662形成在半導體基板2600的區域2613中。

注意，在本實施例中，在暴露著不與導電膜2640及2642重疊的半導體基板2600的區域2612及2613的狀態下導入雜質元素。因此，可以與導電膜2640及2642自對準地提供分別形成在半導體基板2600的區域2612及2613中的通道形成區域2656及2662。

接著，覆蓋形成在半導體基板2600的區域2612及2613上的絕緣膜和導電膜等地形成第二絕緣膜2677，並在該第二絕緣膜2677中形成開口部2678(參照圖23A)。

可以透過CVD法或濺射法等使用由如下材料構成的單層或疊層結構形成第二絕緣膜2677：氧化矽(SiOx)、氮化矽(SiNx)、氧化氮化矽(SiOxNy)(x>y)、氮化氧化矽(SiNxOy)(x>y)等的包含氧或氮的絕緣膜、DLC(類金剛石碳)等的包含碳的膜、環氧、聚醯亞胺、聚醯胺、聚乙烯基苯酚、苯並環丁烯、丙烯等的有機材料、或矽氧烷樹脂等的矽氧烷材料。此外，矽氧烷材料是相當於包含Si-O-Si鍵的材料。矽氧烷由矽(Si)和氧(O)鍵構成其骨架結構，作為取代基，使用至少包含氫的有機基團(例如烷基或芳香烴)。或者，氟基團也可以用作取代基。而且，至少包含氫的有機基團和氟基團也可以用作取代基。

接著，透過使用CVD法在開口部2678中形成導電膜2680，並在絕緣膜2677上將導電膜2682a、導電膜2682b、導電膜2682c、以及導電膜2682d選擇性地形成為與該導電膜2680電連接(參照圖23B)。

導電膜2680、2682a至2682d透過CVD法或濺射法等使用選自鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)、矽(Si)的元素、以上述元素為其主要成分的合金材料或化合物材料以單層或疊層形成。以鋁為其主要成分的合金材料，相當於例如其主要成分是鋁且含鎳的材料、或者主要成分是鋁且含鎳以及碳和矽中之一或二者的合金材料。作為導電膜2680、2682a至2682d，例如較佳採用阻擋膜、鋁-矽(Al-Si)膜和阻擋膜的疊層結構、或者阻擋膜、鋁-矽(Al-Si)膜、氮化鈦(TiN)膜和阻擋膜的疊層結構。要注意的是，阻擋膜相當於由鈦、鈦的氮化物、鉬、或鉬的氮化物構成的薄膜。由於鋁和鋁矽的電阻值低而且價廉，所以是形成導電膜的最佳材料。另外，當提供上層和下層阻擋層時可以防止產生鋁或鋁矽的小丘。此外，當由還原性高的元素鈦形成阻擋膜時，即使在提供在半導體基板上的元件區域上形成薄的自然氧化膜，也可以還原該自然氧化膜而獲得與提供在半導體基板上的元件區域的良好接觸。這裏，可以透過CVD法使用鎢(W)形成導電膜2680。

透過進行上述步驟，可以獲得提高了操作可靠性的半導體裝置，該半導體裝置包括形成在半導體基板2600的區域2612中的P通道電晶體、以及形成在區域2613中的N通道電晶體。

實施例6

在本實施例中，說明以無線通信進行資料收發的本發明的半導體裝置的用途。例如，本發明的半導體裝置可以安裝到紙幣、硬幣、有價證券類、無記名債券類、證書類(駕照或居住證等)、包裝用容器類(包裝紙或瓶子等)、記錄媒體(DVD軟體或錄影帶等)、交通工具類(自行車等)、個人物品(書包或眼鏡等)、食品類、植物類、動物類、人體、衣類、生活用品類、電子設備等的商品、貨運標籤等的物品。電子設備指的是液晶顯示裝置、EL顯示裝置、電視裝置(也簡稱為TV、TV接收機或電視接收機)、以及便攜電話等。

在本實施例中，參照圖9A至9E說明本發明的應用例子、以及安裝有它們的商品的一個例子。

圖9A是根據本發明的半導體裝置的完成品狀態的一個例子。標籤板3001(剝離紙)上形成有本發明的半導體裝置3002。形成在標籤板3001上的半導體裝置3002收納在容器3004內。半導體裝置3002上記有與商品或服務有關的資訊(商品名、牌子、商標、商標權人、銷售人、製造人等)。另外，在該半導體裝置3002上附有該商品(或商品的種類)固有的ID號碼，以可以容易發現違法行為如偽造、侵犯知識產權如商標權、專利權等的行為、不正當競爭等。半導體裝置內可以輸入有在商品的容器或簽條上記不完的龐大資訊，例如，商品的產地、銷售地、品質、原材料、效能、用途、數量、形狀、價格、生產方法、使用方法、生產時期、使用時期、食品保質期限、使用說明、關於商品的知識財產資訊等，客商和消費者可以使用諸如讀取器等的具有讀取功能的簡單的無線通信裝置而訪問這些資訊。此外，半導體裝置具有如下機理：生產者可以容易進行改寫和消除等，而客商和消費者不可以進行改寫和消除等。

圖9B表示在商品上附加本發明的半導體裝置3012的例子。透過在商品上附加本發明的半導體裝置3012，可以容易訪問該商品的資訊，這使得商品管理更容易。例如，在商品被偷盜的情況下，可以透過跟蹤商品的去處而迅速找出犯人。如上所述那樣，透過附加本發明的半導體裝置，可以實現所謂的跟蹤能力(traceability)高的商品的流通。另外，透過具有可靠性高的本發明的半導體裝置，可以抑制半導體裝置的錯誤操作，因此可以更準確地管理商品。

圖9C是內置本發明的半導體裝置3022的ID卡3021的完成品狀態的一個例子。作為該ID卡3021，包括所有的卡片類，例如，現金卡、信用卡、預付卡、電子車票、電子金錢、電話卡、會員卡等。透過在這種卡片類中內置本發明的半導體裝置，可以防止卡片的錯誤操作。因此，可以提高卡片類的可靠性。

圖9D表示無記名債券3031的完成品狀態。半導體裝置3032被埋在無記名債券3031中，由樹脂成形其周圍，以保護半導體裝置。這裏，構成為使用填料填充該樹脂中。此外，作為該無記名債券類，包括郵票、票、券、入場券、商品票、購書券、文具券、啤酒券、米券、各種禮券、各種服務券等，但是，當然不局限於此。另外，透過將本發明的半導體裝置3032設在紙幣、硬幣、有價證券類、無記名債券、證書類等，可以提供認證功能。透過利用該認證功能，可以防止偽造。透過將提高了可靠性的本發明的半導體裝置埋在這種無記名債券類中，還可以提高認證功能的可靠性。

圖9E表示貼合有本發明的半導體裝置3042的書籍3043。本發明的半導體裝置3042被貼合在表面上，或者被埋在內部而固定於物品。如圖9E所示，如果是書，就被埋在紙中，而如果是由有機樹脂構成的包裝，就被埋在該有機樹脂中，來固定於各物品。因為本發明的半導體裝置3042實現小型、薄型、輕量，所以固定於物品之後也不損壞其物品本身的設計性。另外，透過具有能夠防止錯誤操作的本發明的半導體裝置，可以準確地管理書籍等。

雖然這裏未圖示，但是透過將本發明的半導體裝置提供於包裝用容器類、記錄媒體、個人物品、食品類、衣類、生活用品類、電子設備等，可以實現產品檢查系統等的系統效率化。另外，透過將半導體裝置嵌入到諸如動物等的活體中，可以容易地識別各個活體，例如透過將以無線電信號進行資料收發的本發明的半導體裝置嵌入到諸如家畜等的活體中，可以容易識別出生年、性別、或種類等。另外，本發明的半導體裝置能夠防止錯誤操作，因此能夠更準確地進行產品檢查及識別等。

如上所述，本發明的半導體裝置可以提供到任何物品(包括活體)來使用。

本實施例可以與上述實施方式自由地組合。

本申請基於2006年6月29日向日本專利局提交的日本專利申請編號2006-178934，在此引入其全部內容作為參考。

101‧‧‧半導體裝置

102‧‧‧天線電路

103‧‧‧發送電路

104‧‧‧接收電路

105‧‧‧算數處理電路

106‧‧‧接收信號

107‧‧‧發送信號

108‧‧‧無線電信號

109‧‧‧整流信號

110‧‧‧調變信號

111‧‧‧發送資料

112‧‧‧狀態信號

113‧‧‧解調信號

114‧‧‧第二解調信號

201‧‧‧無線電信號

202‧‧‧包絡線

301‧‧‧不收發期間

302‧‧‧第一資料接收期間

303‧‧‧第二資料接收期間

304‧‧‧第一資料發送期間

305‧‧‧第二資料發送期間

308‧‧‧第一信號

309‧‧‧第二信號

310‧‧‧第三信號

311‧‧‧第四信號

312‧‧‧第五信號

313‧‧‧第六信號

401‧‧‧天線

402‧‧‧共振電容器

403‧‧‧調變電阻器

404‧‧‧整流電路

405‧‧‧電容

406‧‧‧N通道電晶體

407‧‧‧第一二極體

408‧‧‧第二二極體

409‧‧‧第三二極體

410‧‧‧第四二極體

411‧‧‧低通濾波器

412‧‧‧控制電路

413‧‧‧電阻

414‧‧‧電容

415‧‧‧邏輯和電路

501‧‧‧CPU

502‧‧‧ROM

503‧‧‧RAM

504‧‧‧控制器

601‧‧‧發送資料暫存器

602‧‧‧時序控制器

603‧‧‧調變信號產生電路

604‧‧‧調變資料

605‧‧‧時序信號

700‧‧‧半導體裝置

701‧‧‧基板

702‧‧‧剝離層

703‧‧‧絕緣膜

704‧‧‧天線

705‧‧‧半導體膜

706‧‧‧積體電路

709‧‧‧絕緣膜

710‧‧‧電容部

712‧‧‧電晶體部

714‧‧‧連接端子

720‧‧‧元件形成層

722‧‧‧絕緣膜

732‧‧‧半導體膜

734‧‧‧半導體膜

736‧‧‧半導體膜

738‧‧‧半導體膜

740‧‧‧半導體膜

742‧‧‧半導體膜

744‧‧‧半導體膜

745‧‧‧閘絕緣膜

746‧‧‧掩模

748‧‧‧閘電極

750‧‧‧閘電極

752‧‧‧閘電極

754‧‧‧閘電極

756‧‧‧閘電極

758‧‧‧雜質區域

760‧‧‧雜質區域

762‧‧‧掩模

764‧‧‧雜質區域

765‧‧‧通道形成區域

766‧‧‧掩模

768‧‧‧絕緣膜

770‧‧‧雜質區域

772‧‧‧低濃度雜質區域

773‧‧‧通道形成區域

774‧‧‧雜質區域

776‧‧‧低濃度雜質區域

777‧‧‧通道形成區域

778‧‧‧掩模

780‧‧‧絕緣膜

782‧‧‧導電膜

784‧‧‧導電膜

786‧‧‧導電膜

788‧‧‧導電膜

790‧‧‧基板

791‧‧‧基板

792‧‧‧導電膜

794‧‧‧層

796‧‧‧開口部

1032‧‧‧有機樹脂

1034‧‧‧導電粒子

1036‧‧‧各向異性導電黏合材料

1040‧‧‧基板

1050‧‧‧基板

1310‧‧‧電容元件

1320‧‧‧P通道型薄膜電晶體

1330‧‧‧N通道型薄膜電晶體

1340‧‧‧N通道型薄膜電晶體

1350‧‧‧電容元件

1510‧‧‧第一基體

1520‧‧‧第二基體

2300‧‧‧半導體基板

2302‧‧‧絕緣膜

2304‧‧‧區域

2306‧‧‧區域

2307‧‧‧p井

2332‧‧‧絕緣膜

2334‧‧‧絕緣膜

2336‧‧‧導電膜

2338‧‧‧導電膜

2340‧‧‧閘電極

2342‧‧‧閘電極

2348‧‧‧抗蝕劑掩模

2350‧‧‧區域

2352‧‧‧雜質區域

2366‧‧‧抗蝕劑掩模

2368‧‧‧區域

2370‧‧‧雜質區域

2372‧‧‧第二絕緣膜

2374‧‧‧導電膜

2600‧‧‧半導體基板

2602‧‧‧絕緣膜

2604‧‧‧絕緣膜

2606‧‧‧抗蝕劑掩模

2608‧‧‧凹部

2610‧‧‧絕緣膜

2611‧‧‧絕緣膜

2612‧‧‧區域

2613‧‧‧區域

2615‧‧‧p井

2632‧‧‧絕緣膜

2634‧‧‧絕緣膜

2636‧‧‧導電膜

2638‧‧‧導電膜

2640‧‧‧導電膜

2642‧‧‧導電膜

2648‧‧‧雜質區域

2650‧‧‧雜質區域

2654‧‧‧絕緣膜

2656‧‧‧區域

2658‧‧‧雜質區域

2660‧‧‧低濃度雜質區域

2662‧‧‧區域

2664‧‧‧雜質區域

2666‧‧‧低濃度雜質區域

2677‧‧‧第二絕緣膜

2678‧‧‧開口部

2680‧‧‧導電膜

2682a‧‧‧導電膜

2682b‧‧‧導電膜

2682c‧‧‧導電膜

2682d‧‧‧導電膜

3001‧‧‧標籤板

3002‧‧‧半導體裝置

3004‧‧‧容器

3012‧‧‧半導體裝置

3021‧‧‧ID卡

3022‧‧‧半導體裝置

3031‧‧‧無記名債券

3032‧‧‧半導體裝置

3042‧‧‧半導體裝置

3043‧‧‧半導體裝置

圖1是本發明的半導體裝置的示意圖；圖2是表示當採用ASK方式進行資料收發時的無線電信號的一個例子的圖；圖3是表示本發明的半導體裝置的時序圖的一個例子的圖；圖4是表示構成本發明的半導體裝置的電路的一個例子的電路圖；圖5是表示構成本發明的半導體裝置的電路的一個例子的電路圖；圖6是表示構成本發明的半導體裝置的電路的一個例子的電路圖；圖7是表示構成本發明的半導體裝置的電路的一個例子的電路圖；圖8A至8D是表示可適用於本發明的半導體裝置的天線的結構例子的圖；圖9A至9E是表示本發明的半導體裝置的使用方式的圖；圖10A和10B是表示本發明的半導體裝置的結構的一個例子的俯視圖及截面圖；圖11A至11D是表示本發明的半導體裝置的製造方法的一個例子的圖；圖12A至12C是表示本發明的半導體裝置的製造方法的一個例子的圖；圖13A至13C是表示本發明的半導體裝置的製造方法的一個例子的圖；圖14A和14B是表示本發明的半導體裝置的製造方法的一個例子的圖；圖15是表示本發明的半導體裝置的製造方法的一個例子的圖；圖16是表示本發明的半導體裝置的結構的一個例子的截面圖；圖17A至17C是表示本發明的半導體裝置的製造方法的一個例子的圖；圖18A至18C是表示本發明的半導體裝置的製造方法的一個例子的圖；圖19是表示本發明的半導體裝置的製造方法的一個例子的圖；圖20A至20C是表示本發明的半導體裝置的製造方法的一個例子的圖；圖21A至21C是表示本發明的半導體裝置的製造方法的一個例子的圖；圖22A至22C是表示本發明的半導體裝置的製造方法的一個例子的圖；圖23A和23B是表示本發明的半導體裝置的製造方法的一個例子的圖。