JP5259977B2 - 半導体装置及び半導体装置の作製方法 - Google Patents

半導体装置及び半導体装置の作製方法 Download PDF

Info

Publication number
JP5259977B2
JP5259977B2 JP2007112576A JP2007112576A JP5259977B2 JP 5259977 B2 JP5259977 B2 JP 5259977B2 JP 2007112576 A JP2007112576 A JP 2007112576A JP 2007112576 A JP2007112576 A JP 2007112576A JP 5259977 B2 JP5259977 B2 JP 5259977B2
Authority
JP
Japan
Prior art keywords
film
insulating film
region
semiconductor
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007112576A
Other languages
English (en)
Other versions
JP2007318103A5 (ja
JP2007318103A (ja
Inventor
真之 坂倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007112576A priority Critical patent/JP5259977B2/ja
Publication of JP2007318103A publication Critical patent/JP2007318103A/ja
Publication of JP2007318103A5 publication Critical patent/JP2007318103A5/ja
Application granted granted Critical
Publication of JP5259977B2 publication Critical patent/JP5259977B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置及びその作製方法に関する。
近年、ガラス等の絶縁表面を有する基板上に薄膜トランジスタ(TFT)を形成し、当該薄膜トランジスタをスイッチング素子等として利用する半導体装置の作製が盛んに行われている。当該薄膜トランジスタは、絶縁表面を有する基板上にCVD法、フォトリソグラフィ工程等を用いて島状の半導体膜を形成し、当該島状の半導体膜の一部をトランジスタのチャネル形成領域として利用するように設けられている(例えば特許文献1)。
一般的な薄膜トランジスタの模式図を図16に示す。まず、薄膜トランジスタは、基板901上に下地膜として機能する絶縁膜902を介して島状の半導体膜903を有し、当該島状の半導体膜903を横断するようにゲート絶縁膜904を介してゲート電極として機能する導電膜905が設けられている。また、半導体膜903は、導電膜905と重なる領域に形成されたチャネル形成領域903aとソース領域又はドレイン領域を形成する不純物領域903bを有している。また、当該不純物領域903bに電気的に接続されるようにソース電極又はドレイン電極を形成する導電膜907が設けられている。なお、図16(B)、(C)は、それぞれ図16(A)におけるCとDとを結ぶ破線、CとDとを結ぶ破線における断面構造を示している。
特開平08−018055号公報
しかしながら、半導体膜を島状に設けた場合には当該半導体膜と下地絶縁膜との端部に段差が生じるため、図16(C)に示す領域908のような段差部分において半導体膜のチャネル形成領域表面のゲート絶縁膜による被覆が十分に行われないことによる問題が生じる。例えば、当該端部においてゲート絶縁膜の被覆が十分に行われない場合、半導体膜の端部においてゲート電極を形成する導電膜と半導体膜が接触しショートが生じる場合がある。また、当該端部におけるゲート絶縁膜の薄膜化によって、ゲート電極と半導体膜のチャネル形成領域の端部において電流がリークすることによりトランジスタの特性が劣化する等の問題が発生する。半導体膜の端部の被覆不良による問題は、ゲート絶縁膜を薄膜化した際により生じやすく、薄膜トランジスタの低消費電力や動作速度を向上させるためにゲート絶縁膜の更なる薄膜化が望まれる近年、特に顕著な問題となっている。
また、ゲート絶縁膜の破壊や作製プロセスの処理に起因して半導体膜の端部に固定電荷がトラップされた場合、半導体膜の中央部と比較して端部におけるチャネル形成領域の特性が変化し、薄膜トランジスタの特性に影響が生じるという問題が発生する。
本発明は上記問題を鑑み、半導体膜のチャネル形成領域の端部の特性がトランジスタの特性へ及ぼす影響を低減する半導体装置および当該半導体装置の作製方法の提供を課題とする。
本発明の半導体装置は、基板と、前記基板上に形成されたチャネル形成領域を有する半導体膜と、前記半導体膜を覆い、前記半導体膜の側面よりも外側の領域に側面を有するゲート絶縁膜と、前記ゲート絶縁膜を介して前記チャネル形成領域を覆って形成されたゲート電極と、を少なくとも有する。なお、前記ゲート電極、前記ゲート絶縁膜、及び前記基板を覆う絶縁膜とを有していてもよい。また、前記半導体膜の側面は、前記ゲート電極と接しない構造とすることができる。
本発明の半導体装置は、基板と、前記基板上に形成されたチャネル形成領域を有する半導体膜と、前記半導体膜を覆い、前記半導体膜の側面よりも外側の領域に側面を有するゲート絶縁膜と、前記ゲート絶縁膜を介して前記チャネル形成領域を覆って形成されたゲート電極と、前記チャネル形成領域の側端部、前記ゲート絶縁膜、及び前記基板とによって形成された空間と、前記ゲート電極、前記ゲート絶縁膜、及び前記基板を覆う絶縁膜と、を少なくとも有する。
本発明の半導体装置は、基板と、前記基板上に形成されたチャネル形成領域を有する半導体膜と、前記半導体膜を覆い、前記半導体膜の側面よりも外側の領域に側面を有するゲート絶縁膜と、前記ゲート絶縁膜を介して前記チャネル形成領域を覆って形成されたゲート電極と、前記チャネル形成領域の側端部、前記ゲート絶縁膜、前記ゲート電極、及び前記基板とによって形成された空間と、前記ゲート電極、前記ゲート絶縁膜、及び前記基板を覆う絶縁膜と、を少なくとも有する。
本発明の半導体装置において、前記半導体膜はソース領域又はドレイン領域を有し、前記ソース領域又はドレイン領域の側面は、前記絶縁膜と接しないことを特徴とする。
本発明の半導体装置において、前記半導体膜はソース領域又はドレイン領域を有し、前記基板と前記ソース領域又はドレイン領域の側面と前記ゲート絶縁膜と前記絶縁膜と前記基板とによって形成された空間を有することを特徴とする。
本発明の半導体装置は、基板上に形成された第1のチャネル形成領域を有する第1の半導体膜と、前記第1の半導体膜上に第1のゲート絶縁膜を介して前記第1のチャネル形成領域を覆って形成された第1のゲート電極と、前記基板上に形成された第2のチャネル形成領域を有する第2の半導体膜と、前記第2の半導体膜上に第2のゲート絶縁膜を介して前記第2のチャネル形成領域を覆って形成された第2のゲート電極と、を有し、前記第1の半導体膜は前記第1のゲート絶縁膜の端部より内側の領域に配置され、前記第1のチャネル形成領域の側面は前記第1のゲート電極及び前記第1のゲート絶縁膜と接さず、前記第2の半導体膜は前記第2のゲート絶縁膜の端部より内側の領域に配置され、前記第2のチャネル形成領域の側面は前記第2のゲート電極及び前記第2のゲート絶縁膜と接しないことを特徴とする。
本発明の半導体装置は、基板上に形成された第1のチャネル形成領域を有する第1の半導体膜と、前記第1の半導体膜上に第1のゲート絶縁膜を介して前記第1のチャネル形成領域を覆って形成された第1のゲート電極と、前記基板と前記第1のチャネル形成領域の側面と前記第1のゲート絶縁膜と前記第1のゲート電極とに囲まれた空間と、前記基板上に形成された第2のチャネル形成領域を有する第2の半導体膜と、前記第2の半導体膜上に第2のゲート絶縁膜を介して前記第2のチャネル形成領域を覆って形成された第2のゲート電極と、前記基板と前記第2のチャネル形成領域の側面と前記第2のゲート絶縁膜と前記第2のゲート電極とに囲まれた空間とを有することを特徴とする。
本発明の半導体装置の作製方法は、基板上に半導体膜を形成し、前記半導体膜上に絶縁膜を形成し、前記絶縁膜上に選択的にレジストを形成して、前記レジストをマスクとして前記半導体膜及び前記絶縁膜をエッチングして、第1の半導体膜とゲート絶縁膜を形成し、前記レジスト及び前記ゲート絶縁膜をマスクとして、前記第1の半導体膜をエッチングして前記ゲート絶縁膜の内側の領域に配置される第2の半導体膜を形成し、前記第2の半導体膜のチャネル形成領域を覆うように前記ゲート絶縁膜を介してゲート電極を形成し、前記ゲート絶縁膜及び前記ゲート電極は、前記チャネル形成領域の側面と接しないように形成することを特徴とする。
本発明の半導体装置の作製方法は、基板上に半導体膜を形成し、前記半導体膜上に絶縁膜を形成し、前記絶縁膜上に選択的にレジストを形成して、前記レジストをマスクとして前記半導体膜及び前記絶縁膜をエッチングして、第1の半導体膜とゲート絶縁膜を形成し、前記レジスト及び前記ゲート絶縁膜をマスクとして、前記第1の半導体膜をエッチングして前記ゲート絶縁膜の内側の領域に配置される第2の半導体膜を形成し、前記第2の半導体膜のチャネル形成領域を覆うように前記ゲート絶縁膜を介してゲート電極を形成して、前記基板と前記チャネル形成領域の側面と前記ゲート絶縁膜と前記ゲート電極とに囲まれた空間を形成することを特徴とする。
本発明の半導体装置の作製方法は、基板上に半導体膜を形成し、前記半導体膜上に絶縁膜を形成し、前記絶縁膜上に選択的にレジストを形成して、前記レジストをマスクとして前記絶縁膜をエッチングして、ゲート絶縁膜を形成し、前記レジストをマスクとして、前記半導体膜をエッチングして前記ゲート絶縁膜の内側の領域に配置される半導体膜を形成し、前記半導体膜のチャネル形成領域を覆うように前記ゲート絶縁膜を介してゲート電極を形成し、前記ゲート絶縁膜及び前記ゲート電極は、前記チャネル形成領域の側面と接しないように形成することを特徴とする。
本発明の半導体装置の作製方法は、基板上に半導体膜を形成し、前記半導体膜上に絶縁膜を形成し、前記絶縁膜上に選択的にレジストを形成して、前記レジストをマスクとして前記絶縁膜をエッチングして、ゲート絶縁膜を形成し、前記レジストをマスクとして、前記半導体膜をエッチングして前記ゲート絶縁膜の内側の領域に配置される半導体膜を形成し、前記半導体膜のチャネル形成領域を覆うように前記ゲート絶縁膜を介してゲート電極を形成して、前記基板と前記チャネル形成領域の側面と前記ゲート絶縁膜と前記ゲート電極とに囲まれた空間を形成することを特徴とする。
本発明の半導体装置は、半導体膜のチャネル形成領域の側面において、ゲート絶縁膜及びゲート電極と接しない領域を有するため、チャネル形成領域側面におけるゲート絶縁膜の被覆不良によるショートやリークが生じず、半導体装置の特性を向上させることができる。また、半導体膜のチャネル形成領域の側面においてゲート絶縁膜及びゲート電極と接しないため、チャネル形成領域の端部において電界集中が生じず、ゲートリーク不良を低減し、ゲート電極の耐圧を向上させることが可能となる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。また、以下の実施の形態1〜3は自由に組み合わせて用いることができる。
(実施の形態1)
本実施の形態では、本発明の半導体装置の一例に関して図面を参照して説明する。
本実施の形態で示す半導体装置を図1に示す。なお、図1(A)は本実施の形態で示す半導体装置の上面の一部を示し、図1(A)のAとBを結ぶ破線における断面図を図1(B)に、AとBとを結ぶ破線における断面図を図1(C)に、AとBとを結ぶ破線における断面図を図1(D)に示している。また、図8は、図1に示したものとは異なる構造の半導体装置の模式図を示したものである。図1(A)のAとBを結ぶ破線における断面図を図8(A)に、AとBとを結ぶ破線における断面図を図8(B)に、AとBとを結ぶ破線における断面図を図8(C)に示している。
本実施の形態で示す半導体装置は、基板101上に絶縁膜102を介して島状に設けられた半導体膜103と、当該半導体膜103の上方にゲート絶縁膜104を介して設けられたゲート電極を形成する導電膜105を含む薄膜トランジスタと、ゲート絶縁膜104と導電膜105を覆って設けられた絶縁膜106と、当該絶縁膜106上に設けられたソース電極又はドレイン電極を形成する導電膜107とを有している(図1(A)〜(D)、図8(A)〜(C))。なお、半導体膜103は、チャネル形成領域103aとソース領域又はドレイン領域(以下、不純物領域ともいう)103bとを有している。
本実施の形態において、島状に設けられた半導体膜103はゲート絶縁膜104の端部より内側の領域に配置され、ゲート電極として機能する導電膜105と半導体膜103のチャネル形成領域103aの側面とは接しないように設けられている。つまり、本実施の形態の半導体装置は、下地の絶縁膜102と半導体膜103のチャネル形成領域103aの側面とゲート絶縁膜104とゲート電極を形成する導電膜105とに囲まれた空間155を有している(図1(C))。なお、ゲート絶縁膜104の端部が下地の絶縁膜102と接し、ゲート絶縁膜104はチャネル形成領域103aの側面と接しないように形成されていてもよく、その場合、空間155は、下地の絶縁膜102と半導体膜103のチャネル形成領域103aの側面とゲート絶縁膜104とに囲まれた領域となる(図8(B))。
なお、ここで、ゲート絶縁膜104とチャネル形成領域103aの側面とが接しないとは、チャネル形成領域103aと絶縁膜102とで形成される段差部分付近において、ゲート絶縁膜104とチャネル形成領域103aの側面とが接しないことを意味する。従って、該側面の一部分とゲート絶縁膜104が接していてもよい。チャネル形成領域103aと絶縁膜102とで形成される段差部分において、チャネル形成領域103aとゲート絶縁膜104及び導電膜105とが接しないことにより、ゲート絶縁膜104の被覆不良が半導体装置に及ぼす影響を低減することができる。つまり、チャネル形成領域103aの側面において、電界集中が生じず、ゲートリーク不良を低減し、ゲート電極の耐圧を向上させることが可能となる。
また、本実施の形態で示す半導体装置は、絶縁膜106とソース領域又はドレイン領域103bの側面とは接しないように形成し、下地の絶縁膜102とソース領域又はドレイン領域103bの側面とゲート絶縁膜104と絶縁膜106とに囲まれた空間156を有している(図1(B)、(D))。なお、ゲート絶縁膜104の端部が下地の絶縁膜102と接するように形成されていてもよく、その場合、空間156は、下地の絶縁膜102と半導体膜103のソース領域又はドレイン領域103bの側面とゲート絶縁膜104とに囲まれた領域となる(図8(A)、(C))。なお、ここで、空間156は必ずしも設ける必要はなく、ソース領域又はドレイン領域103bと絶縁膜106とが接するように形成されていてもよい。
ゲート電極を形成する導電膜105は、島状の半導体膜103を覆うように形成されている。つまり、導電膜105は、島状の半導体膜103のチャネル形成領域103aを覆うように設けられている。なお、ここでは、導電膜105を単層構造で設けた場合を示しているが、これに限られず導電性材料を2層又は3層以上の積層した構造としてもよい。
島状に設けられた半導体膜103は、導電膜105とゲート絶縁膜104を介して重なる領域に設けられたチャネル形成領域103aと、導電膜105と重ならない領域であって当該チャネル形成領域103aと隣接して設けられたソース領域又はドレイン領域を形成する不純物領域103bを有している。
また、ソース電極又はドレイン電極を形成する導電膜107は、絶縁膜106に形成された開口部を介して不純物領域103bと電気的に接続するように設けられている。
次に、図1で示した半導体装置の作製方法の一例に関して図面を参照して説明する。なお、図2〜図3は図1(A)のAとBとを結ぶ破線での断面図を示し、図4〜図5は図1(A)のAとBとを結ぶ破線での断面図を示し、図6〜図7は図1(A)のAとBとを結ぶ破線での断面図を示している。
まず、基板101上に絶縁膜102を形成し、絶縁膜102上に半導体膜109を形成し、半導体膜109上に絶縁膜110を形成する(図2(A)、図4(A)、図6(A))。
基板101は、ガラス基板、石英基板、金属基板(例えばステンレス基板など)、セラミック基板、Si基板等の半導体基板から選択されるものである。他にもプラスチック基板として、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、アクリルなどの基板を選択することもできる。
絶縁膜102は、CVD法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン(SiOxNy)(x>y>0)、窒化酸化シリコン(SiNxOy)(x>y>0)等の絶縁材料を用いて形成する。例えば、絶縁膜102を2層構造とする場合、第1層目の絶縁膜として窒化酸化シリコン膜を形成し、第2層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第1層目の絶縁膜として窒化シリコン膜を形成し、第2層目の絶縁膜として酸化シリコン膜を形成してもよい。このように、ブロッキング層として機能する絶縁膜102を形成することによって、基板101からNaなどのアルカリ金属やアルカリ土類金属が、この上に形成する素子に悪影響を与えることを防ぐことができる。なお、基板101として石英を用いるような場合には絶縁膜102を省略してもよい。
半導体膜109は、非晶質半導体膜又は結晶質半導体膜で形成する。結晶性半導体膜は、絶縁膜102上に形成した非晶質半導体膜を熱処理やレーザー光の照射によって結晶化させたもの、絶縁膜102上に形成した結晶性半導体膜を非晶質化した後、再結晶化させたものなどが含まれる。
レーザー光の照射によって結晶化若しくは再結晶化を行う場合には、レーザー光の光源としてLD励起の連続発振(CW)レーザー(YVO、第2高調波(波長532nm))を用いることができる。特に第2高調波に限定する必要はないが、第2高調波はエネルギー効率の点で、さらに高次の高調波より優れている。CWレーザーを半導体膜に照射すると、連続的に半導体膜にエネルギーが与えられるため、一旦半導体膜を溶融状態にすると、溶融状態を継続させることができる。さらに、CWレーザーを走査することによって半導体膜の固液界面を移動させ、この移動の方向に沿って一方向に長い結晶粒を形成することができる。また、固体レーザーを用いるのは、気体レーザー等と比較して、出力の安定性が高く、安定した処理が見込まれるためである。なお、CWレーザーに限らず、繰り返し周波数が10MHz以上のパルスレーザを用いることも可能である。繰り返し周波数が高いパルスレーザを用いると、半導体膜が溶融してから固化するまでの時間よりもレーザーのパルス間隔が短ければ、常に半導体膜を溶融状態にとどめることができ、固液界面の移動により一方向に長い結晶粒で構成される半導体膜を形成することができる。その他のCWレーザー及び繰り返し周波数が10MHz以上のパルスレーザを使用することもできる。例えば、気体レーザーとしては、Arレーザー、Krレーザー、COレーザー等がある。固体レーザーとして、YAGレーザー、YLFレーザー、YAlOレーザー、GdVOレーザー、KGWレーザー、KYWレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、Yレーザー、YVOレーザー等がある。また、YAGレーザー、Yレーザー、GdVOレーザー、YVOレーザーなどのセラミックスレーザがある。金属蒸気レーザーとしてはヘリウムカドミウムレーザ等が挙げられる。また、レーザー発振器において、レーザー光をTEM00(シングル横モード)で発振して射出すると、被照射面において得られる線状のビームスポットのエネルギー均一性を上げることができるので好ましい。その他にも、パルス発振のエキシマレーザーを用いても良い。
絶縁膜110は、酸化シリコン、窒化シリコン、酸化窒化シリコン(SiOxNy)(x>y>0)、窒化酸化シリコン(SiNxOy)(x>y>0)等を適用する。このような絶縁層は、気相成長法やスパッタリング法で形成する。また、半導体膜109に酸素を含む雰囲気下(例えば、酸素(O)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下、または酸素と水素(H)と希ガス雰囲気下)または窒素を含む雰囲気下(例えば、窒素(N)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下、または窒素と水素と希ガス雰囲気下またはNHと希ガス雰囲気下)で高密度プラズマ処理を行い半導体膜109の表面を酸化処理または窒化処理することによって、絶縁膜110を形成することもできる。
高密度プラズマ処理は、上記ガスの雰囲気中において、電子密度が1×1011cm−3以上であり、プラズマの電子温度が1.5eV以下で行う。より詳しくいうと、電子密度が1×1011cm−3以上1×1013cm−3以下で、プラズマの電子温度が0.5eV以上1.5eV以下で行う。プラズマの電子密度が高密度であり、基板101上に形成された被処理物(ここでは、半導体膜109)付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が1×1011cm−3以上と高密度であるため、プラズマ処理を用いて、被処理物を酸化または窒化することによって形成される酸化膜または窒化膜は、CVD法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が1.5eV以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。例えば、ガラス基板の歪点よりも100度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。プラズマを形成するための周波数としては、マイクロ波(2.45GHz)等の高周波を用いることができる。高密度プラズマ処理により半導体膜109の表面を酸化または窒化することによって絶縁膜110を形成することにより、電子やホールのトラップとなる欠陥準位密度を低減することができる。
なお、半導体膜109にしきい値等を制御するため、あらかじめ低濃度の不純物元素を導入しておいてもよい。この場合は、半導体膜109において、後にチャネル形成領域となる領域にも不純物元素が導入されることとなる。不純物元素としては、n型を付与する不純物元素又はp型を付与する不純物元素を用いることができる。n型を示す不純物元素としては、リン(P)やヒ素(As)等を用いることができる。p型を示す不純物元素としては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることができる。例えば、不純物元素として、ボロン(B)を5×1015〜5×1017/cmの濃度で含まれるように半導体膜109の全面にあらかじめ導入しておいてもよい。
次に、半導体膜109上にレジスト111を選択的に形成する(図2(A)、図4(A)、図6(A))。そして、レジスト111をマスクとして絶縁膜110及び半導体膜109をドライエッチングして、島状の半導体膜112及びゲート絶縁膜104を形成する(図2(B)、図4(B)、図6(B))。なお、ドライエッチングのときのエッチングガスとしては、CF、NF、SF、CHF、CF等のフッ素系のガス、又は該フッ素系ガスにOガス、Hガス、HeやAr等の不活性ガスを適宜加えた混合ガス等を用いることができる。好ましくは、CFとOとの混合ガス、SFとOとの混合ガス、CHFとHeとの混合ガス、又はCFとHとの混合ガスを用いるとよい。
次に、レジスト111及びゲート絶縁膜104をマスクとして、半導体膜112に対してTMAH(tetramethylammonium hydroxide、テトラメチルアンモニウムヒドロキシド)に代表される有機アルカリ系水溶液を用いたウェットエッチングを行う。これにより、ゲート絶縁膜104の端部より内側の領域に配置された島状の半導体膜103を形成する(図2(C)、図4(C)、図6(C))。エッチング液としてTMAH等を用いた場合、半導体膜112のみが選択的にエッチングされるため、下地の絶縁膜102やゲート絶縁膜104にダメージを与えずにエッチングすることができる。
次に、ゲート絶縁膜104上に導電膜125を形成する。ここでは、導電膜125は単層で形成した例を示している(図3(A)、図5(A)、図7(A))。もちろん、導電膜125は、導電性材料を2層又は3層以上の積層で設けた構造としてもよい。
導電膜125は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。例えば、導電膜125を第1の導電膜と第2の導電膜との積層構造とする場合、第1の導電膜として窒化タンタルを用い、第2の導電膜としてタングステンを用いて形成するとよい。なお、この組み合わせに限られず、導電膜125を積層して形成する場合には、上記材料を自由に組み合わせて設けることができる。
次に、導電膜125を選択的にエッチングすることにより、ゲート電極として機能する導電膜105を形成する(図3(B)、図5(B)、図7(B))。その後、当該導電膜105をマスクとして半導体膜103に不純物元素121を導入することによって、半導体膜103に不純物領域103b及び不純物元素121が導入されない領域103aを形成する(図3(B)、図5(B)、図7(B))。なお、領域103aはチャネル形成領域として機能する領域である。これにより、絶縁膜102とチャネル形成領域103aの側面とゲート絶縁膜104とゲート電極を形成する導電膜105とに囲まれた空間155が形成される(図5(B))。なお、ここでは、導電膜105を島状の半導体膜103を覆うように形成した後に不純物元素を導入するため、導電膜105に覆われていない半導体膜103の領域に不純物元素が導入されて不純物領域103bが形成され、導電膜105に覆われた半導体膜103の領域には不純物元素121が導入されない領域103aが形成される。
不純物元素121としては、n型を付与する不純物元素又はp型を付与する不純物元素を用いることができる。n型を示す不純物元素としては、リン(P)やヒ素(As)等を用いることができる。p型を示す不純物元素としては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることができる。例えば、不純物元素121として、リン(P)を1×1015〜1×1019/cmの濃度で含まれるように半導体膜103に導入し、n型を示す不純物領域103bを形成すればよい。なお、チャネル形成領域とソース領域又はドレイン領域との間に、ソース領域又はドレイン領域より低濃度に不純物が添加された低濃度不純物領域(LDD領域)を形成してもよい。
次に、導電膜105、ゲート絶縁膜104、絶縁膜102等を覆うように絶縁膜106を形成する(図3(C)、図5(C)、図7(C))。その後、ゲート絶縁膜104及び絶縁膜106にコンタクトホールを形成し、絶縁膜106上にソース電極又はドレイン電極として機能する導電膜107を選択的に形成する(図3(C)、図7(C))。導電膜107は、半導体膜103のソース領域又はドレイン領域を形成する不純物領域103bと電気的に接続されるように設ける。
なお、本実施の形態において、島状に設けられた半導体膜103はゲート絶縁膜104の端部より内側の領域に配置され、ゲート電極として機能する導電膜105と半導体膜103のチャネル形成領域103aの側面とは接しないように設けられている。つまり、本実施の形態の半導体装置は、下地の絶縁膜102と半導体膜103のチャネル形成領域103aの側面とゲート絶縁膜104とゲート電極を形成する導電膜105とに囲まれた空間155を有している(図5(C))。
また、絶縁膜106とソース領域又はドレイン領域103bの側面とは接しないように形成し、下地の絶縁膜102とソース領域又はドレイン領域103bの側面とゲート絶縁膜104と絶縁膜106とに囲まれた空間156が設けられている(図3(C)、図7(C))。
絶縁膜106は、CVD法やスパッタリング法等で形成した、酸化シリコン、酸化窒化シリコン(SiOxNy)(x>y>0)、窒化酸化シリコン(SiNxOy)(x>y>0)などを用いることができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料、またはシロキサン樹脂等のシロキサン材料、オキサゾール樹脂などからなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Si−O−Si結合を含む材料に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いることもできる。オキサゾール樹脂は、例えば、感光性ポリベンゾオキサゾール等である。感光性ポリベンゾオキサゾールは、誘電率が低く(常温1MHzで誘電率2.9)、耐熱性が高く(熱重量測定−示差熱分析(TG−DTA:Thermogravimetry−Differential Thermal Analysis)で昇温5℃/minで熱分解温度550℃)、吸水率が低い(常温24時間で0.3%)材料である。オキサゾール樹脂は、ポリイミド等の比誘電率(3.2〜3.4程度)と比較すると、比誘電率が低いため(2.9程度)、寄生容量の発生を抑制し、高速動作を行うことができる。ここでは、絶縁膜106として、CVD法で形成した酸化シリコン、酸化窒化シリコン(SiOxNy)(x>y>0)又は窒化酸化シリコン(SiNxOy)(x>y>0)を単層又は積層して形成する。また、さらに、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂を積層して形成してもよい。
導電膜107は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、ネオジウムから選ばれた一種の元素または当該元素を複数含む合金からなる単層構造または積層構造を用いることができる。例えば、当該元素を複数含む合金からなる導電膜として、チタンを含有したアルミニウム合金、ネオジウムを含有したアルミニウム合金などで形成することができる。また、積層構造で設ける場合、例えば、アルミニウム層若しくは前記したようなアルミニウム合金層を、チタン層で挟んで積層させた構造としても良い。
以上の工程により、図1に示した半導体装置を作製することができる。
なお、図8(B)に示すように、ゲート絶縁膜104の端部と下地の絶縁膜102が接するように形成されており、下地の絶縁膜102と半導体膜103のチャネル形成領域103aの側面とゲート絶縁膜104とに囲まれた空間155を形成する構成としてもよい。また、図8(A)、(C)に示すように、ゲート絶縁膜104の端部と下地の絶縁膜102が接するように形成されており、下地の絶縁膜102と半導体膜103のソース領域又はドレイン領域103bの側面とゲート絶縁膜104とに囲まれた空間156を形成する構成としてもよい。
本実施の形態で示した半導体装置は、半導体膜のチャネル形成領域の側面において、ゲート絶縁膜及びゲート電極と接しない領域を有するため、ゲート絶縁膜の被覆不良が半導体装置に及ぼす影響を低減することができる。つまり、半導体膜のチャネル形成領域の側面においてゲート絶縁膜と接しないため、電界集中が生じず、ゲートリーク不良を低減し、ゲート電極の耐圧を向上させることが可能となる。
(実施の形態2)
本実施の形態では、上記実施の形態と異なる半導体装置及びその作製方法に関して図面を参照して説明する。具体的には、導電型が異なる複数のトランジスタを有する場合に関して説明する。また、実施の形態1に示した半導体膜とゲート絶縁膜の作製工程とは異なる工程で半導体膜とゲート絶縁膜を形成する場合について説明する。
本実施の形態で示す半導体装置を図9に示す。なお、図9(A)は本実施の形態で示す半導体装置の上面図を示し、図9(A)におけるaとbとを結ぶ破線での断面図を図9(B)に、aとbとを結ぶ破線での断面図を図9(C)に、aとbとを結ぶ破線での断面図を図9(D)に示している。
本実施の形態で示す半導体装置は、基板201上に絶縁膜202を介して島状に設けられた半導体膜203、213と、当該半導体膜203、213の上方にゲート絶縁膜204を介して設けられたゲート電極を形成する導電膜(以下、ゲート電極ともいう)205a、205bと、当該導電膜205a、205bを覆うように半導体膜203、213の上方に設けられた絶縁膜206a、206bと、当該絶縁膜206a、206b上に設けられたソース電極又はドレイン電極を形成する導電膜207とを有している(図9(A)〜(D))。なお、半導体膜203は、チャネル形成領域203a、ソース領域又はドレイン領域(以下、不純物領域ともいう)203b、及びLDD領域(以下、不純物領域ともいう)203cを有している。また、半導体膜213は、チャネル形成領域213a、ソース領域又はドレイン領域(以下、不純物領域ともいう)213b、及びLDD領域(以下、不純物領域ともいう)213cを有している。
なお、本実施の形態において、島状に設けられた半導体膜203、213はそれぞれゲート絶縁膜204より内側の領域に配置されている。また、ゲート電極として機能する導電膜205a、205bと半導体膜203のチャネル形成領域203aの側面とは接しないように設けられ、ゲート電極として機能する導電膜205a、205bと半導体膜213のチャネル形成領域213aの側面とは接しないように設けられている。つまり、本実施の形態の半導体装置は、絶縁膜202とチャネル形成領域203aの側面とゲート絶縁膜204とゲート電極を形成する導電膜205aとに囲まれた空間266aを有している(図9(C))。また、絶縁膜202とチャネル形成領域213aの側面とゲート絶縁膜204とゲート電極を形成する導電膜205aとに囲まれた空間266bを有している(図9(C))。なお、ゲート絶縁膜204の端部が絶縁膜202と接し、ゲート絶縁膜204はチャネル形成領域203a、213aの側面と接しないように形成されていてもよく、その場合、空間266aは、絶縁膜202と半導体膜203のチャネル形成領域203aの側面とゲート絶縁膜204とに囲まれた領域となり、空間266bは、絶縁膜202と半導体膜213のチャネル形成領域213aの側面とゲート絶縁膜204とに囲まれた領域となる。
また、絶縁膜206aとソース領域又はドレイン領域203bの側面とは接しないように形成し、絶縁膜202とソース領域又はドレイン領域203bの側面とゲート絶縁膜204と絶縁膜206aとに囲まれた空間266cを有している(図9(B)、(D))。また、絶縁膜206aとソース領域又はドレイン領域213bの側面とは接しないように形成し、絶縁膜202とソース領域又はドレイン領域213bの側面とゲート絶縁膜204と絶縁膜206aとに囲まれた空間266dを有している(図9(B)、(D))。なお、ゲート絶縁膜204の端部が絶縁膜202と接するように形成されていてもよく、その場合、空間266cは、絶縁膜202とソース領域又はドレイン領域203bの側面とゲート絶縁膜204とに囲まれた領域となり、空間266dは、絶縁膜202とソース領域又はドレイン領域213bの側面とゲート絶縁膜204とに囲まれた領域となる。
ゲート電極を形成する導電膜205a、205bは、島状の半導体膜203、213を覆うように設けられている。つまり、導電膜205a、205bは、チャネル形成領域203a、213aを覆うように設けられている。本実施の形態において、下方に形成される第1の導電膜205aを上方に形成される第2の導電膜205bより幅が広くなるように形成する。
島状に設けられた半導体膜203は、導電膜205a、205bとゲート絶縁膜204を介して重なる領域に設けられたチャネル形成領域203aを有している。また、導電膜205aと重なり、導電膜205bと重ならない領域であってチャネル形成領域203aと隣接する不純物領域203cを有している。また、導電膜205a、205bと重ならない領域であって不純物領域203cと隣接して設けられたソース領域又はドレイン領域を形成する不純物領域203bを有している。なお、不純物領域203cは、不純物領域203bより低濃度に不純物が添加された低濃度不純物領域(LDD領域)を形成している。LDD領域を形成する不純物領域203cを第1の導電膜205aと重なり且つ第2の導電膜205bとは重ならない領域に形成することにより、トランジスタのオン電流の特性を向上させることができる。
島状に設けられた半導体膜213は、導電膜205a、205bとゲート絶縁膜204を介して重なる領域に設けられたチャネル形成領域213aを有している。また、導電膜205aと重なり、導電膜205bと重ならない領域であってチャネル形成領域213aと隣接する不純物領域213cを有している。また、導電膜205a、205bと重ならない領域であって不純物領域213cと隣接して設けられたソース領域又はドレイン領域を形成する不純物領域213bを有している。なお、不純物領域213cは、不純物領域213bより低濃度に不純物が添加された低濃度不純物領域(LDD領域)を形成している。LDD領域を形成する不純物領域213cを第1の導電膜205aと重なり且つ第2の導電膜205bとは重ならない領域に形成することにより、トランジスタのオン電流の特性を向上させることができる。
本実施の形態において、半導体膜203に形成される不純物領域203b及び203cは、半導体膜213に形成される不純物領域213b及び213cと異なる導電型の不純物領域となるように形成する。例えば、半導体膜203のソース領域又はドレイン領域を形成する不純物領域203bをp型の導電型で設け、LDD領域を形成する不純物領域203cを不純物領域203bより濃度が低いp型の導電型で設け、半導体膜213のソース領域又はドレイン領域を形成する不純物領域213bをn型の導電型で設け、LDD領域を形成する不純物領域213cを第3の不純物領域213bより濃度が低いn型の導電型で設けることができる。なお、半導体膜203に形成される不純物領域203bをn型の導電型で設ける場合には、導電型を逆にすればよい。
ソース電極又はドレイン電極を形成する導電膜207は、絶縁膜206a、206bに形成された開口部を介して半導体膜203のソース領域又はドレイン領域を形成する不純物領域203b、半導体膜213のソース領域又はドレイン領域を形成する不純物領域213bと電気的に接続するように設けられている。また、図9に示すように、ソース領域又はドレイン領域を形成する不純物領域203bに電気的に接続された導電膜207とソース領域又はドレイン領域を形成する不純物領域213bに電気的に接続された導電膜207とを電気的に接続することによりCMOS回路を形成してもよい。
次に、上記図9で示した半導体装置の作製方法の一例に関して図面を参照して説明する。なお、図10〜図11は図9(A)のaとbとを結ぶ破線での断面図を示している。
まず、基板201上に絶縁膜202を介して形成された半導体膜267と、半導体膜267を覆うゲート絶縁膜204を形成する(図10(A))。ゲート絶縁膜204は、半導体膜上に形成された絶縁膜上にレジスト253を形成し、該レジスト253をマスクとして、該絶縁膜をウェットエッチングすることにより形成する。本実施の形態において、基板201、絶縁膜202、半導体膜267、ゲート絶縁膜204は、それぞれ上記実施の形態1で示した基板101、絶縁膜102、半導体膜103、ゲート絶縁膜104と同様の作製方法及び材料等を本実施の形態でも適用することができる。
次に、レジスト253をマスクとして半導体膜267に対してTMAHを用いたウェットエッチングを行う。これにより、半導体膜の端部がゲート絶縁膜204の内側の領域に配置される島状の半導体膜203、213を形成する(図10(B))。エッチング液としてTMAH等を用いた場合、半導体膜267のみが選択的にエッチングされるため、絶縁膜202やゲート絶縁膜204が必要以上にエッチングされることがなくなる。なお、もちろん本実施の形態において示す作製方法に限らず、半導体膜203、213及びゲート絶縁膜204は、実施の形態1で示したように、半導体膜とゲート絶縁膜を同時にドライエッチングした後、半導体膜をゲート絶縁膜204の内側の領域に後退させるようにウェットエッチングすることにより形成してもよい。
なお、半導体膜203、213にしきい値等を制御するため、あらかじめ低濃度の不純物元素を導入しておいてもよい。この場合は、半導体膜203、213において、後にチャネル形成領域となる領域にも不純物元素が導入されることとなる。不純物元素としては、n型を付与する不純物元素又はp型を付与する不純物元素を用いることができる。n型を示す不純物元素としては、リン(P)やヒ素(As)等を用いることができる。p型を示す不純物元素としては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることができる。例えば、不純物元素として、ボロン(B)を5×1015〜5×1017/cmの濃度で含まれるように半導体膜203、213の全面にあらかじめ導入しておくことが可能である。もちろん、半導体膜203と半導体膜213に異なる濃度の不純物元素を導入してもよいし、異なる導電型の不純物元素を導入してもよい。
次に、レジスト253を除去して、ゲート絶縁膜204上にゲート電極となる第1の導電膜255a及び第2の導電膜255bを形成する。この際、第1の導電膜255aを5〜50nm、第2の導電膜255bを150〜500nm程度の膜厚で形成すればよい。第1の導電膜255aとしては、アルミニウム(Al)膜、銅(Cu)膜、アルミニウム又は銅を主成分とする膜、クロム(Cr)膜、タンタル(Ta)膜、窒化タンタル(TaN)膜、チタン(Ti)膜、タングステン(W)膜、モリブデン(Mo)膜等を用いることができる。第2の導電膜255bとしては、例えば、クロム(Cr)膜、タンタル(Ta)膜、タンタルを主成分とする膜、タングステン(W)膜、チタン(Ti)膜、アルミニウム(Al)膜等を用いることができる。ただし、第1の導電膜255aと第2の導電膜255bは互いのエッチングにおいて選択比の取れる組み合わせにしなければならない。選択比の取れる第1の導電膜と第2の導電膜の組み合わせとして例えば、Alの第1の導電膜255aとTaの第2の導電膜255b、Alの第1の導電膜255aとTiの第2の導電膜255b、TaNの第1の導電膜255aとWの第2の導電膜255b等の組み合わせを用いることができる。
次に、第2の導電膜255b上に、フォトリソグラフィー技術を使用して第1のレジスト256aを形成する(図10(C))。第1のレジスト256aは側面にテーパー形状を有する形状で形成しても良い。第1のレジスト256aがテーパー形状を有することで、次の第1のエッチングにおいてテーパー形状を有するエッチングされた第2の導電膜255cを形成することができる。また、第1のレジスト256a側面にテーパー形状を持たせることで、第1のエッチングにおける反応生成物が第1のレジスト256aの側面に付着し、成長するのを抑えることができる。さらに第1のレジスト256aを熱処理することで、断面形状が左右対称で、レジストの両側面において同一のテーパー形状を有する第1のレジスト256aを形成しても良い。
次に、第1のレジスト256aをマスクとして第1のエッチングを行う(図10(D))。第1のエッチングでは第2の導電膜255bをエッチングし、エッチングされた第2の導電膜255cを形成する。このとき、第1の導電膜255aをエッチングしないように、第1の導電膜255aに対し選択比の高いエッチング条件でエッチングすることが好ましい。なお、第1のレジスト256aもエッチングされ第2のレジスト256bになる。但し、図面上では第1のレジスト256aから第2のレジスト256bへの後退幅を図示していない。なお、第1のエッチングでは、エッチングガスとしてCl、SF、Oの混合ガスを用いるとよい。
次に、エッチングされた第2の導電膜255cをマスクにして第1の導電膜255aに第2のエッチングを行う(図10(E))。第2のエッチングにより、第1の導電膜255aから第1のゲート電極205aを形成する。このとき、ゲート絶縁膜204をエッチングしないように、ゲート絶縁膜204に対し選択比の高いエッチング条件でエッチングすることが好ましい。第2のエッチングでは、エッチングガスとしてClを用いるとよい。なお、第2のレジスト256bもエッチングされ後退し、第3のレジスト256cになるが、その後退している様子は図示していない。
次に、第3のエッチングを行い、第3のレジスト256cを後退させる(図11(A))。これと同時に後退する第3のレジスト256cをマスクとしてエッチングされた第2の導電膜255cのチャネル長方向の長さを短くし、第2のゲート電極205bを形成する。なお、後退した第3のレジスト256cは第4のレジスト256dとなる。その後、第4のレジスト256dを除去する。第3のエッチングガスとして、Cl、SF、Oの混合ガスを用いるとよい。
本実施の形態の第1〜第3エッチングは、ドライエッチングで行うことができ、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いて行うことが出来る。
次に、島状の半導体膜203に不純物元素225のドーピングを行う(図11(B))。このとき、半導体膜213の上方に選択的にレジスト221を設けた後、レジスト221及び第2のゲート電極をマスクとして半導体膜203に不純物元素225を導入する(図11(B))。それにより、第1のゲート電極205aと重なり、第2のゲート電極205bと重ならない島状の半導体膜部分に不純物領域203cが形成される。また、同時に第1のゲート電極205a及び第2のゲート電極205bと重ならない島状半導体膜部分に不純物領域203bが形成される。なお、半導体膜203の両端部に形成された不純物領域203bは、ソース領域又はドレイン領域として機能し、不純物領域203bに隣接して設けられた不純物領域203cは、不純物領域203bより低濃度に不純物が添加された領域でありLDD領域として機能する。また、LDD領域として機能する不純物領域203cに挟まれた領域203aはチャネル形成領域として機能する。ドーピング法としてはイオンドーピング法、イオン注入法等を用いることができる。例えばp型の半導体を作製する際には不純物元素として、ボロン(B)、ガリウム(Ga)等を用い、n型の半導体を作製する際にはリン(P)、砒素(As)等を用いる。ここでは、不純物元素225として、ボロン(B)を1×1019〜1×1020/cmの濃度で含まれるように半導体膜203に導入し、p型を示す不純物領域203bを形成する。
次に、半導体膜203の全面を覆うように選択的にレジスト222を設けた後、半導体膜213の上方に形成された導電膜205aと絶縁膜211とをマスクとして、半導体膜213に不純物元素226を導入することによって、半導体膜213にチャネル形成領域213a、不純物領域213b及び不純物領域213cを形成する(図11(C))。チャネル形成領域213aは、第1のゲート電極205aと第2のゲート電極205bと半導体膜213とが重なる領域に形成され、当該チャネル形成領域213aと隣接し且つ第1のゲート電極205aと半導体膜213が重なる領域にLDD領域として機能する不純物領域213cが形成され、当該不純物領域213cと隣接してソース領域又はドレイン領域として機能する不純物領域213bが形成される。なお、ここでは、不純物領域213cは不純物領域213bより低濃度に不純物が添加されている領域である。
不純物元素226としては、n型を付与する不純物元素又はp型を付与する不純物元素を用いることができる。n型を示す不純物元素としては、リン(P)やヒ素(As)等を用いることができる。p型を示す不純物元素としては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることができる。また、本実施の形態では、不純物元素226として、不純物元素225と異なる導電型の不純物元素を用いる。ここでは、不純物元素226として、リン(P)を1×1019〜1×1020/cmの濃度で含まれるように半導体膜213に導入し、n型を示す第3の不純物領域213bを形成する。
なお、本実施の形態において、不純物元素225と不純物元素226を半導体膜203、213に導入する順番を逆にしてもよい。
次に、第1のゲート電極205a、第2のゲート電極205b、半導体膜203、213等を覆うように絶縁膜206a及び絶縁膜206bを積層して形成し、当該絶縁膜206b上にソース電極又はドレイン電極として機能する導電膜207を選択的に形成する(図11(D))。導電膜207は、半導体膜203のソース領域又はドレイン領域を形成する不純物領域203bと、半導体膜213のソース領域又はドレイン領域を形成する不純物領域213bと電気的に接続されるように設ける。なお、本実施の形態では、不純物領域203bに電気的に接続された導電膜207と不純物領域213bに電気的に接続された導電膜207とを電気的に接続することによって、pチャネル型薄膜トランジスタとnチャネル型薄膜トランジスタを有するCMOS回路を形成することができる。ここで、絶縁膜206aとソース領域又はドレイン領域203bの側面とは接しないように形成し、絶縁膜202とソース領域又はドレイン領域203bの側面とゲート絶縁膜204と絶縁膜206aとに囲まれた空間266cが設けられている。また、絶縁膜206aとソース領域又はドレイン領域213bの側面とは接しないように形成し、絶縁膜202とソース領域又はドレイン領域213bの側面とゲート絶縁膜204と絶縁膜206aとに囲まれた空間266dが設けられている。なお、ゲート絶縁膜204の端部と絶縁膜202とが接するように形成してもよい。
絶縁膜206a及び絶縁膜206b、導電膜207は、それぞれ上記実施の形態1で示した作製方法及び材料等を本実施の形態でも適用することができる。ここでは、絶縁膜206aとして、CVD法で形成した酸化シリコン、酸化窒化シリコン(SiOxNy)(x>y>0)又は窒化酸化シリコン(SiNxOy)(x>y>0)を形成し、絶縁膜206bとして、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂を形成する。
以上の工程により、図9に示す半導体装置を作製することができる。
本実施の形態で示した半導体装置は、半導体膜のチャネル形成領域の側面において、ゲート絶縁膜及びゲート電極と接しない領域を有するため、ゲート絶縁膜の被覆不良が半導体装置に及ぼす影響を低減することができる。つまり、半導体膜のチャネル形成領域の側面においてゲート絶縁膜と接しないため、電界集中が生じず、ゲートリーク不良を低減し、ゲート電極の耐圧を向上させることが可能となる。
(実施の形態3)
本実施の形態では、上記実施の形態で示した作製方法を用いて得られた半導体装置の使用形態の一例について説明する。具体的には、非接触でデータの入出力が可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によっては、RFIDタグ、IDタグ、ICタグ、ICチップ、RFタグ、無線タグ、電子タグまたは無線チップともよばれる。
まず、本実施の形態で示す半導体装置の上面構造の一例について、図12(A)を参照して説明する。図12に示す半導体装置80は、メモリ部やロジック部を構成する複数の薄膜トランジスタ等の素子が設けられた薄膜集積回路131と、アンテナとして機能する導電膜132を含んでいる。アンテナとして機能する導電膜132は、薄膜集積回路131に電気的に接続されている。
また、薄膜集積回路131に薄膜トランジスタを設ける場合には、上記実施の形態で示した構造を適用することができる。
また、図12(B)、(C)に図12(A)の断面の模式図を示す。アンテナとして機能する導電膜132は、メモリ部及びロジック部を構成する素子の上方に設ければよく、例えば、上記実施の形態で示した半導体装置の上方に、絶縁膜130を介してアンテナとして機能する導電膜132を設けることができる(図12(B))。他にも、アンテナとして機能する導電膜132を基板133に別に設けた後、薄膜集積回路131と貼り合わせて設けることができる(図12(C))。ここでは、絶縁膜130上に設けられた導電膜136とアンテナとして機能する導電膜132とが、接着性を有する樹脂135中に含まれる導電性粒子134を介して電気的に接続されている。
なお、本実施の形態では、アンテナとして機能する導電膜132をコイル状に設け、電磁誘導方式または電磁結合方式を適用する例を示すが、本発明の半導体装置はこれに限られずマイクロ波方式を適用することも可能である。マイクロ波方式の場合は、用いる電磁波の波長によりアンテナとして機能する導電膜132の形状を適宜決めればよい。
例えば、半導体装置80における信号の伝送方式として、マイクロ波方式(例えば、UHF帯(860〜960MHz帯)、2.45GHz帯等)を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電膜の長さ等の形状を適宜設定すればよく、例えば、アンテナとして機能する導電膜を線状(例えば、ダイポールアンテナ(図13(A))、平坦な形状(例えば、パッチアンテナ(図13(B))またはリボン型の形状(図13(C)、(D))等に形成することができる。また、アンテナとして機能する導電膜132の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
アンテナとして機能する導電膜132は、CVD法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)、金(Au)、白金(Pt)ニッケル(Ni)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜132を形成する場合には、粒径が数nmから数十μmの複数の導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)およびチタン(Ti)等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子(例えば粒径1nm以上100nm以下)を用いる場合、150〜300℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径20μm以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。
次に、本実施の形態で示す半導体装置の動作について説明する。
半導体装置80は、非接触でデータを交信する機能を有し、高周波回路81、電源回路82、リセット回路83、クロック発生回路84、データ復調回路85、データ変調回路86、他の回路の制御を行う制御回路87、記憶回路88およびアンテナ89を有している(図14(A))。高周波回路81はアンテナ89より信号を受信して、データ変調回路86より受信した信号をアンテナ89から出力する回路であり、電源回路82は受信信号から電源電位を生成する回路であり、リセット回路83はリセット信号を生成する回路であり、クロック発生回路84はアンテナ89から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路85は受信信号を復調して制御回路87に出力する回路であり、データ変調回路86は制御回路87から受信した信号を変調する回路である。また、制御回路87としては、例えばコード抽出回路91、コード判定回路92、CRC判定回路93および出力ユニット回路94が設けられている。なお、コード抽出回路91は制御回路87に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路92は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、CRC判定回路93は判定されたコードに基づいて送信エラー等の有無を検出する回路である。
図14(A)では、制御回路87の他に、アナログ回路である高周波回路81、電源回路82を含んでいる。
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ89により無線信号が受信される。無線信号は高周波回路81を介して電源回路82に送られ、高電源電位(以下、VDDと記す)が生成される。VDDは半導体装置80が有する各回路に供給される。また、高周波回路81を介してデータ復調回路85に送られた信号は復調される(以下、復調信号)。さらに、高周波回路81を介してリセット回路83およびクロック発生回路84を通った信号及び復調信号は制御回路87に送られる。制御回路87に送られた信号は、コード抽出回路91、コード判定回路92およびCRC判定回路93等によって解析される。そして、解析された信号にしたがって、記憶回路88内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路94を通って符号化される。さらに、符号化された半導体装置80の情報はデータ変調回路86を通って、無線信号に変換された情報がアンテナ89によって送信される。なお、半導体装置80を構成する複数の回路においては、低電源電位(以下、VSS)は共通であり、VSSはGNDとすることができる。
このように、リーダ/ライタから半導体装置80に信号を送り、当該半導体装置80から送られてきた信号をリーダ/ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。
また、半導体装置80は、各回路への電源電圧の供給を電源(バッテリー)を搭載せず電磁波により行うタイプとしてもよいし、電源(バッテリー)を搭載して電磁波と電源(バッテリー)により各回路に電源電圧を供給するタイプとしてもよい。
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部3210を含む携帯端末の側面には、リーダ/ライタ3200が設けられ、品物3220の側面には半導体装置3230が設けられる(図14(B))。品物3220が含む半導体装置3230にリーダ/ライタ3200をかざすと、表示部3210に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品3260をベルトコンベアにより搬送する際に、リーダ/ライタ3240と、商品3260に設けられた半導体装置3250を用いて、該商品3260の検品を行うことができる(図14(C))。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
なお、上述した以外にも本発明の半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図15を用いて説明する。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの(金券)、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す(図15(A))。証書類とは、運転免許証、住民票等を指す(図15(B))。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す(図15(C))。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す(図15(D))。書籍類とは、書物、本等を指す(図15(E))。記録媒体とは、DVDソフト、ビデオテープ等を指す(図15(F))。乗物類とは、自転車等の車両、船舶等を指す(図15(G))。身の回り品とは、鞄、眼鏡等を指す(図15(H))。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(テレビ受像機、薄型テレビ受像機)、携帯電話機等を指す。
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置80を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置80を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置80を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置80の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込むことによって、生まれた年や性別または種類等はもちろん、体温等の健康状態を容易に管理することが可能となる。
本実施例では、本発明に係る半導体装置の作製結果について図17〜20を用いて説明する。図17に、本実施例でゲート電極まで作製した状態での半導体装置の上面の光学顕微鏡写真を示し、図18に図17の破線で囲んだ領域の模式図を示す。また、図19(A)に図18のAとBとを結ぶ破線における断面のSTEM(走査型透過電子顕微鏡)写真を示し、図19(B)に図18のCとDとを結ぶ破線における断面のSTEM写真を示し、図20(A)に図18のEとFとを結ぶ破線における断面のSTEM写真を示し、図20(B)に図18のGとHとを結ぶ破線における断面のSTEM写真を示す。本実施例では、SiON膜1301上に形成されたSi膜1303と、Si膜1303の端部より外側の領域に延在するようにSi膜1303上に形成されたゲート絶縁膜1302と、ゲート絶縁膜1302上に形成されたゲート電極1304を有する半導体装置を作製した。
まず、ガラス基板上に膜厚100nmのSiON膜1301を形成し、SiON膜1301上に膜厚66nmのSi膜を形成した。次に、Si膜上に膜厚66nmのSiON膜を形成した。その後、SiON膜上にレジストを形成し、レジストをマスクとしてSiON膜及びSi膜をドライエッチングして、島状のSi膜及びゲート絶縁膜1302を形成した。次に、TMAH(テトラメチルアンモニウムハイドロオキサイド)を用いてエッチングして、Si膜がゲート絶縁膜1302端部の内側に後退したSi膜1303を形成した。その後、SiON膜上に膜厚30nmのTaN膜を形成し、TaN膜上に膜厚370nmのW膜を形成した。その後、W膜及びTaN膜をエッチングしてゲート電極1304を形成した。以上により、絶縁膜1301、Si膜1303、ゲート絶縁膜1302、ゲート電極1304を有する半導体装置が形成された。
図19(A)〜(B)から、Si膜の側面においてSi膜1303と絶縁膜1301とゲート絶縁膜1302とに囲まれた空間1305が形成されているのがわかる。また、Si膜1303とゲート電極1304とは接触することなく、Si膜1303の側面におけるSi膜1303とゲート電極1304とのショートは確認されなかった。
また、図20(A)〜(B)から、Si膜1303の側面はゲート絶縁膜1302と接しておらず、Si膜1303の側面に接して空間1305が形成されているのがわかる。
以上により、本発明に係る半導体装置は、チャネル形成領域側面におけるゲート絶縁膜の被覆不良によるショートやリークが生じず、半導体装置の特性を向上させることができる。また、チャネル形成領域側面において電界集中が抑えられ、ゲートリーク不良を低減し、ゲート電極の耐圧を向上させることが可能となる。
本発明の半導体装置の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。 従来の半導体装置の一例を示す図。 半導体装置の上面の光学顕微鏡写真。 半導体装置の上面の模式図。 半導体装置の断面のSTEM写真。 半導体装置の断面のSTEM写真。
符号の説明
101 基板
102 絶縁膜
103 半導体膜
103a チャネル形成領域
103b 不純物領域
104 ゲート絶縁膜
105 導電膜
106 絶縁膜
107 導電膜
155 空間
156 空間

Claims (3)

  1. 基板と、
    前記基板上に形成された第1の絶縁膜と、
    前記第1の絶縁膜上に形成された半導体膜と、
    前記半導体膜上に形成されたゲート絶縁膜と、
    前記第1の絶縁膜及び前記ゲート絶縁膜上に形成されたゲート電極と、
    前記半導体膜、前記ゲート絶縁膜、前記ゲート電極を覆う第2の絶縁膜とを有する半導体装置であって、
    前記ゲート絶縁膜の端部は、前記半導体膜の端部よりも突出し、
    前記ゲート絶縁膜は、前記半導体膜の側面を覆わず、
    前記ゲート電極は、前記半導体膜接しないように形成され、
    前記第1の絶縁膜と、前記半導体膜の側面と、前記ゲート絶縁膜と、前記ゲート電極とに囲まれた空間を有することを特徴とする半導体装置。
  2. 基板上に第1の絶縁膜を形成し、
    前記第1の絶縁膜上に半導体膜を形成し、
    前記半導体膜上に第2の絶縁膜を形成し、
    前記第2の絶縁膜上にレジストを形成し、
    前記レジストをマスクとして前記半導体膜及び前記第2の絶縁膜をエッチングして、第1の島状の半導体膜及びゲート絶縁膜を形成し、
    前記レジスト及び前記ゲート絶縁膜をマスクとして前記第1の島状の半導体膜をエッチングして、前記ゲート絶縁膜の端部よりも内側の領域に第2の島状の半導体膜を形成し、
    前記第1の絶縁膜及び前記ゲート絶縁膜上にゲート電極を形成して、前記第1の絶縁膜と、前記第2の島状の半導体膜の側面と、前記ゲート絶縁膜と、前記ゲート電極とに囲まれた空間を形成し、
    前記第2の島状の半導体膜、前記ゲート絶縁膜、前記ゲート電極を覆う第3の絶縁膜を形成することを特徴とする半導体装置の作製方法。
  3. 請求項2において、
    前記半導体膜及び前記第2の絶縁膜のエッチングは、ドライエッチングにより行い、
    前記第1の島状の半導体膜のエッチングは、有機アルカリ系水溶液を用いたウエットエッチングにより行うことを特徴とする半導体装置の作製方法。
JP2007112576A 2006-04-28 2007-04-23 半導体装置及び半導体装置の作製方法 Active JP5259977B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007112576A JP5259977B2 (ja) 2006-04-28 2007-04-23 半導体装置及び半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006126220 2006-04-28
JP2006126220 2006-04-28
JP2007112576A JP5259977B2 (ja) 2006-04-28 2007-04-23 半導体装置及び半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013092572A Division JP5674856B2 (ja) 2006-04-28 2013-04-25 半導体装置及び半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2007318103A JP2007318103A (ja) 2007-12-06
JP2007318103A5 JP2007318103A5 (ja) 2010-05-27
JP5259977B2 true JP5259977B2 (ja) 2013-08-07

Family

ID=38851651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007112576A Active JP5259977B2 (ja) 2006-04-28 2007-04-23 半導体装置及び半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5259977B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106576A (ja) * 1993-10-05 1995-04-21 Sanyo Electric Co Ltd 薄膜トランジスタ
JPH0951103A (ja) * 1995-08-09 1997-02-18 Citizen Watch Co Ltd 薄膜トランジスタおよびその製造方法
JP4356309B2 (ja) * 2002-12-03 2009-11-04 セイコーエプソン株式会社 トランジスタ、集積回路、電気光学装置、電子機器

Also Published As

Publication number Publication date
JP2007318103A (ja) 2007-12-06

Similar Documents

Publication Publication Date Title
JP5285235B2 (ja) 半導体装置
JP5947935B2 (ja) 半導体装置の作製方法
JP5415001B2 (ja) 半導体装置
JP5393057B2 (ja) 半導体装置の作製方法
JP5252947B2 (ja) 半導体装置の作製方法
US8294157B2 (en) Semiconductor device and manufacturing method thereof
JP5422138B2 (ja) 半導体装置の作製方法
JP5348873B2 (ja) 半導体装置及びその作製方法
JP5389582B2 (ja) 半導体装置
JP2009032794A (ja) 半導体装置及びその作製方法
JP5674856B2 (ja) 半導体装置及び半導体装置の作製方法
JP5337347B2 (ja) 半導体装置、半導体装置の作製方法
JP5259977B2 (ja) 半導体装置及び半導体装置の作製方法
JP5137424B2 (ja) 半導体装置及びその作製方法
JP5105915B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5259977

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250