JP2009032794A - 半導体装置及びその作製方法 - Google Patents

Abstract

【課題】接続孔内から無電解めっき層が剥がれて抜け落ちるのを防止できる半導体装置及びその作製方法を提供する。
【解決手段】本発明に係る半導体装置は、半導体層３２上に形成された第１の絶縁層３３，２０３と、前記第１の絶縁層に形成され、前記第１の絶縁層の上面から途中まで異方性エッチングにより形成された第１の接続孔２０３ｃと、前記第１の絶縁層に形成され、前記第１の接続孔に繋げられ、前記第１の接続孔下の前記第１の絶縁層が等方性エッチングにより形成され、前記半導体層上に位置する第２の接続孔２０３ｇと、前記第１の接続孔内の側面及び前記第１の絶縁層上に形成された第２の絶縁層２０３ｄと、前記第２の接続孔の底面の前記半導体層から成長され、前記第２の接続孔内及び前記第１の接続孔内に埋め込まれた無電解めっき層２０４ａと、を具備することを特徴とする。
【選択図】 図１

Description

本発明は、接続孔内から無電解めっき層が剥がれて抜け落ちるのを防止できる半導体装置及びその作製方法に関する。

図１５（Ａ），（Ｂ）は、従来の半導体装置の製造方法を示す断面図である。
まず、図１５（Ａ）に示すように、下地Ｗ膜１上に酸化シリコンからなる層間絶縁膜２を形成し、この層間絶縁膜２上にレジスト膜を塗布する。次いで、このレジスト膜を露光、現像することにより、層間絶縁膜２上にはレジストパターン３が形成される。次いで、このレジストパターンをマスクとして層間絶縁膜２をドライエッチングすることにより、層間絶縁膜２には下地Ｗ膜１上に位置する接続孔２ａが形成される。

次に、図１５（Ｂ）に示すように、レジストパターン３を剥離した後、無電解Ｎｉめっきを施すことにより、接続孔２ａ内に無電解Ｎｉめっき層４が埋め込まれる。これに類似した技術が特許文献１に開示されている。このように接続孔２ａ内に埋め込まれるメタルに無電解めっき層４を用いる理由は、半導体素子の微細化に伴い、接続孔も微細化されるため、微細な接続孔へのメタル埋め込み性を向上させる目的である。

特開平６-２９２４６号公報（第３９段落、図６、図７）

図１６は、図１５に示す従来の半導体装置の問題点を説明する断面図である。
接続孔２ａ内に埋め込まれた無電解Ｎｉめっき層４は下地Ｗ膜１から成長したものであり、接続孔２ａ内の側面の酸化シリコンからなる層間絶縁膜２とは密着性が悪く、その上、接続孔の形状は垂直またはテーパー形状である。このため、無電解Ｎｉめっき層４は接続孔底部の下地Ｗ膜１から剥がれてしまい、その結果、接続孔２ａ内から完全に抜けてしまうことがあり、信頼性上問題がある。特に、微細な接続孔２ａでは、接続孔２ａの底部で下地と無電解Ｎｉめっき層４との接触面積が小さいため、より剥がれやすくなる。

本発明は上記のような事情を考慮してなされたものであり、その目的は、接続孔内から無電解めっき層が剥がれて抜け落ちるのを防止できる半導体装置及びその作製方法を提供することにある。

上記課題を解決するため、本発明に係る半導体装置は、半導体層上またはメタル層上に形成された第１の絶縁層と、
前記第１の絶縁層に形成され、前記第１の絶縁層の上面から途中まで異方性エッチングにより形成された第１の接続孔と、
前記第１の絶縁層に形成され、前記第１の接続孔に繋げられ、前記第１の接続孔下の前記第１の絶縁層が等方性エッチングにより形成され、前記半導体層上または前記メタル層上に位置する第２の接続孔と、
前記第１の接続孔内の側面及び前記第１の絶縁層上に形成された第２の絶縁層と、
前記第２の接続孔の底面の前記半導体層または前記メタル層から成長され、前記第２の接続孔内及び前記第１の接続孔内に埋め込まれた無電解めっき層と、
を具備することを特徴とする。

上記半導体装置によれば、異方性エッチングにより形成された第１の接続孔内及び等方性エッチングにより形成された第２の接続孔内に無電解めっき層を埋め込むことにより、無電解めっき層を碇のような形状とすることができる。つまり、第２の接続孔内に埋め込まれた無電解めっき層が、第１の接続孔内に埋め込まれた無電解めっき層より大きく広がった形状となっている。このため、第１及び第２の接続孔が微細であって第２の接続孔の底部で半導体層またはメタル層と無電解めっき層との接触面積が小さくても、無電解めっき層が第２の接続孔内の底部で剥がれにくくなる。従って、第１の絶縁層から無電解めっき層が剥がれて抜け落ちるのを防止することができる。

なお、前記異方性エッチングとは、第１の絶縁層がエッチングされた面、即ち第１の接続孔内の側面が第１の絶縁層の上面に対して垂直面またはテーパー面となるようなエッチングをいう。
また、前記等方性エッチングとは、第１の絶縁層がエッチングされた面、即ち第２の接続孔内の側面が垂直面またはテーパー面ではない面となるようなエッチングをいう。

本発明に係る半導体装置は、半導体層上またはメタル層上に形成された第１の絶縁層と、
前記第１の絶縁層に形成され、前記第１の絶縁層の上面から途中まで異方性エッチングにより形成された第１の接続孔と、
前記第１の絶縁層に形成され、前記第１の接続孔に繋げられ、前記第１の接続孔下の前記第１の絶縁層が下方及び横方向にエッチングされて形成され、前記半導体層上または前記メタル層上に位置する第２の接続孔と、
前記第１の接続孔内の側面及び前記第１の絶縁層上に形成された第２の絶縁層と、
前記第２の接続孔の底面の前記半導体層または前記メタル層から成長され、前記第２の接続孔内及び前記第１の接続孔内に埋め込まれた無電解めっき層と、
を具備することを特徴とする。

本発明に係る半導体装置は、半導体層上またはメタル層上に形成された第１の絶縁層と、
前記第１の絶縁層に形成され、前記第１の絶縁層の上面から途中まで所定の開口径で形成された第１の接続孔と、
前記第１の絶縁層に形成され、前記第１の接続孔に繋げられ、前記第１の接続孔の開口径より大きい開口径を有し且つ前記半導体層上または前記メタル層上に位置する第２の接続孔と、
前記第１の接続孔内の側面及び前記第１の絶縁層上に形成された第２の絶縁層と、
前記第２の接続孔の底面の前記半導体層または前記メタル層から成長され、前記第２の接続孔内及び前記第１の接続孔内に埋め込まれた無電解めっき層と、
を具備することを特徴とする。

本発明に係る半導体装置は、半導体層上またはメタル層上に形成された絶縁層と、
前記絶縁層に形成され、前記絶縁層の上面から途中まで異方性エッチングにより形成された第１の接続孔と、
前記絶縁層に形成され、前記第１の接続孔に繋げられ、前記第１の接続孔下の前記絶縁層が等方性エッチングにより形成され、前記半導体層上または前記メタル層上に位置する第２の接続孔と、
前記第２の接続孔の底面の前記半導体層または前記メタル層から成長され、前記第２の接続孔内及び前記第１の接続孔内に埋め込まれた無電解めっき層と、
を具備することを特徴とする。

本発明に係る半導体装置は、半導体層上またはメタル層上に形成された絶縁層と、
前記絶縁層に形成され、前記絶縁層の上面から途中まで異方性エッチングにより形成された第１の接続孔と、
前記絶縁層に形成され、前記第１の接続孔に繋げられ、前記第１の接続孔下の前記絶縁層が下方及び横方向にエッチングされて形成され、前記半導体層上または前記メタル層上に位置する第２の接続孔と、
前記第２の接続孔の底面の前記半導体層または前記メタル層から成長され、前記第２の接続孔内及び前記第１の接続孔内に埋め込まれた無電解めっき層と、
を具備することを特徴とする。

本発明に係る半導体装置は、半導体層上またはメタル層上に形成された絶縁層と、
前記絶縁層に形成され、前記絶縁層の上面から途中まで所定の開口径で形成された第１の接続孔と、
前記絶縁層に形成され、前記第１の接続孔下に繋げられ、前記第１の接続孔の開口径より大きい開口径を有し且つ前記半導体層上または前記メタル層上に位置する第２の接続孔と、
前記第２の接続孔の底面の前記半導体層または前記メタル層から成長され、前記第２の接続孔内及び前記第１の接続孔内に埋め込まれた無電解めっき層と、
を具備することを特徴とする。

また、本発明に係る半導体装置において、前記半導体層は不純物領域を有することも可能である。
また、本発明に係る半導体装置において、前記メタル層はゲート電極であることも可能である。

また、本発明に係る半導体装置において、前記第２の絶縁層は、前記第１の絶縁層がエッチングされて前記第２の接続孔が形成される際のエッチングマスクとして機能することが好ましい。
また、本発明に係る半導体装置において、前記第１の絶縁層は酸化シリコン層であり、前記第２の絶縁層は窒化シリコン層であることも可能である。

本発明に係る半導体装置の作製方法は、半導体層上またはメタル層上に絶縁層を形成し、
前記絶縁層上に第１のエッチングマスク層を形成し、
前記第１のエッチングマスク層上にレジストを形成し、
前記レジストをマスクとして前記第１のエッチングマスク層及び前記絶縁層を異方性エッチングすることにより、前記第１のエッチングマスク層及び前記絶縁層に、前記第１のエッチングマスク層を貫通し且つ前記絶縁層を貫通しない第１の接続孔を形成し、
前記レジストを除去した後、前記第１の接続孔内の底面と側面及び前記第１のエッチングマスク層上に第２のエッチングマスク層を形成し、
前記第２のエッチングマスク層をエッチバックすることにより、前記第１の接続孔内の底面に形成された前記第２のエッチングマスク層及び前記第１のエッチングマスク層上に形成された前記第２のエッチングマスク層を除去し、且つ前記第１の接続孔内の側面に形成された前記第２のエッチングマスク層を残し、
前記残された第２のエッチングマスク層及び前記第１のエッチングマスク層をマスクとして前記第１の接続孔の底面に露出した前記絶縁層を等方性エッチングすることにより、前記半導体層上または前記メタル層上に前記第１の接続孔に繋げられた第２の接続孔を形成し、
前記第２の接続孔の底面に露出した前記半導体層または前記メタル層から無電解めっき層を成長させることにより、前記第２の接続孔内及び前記第１の接続孔内に無電解めっき層を埋め込むことを特徴とする。

本発明に係る半導体装置の作製方法は、半導体層上または第１のメタル層上に絶縁層を形成し、
前記絶縁層上に第２のメタル層を形成し、
前記第２のメタル層上にレジストを形成し、
前記レジストをマスクとして前記第２のメタル層及び前記絶縁層を異方性エッチングすることにより、前記第２のメタル層及び前記絶縁層に、前記第２のメタル層を貫通し且つ前記絶縁層を貫通しない第１の接続孔を形成し、
前記レジストを除去した後、前記第１の接続孔内の底面と側面及び前記第２のメタル層上に第３のメタル層を形成し、
前記第３のメタル層をエッチバックすることにより、前記第１の接続孔内の底面に形成された前記第３のメタル層及び前記第２のメタル層上に形成された前記第３のメタル層を除去し、且つ前記第１の接続孔内の側面に形成された前記第３のメタル層を残し、
前記残された第３のメタル層及び前記第２のメタル層をマスクとして前記第１の接続孔の底面に露出した前記絶縁層を等方性エッチングすることにより、前記半導体層上または前記第１のメタル層上に前記第１の接続孔に繋げられた第２の接続孔を形成し、
前記第２のメタル層及び前記第３のメタル層を除去し、
前記第２の接続孔の底面に露出した前記半導体層または前記第１のメタル層から無電解めっき層を成長させることにより、前記第２の接続孔内及び前記第１の接続孔内に無電解めっき層を埋め込むことを特徴とする。

以上説明したように本発明によれば、接続孔内から無電解めっき層が剥がれて抜け落ちるのを防止できる半導体装置及びその作製方法を提供することができる。

以下、図面を参照して本発明の実施の形態について説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１は、本発明の実施の形態１に係る半導体装置の主要な構成を説明するための上面図及び断面図である。図１（Ａ）は、特に薄膜トランジスタの上面図を示し、図１（Ｂ）は図１（Ａ）のＡとＢとを結ぶ破線における断面図を示し、図１（Ｃ）は図１（Ａ）のＣとＤとを結ぶ破線における断面図を示している。

本実施の形態に示す半導体装置は、基板３０上に絶縁層３１ａ，３１ｂを介して島状に設けられた半導体層３２と、半導体層３２に形成されたチャネル形成領域３２ａ及びソース領域又はドレイン領域として機能する不純物領域３２ｂ、３２ｃと、半導体層３２上に形成されたゲート絶縁層３３と、半導体層３２の上方にゲート絶縁層３３を介して設けられたゲート電極として機能する導電層３４と、を含む薄膜トランジスタ２０５と、ゲート絶縁層３３及び導電層３４を覆って設けられた絶縁層２０３と、絶縁層２０３に設けられ、前記不純物領域３２ｂ，３２ｃ上に位置するコンタクトホール２０３ａ，２０３ｂと、コンタクトホール２０３ａ，２０３ｂ内に埋め込まれたソース電極又はドレイン電極として機能する無電解Ｎｉめっき層２０４ａと、無電解Ｎｉめっき層２０４ａ上に形成された配線層（導電層）２０４ｂとを有している（図１（Ａ）〜（Ｃ））。なお、半導体層３２の端部（側面）には絶縁層３６が形成されている。

ここで、半導体層の側面に形成された絶縁性の側壁（絶縁層３６）は必ずしも形成する必要はないが、半導体層３２の端部とゲート電極として機能する導電層３４が短絡してリーク電流が流れるのを防止するために設けることが好ましい。従って、絶縁層３６を設ける場合、少なくとも半導体層３２のチャネル形成領域３２ａの側面（露出している部分）に形成されていればよい。ただし、それ以外の部分に形成されていてももちろん構わない。なお、本実施の形態において、絶縁層３６はゲート絶縁層３３の下側（基板側）の領域にゲート絶縁層３３と接して形成されている。

前記無電解Ｎｉめっき層２０４ａについて詳細に説明する。コンタクトホール２０３ａ，２０３ｂは碇のような形状を有している。つまり、コンタクトホール２０３ａ，２０３ｂそれぞれは、絶縁層２０３の上面から途中まで異方性エッチングにより形成された第１の接続孔２０３ｃと、第１の接続孔２０３ｃに繋げられ、第１の接続孔２０３ｃ下の絶縁層２０３が等方性エッチングにより形成された第２の接続孔２０３ｇにより構成されている。第１の接続孔２０３ｃの開口径は略一定であり、第１の接続孔２０３ｃとの連結部分の第２の接続孔２０３ｇは、第１の接続孔２０３ｃの開口径より大きい開口径を有している。

コンタクトホールの底部における半導体層３２のソース領域及びドレイン領域それぞれの表面から無電解Ｎｉめっき層２０４ａを成長させることにより、コンタクトホール内に無電解Ｎｉめっき層２０４ａが埋め込まれる。従って、埋め込まれた無電解Ｎｉめっき層２０４ａも碇のような形状となり、この碇の先端部２０４ｃが不純物領域３２ａ，３２ｂに接触することで、無電解Ｎｉめっき層２０４ａがソース領域及びドレイン領域それぞれに電気的に接続される。また、コンタクトホール２０３ａ，２０３ｂにおける第１の接続孔２０３ｃ内の側面及び絶縁層２０３上には窒化シリコン層からなる絶縁層２０３ｄが形成されている。この絶縁層２０３ｄは、コンタクトホールにおける第２の接続孔２０３ｇを形成する際にエッチングマスクとして使用するものである。

次に、図１に示した半導体装置の作製方法の一例に関して図面を参照して説明する。なお、図１（Ａ）のＡとＢとを結ぶ破線での断面における作製工程を、図２〜３を用いて説明する。

まず、基板３０上に絶縁層３１を形成する（図２（Ａ））。本実施の形態では、絶縁層３１は、基板３０上に形成された第１の絶縁層３１ａ及び第１の絶縁層３１ａ上に形成された第２の絶縁層３１ｂの２層構造とする。

続いて、絶縁層３１上に島状の半導体層３２を形成し、半導体層３２の側面と接する第４の絶縁層３６を形成し、半導体層３２及び第４の絶縁層３６上に酸化シリコン（一酸化シリコンは除く）からなるゲート絶縁層３３を形成し、ゲート絶縁層３３上にゲート電極として機能する導電層３４を形成する。次いで、導電層３４をマスクとして不純物を導入することにより、半導体層３２にはソース領域又はドレイン領域として機能する不純物領域３２ｂ，３２ｃが形成される。次いで、導電層３４、ゲート絶縁層３３を覆うように酸化シリコン（一酸化シリコンは除く）からなる厚さ８００ｎｍの絶縁層２０３を形成する。次に、絶縁層２０３上に窒化シリコン層（第１のエッチングマスク層）２０３ｅを形成し、窒化シリコン層２０３ｅ上に選択的にレジスト２０７を形成する。続いて、レジスト２０７をマスクとして、窒化シリコン層２０３ｅ及び絶縁層２０３を異方性のドライエッチングして、窒化シリコン層２０３ｅを貫通し且つ絶縁層２０３を貫通しない第１の接続孔２０３ｃを窒化シリコン層２０３ｅ及び絶縁層２０３に形成する（図２（Ａ））。つまり、絶縁層２０３が途中までエッチングされ、第１の接続孔２０３ｃの底部には絶縁層２０３が残される。この際のエッチングは、エッチング時間によって制御する。なお、ドライエッチングのときのエッチングガスとしては、例えばＣＦ_４、ＮＦ_３、ＳＦ_６、ＣＨＦ_３、ＣＦ_４等のフッ素系のガス、又は該フッ素系ガスにＯ_２ガス、Ｈ_２ガス、ＨｅやＡｒ等の不活性ガスを適宜加えた混合ガス等を用いることができる。好ましくは、ＣＨＦ_３とＨｅとの混合ガス、ＣＦ_４とＨ_２との混合ガス、又はＣＨＦ_３とＨｅとＨ_２との混合ガスを用いるとよい。また、第１の接続孔２０３ｃの深さは４００〜６００ｎｍであり、第１の接続孔２０３ｃの開口径は５００ｎｍである。

、
次いで、レジスト２０７を除去し、第１の接続孔２０３ｃ内及び窒化シリコン層２０３ｅ上に窒化シリコン層（第２のエッチングマスク層）２０３ｆを形成する。これにより、第１の接続孔２０３ｃ内の底面及び側面には窒化シリコン層２０３ｆが形成され、絶縁層２０３上には窒化シリコン層２０３ｅと窒化シリコン層２０３ｆが積層される（図２（Ｂ））。

次いで、窒化シリコン層２０３ｆの厚さ分をエッチバックすることにより、第１の接続孔２０３ｃの底部の窒化シリコン層２０３ｆ及び窒化シリコン層２０３ｅ上に位置する窒化シリコン層２０３ｆを除去する。これにより、第１の接続孔２０３ｃの底面には絶縁層２０３が露出され、第１の接続孔２０３ｃ内の側面には窒化シリコン層２０３ｆが残され、絶縁層２０３上には窒化シリコン層２０３ｅが残される（図２（Ｃ））。

次に、窒化シリコン層２０３ｅ，２０３ｆをマスクとして絶縁層２０３及びゲート絶縁層３３を半導体層３２に達するまで等方性エッチングする。これにより、第１の接続孔２０３ｃの底面に露出した絶縁層２０３が下方だけでなく横方向にもエッチングされ、第１の接続孔２０３ｃに繋げられた第２の接続孔２０３ｇが形成され、その結果、碇のような形状からなり、第１及び第２の接続孔２０３ｃ，２０３ｇからなるコンタクトホール２０３ａ，２０３ｂが不純物領域３２ｂ，３２ｃそれぞれ上に形成される（図３（Ａ））。この際のエッチングは、等方性であればウエットエッチングでもドライエッチングでも良く、半導体層３２及び窒化シリコン層２０３ｅ，２０３ｆがエッチングされないように絶縁層２０３、ゲート絶縁層３３との選択比がとれるものであれば特に限定されない。ウエットエッチングの場合の薬液の例としては、酸化シリコン（一酸化シリコンは除く）をエッチングできるエッチャントＬＡＬ（フッ化水素アンモニウムとフッ化アンモニウムの混合水溶液）、フッ化アンモニウム水溶液などが挙げられる。

この後、窒化シリコン層２０３ｅ、コンタクトホール２０３ａ，２０３ｂ内の半導体層３２及び窒化シリコン層２０３ｆをＮｉ源となる薬液に浸漬させることにより、コンタクトホール内で露出している半導体層３２の露出面から無電解Ｎｉめっき層２０４ａを成長させる。これにより、コンタクトホールにおける第２の接続孔２０３ｇ内に相当する碇形状の先端部２０４ｃが無電解Ｎｉめっき層で埋められた後、さらに第１の接続孔２０３ｃ内が埋め込まれ、その結果、コンタクトホール内に埋め込まれた碇のような形状の無電解Ｎｉめっき層２０４ａが形成される（図３（Ｂ））。Ｎｉ源となる薬液の具体例としては、錯化剤、ニッケル分、還元剤、添加剤を含有する薬液が挙げられる。前記錯化剤は、有機酸類（１０％）、アンモニア化合物（１０％）、グリコール酸（１０％）、水（７０％）を含有するものであり、前記ニッケル分は、硫酸ニッケル六水和物（３６．０ｗｔ％（Ｎｉとして８．０ｗｔ％））、その他の添加物などを含有するものであり、前記還元剤は、アンモニア（２．０％）、ジメチルアミンボラン（４．７％）、水（９３．３％）を含有するものであり、前記添加剤は、有機酸塩類（１０％）、アンモニア水（１０％）、水（８０％）を含有するものである。なお、Ｓｉ上では触媒を塗布しなくてもＮｉ源の薬液のみで無電解Ｎｉめっき層を成長させることができる。

また、本実施の形態では、無電解めっき層の材料としてＮｉを用いているが、無電解めっきで成長させることができる材料であれば種々の材料を用いても良く、例えばＣｕ、Ａｕ、Ｓｎ、Ｃｏ、Ａｇ、Ｐｄなどの無電解めっき層を用いることも可能である。

次に、無電解Ｎｉめっき層２０４ａ及び窒化シリコン層２０３ｅの上に配線層（導電層）２０４ｂを形成する。これにより、配線層２０４ｂは無電解Ｎｉめっき層２０４ａに電気的に接続され、無電解Ｎｉめっき層２０４ａにおける碇形状の先端部２０４ｃが半導体層３２の不純物領域３２ｂ、３２ｃの表面で電気的に接続される（図３（Ｃ））。
以上の工程により、図１に示す半導体装置を作製することができる。

上記実施の形態１によれば、ソース電極又はドレイン電極として機能する無電解Ｎｉめっき層２０４ａを碇のような形状としている。つまり、無電解Ｎｉめっき層における碇形状の先端部２０４ｃが絶縁層２０３に引っかかる。このため、微細なコンタクトホール２０３ａ，２０３ｂの底部で下地の半導体層３２と無電解Ｎｉめっき層２０４ａとの接触面積が小さくなっても剥がれにくくなる。従って、コンタクトホール２０３ａ，２０３ｂ内から無電解Ｎｉめっき層２０４ａが剥がれて抜け落ちるのを物理的に防止することができ、その結果、信頼性を向上させることができる。

また、上記実施の形態１では、コンタクトホール２０３ａ，２０３ｂを碇のような形状とすることにより、コンタクトホールにおける第１の接続孔２０３ｃの開口径が微細であっても、無電解Ｎｉめっき溶媒をコンタクトホールにおける第２の接続孔２０３ｇの底部まで十分に浸透させることができる。このため、微細なコンタクトホールでも無電解Ｎｉめっき層２０４ａを容易に且つ確実に形成することができ、無電解Ｎｉめっき層２０４ａのバラツキを低減することができる。
前記第１の接続孔２０３ｃの開口径が微細である場合は、具体的には５μｍ以下が好ましい。

なお、上記実施の形態１では、図３（Ａ）に示す工程で絶縁層２０３及びゲート絶縁層３３を等方性エッチングする際のエッチングマスクとして用いる層に窒化シリコン層２０３ｅ，２０３ｆを使用しているが、エッチングマスクとして機能する層であれば他の層を用いることも可能であり、例えば、窒化シリコン層に代えてチタン、タングステン、タンタル、窒化タンタルなどのメタル層、一酸化シリコン層を使用することも可能である。このようにエッチングマスクとしてメタル層、一酸化シリコン層を使用した場合にウエットエッチングに用いる薬液の例は、チタン層に対してはフッ化アンモニウム水溶液が好ましいがＬＡＬを用いても良く、タングステン層、タンタル層、窒化タンタル層、一酸化シリコン層に対してはＬＡＬ、ＨＦ又はフッ化アンモニウム水溶液を用いることが好ましい。また、メタル層又は一酸化シリコン層をマスクとして等方性エッチングを行う際は、窒化シリコン層をエッチングマスクとする場合と同様に、第１の接続孔内の側面にエッチングマスクとしてのメタル層又は一酸化シリコン層が残される。また、前記のようにメタル層を使用する場合は、図３（Ａ）に示す碇のような形状からなるコンタクトホール２０３ａ，２０３ｂを形成した後に、前記メタル層を除去することが好ましい。メタル層を除去する理由は、メタル層を残した状態で無電解Ｎｉめっき層を形成しようとした場合、メタル層には無電解Ｎｉめっき層を形成せずにコンタクトホール内に選択的に無電解Ｎｉめっき層を形成することが条件的に難しいからである。

（実施の形態２）
図４〜図６は、本発明の実施の形態２による半導体装置の作製方法を示す断面図であり、図２及び図３と同一部分には同一符号を付し、実施の形態１と異なる部分について説明する。

本実施の形態による半導体装置が実施の形態１による半導体装置と異なるのは、絶縁層２０３に形成する碇のような形状のコンタクトホール２０３ａをゲート電極として機能する導電層３４上に配置する点である。

以下に詳細に説明する。
窒化シリコン層（第１のエッチングマスク層）２０３ｅ上に選択的にレジスト２０７を形成する。続いて、レジスト２０７をマスクとして、窒化シリコン層２０３ｅ及び絶縁層２０３を異方性のドライエッチングして、窒化シリコン層２０３ｅを貫通し且つ絶縁層２０３を貫通しない第１の接続孔２０３ｃを窒化シリコン層２０３ｅ及び絶縁層２０３に形成する（図４（Ａ））。つまり、絶縁層２０３が途中までエッチングされ、第１の接続孔２０３ｃの底部には絶縁層２０３が残される。

、
次いで、第１の接続孔２０３ｃ内及び窒化シリコン層２０３ｅ上に窒化シリコン層（第２のエッチングマスク層）２０３ｆを形成する。これにより、第１の接続孔２０３ｃ内の底面及び側面には窒化シリコン層２０３ｆが形成され、絶縁層２０３上には窒化シリコン層２０３ｅと窒化シリコン層２０３ｆが積層される（図４（Ｂ））。

次いで、窒化シリコン層２０３ｆの厚さ分をエッチバックすることにより、第１の接続孔２０３ｃの底部の窒化シリコン層２０３ｆ及び窒化シリコン層２０３ｅ上に位置する窒化シリコン層２０３ｆを除去する。これにより、第１の接続孔２０３ｃの底面には絶縁層２０３が露出され、第１の接続孔２０３ｃ内の側面には絶縁層２０３ｆが残され、絶縁層２０３上には窒化シリコン層２０３ｅが残される（図５（Ａ））。

次に、窒化シリコン層２０３ｅ，２０３ｆをマスクとして絶縁層２０３をゲート電極３４に達するまで等方性エッチングする。これにより、第１の接続孔２０３ｃの底面に露出した絶縁層２０３が下方だけでなく横方向にもエッチングされ、第１の接続孔２０３ｃに繋げられた第２の接続孔２０３ｇが形成され、その結果、碇のような形状からなり、第１及び第２の接続孔２０３ｃ，２０３ｇからなるコンタクトホール２０３ａがゲート電極３４上に形成される（図５（Ｂ））。前記ゲート電極３４はＷ膜によって形成されている。この際のエッチングは、等方性であればウエットエッチングでもドライエッチングでも良く、ゲート電極３４及び窒化シリコン層２０３ｅ，２０３ｆがエッチングされないように絶縁層２０３との選択比がとれるものであれば特に限定されない。

この後、コンタクトホール２０３ａによって露出されたＷ膜からなるゲート電極上にＰｄなどを含む触媒を塗布する。この触媒は、無機塩類（１９．５ｗｔ％）、パラジウム塩類（０．０１ｗｔ％）、有機酸塩類（０．３ｗｔ％）、水などを含有するものである。次いで、窒化シリコン層２０３ｅ、コンタクトホール２０３ａ内のゲート電極３４及び窒化シリコン層２０３ｆをＮｉ源となる薬液に浸漬させることにより、コンタクトホール内で露出しているゲート電極３４の露出面から無電解Ｎｉめっき層２０４ａを成長させる。これにより、コンタクトホールにおける第２の接続孔２０３ｇ内に相当する碇形状の先端部２０４ｃが無電解Ｎｉめっき層で埋められた後、さらに第１の接続孔２０３ｃ内が埋め込まれ、その結果、コンタクトホール内に埋め込まれた碇のような形状の無電解Ｎｉめっき層２０４ａが形成される（図６（Ａ））。Ｎｉ源となる薬液としては、実施の形態１と同様のものを用いる。

次に、無電解Ｎｉめっき層２０４ａ及び窒化シリコン層２０３ｅの上に配線層（導電層）２０４ｂを形成する。これにより、配線層２０４ｂは無電解Ｎｉめっき層２０４ａに電気的に接続され、無電解Ｎｉめっき層２０４ａにおける碇形状の先端部２０４ｃがゲート電極３４と電気的に接続される（図６（Ｂ））。

上記実施の形態２においても実施の形態１と同様の効果を得ることができる。
また、上記実施の形態２においても実施の形態１と同様の部分を変更して実施することが可能である。

なお、上記実施の形態２では、Ｗ膜からなるゲート電極を用いているが、Ｗ以外のメタル膜からなるゲート電極を用いても良いし、積層構造のゲート電極を用いても良く、また、Ｎｉ以外の無電解めっき層を用いても良く、種々のメタル膜からなるゲート電極と種々の無電解めっき層とを適宜組み合わせて実施しても良い。

（実施の形態３）
本実施の形態では、図１に示す半導体装置の具体的な作製工程について説明する。なお、本実施の形態において、図１（Ａ）のＡとＢとを結ぶ破線での断面における作製工程を図７（Ａ）〜（Ｄ）、図８（Ａ）〜（Ｃ）を用いて、図１（Ａ）のＣとＤとを結ぶ破線での断面における作製工程を図７（Ｅ）〜（Ｈ）、図８（Ｄ）〜（Ｆ）を用いて説明する。

まず、基板３０上に絶縁層３１を形成する（図７（Ａ）、（Ｅ））。本実施の形態では、絶縁層３１は、基板３０上に形成された第１の絶縁層３１ａ及び第１の絶縁層３１ａ上に形成された第２の絶縁層３１ｂの２層構造とする。

基板３０は、ガラス基板、石英基板、金属基板（例えばセラミック基板またはステンレス基板など）、Ｓｉ基板等の半導体基板などを用いることができる。また、他にもプラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフィン（ＰＥＳ）、アクリルなどの基板を選択することもできる。

絶縁層３１は、例えば、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の絶縁材料を用いて形成することができる。例えば、第１の絶縁膜３１ａとして窒化酸化シリコン膜を形成し、第２の絶縁膜３１ｂとして酸化窒化シリコン膜を形成するとよい。また、第１の絶縁膜３１ａとして窒化シリコン膜を形成し、第２の絶縁膜３１ｂとして酸化シリコン膜を形成してもよい。絶縁層３１を設けることにより基板３０からアルカリ金属などの不純物が拡散して、上に形成される素子の汚染を防ぐことができる。
なお、ここで、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、ケイ素が２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、ケイ素が２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。

続いて、絶縁層３１上に半導体膜２０１を形成する。半導体膜２０１は、非晶質半導体膜又は結晶質半導体膜で形成することができる。結晶性半導体膜としては、絶縁層３１上に形成した非晶質半導体膜を熱処理やレーザー光の照射によって結晶化させたものなどを用いることができる。なお、半導体材料としては、シリコンが好ましく、その他にシリコンゲルマニウム半導体等を用いることもできる。また、半導体膜２０１として、ニッケルシリサイド等のシリサイド材料を用いてもよい。

半導体膜２０１は、１０ｎｍ〜２００ｎｍ、好ましくは１０ｎｍ〜５０ｎｍ程度、更に好ましくは１０ｎｍ〜３０ｎｍ程度の膜厚で形成するとよい。なお、５０ｎｍ以下の半導体膜を形成する場合、５０ｎｍ以上の膜厚で半導体膜を形成した後で、半導体膜の表面をドライエッチング処理することにより１０ｎｍ〜５０ｎｍ程度の膜厚の半導体膜を形成してもよい。このときのエッチングの際のエッチングガスとしては、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４等の塩素系のガス、ＣＦ_４、ＮＦ_３、ＳＦ_６、ＣＨＦ_３、ＣＦ_４等のフッ素系のガス、又はフッ素系ガスにＯ_２ガス、Ｈ_２ガス、ＨｅやＡｒ等の不活性ガスを適宜加えた混合ガス等を用いることができる。なお、ドライエッチングの前に、半導体膜表面を希フッ酸処理して半導体表面に形成される自然酸化膜を除去し、その後半導体表面をオゾン水などで処理して半導体表面に酸化膜を形成しておいてもよい。

半導体膜２０１を５０ｎｍ以下程度の薄膜で形成することにより、半導体膜表面に形成されるゲート絶縁層の被覆不良を低減することができる。また、半導体膜を薄膜で形成することにより、ＴＦＴをより小型化することができる。また、ＴＦＴのしきい値電圧を制御するためにチャネル形成領域への不純物元素のドープ量を増加させた場合でも、半導体膜を薄膜で形成することにより完全空乏型のＴＦＴを作製しやすくなるため、良好なＳ値でしきい値電圧が制御されたＴＦＴを作製することができる。

また、非結晶半導体膜をレーザー光の照射によって結晶化若しくは再結晶化した膜を半導体膜２０１として用いる場合、レーザー光の光源としてＬＤ励起の連続発振（ＣＷ）レーザー（ＹＶＯ_４、第２高調波（波長５３２ｎｍ））を用いることができる。特に第２高調波に限定する必要はないが、第２高調波はエネルギー効率の点で、さらに高次の高調波より優れている。ＣＷレーザーを半導体膜に照射すると、連続的に半導体膜にエネルギーが与えられるため、一旦半導体膜を溶融状態にすると、溶融状態を継続させることができる。さらに、ＣＷレーザーを走査することによって半導体膜の固液界面を移動させ、この移動の方向に沿って一方向に長い結晶粒を形成することができる。また、固体レーザーを用いるのは、気体レーザー等と比較して、出力の安定性が高く、安定した処理が見込まれるためである。なお、ＣＷレーザーに限らず、繰り返し周波数が１０ＭＨｚ以上のパルスレーザを用いることも可能である。繰り返し周波数が高いパルスレーザを用いると、半導体膜が溶融してから固化するまでの時間よりもレーザーのパルス間隔が短ければ、常に半導体膜を溶融状態にとどめることができ、固液界面の移動により一方向に長い結晶粒で構成される半導体膜を形成することができる。その他のＣＷレーザー及び繰り返し周波数が１０ＭＨｚ以上のパルスレーザを使用することもできる。例えば、気体レーザーとしては、Ａｒレーザー、Ｋｒレーザー、ＣＯ_２レーザー等がある。固体レーザーとして、ＹＡＧレーザー、ＹＬＦレーザー、ＹＡｌＯ_３レーザー、ＧｄＶＯ_４レーザー、ＫＧＷレーザー、ＫＹＷレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、Ｙ_２Ｏ_３レーザー、ＹＶＯ_４レーザー等がある。また、ＹＡＧレーザー、Ｙ_２Ｏ_３レーザー、ＧｄＶＯ_４レーザー、ＹＶＯ_４レーザーなどのセラミックスレーザがある。金属蒸気レーザーとしてはヘリウムカドミウムレーザ等が挙げられる。また、レーザー発振器において、レーザー光をＴＥＭ_００（シングル横モード）で発振して射出すると、被照射面において得られる線状のビームスポットのエネルギー均一性を上げることができるので好ましい。その他にも、パルス発振のエキシマレーザーを用いても良い。

次に、半導体膜２０１上にレジスト２０２を選択的に形成する（図７（Ａ）、（Ｅ））。そして、レジスト２０２をマスクとして半導体膜２０１をドライエッチングして、島状の半導体層３２を形成する（図７（Ｂ）、（Ｆ））。なお、レジスト２０２は、エッチングの際のマスクとして用いるものであり、ポジ型のフォトレジストやネガ型のフォトレジスト等を適宜選択して用いることができる。

なお、ドライエッチングのときのエッチングガスとしては、ＣＦ_４、ＮＦ_３、ＳＦ_６、ＣＦ_４等のフッ素系のガス、又は該フッ素系ガスにＯ_２ガス、ＨｅやＡｒ等の不活性ガスを適宜加えた混合ガス等を用いることができる。好ましくは、ＣＦ_４とＯ_２との混合ガス、ＳＦ_６とＯ_２との混合ガスを用いるとよい。なお、これらに限られずＣｌ_２、ＳｉＣｌ_４等の塩素系のガスやＢＣｌ_３、ＨＢｒ等の臭素系のガスを用いてもよい。また、エッチングはドライエッチングに限られずウエットエッチングで行ってもよい。その場合、半導体膜２０１に対してＴＭＡＨ（ｔｅｔｒａｍｅｔｈｙｌａｎｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ、テトラメチルアンモニウムヒドロキシド）に代表される有機アルカリ系水溶液を用いたウエットエッチングを行うことにより島状の半導体層３２を形成することができる。なお、エッチング液としてＴＭＡＨ等を用いた場合、半導体膜２０１のみが選択的にエッチングされるため、下地の絶縁層３１にダメージを与えずにエッチングすることができる。このように、絶縁表面に形成された半導体層を島状に分離形成することで、同一基板上に複数の薄膜トランジスタと周辺回路を形成した場合に、それぞれの素子を分離をすることができる。

また、半導体層３２は、端部が垂直形状となるように形成してもよいし、端部がテーパ形状となるように形成してもよい。半導体層３２の端部の形状は、エッチング条件等を変化させることにより、適宜選択することができる。好ましくは、半導体層３２の端部をテーパ角が４５°以上９５°未満、より好ましくはテーパ角が６０°以上９５°未満となるように形成するとよい。半導体層３２の端部を垂直に近い形状とすることで寄生チャネルを低減することができる。

続いて、半導体層３２上に形成されたレジスト２０２を除去する。

次に、半導体層３２を覆うように絶縁層１０７（以下、第３の絶縁層１０７ともいう）を形成する（図７（Ｃ）、（Ｇ））。第３の絶縁層１０７は、ＣＶＤ法やスパッタリング法を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素含有酸化シリコン、炭素含有酸化シリコン、ダイヤモンドライクカーボン、ポーラスシリカ等の材料を用いて形成することができる。

また、第３の絶縁層１０７は、半導体層３２の端部を十分に被覆できる膜厚で形成する。第３の絶縁層１０７の膜厚は、下層に形成される半導体層３２の膜厚の１．５倍乃至３倍の範囲の厚さで形成するのが好ましい。

次に、第３の絶縁層１０７を、垂直方向を主体とした異方性エッチングを行うことにより選択的にエッチングし、半導体層３２の側面と接する絶縁物３６（以下、第４の絶縁層３６ともいう）を形成する（図７（Ｄ）、（Ｈ））。

第３の絶縁層１０７を、垂直方向を主体として異方性のエッチングを行っていくと、半導体層３２の一表面上および絶縁層３１ｂ上に形成されている第３の絶縁層１０７から徐々にエッチングされていく。なお、半導体層３２の一表面上及び絶縁層３１ｂ上には、ほぼ同じ膜厚の第３の絶縁層１０７が形成されている。よって、半導体層３２の一表面が露出したところでエッチングを停止させることにより、半導体層３２の側面と接する領域及びその付近のみに第３の絶縁層１０７を残すことができる。残存する第３の絶縁層１０７は、第４の絶縁層３６に相当する。なお、半導体層３２の端部を垂直形状に近い形状としておくことで、半導体層３２の側面と接する領域及びその付近のみに第３の絶縁層１０７を残すことが容易になる。つまり、第４の絶縁層３６を容易に形成することができる。

第３の絶縁層１０７のエッチング方法は、垂直方向を主体とした異方性エッチングを行えるものであれば特に限定されない。例えば、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を利用することができる。また、反応性イオンエッチングは、プラズマ発生法により、平行平板方式、マグネトロン方式、２周波方式、ＥＣＲ方式、ヘリコン方式、ＩＣＰ方式などに分類される。このとき用いるエッチングガスは、第３の絶縁層１０７と、それ以外の層（半導体層３２）とでエッチング選択比が取れるものを選択すればよい。絶縁膜を選択的にエッチングする際には、例えば、ＣＨＦ_３、ＣＦ_４、Ｃ_４Ｆ_８、Ｃ_２Ｆ_６、ＮＦ_３等のフッ素系のガスを用いることができる。その他、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、キセノン（Ｘｅ）などの不活性ガス、又はＯ_２ガス、Ｈ_２ガスを適宜加えてもよい。

第４の絶縁層３６の形状は、薄膜を形成する材料、エッチング条件等を適宜選択することにより変更することができる。本実施の形態では、第４の絶縁層３６は、底面（絶縁層３１ｂと接する面）からの垂直方向の高さが半導体層１０６と略一致するように形成している。また、第４の絶縁層３６は、半導体層の側面と接しない面を湾曲状に形成している。具体的には、任意の曲率を有し、接する半導体層３２の側面に対して凸形状に湾曲するように形成している。もちろん、本発明は特に限定されず、第４の絶縁層３６は丸みを帯びた形状でなく、角を有する形状としてもよい。好ましくは、第４の絶縁層３６のコーナー部を緩やかな形状とすると、上層に積層される層（ここでは、絶縁層３３）の被覆性を良好にすることができる。なお、エッチング条件は、エッチングガスの種類、各ガスの流量比の他、基板を載置した電極に印加される電力量、基板が載置した電極の電極温度、チャンバー内圧力等を示す。

次に、半導体層３２及び第４の絶縁層３６上に絶縁層３３（以下、第５の絶縁層３３ともいう）を形成する（図８（Ａ）、（Ｄ））。第５の絶縁層３３は、ＣＶＤ法やスパッタリング法により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム等の材料を用いて形成する。また、第５の絶縁層３３は、これらの材料のうち１つ又は複数を用いて、単層構造又は積層構造で形成する。第５の絶縁層３３は、膜厚１ｎｍ乃至５０ｎｍ、好ましくは膜厚１ｎｍ乃至２０ｎｍ、より好ましくは１ｎｍ乃至１０ｎｍの範囲で形成する。

なお、絶縁層３６の形成方法は本実施の形態に示すものに限られるものではなく、半導体層３２の端部をウエット酸化又は酸素を含む雰囲気下でプラズマ処理することにより形成してもよい。その場合、半導体層３２上に絶縁層３３を形成した後、半導体層３２の端部を覆う絶縁層３３を除去し、半導体層３２の露出した部分にプラズマ処理又はウエット酸化することにより絶縁層３６を形成することが好ましい。

なお、ウエット酸化の場合、オゾンを含む水溶液、過酸化水素を含む水溶液、硫酸を含む水溶液、ヨウ素酸を含む水溶液、又は硝酸を含む水溶液を用いて半導体層３２の表面を処理することにより、半導体層３２の露出している部分に形成された酸化膜を絶縁層３６として用いることができる。オゾンを含む水溶液、過酸化水素を含む水溶液、前記硫酸を含む水溶液、前記ヨウ素酸を含む水溶液、又は前記硝酸を含む水溶液は、酢酸又はしゅう酸を含んでいてもよい。

また、酸素を含む雰囲気下として例えば、酸素（Ｏ_２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）との混合ガス雰囲気下、酸素と水素（Ｈ_２）と希ガスとの混合ガス雰囲気下、一酸化二窒素と希ガスとの混合ガス雰囲気下、または一酸化二窒素と水素と希ガスとの混合ガス雰囲気下で行うことができる。例えば、酸素（Ｏ_２）、水素（Ｈ_２）とアルゴン（Ａｒ）との混合ガスを用いることができる。その場合、酸素を０．１〜１００ｓｃｃｍ、水素を０．１〜１００ｓｃｃｍ、アルゴンを１００〜５０００ｓｃｃｍ含んだ混合ガスを用いることができる。なお、酸素：水素：アルゴン＝１：１：１００の比率で混合ガスを導入することが好ましい。例えば、酸素を５ｓｃｃｍ、水素を５ｓｃｃｍ、アルゴンを５００ｓｃｃｍとして導入すればよい。

また、窒素を含む雰囲気下として例えば、窒素（Ｎ_２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）との混合ガス雰囲気下、窒素と水素と希ガスとの混合ガス雰囲気下、またはアンモニア（ＮＨ_３）と希ガスとの混合ガス雰囲気下で行うことができる。

なお、プラズマ処理は、上記ガスの雰囲気中において、電子密度が１×１０^１１ｃｍ^−３以上であり、電子温度が１．５ｅＶ以下のプラズマを用いて行う。より詳しくいうと、電子密度が１×１０^１１ｃｍ^−３以上１×１０^１３ｃｍ^−３以下で、電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマで行う。上記プラズマはプラズマの電子密度が高密度であり、基板３０上に形成された被処理物（ここでは、半導体層３２）付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が１×１０^１１ｃｍ^−３以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化することよって形成される酸化物または窒化膜は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比較して低い温度で酸化または窒化処理を行うことができる。例えば、ガラス基板の歪点よりも１００度以上低い温度でプラズマ処理を行っても十分に酸化を行うことができる。また、プラズマを形成するための周波数としては、マイクロ波（２．４５ＧＨｚ）等の高周波を用いることができる。

次に、ゲート絶縁層３３上にゲート電極として機能する導電層３４を形成する（図８（Ｂ）、（Ｅ））。ここでは、導電層３４は単層で形成した例を示しているが、もちろん導電性材料を２層又は３層以上の積層で設けた構造としてもよい。なお、ここでは図示しないが、導電層３４は、ゲート絶縁層３３上を覆って形成された導電層を選択的にエッチングすることにより形成することができる。

また、導電層３４は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。例えば、導電層３４を第１の導電膜と第２の導電膜との積層構造とする場合、第１の導電膜として窒化タンタルを用い、第２の導電膜としてタングステンを用いて形成するとよい。なお、この組み合わせに限られず、導電層３４を積層して形成する場合には、上記材料を自由に組み合わせて設けることができる。

続いて、導電層３４をマスクとして半導体層３２に不純物元素１２１を導入することによって、半導体層３２に不純物領域３２ｂ、３２ｃ及び不純物元素１２１が導入されないチャネル形成領域３２ａを形成する（図８（Ｂ）、（Ｅ））。なお、ここでは、導電層３４を島状の半導体層３２を横断するように形成した後に不純物元素を導入するため、導電層３４に覆われていない半導体層３２の領域に不純物が導入されて不純物領域３２ｂ、３２ｃが形成され、導電層３４に覆われた半導体層３２の領域には不純物元素１２１が導入されないチャネル形成領域３２ａが形成される。

ここで、不純物元素１２１としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いることができる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。例えば、不純物元素１２１として、リン（Ｐ）を１×１０^１８〜１×１０^２１／ｃｍ^３の濃度で含まれるように半導体層３２に導入し、ｎ型を示す不純物領域３２ｂ、３２ｃを形成すればよい。なお、チャネル形成領域３２ａとソース領域又はドレイン領域との間に、ソース領域又はドレイン領域より低濃度に不純物が添加された低濃度不純物領域（ＬＤＤ領域）を形成してもよい。低濃度不純物領域を設けることにより、ドレイン端の電界を緩和して、書き込み及び消去の繰り返しによる劣化を抑制することができる。

また、チャネル形成領域３２ａ中に、不純物領域３２ｂ、３２ｃに添加した不純物とは逆の導電型を有する不純物元素（例えばｎ型ＴＦＴに対してはボロン）を添加してもよい。チャネル形成領域３２ａ中に逆導電型の不純物を添加することにより、ＴＦＴのしきい値電圧を制御することができる。なお、この不純物元素はゲート電極を介してドープすることによって添加してもよいし、ゲート電極形成前に予め添加しておいてもよい。

次に、導電層３４、ゲート絶縁層３３を覆うように絶縁層２０３を形成する（図８（Ｃ）、（Ｆ））。ここで、絶縁層２０３は、ＣＶＤ法やスパッタリング法等で形成した、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを用いることができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料、またはシロキサン樹脂等のシロキサン材料、オキサゾール樹脂などからなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。オキサゾール樹脂は、例えば、感光性ポリベンゾオキサゾール等である。感光性ポリベンゾオキサゾールは、誘電率が低く（常温１ＭＨｚで誘電率２．９）、耐熱性が高く（示差熱熱重量同時測定（ＴＧ／ＤＴＡ：Ｔｈｅｒｍｏｇｒａｖｉｍｅｔｒｙ−Ｄｉｆｆｅｒｅｎｔｉａｌ Ｔｈｅｒｍａｌ Ａｎａｌｙｓｉｓ）で昇温５℃／ｍｉｎで熱分解温度５５０℃）、吸水率が低い（常温２４時間で０．３％）材料である。オキサゾール樹脂は、ポリイミド等の比誘電率（３．２〜３．４程度）と比較すると、比誘電率が低いため（２．９程度）、寄生容量の発生を抑制し、高速動作を行うことができる。ここでは、絶縁層２０３として、ＣＶＤ法で形成した酸化シリコン、酸化窒化シリコン又は窒化酸化シリコンを単層又は積層して形成する。また、さらに、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂を積層して形成してもよい。

以降の工程は実施の形態１に示すように行うことによって、図１に示す半導体装置を作製することができる。

上記実施の形態３においても実施の形態１と同様の効果を得ることができる。

また、半導体層のチャネル形成領域の端部に選択的に厚く絶縁層を設けることができるため、半導体層のチャネル形成領域の端部における電界集中を緩和することができる。従って、ゲートリーク不良を低減し、ゲート電極の耐圧を向上させることが可能となる。

（実施の形態４）
実施の形態４では、上記実施の形態１〜３で示した半導体装置の使用形態の一例について説明する。具体的には、非接触でデータの入出力が可能である半導体装置の適用例に関して図９及び図１０を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれる。

半導体装置８０は、非接触でデータを交信する機能を有し、高周波回路８１、電源回路８２、リセット回路８３、クロック発生回路８４、データ復調回路８５、データ変調回路８６、他の回路の制御を行う制御回路８７、記憶回路８８およびアンテナ８９を有している（図９（Ａ））。高周波回路８１はアンテナ８９より信号を受信して、データ変調回路８６より受信した信号をアンテナ８９から出力する回路であり、電源回路８２は受信信号から電源電位を生成する回路であり、リセット回路８３はリセット信号を生成する回路であり、クロック発生回路８４はアンテナ８９から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路８５は受信信号を復調して制御回路８７に出力する回路であり、データ変調回路８６は制御回路８７から受信した信号を変調する回路である。また、制御回路８７としては、例えばコード抽出回路９１、コード判定回路９２、ＣＲＣ判定回路９３および出力ユニット回路９４が設けられている。なお、コード抽出回路９１は制御回路８７に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ回路は判定されたコードに基づいて送信エラー等の有無を検出する回路である。

次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９により無線信号が受信される。無線信号は高周波回路８１を介して電源回路８２に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置８０が有する各回路に供給される。また、高周波回路８１を介してデータ復調回路８５に送られた信号は復調される（以下、復調信号）。さらに、高周波回路８１を介してリセット回路８３およびクロック発生回路８４を通った信号及び復調信号は制御回路８７に送られる。制御回路８７に送られた信号は、コード抽出回路９１、コード判定回路９２およびＣＲＣ判定回路９３等によって解析される。そして、解析された信号にしたがって、記憶回路８８内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路９４を通って符号化される。さらに、符号化された半導体装置８０の情報はデータ変調回路８６を通って、アンテナ８９により無線信号に載せて送信される。なお、半導体装置８０を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通であり、ＶＳＳはＧＮＤとすることができる。

このように、リーダ／ライタから半導体装置８０に信号を送り、当該半導体装置８０から送られてきた信号をリーダ／ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。

また、半導体装置８０は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波又は電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。

上記実施の形態１〜３で示した作製方法を高周波回路８１、電源回路８２、リセット回路８３、クロック発生回路８４、データ復調回路８５、データ変調回路８６、制御回路８７、記憶回路に適用することによって、半導体装置を得ることができる。

次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、リーダ／ライタ３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図９（Ｂ））。品物３２２０が含む半導体装置３２３０にリーダ／ライタ３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、リーダ／ライタ３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図９（Ｃ））。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。

また、上述した非接触データの入出力が可能である半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。

例えば、半導体装置における信号の伝送方式として、電磁結合方式または電磁誘導方式（例えば１３．５６ＭＨｚ帯）を適用する場合には、磁界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状（例えば、ループアンテナ）、らせん状（例えば、スパイラルアンテナ）に形成する。

また、半導体装置における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよく、例えば、アンテナとして機能する導電膜を線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナ）またはリボン型の形状等に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。なお、アンテナとして機能する導電膜をどのような形状に設けた場合であっても、上記実施の形態で示したように、素子群を貼り合わせて設ける際に素子群に加わる圧力をモニタリングして素子群に過度の圧力が加わらないように制御することにより素子群の破損等を防止することができる。

アンテナとして機能する導電膜は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。

例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。

なお、上述した以外にも可撓性を有する半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１０を用いて説明する。

紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図１０（Ａ））。証書類とは、運転免許証、住民票等を指す（図１０（Ｂ））。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図１０（Ｃ））。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１０（Ｄ））。書籍類とは、書物、本等を指す（図１０（Ｅ））。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１０（Ｆ））。乗物類とは、自転車等の車両、船舶等を指す（図１０（Ｇ））。身の回り品とは、鞄、眼鏡等を指す（図１０（Ｈ））。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話機等を指す。

紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置８０を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置８０を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置８０を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置８０の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。可撓性を有する半導体装置を用いることによって、紙等に設けた場合であっても、上記実施の形態で示した構造を有する半導体装置を用いて半導体装置を設けることにより、当該半導体装置に含まれる素子の破損等を防止することができる。

このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込むことによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。

なお、本実施の形態は、本明細書の他の実施の形態で示した半導体装置の構成や作製方法と組み合わせて行うことができる。つまり、上記実施の形態１〜３で示した半導体装置の構成を本実施の形態で示した半導体装置に適用することができる。

（実施の形態５）
本実施の形態では、上記実施の形態４で示した非接触でデータの入出力が可能である半導体装置の作製方法に関して図１１〜図１４を参照して説明する。なお、本実施の形態では、薄膜トランジスタ等の素子を一度支持基板（仮基板）に設けた後、可撓性を有する基板に転置して半導体装置を作製する場合に関して説明する。

まず、基板３０１の一表面に絶縁膜３０２を介して剥離層３０３を形成し、続けて下地膜として機能する絶縁膜３０４と半導体膜３０５（例えば、非晶質シリコンを含む膜）を積層して形成する（図７（Ａ）参照）。なお、絶縁膜３０２、剥離層３０３、絶縁膜３０４及び半導体膜３０５は、連続して形成することができる。

基板３０１は、ガラス基板、石英基板、金属基板やステンレス基板、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板であれば、その面積や形状に大きな制限はないため、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。

絶縁膜３０２、絶縁膜３０４は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜等を用いて形成する。例えば、絶縁膜３０２又は絶縁膜３０４を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。

剥離層３０３は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタリング法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気化またはＮ_２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気化またはＮ_２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。また、金属膜を形成した後に、オゾン水等の酸化力の強い溶液で表面を処理することにより、金属膜表面に当該金属膜の酸化物又は酸化窒化物を設けることができる。

非晶質半導体膜３０５は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。

次に、非晶質半導体膜３０５にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質半導体膜３０５の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、半導体膜３０５ａ〜半導体膜３０５ｆを形成し、当該半導体膜３０５ａ〜３０５ｆを覆うようにゲート絶縁膜３０６を形成する（図１１（Ｂ）参照）。

ゲート絶縁膜３０６は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の絶縁材料を用いて形成する。例えば、ゲート絶縁膜３０６を２層構造とする場合、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第１層目の絶縁膜として酸化シリコン膜を形成し、第２層目の絶縁膜として窒化シリコン膜を形成してもよい。

なお、本実施の形態では、半導体膜３０５ｆを容量素子の電極として利用するため、当該半導体膜３０５ｆに不純物元素を導入する。具体的には、ゲート絶縁膜３０６の形成前または形成後に、半導体膜３０５ａ〜３０５ｅをレジストで覆い、イオンドープ法またはイオン注入法により半導体膜３０５ｆにｎ型またはｐ型の不純物元素を選択的に導入することができる。ｎ型の不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型の不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｎ型の不純物元素であるリン（Ｐ）を用い、半導体膜３０５ｆに選択的に導入する。

次に、ゲート絶縁膜３０６上に、第１の導電膜と第２の導電膜とを積層して形成する。ここでは、第１の導電膜は、ＣＶＤ法やスパッタリング法等により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。

次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、半導体膜３０５ａ〜３０５ｆの上方にゲート電極３０７を形成する。ここでは、ゲート電極３０７として、第１の導電膜３０７ａと第２の導電膜３０７ｂの積層構造で設けた例を示している。

次に、ゲート電極３０７をマスクとして半導体膜３０５ａ〜３０５ｆに、イオンドープ法またはイオン注入法により、ｎ型の不純物元素を低濃度に添加し、その後、フォトリソグラフィ法によりレジストからなるマスクを選択的に形成して、ｐ型の不純物元素を高濃度に添加する。ここでは、ｎ型の不純物元素であるリン（Ｐ）を用い、１×１０^１５〜１×１０^１９／ｃｍ^３の濃度で含まれるように半導体膜３０５ａ〜３０５ｆにゲート電極３０７をマスクとして選択的に導入し、ｎ型の不純物領域３０８を形成する。続いて、半導体膜３０５ａ、３０５ｂ、３０５ｄ、３０５ｆをレジストで覆い、ｐ型の不純物元素であるボロン（Ｂ）を、１×１０^１９〜１×１０^２０／ｃｍ^３の濃度で含まれるように選択的に半導体膜３０５ｃ、３０５ｅに導入し、ｐ型の不純物領域３０９を形成する（図１１（Ｃ）参照）。

続いて、ゲート絶縁膜３０６とゲート電極３０７を覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、シリコン、シリコンの酸化物又はシリコンの窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極３０７の側面に接する絶縁膜３１０（サイドウォールともよばれる）を形成する。絶縁膜３１０は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。

続いて、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極３０７および絶縁膜３１０をマスクとして用いて、半導体膜３０５ａ、３０５ｂ、３０５ｄ、３０５ｆにｎ型の不純物元素を高濃度に添加して、ｎ型の不純物領域３１１を形成する。ここでは、ｎ型の不純物元素としてリン（Ｐ）を用い、１×１０^１９〜１×１０^２０／ｃｍ^３の濃度で含まれるように半導体膜３０５ａ、３０５ｂ、３０５ｄ、３０５ｆに選択的に導入し、不純物領域３０８より高濃度のｎ型の不純物領域３１１を形成する。

以上の工程により、ｎチャネル型薄膜トランジスタ３００ａ、３００ｂ、３００ｄと、ｐチャネル型薄膜トランジスタ３００ｃ、３００ｅと、容量素子３００ｆが形成される（図１１（Ｄ）参照）。

ｎチャネル型薄膜トランジスタ３００ａは、ゲート電極３０７と重なる半導体膜３０５ａの領域にチャネル形成領域が形成され、ゲート電極３０７及び絶縁膜３１０と重ならない領域にソース領域又はドレイン領域を形成する不純物領域３１１が形成され、絶縁膜３１０と重なる領域であってチャネル形成領域と不純物領域３１１の間に低濃度不純物領域（ＬＤＤ領域）が形成されている。また、ｎチャネル型薄膜トランジスタ３００ｂ、３００ｄも同様にチャネル形成領域、低濃度不純物領域及び不純物領域３１１が形成されている。

ｐチャネル型薄膜トランジスタ３００ｃは、ゲート電極３０７と重なる半導体膜３０５ｃの領域にチャネル形成領域が形成され、ゲート電極３０７と重ならない領域にソース領域又はドレイン領域を形成する不純物領域３０９が形成されている。また、ｐチャネル型薄膜トランジスタ３００ｅも同様にチャネル形成領域及び不純物領域３０９が形成されている。なお、ここでは、ｐチャネル型薄膜トランジスタ３００ｃ、３００ｅには、ＬＤＤ領域を設けていないが、ｐチャネル型薄膜トランジスタにＬＤＤ領域を設けてもよいし、ｎチャネル型薄膜トランジスタにＬＤＤ領域を設けない構成としてもよい。

次に、半導体膜３０５ａ〜３０５ｆ、ゲート電極３０７等を覆うように、絶縁膜を単層または積層して形成し、当該絶縁膜に実施の形態１と同様の方法で無電解Ｎｉめっき層２０４ａを形成する。すなわち、第１及び第２のエッチングマスク層２０３ｅ，２０３ｆを用いて当該絶縁膜に第１及び第２の接続孔２０３ｃ，２０３ｇからなるコンタクトホール２０３ａ，２０３ｂを形成し、当該コンタクトホール内に無電解Ｎｉめっき層２０４ａを埋め込む。次に、当該絶縁膜上に、薄膜トランジスタ３００ａ〜３００ｅのソース領域又はドレイン領域を形成する不純物領域３０９、３１１、容量素子３００ｆの一方の電極と無電解Ｎｉめっき層２０４ａを介して電気的に接続する導電膜３１３を形成する（図１２（Ａ）参照）。絶縁膜は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、シリコンの酸化物やシリコンの窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。ここでは、当該絶縁膜を２層で設け、１層目の絶縁膜３１２ａとして窒化酸化シリコン膜で形成し、２層目の絶縁膜３１２ｂとして酸化窒化シリコン膜で形成する。また、導電膜３１３は、薄膜トランジスタ３００ａ〜３００ｅのソース電極又はドレイン電極を形成しうる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

なお、絶縁膜３１２ａ、３１２ｂを形成する前、または絶縁膜３１２ａ、３１２ｂのうちの１つまたは複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用するとよい。

導電膜３１３は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電膜３１３は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン（ＴｉＮ）膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜３１３を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。

次に、導電膜３１３を覆うように、絶縁膜３１４を形成し、当該絶縁膜３１４上に、薄膜トランジスタ３００ａのソース電極又はドレイン電極を形成する導電膜３１３と電気的に接続する導電膜３１６を形成する。導電膜３１６は、上述した導電膜３１３で示したいずれかの材料を用いて形成することができる。なお、導電膜３１６は、実施の形態１と同様の無電解めっきによって形成しても良い。

続いて、導電膜３１６にアンテナとして機能する導電膜３１７が電気的に接続されるように形成する（図１２（Ｂ）参照）。

絶縁膜３１４は、ＣＶＤ法やスパッタリング法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。

導電膜３１７は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。

例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜３１７を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーのはんだは、低コストであるといった利点を有している。

次に、導電膜３１７を覆うように絶縁膜３１８を形成した後、薄膜トランジスタ３００ａ〜３００ｅ、容量素子３００ｆ、導電膜３１７等を含む層（以下、「素子形成層３１９」と記す）を基板３０１から剥離する。ここでは、レーザー光（例えばＵＶ光）を照射することによって、薄膜トランジスタ３００ａ〜３００ｅ、容量素子３００ｆを避けた領域に開口部を形成後（図１２（Ｃ）参照）、基板３０１から素子形成層３１９を剥離することができる。なお、素子形成層３１９を剥離する際に、水等の液体で濡らしながら行うことによって、静電気により素子形成層３１９に設けられた薄膜トランジスタの破壊を防止することができる。また、素子形成層３１９が剥離された基板３０１を再利用することによって、コストの削減をすることができる。

絶縁膜３１８は、ＣＶＤ法やスパッタリング法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。

本実施の形態では、レーザー光の照射により素子形成層３１９に開口部を形成した後に、当該素子形成層３１９の一方の面（絶縁膜３１８の露出した面）に第１のシート材３２０を貼り合わせた後、基板３０１から素子形成層３１９を剥離する（図１３（Ａ）参照）。

次に、素子形成層３１９の他方の面（剥離により露出した面）からレーザー光を照射してレーザーアニールを行うことによって、半導体膜３０５ａ〜３０５ｆの活性化を行う（図１３（Ｂ）参照）。なお、レーザーアニールと同時に熱処理を行ってもよい。

なお、レーザーアニールを行う前に、例えば、窒化珪素膜を露出した素子形成層３１９の他方の面に形成した後、窒素雰囲気下で加熱処理を行うことによって、半導体膜３０５ａ〜３０５ｆに脱水素化処理を行ってもよい。脱水素化処理により、レーザー照射時に水素が突沸して半導体膜の結晶状態を乱すことを防ぐことができる。半導体膜３０５ａ〜３０５ｆに脱水素化処理を行った後にレーザーアニールを行うことによって、半導体膜の結晶状態をより良くすることが可能となる。

次に、素子形成層３１９の他方の面に、第２のシート材３２１を貼り合わせた後、加熱処理と加圧処理の一方又は両方を行って第２のシート材３２１を貼り合わせる（図１４参照）。第１のシート材３２０、第２のシート材３２１として、ホットメルトフィルム等を用いることができる。

また、第１のシート材３２０、第２のシート材３２１として、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯電防止可能な材料としては、金属、インジウムと錫の酸化物（ＩＴＯ）、両性界面活性剤や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基および４級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付けたり、練り込んだり、塗布することによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。

なお、本実施の形態で示した半導体装置においてトランジスタの構成は、様々な形態をとることができる。本実施の形態で示した特定の構成に限定されない。例えば、ゲート電極が２個以上になっているマルチゲート構造を用いてもよい。マルチゲート構造にすると、チャネル領域が直列に接続されるような構成となるため、複数のトランジスタが直列に接続されたような構成となる。マルチゲート構造にすることにより、オフ電流を低減し、トランジスタの耐圧を向上させて信頼性を良くし、飽和領域で動作する時に、ドレインとソース間電圧が変化しても、ドレインとソース間電流があまり変化せず、フラットな特性にすることなどができる。また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を大きくし、空乏層ができやすくなってＳ値を小さくすることができる。チャネルの上下にゲート電極が配置されると、複数のトランジスタが並列に接続されたような構成となる。

また、チャネルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、並列に接続されていてもよいし、直列に接続されていてもよい。また、チャネル（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャネル（もしくはその一部）にソース電極やドレイン電極が重なっていない構造にすることにより、チャネルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、ＬＤＤ領域があってもよい。ＬＤＤ領域を設けることにより、オフ電流を低減し、トランジスタの耐圧を向上させて信頼性を良くし、飽和領域で動作する時に、ドレインとソース間電圧が変化しても、ドレインとソース間電流があまり変化せず、フラットな特性にすることができる。

なお、本実施の形態で示した半導体装置の構成は、様々な形態をとることができる。つまり、本実施の形態では、図１（Ｂ）に示す半導体装置とほぼ同様の構成を採用しているが、これに限定されるものではなく、他の構成の半導体装置を採用することも可能である。例えば、図６（Ｂ）に示す半導体装置の構成と同様の構成を採用しても良いし、実施の形態３の半導体装置の構成を採用しても良い。

また、本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、上述した実施の形態を相互に組み合わせて実施することも可能である。また、上述した実施の形態において具体的数値を記載した膜厚、接続孔の深さ、開口径、薬液の濃度等は、例示したものであるから、本発明は記載された数値に限定して解釈されるものではない。

（Ａ）〜（Ｃ）は、本発明の実施の形態１に係る半導体装置の主要な構成を説明するための上面図及び断面図である。 （Ａ）〜（Ｃ）は、本発明の実施の形態１による半導体装置の作製方法を示すも断面図である。 （Ａ）〜（Ｃ）は、本発明の実施の形態１による半導体装置の作製方法を示すものであり、図２（Ｃ）の次の工程を示す断面図である。 （Ａ），（Ｂ）は、本発明の実施の形態２による半導体装置の作製方法を示す断面図である。 （Ａ），（Ｂ）は、本発明の実施の形態２による半導体装置の作製方法を示すものであり、図４（Ｂ）の次の工程を示す断面図である。 （Ａ），（Ｂ）は、本発明の実施の形態２による半導体装置の作製方法を示すものであり、図５（Ｂ）の次の工程を示す断面図である。 （Ａ）〜（Ｈ）は、本発明の実施の形態３による半導体装置の作製方法を示す断面図である。 （Ａ）〜（Ｆ）は、本発明の実施の形態３による半導体装置の作製方法を示す断面図である。 本発明の半導体装置の使用形態の一例を示す図である。 本発明の半導体装置の使用形態の一例を示す図である。 本発明の半導体装置の作製方法の一例を示す図である。 本発明の半導体装置の作製方法の一例を示す図である。 本発明の半導体装置の作製方法の一例を示す図である。 本発明の半導体装置の作製方法の一例を示す図である。 （Ａ），（Ｂ）は、従来の半導体装置の製造方法を示す断面図である。 図１５に示す従来の半導体装置の問題点を説明する断面図である。

符号の説明

３０ 基板
３１，３１ａ，３１ｂ 絶縁層
３２ 半導体層
３２ａ チャネル形成領域
３２ｂ，３２ｃ 不純物領域
３３ ゲート絶縁膜
３４ 導電層
３６ 絶縁層
８０ 半導体装置
８１ 高周波回路
８２ 電源回路
８３ リセット回路
８４ クロック発生回路
８５ データ復調回路
８６ データ変調回路
８７ 制御回路
８８ 記憶回路
８９ アンテナ
９１ コード抽出回路
９２ コード判定回路
９３ ＣＲＣ判定回路
９４ 出力ユニット回路
１０７ 絶縁層（第３の絶縁層）
１２１ 不純物元素
２０１ 半導体膜
２０２，２０７ レジスト
２０３，２０３ｄ 絶縁層
２０３ａ，２０３ｂ コンタクトホール
２０３ｃ 第１の接続孔
２０３ｅ 窒化シリコン層（第１のエッチングマスク層）
２０３ｆ 窒化シリコン層（第２のエッチングマスク層）
２０３ｇ 第２の接続孔
２０４ａ 無電解Ｎｉめっき層
２０４ｂ 配線層（導電層）
２０４ｃ 碇形状の先端部
２０５ 薄膜トランジスタ
３００ａ〜３００ｃ，３００ｅ 薄膜トランジスタ
３００ｆ 容量素子
３０１ 基板
３０２，３０４ 絶縁膜
３０３ 剥離層
３０５，３０５ａ〜３０５ｆ 半導体膜
３０６ ゲート絶縁膜
３０７ ゲート電極
３０７ａ，３０７ｂ 導電膜
３０８，３０９ 不純物領域
３１０，３１２ａ，３１２ｂ，３１４，３１８ 絶縁膜
３１１ 不純物領域
３１３，３１６，３１７ 導電膜
３１９ 素子形成層
３２０，３２１ シート材
３２００ リーダ／ライタ
３２１０ 表示部
３２２０ 品物
３２３０，３２５０ 半導体装置
３２４０ リーダ／ライタ
３２６０ 商品

Claims (12)

1. 半導体層上またはメタル層上に形成された第１の絶縁層と、
   前記第１の絶縁層に形成され、前記第１の絶縁層の上面から途中まで異方性エッチングにより形成された第１の接続孔と、
   前記第１の絶縁層に形成され、前記第１の接続孔に繋げられ、前記第１の接続孔下の前記第１の絶縁層が等方性エッチングにより形成され、前記半導体層上または前記メタル層上に位置する第２の接続孔と、
   前記第１の接続孔内の側面及び前記第１の絶縁層上に形成された第２の絶縁層と、
   前記第２の接続孔の底面の前記半導体層または前記メタル層から成長され、前記第２の接続孔内及び前記第１の接続孔内に埋め込まれた無電解めっき層と、
   を具備することを特徴とする半導体装置。
2. 半導体層上またはメタル層上に形成された第１の絶縁層と、
   前記第１の絶縁層に形成され、前記第１の絶縁層の上面から途中まで異方性エッチングにより形成された第１の接続孔と、
   前記第１の絶縁層に形成され、前記第１の接続孔に繋げられ、前記第１の接続孔下の前記第１の絶縁層が下方及び横方向にエッチングされて形成され、前記半導体層上または前記メタル層上に位置する第２の接続孔と、
   前記第１の接続孔内の側面及び前記第１の絶縁層上に形成された第２の絶縁層と、
   前記第２の接続孔の底面の前記半導体層または前記メタル層から成長され、前記第２の接続孔内及び前記第１の接続孔内に埋め込まれた無電解めっき層と、
   を具備することを特徴とする半導体装置。
3. 半導体層上またはメタル層上に形成された第１の絶縁層と、
   前記第１の絶縁層に形成され、前記第１の絶縁層の上面から途中まで所定の開口径で形成された第１の接続孔と、
   前記第１の絶縁層に形成され、前記第１の接続孔に繋げられ、前記第１の接続孔の開口径より大きい開口径を有し且つ前記半導体層上または前記メタル層上に位置する第２の接続孔と、
   前記第１の接続孔内の側面及び前記第１の絶縁層上に形成された第２の絶縁層と、
   前記第２の接続孔の底面の前記半導体層または前記メタル層から成長され、前記第２の接続孔内及び前記第１の接続孔内に埋め込まれた無電解めっき層と、
   を具備することを特徴とする半導体装置。
4. 半導体層上またはメタル層上に形成された絶縁層と、
   前記絶縁層に形成され、前記絶縁層の上面から途中まで異方性エッチングにより形成された第１の接続孔と、
   前記絶縁層に形成され、前記第１の接続孔に繋げられ、前記第１の接続孔下の前記絶縁層が等方性エッチングにより形成され、前記半導体層上または前記メタル層上に位置する第２の接続孔と、
   前記第２の接続孔の底面の前記半導体層または前記メタル層から成長され、前記第２の接続孔内及び前記第１の接続孔内に埋め込まれた無電解めっき層と、
   を具備することを特徴とする半導体装置。
5. 半導体層上またはメタル層上に形成された絶縁層と、
   前記絶縁層に形成され、前記絶縁層の上面から途中まで異方性エッチングにより形成された第１の接続孔と、
   前記絶縁層に形成され、前記第１の接続孔に繋げられ、前記第１の接続孔下の前記絶縁層が下方及び横方向にエッチングされて形成され、前記半導体層上または前記メタル層上に位置する第２の接続孔と、
   前記第２の接続孔の底面の前記半導体層または前記メタル層から成長され、前記第２の接続孔内及び前記第１の接続孔内に埋め込まれた無電解めっき層と、
   を具備することを特徴とする半導体装置。
6. 半導体層上またはメタル層上に形成された絶縁層と、
   前記絶縁層に形成され、前記絶縁層の上面から途中まで所定の開口径で形成された第１の接続孔と、
   前記絶縁層に形成され、前記第１の接続孔下に繋げられ、前記第１の接続孔の開口径より大きい開口径を有し且つ前記半導体層上または前記メタル層上に位置する第２の接続孔と、
   前記第２の接続孔の底面の前記半導体層または前記メタル層から成長され、前記第２の接続孔内及び前記第１の接続孔内に埋め込まれた無電解めっき層と、
   を具備することを特徴とする半導体装置。
7. 請求項１乃至６のいずれか一項において、前記半導体層は不純物領域を有することを特徴とする半導体装置。
8. 請求項１乃至６のいずれか一項において、前記メタル層はゲート電極であることを特徴とする半導体装置。
9. 請求項１または２において、前記第２の絶縁層は、前記第１の絶縁層がエッチングされて前記第２の接続孔が形成される際のエッチングマスクとして機能することを特徴とする半導体装置。
10. 請求項１乃至３、９のいずれか一項において、前記第１の絶縁層は酸化シリコン層であり、前記第２の絶縁層は窒化シリコン層であることを特徴とする半導体装置。
11. 半導体層上またはメタル層上に絶縁層を形成し、
    前記絶縁層上に第１のエッチングマスク層を形成し、
    前記第１のエッチングマスク層上にレジストを形成し、
    前記レジストをマスクとして前記第１のエッチングマスク層及び前記絶縁層を異方性エッチングすることにより、前記第１のエッチングマスク層及び前記絶縁層に、前記第１のエッチングマスク層を貫通し且つ前記絶縁層を貫通しない第１の接続孔を形成し、
    前記レジストを除去した後、前記第１の接続孔内の底面と側面及び前記第１のエッチングマスク層上に第２のエッチングマスク層を形成し、
    前記第２のエッチングマスク層をエッチバックすることにより、前記第１の接続孔内の底面に形成された前記第２のエッチングマスク層及び前記第１のエッチングマスク層上に形成された前記第２のエッチングマスク層を除去し、且つ前記第１の接続孔内の側面に形成された前記第２のエッチングマスク層を残し、
    前記残された第２のエッチングマスク層及び前記第１のエッチングマスク層をマスクとして前記第１の接続孔の底面に露出した前記絶縁層を等方性エッチングすることにより、前記半導体層上または前記メタル層上に前記第１の接続孔に繋げられた第２の接続孔を形成し、
    前記第２の接続孔の底面に露出した前記半導体層または前記メタル層から無電解めっき層を成長させることにより、前記第２の接続孔内及び前記第１の接続孔内に無電解めっき層を埋め込むことを特徴とする半導体装置の作製方法。
12. 半導体層上または第１のメタル層上に絶縁層を形成し、
    前記絶縁層上に第２のメタル層を形成し、
    前記第２のメタル層上にレジストを形成し、
    前記レジストをマスクとして前記第２のメタル層及び前記絶縁層を異方性エッチングすることにより、前記第２のメタル層及び前記絶縁層に、前記第２のメタル層を貫通し且つ前記絶縁層を貫通しない第１の接続孔を形成し、
    前記レジストを除去した後、前記第１の接続孔内の底面と側面及び前記第２のメタル層上に第３のメタル層を形成し、
    前記第３のメタル層をエッチバックすることにより、前記第１の接続孔内の底面に形成された前記第３のメタル層及び前記第２のメタル層上に形成された前記第３のメタル層を除去し、且つ前記第１の接続孔内の側面に形成された前記第３のメタル層を残し、
    前記残された第３のメタル層及び前記第２のメタル層をマスクとして前記第１の接続孔の底面に露出した前記絶縁層を等方性エッチングすることにより、前記半導体層上または前記第１のメタル層上に前記第１の接続孔に繋げられた第２の接続孔を形成し、
    前記第２のメタル層及び前記第３のメタル層を除去し、
    前記第２の接続孔の底面に露出した前記半導体層または前記第１のメタル層から無電解めっき層を成長させることにより、前記第２の接続孔内及び前記第１の接続孔内に無電解めっき層を埋め込むことを特徴とする半導体装置の作製方法。

Images