JP5105918B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5105918B2
JP5105918B2 JP2007068634A JP2007068634A JP5105918B2 JP 5105918 B2 JP5105918 B2 JP 5105918B2 JP 2007068634 A JP2007068634 A JP 2007068634A JP 2007068634 A JP2007068634 A JP 2007068634A JP 5105918 B2 JP5105918 B2 JP 5105918B2
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007068634A
Other languages
English (en)
Other versions
JP2008235336A (ja
JP2008235336A5 (ja
Inventor
豊 岡崎
大輔 大柄根
傑 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007068634A priority Critical patent/JP5105918B2/ja
Publication of JP2008235336A publication Critical patent/JP2008235336A/ja
Publication of JP2008235336A5 publication Critical patent/JP2008235336A5/ja
Application granted granted Critical
Publication of JP5105918B2 publication Critical patent/JP5105918B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体装置の作製方法に関し、特に半導体膜を活性化する方法に関する。
近年、絶縁性を有する基板(ガラス基板等)上に薄膜トランジスタ(TFT)を形成し、当該TFTをスイッチング素子等として利用する半導体装置の作製が盛んに行われており、最近では、プラスチック等の可撓性を有する基板上にTFT等を設け可撓性を有する半導体装置を作製する研究が行われている。可撓性を有する基板上にTFTを形成する方法として、例えば、一度ガラス基板等の支持基板上にTFTを形成した後、プラスチック等の基板上に当該TFTを転置する方法が提案されている(例えば、特許文献1)。
また、一般的に、薄膜トランジスタの作製方法において、基板上に形成された半導体膜にソース領域又はドレイン領域を形成するために不純物元素を導入した後に、半導体膜のダメージの回復等を行うために活性化処理が行われる。活性化処理は、高温の熱処理により行うことが要求されるが、ガラス基板等の耐熱性が低い基板を用いた場合には高温の熱処理を行うことができない。そのため、レーザー光を照射することにより瞬間的に高い熱をかけて活性化を行う方法があるが、ゲート電極の酸化、変形等、又はゲート電極に遮られて十分にレーザー光が照射されない恐れがある。そこで、裏面側から基板を介して半導体膜にレーザー光を照射する方法が提案されている(例えば、特許文献2)
特開2006−66906号公報 特開平8−279619号公報
しかしながら、特許文献2に示すように裏面からレーザー光の照射を行った場合、ゲート電極に遮られることなく半導体膜へのレーザー光の照射が可能となるが、基板を介してレーザー光を照射するため、基板への吸収等によるエネルギーのロスがあるため、十分な活性化が行われないおそれがある。基板の材質もレーザー光を透過しやすいものに限定されてしまう。
また、可撓性を有する基板上にTFT等を転置する場合、剥離されたTFTの半導体層に加わったダメージを修復する必要がある。
本発明は、上記問題に鑑み、半導体膜の活性化を効果的に行う半導体装置の作製方法を提供することを課題とする。
本発明は、基板上にトランジスタ等の素子を設けた後、当該基板を取り除き、トランジスタを構成する半導体膜にレーザーアニールを行うことを特徴としている。以下に、本発明の半導体装置の作製方法に関して具体的に説明する。
本発明の半導体装置の作製方法の一は、基板上に剥離層を形成し、剥離層上に第1の絶縁膜を介して半導体膜を形成し、半導体膜上に第2の絶縁膜を介して第1の導電膜を形成し、第1の導電膜をマスクとして、半導体膜に選択的に不純物元素を導入し、第1の導電膜及び半導体膜を覆うように第2の絶縁膜を形成し、第2の絶縁膜上に第2の導電膜を形成し、第2の導電膜を覆うように第3の絶縁膜を形成し、基板を剥離して第1の絶縁膜を露出させ、第1の絶縁膜の露出面側から半導体膜にレーザー光を照射する。
また、本発明の半導体装置の作製方法の一は、基板上に剥離層を形成し、剥離層上に第1の絶縁膜を介して半導体膜を形成し、半導体膜上に第2の絶縁膜を介して第1の導電膜を形成し、第1の導電膜をマスクとして、半導体膜に選択的に不純物元素を導入し、第1の導電膜及び半導体膜を覆うように第2の絶縁膜を形成し、第2の絶縁膜上に第2の導電膜を形成し、第2の導電膜を覆うように第3の絶縁膜を形成し、基板を剥離して第1の絶縁膜を露出させ、第1の絶縁膜を除去して半導体膜を露出させ、半導体膜の露出面側からレーザー光を照射する。
また、本発明の半導体装置の作製方法の一は、基板上に第1の絶縁膜を介して半導体膜を形成し、半導体膜上に第2の絶縁膜を介して第1の導電膜を形成し、第1の導電膜をマスクとして、半導体膜に選択的に不純物元素を導入し、第1の導電膜及び半導体膜を覆うように第2の絶縁膜を形成し、第2の絶縁膜上に第2の導電膜を形成し、第2の導電膜を覆うように第3の絶縁膜を形成し、研削処理と研磨処理の一方又は両方を行うことにより基板を除去して第1の絶縁膜の少なくとも一部を露出させ、第1の絶縁膜の露出面側から半導体膜にレーザー光を照射する。
また、本発明の半導体装置の作製方法の一は、基板上に第1の絶縁膜を介して半導体膜を形成し、半導体膜上に第2の絶縁膜を介して第1の導電膜を形成し、第1の導電膜をマスクとして、半導体膜に選択的に不純物元素を導入し、第1の導電膜及び半導体膜を覆うように第2の絶縁膜を形成し、第2の絶縁膜上に第2の導電膜を形成し、第2の導電膜を覆うように第3の絶縁膜を形成し、研削処理と研磨処理の一方又は両方を行うことにより基板及び第1の絶縁膜を除去して半導体膜の少なくとも一部を露出させ、半導体膜の露出面側からレーザー光を照射する。
なお、本明細書において、レーザーアニールとは、半導体膜に形成された損傷層を再結晶化する技術や、絶縁表面上に形成された半導体膜を結晶化させる技術を指している。また、半導体膜の平坦化や表面改質に適用される技術も含んでいる。
本発明によれば、半導体膜の活性化を十分行うことが可能となる。また、半導体膜の活性化の際に照射するレーザー光のエネルギーのロスを低減し、用いるレーザーのパワー密度を低減することができる。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本発明は、基板上に半導体膜を有するトランジスタ等の素子を形成し、当該トランジスタ等の素子を基板から剥離した後に、剥離後露出した面側からレーザー光を照射して半導体膜に形成された不純物領域の活性化を行う。以下に、本発明の半導体装置の作製方法の一例に関して図面を参照して説明する。
まず、基板101上に剥離層102、絶縁膜103、半導体膜104を積層させて形成する(図1(A)参照)。剥離層102、絶縁膜103及び半導体膜104は連続して形成することができる。連続して形成することにより、大気に曝されないため不純物の混入を防ぐことができる。
基板101は、ガラス基板、石英基板、金属基板やステンレス基板、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板であれば、その面積や形状に大きな制限はないため、例えば、1辺が1メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。
なお、本工程では、剥離層102を基板101の全面に設けているが、必要に応じて、基板101の全面に剥離層を設けた後に、選択的にエッチングして剥離層102を選択的に設けてもよい。また、基板101に接するように剥離層102を形成しているが、必要に応じて、基板101に接するように酸化珪素(SiOx)膜、酸化窒化珪素(SiOxNy)(x>y)膜、窒化珪素(SiNx)膜、窒化酸化珪素(SiNxOy)(x>y)膜等の絶縁膜を形成し、当該絶縁膜に接するように剥離層102を形成してもよい。
剥離層102は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタリング法やプラズマCVD法等の各種CVD法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気化またはNO雰囲気下におけるプラズマ処理、酸素雰囲気化またはNO雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。また、金属膜を形成した後に、オゾン水等の酸化力の強い溶液で表面を処理することにより、金属膜表面に当該金属膜の酸化物又は酸化窒化物を設けることができる。
絶縁膜103は、スパッタリング法やプラズマCVD法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層又は積層で形成する。下地となる絶縁膜が2層構造の場合、例えば、1層目として窒化酸化珪素膜を形成し、2層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が3層構造の場合、1層目の絶縁膜として酸化珪素膜を形成し、2層目の絶縁膜として窒化酸化珪素膜を形成し、3層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、1層目の絶縁膜として酸化窒化珪素膜を形成し、2層目の絶縁膜として窒化酸化珪素膜を形成し、3層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜は、基板101からの不純物の侵入を防止するブロッキング膜として機能する。
半導体膜104は、スパッタリング法、LPCVD法、プラズマCVD法等により、25〜200nm(好ましくは30〜150nm)の厚さで形成する。半導体膜104としては、例えば、非晶質珪素膜を形成すればよい。
次に、非晶質半導体膜104にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質半導体膜104の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶質半導体膜104a、104bを形成し、当該半導体膜104a、104bを覆うようにゲート絶縁膜105を形成した後、導電膜106を形成する(図1(B)参照)。
結晶質半導体膜104a、104bの作製工程の一例を以下に簡単に説明すると、まず、プラズマCVD法を用いて、膜厚50〜60nmの非晶質半導体膜104(例えば、非晶質珪素膜)を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理(500℃、1時間)と、熱結晶化の処理(550℃、4時間)を行って結晶質半導体膜を形成する。その後、レーザー発振器から発振したレーザー光を照射し、フォトリソグラフィ法を用いることよって結晶質半導体膜104a、104bを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
レーザー発振器から発振させるレーザー光としては、連続発振型のレーザー光(CWレーザー光)やパルス発振型のレーザー光(パルスレーザー光)を用いることができる。ここで用いることができるレーザー光は、Arレーザー、Krレーザー、エキシマレーザーなどの気体レーザー、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いることができる。このようなレーザー光の基本波、及びこれらの基本波の第2高調波から第4高調波のレーザー光を照射することで、大粒径の結晶を得ることができる。例えば、Nd:YVOレーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いることができる。このときレーザーのパワー密度は0.01〜100MW/cm程度(好ましくは0.1〜10MW/cm)が必要である。そして、走査速度を10〜2000cm/sec程度として照射する。なお、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザー、Arイオンレーザー、またはTi:サファイアレーザーは、連続発振をさせることが可能であり、Qスイッチ動作やモード同期などを行うことによって10MHz以上の発振周波数でパルス発振をさせることも可能である。10MHz以上の発振周波数でレーザー光を発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
導電膜106は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等から選択された元素でなる膜、またはこれらの元素の窒化物でなる膜(代表的には、窒化タンタル、窒化タングステン膜、窒化チタン膜)、または前記元素を組み合わせた合金膜(代表的にはMo−W合金、Mo−Ta合金)、または前記元素のシリサイド膜(代表的にはタングステンシリサイド膜、チタンシリサイド膜、ニッケルシリサイド膜)を用いることができる。また、導電膜106は、複数の導電膜を積層させた構造で設けてもよく、例えば、膜厚が20nm〜100nmの窒化タンタル膜と、膜厚が100nm〜400nmのタングステン膜を順に積層させた構造で設けることができる。タングステンや窒化タンタルは、耐熱性が高いため、導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。
次に、導電膜106を選択的にエッチングすることにより、半導体膜104a上に導電膜106a、半導体膜104b上に導電膜106bを残存させる(図1(C)参照)。導電膜106a、106bは、後に完成するトランジスタにおいてゲート電極として機能しうる。
次に、導電膜106a、106bをマスクとして、半導体膜104a、104bに不純物元素を導入し、半導体膜104a、104bに不純物領域108を形成する(図1(D)参照)。
導入する不純物元素は、n型の不純物元素又はp型の不純物元素を用いる。n型の不純物元素としては、リン(P)やヒ素(As)等を用いることができる。p型の不純物元素としては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることができる。ここでは、半導体膜104a、104bにリン(P)を導入し、n型の不純物領域108を形成する場合について示す。
次に、ゲート絶縁膜105と導電膜106a、106bを覆うように、絶縁膜を形成する。絶縁膜は、プラズマCVD法やスパッタリング法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電膜106a、106bの側面に接する絶縁膜109(サイドウォールともよばれる)を形成する(図1(E)参照)。絶縁膜109は、後にLDD(Lightly Doped drain)領域を形成する際のドーピング用のマスクとして用いる。
次に、導電膜106a、106b及び絶縁膜109をマスクとして用いて、半導体膜104a、104bに不純物元素を導入することにより、チャネル形成領域110a、第1の不純物領域110b、第2の不純物領域110cを形成する(図2(A)参照)。第1の不純物領域110bはトランジスタのソース領域又はドレイン領域として機能し、第2の不純物領域110cはLDD領域として機能しうる。また、第2の不純物領域110cに含まれる不純物元素の濃度は、第1の不純物領域110bに含まれる不純物元素の濃度より低くなるよう設ける。
本実施の形態では、第2の不純物領域110cを設けた構成を示したが、第2の不純物領域110cを設けない構成としてもよい。この場合、絶縁膜109を設けない構成とすることができる。
次に、導電膜106a、106bを覆うように絶縁膜111を形成し、当該絶縁膜111上に薄膜トランジスタ120a、120bのソース電極又はドレイン電極として機能しうる導電膜112を形成する(図2(B)参照)。
絶縁膜111は、CVD方、スパッタリング法、SOG法、液滴吐出法、スクリーン印刷法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。また、絶縁膜111は積層構造としてもよく、例えば、1層目を窒化酸化珪素膜で形成し、2層目を酸化窒化珪素膜で形成することができる。
導電膜112は、フォトリソグラフィ法により絶縁膜111等をエッチングして、第1の不純物領域110bを露出させるコンタクトホールを形成した後、当該コンタクトホールを介して第1の不純物領域110bにおける半導体膜と電気的に接続するように導電膜を形成し、当該導電膜を選択的にエッチングして形成する。なお、導電膜を形成する前に、コンタクトホールにおいて露出した半導体膜104a、104bの表面にシリサイドを形成してもよい。
導電膜112は、CVD法やスパッタリング法等により、アルミニウム(Al)、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジウム(Nd)、炭素(C)、シリコン(Si)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜112は、例えば、バリア膜とアルミニウムシリコン(Al−Si)膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン(Al−Si)膜と窒化チタン(TiN)膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜112を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
次に、絶縁膜111、導電膜112を覆うように絶縁膜113を形成した後、薄膜トランジスタ120a、120b等を含む素子形成層114を基板101から剥離する(図2(C)参照)。
次に、剥離により露出した素子形成層114の裏面側(ここでは、絶縁膜103の露出面側)からレーザー光を照射することによりレーザーアニールを行い、半導体膜104a、104bの活性化を行う(図2(D)参照)。具体的には、レーザー光のスポットを矩形状や楕円状等に整形し、素子形成層114の裏面を走査させることにより行うことができる。なお、レーザーアニールと同時に熱処理を行ってもよい。
レーザー光としては、連続発振型のレーザー光(CWレーザー光)やパルス発振型のレーザー光(パルスレーザー光)を用いることができる。ここで用いることができるレーザー光は、Arレーザー、Krレーザー、エキシマレーザーなどの気体レーザー、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いることができる。このようなレーザー光の基本波、及びこれらの基本波の第2高調波から第4高調波のレーザー光を用いることができる。例えば、レーザー光として可視光波長のレーザーを用いた場合、ガラス基板を介して照射する場合にはガラスに吸収されるためエネルギーがロスするが、本実施の形態の作製方法においては基板を取り除いた後にレーザー光の照射を行うため、用いるレーザー光の種類にかかわらず効果的にレーザーアニールを行うことができる。
なお、レーザーアニールを行う前に、例えば、窒化珪素膜を露出した素子形成層114の裏面に形成した後、窒素雰囲気下で加熱処理を行なうことによって、半導体膜104a、104bに脱水素化処理を行なってもよい。脱水素化処理により、レーザー照射時に水素が突沸して半導体膜の結晶状態を乱すことを防ぐことができる。半導体膜104a、104bの脱水素化処理を行った後にレーザーアニールを行うことによって、半導体膜の結晶状態をより良くすることが可能となる。
このように、基板101を剥離した後に剥離して露出した素子形成層114の裏面にレーザー光を照射することにより、半導体膜104a、104bの十分な活性化を行うことができる。また、基板101を介してレーザー光を照射する場合と比較して、エネルギーのロスがないためレーザーのパワー密度を低減することができる。さらに、基板101から素子形成層114を剥離する際に生じる応力等により半導体膜104a、104bに生じた損傷を回復させることが可能となる。
本実施の形態は、本明細書の他の実施の形態で示した半導体装置作製方法と組み合わせて行うことができる。
(実施の形態2)
本実施の形態では、上記実施の形態と異なる半導体装置の作製方法に関して図面を参照して説明する。
まず、上記実施の形態で示したように図1(A)〜図2(C)までの工程を経て基板101から素子形成層114を剥離した後、絶縁膜103を薄膜化又は除去する(図3(A)参照)。絶縁膜103の薄膜化又は除去は、ドライエッチング、ウェットエッチング等により除去すればよい。また、基板101を研削処理や研磨処理を行うことにより、薄膜化又は除去してもよい。
次に、素子形成層114において絶縁膜103が薄膜化又は除去された面側からレーザー光を照射することにより、半導体膜104a、104bの活性化を行う(図3(B)参照)。絶縁膜103を薄膜化又は除去することにより、効果的にレーザー光の照射による半導体膜の活性化を行うことができる。
次に、絶縁膜103が薄膜化又は除去された面に保護膜121を設ける(図3(C)参照)。保護膜121は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜で設けることができる。
このように、基板101を剥離した後に絶縁膜103の薄膜化又は除去し、素子形成層114の裏面にレーザー光を照射することにより、半導体膜104a、104bの十分な活性化を行うことができる。また、基板101を介してレーザー光を照射する場合と比較して、エネルギーのロスがないためレーザーのパワー密度を低減することができる。さらに、基板101から素子形成層114を剥離する際に生じる応力等により半導体膜104a、104bに生じた損傷を回復させることが可能となる。
本実施の形態は、本明細書の他の実施の形態で示した半導体装置作製方法と組み合わせて行うことができる。
(実施の形態3)
本実施の形態では、上記実施の形態と異なる半導体装置の作製方法に関して図面を参照して説明する。具体的には、基板を剥離以外の方法で除去した場合に関して説明する。
まず、基板201の一方の面上に絶縁膜103、半導体膜104が形成された構成とする(図4(A)参照)。絶縁膜103及び半導体膜104は連続して形成してもよいし、SOI基板を用いてもよい。
基板201は、ガラス基板、石英基板、金属基板やステンレス基板、本工程の処理温度に耐えうる耐熱性があるプラスチック基板、シリコン(Si)等の半導体基板等を用いることができる。前述したようにあらかじめ、Si基板上に絶縁膜を介して半導体膜が設けられているSOI(Silicon on Insulator)基板を用いてもよい。SOI基板は、貼り合わせ法またはSIMOX(Separation by Implanted Oxygen)法を用いて作製されたものを用いることができる。
次に、上記実施の形態で示したように図1(B)〜図2(B)までの工程を経て基板201上に薄膜トランジスタ120a、120bを形成する(図4(B)参照)。なお、SOI基板を用いた場合には、半導体膜104a、104bの結晶化を行う工程を省略することができる。
次に、基板201の他方の面(絶縁膜103が設けられた面と反対側の面)を研削処理、研磨処理又は化学処理によるエッチングを行うことにより基板201の薄膜化又は除去を行う(図4(C)参照)。削処理は、砥石の粒子を用いて被処理物(ここでは、基板201)の表面を削り取り平滑にする。研磨処理は、研磨布紙や研磨砥粒を等の研磨材を用いて被処理物の表面を塑性的平滑作用または摩擦的みがき作用によって平滑にする。また、化学処理によるエッチングは、薬剤を用いて被処理物に化学エッチングを行う。
ここでは、研削装置151を用いて基板201の他方の面(裏面)に研削処理を行う例を示している。なお、研削処理後にさらに基板201の裏面に研磨処理を行うことが好ましく、研削処理後に研磨処理を行うことによって基板201の表面形状を均一化することができる。また、研削処理、研磨処理を行った後に、化学処理を用いてさらにエッチングを行うことによって基板の薄膜化または除去を行ってもよい。特に、基板201を除去する場合には、研削処理、研磨処理等を行い基板をある程度薄膜化した後に、化学処理によりエッチングを行うことによって、効率的に基板201を除去することができる。
また、基板201を除去する場合には、基板201と絶縁膜103とのエッチングの選択比を利用して行うことによって、半導体膜104a、104bが削られたりエッチングされたりすることを防止することができる。
次に、基板201が薄膜化又は除去された面側からレーザー光を照射することにより、半導体膜104a、104bの活性化を行う(図4(D)参照)。なお、ここでは、基板201を除去し絶縁膜103を残存させた状態でレーザー光の照射を行う例を示しているがこれに限られず、絶縁膜103の薄膜化又は除去を行った後にレーザー光を照射してもよい。
このように、基板101を剥離した後に剥離して露出した素子形成層114の裏面にレーザー光を照射することにより、半導体膜104a、104bの十分な活性化を行うことができる。また、基板101を介してレーザー光を照射する場合と比較して、エネルギーのロスがないためレーザーのパワー密度を低減することができる。さらに、基板101を研削処理又は研磨処理等によって薄膜化又は除去する際に生じる応力等により半導体膜104a、104bに生じた損傷を回復させることが可能となる。
本実施の形態は、本明細書の他の実施の形態で示した半導体装置作製方法と組み合わせて行うことができる。
(実施の形態4)
本実施の形態では、上記実施の形態で示した半導体装置の使用形態の一例について説明する。具体的には、非接触でデータの入出力が可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によっては、RFIDタグ、IDタグ、ICタグ、ICチップ、RFタグ、無線タグ、電子タグまたは無線チップともよばれる。
半導体装置80は、非接触でデータを交信する機能を有し、高周波回路81、電源回路82、リセット回路83、クロック発生回路84、データ復調回路85、データ変調回路86、他の回路の制御を行う制御回路87、記憶回路88およびアンテナ89を有している(図5(A))。高周波回路81はアンテナ89より信号を受信して、データ変調回路86より受信した信号をアンテナ89から出力する回路であり、電源回路82は受信信号から電源電位を生成する回路であり、リセット回路83はリセット信号を生成する回路であり、クロック発生回路84はアンテナ89から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路85は受信信号を復調して制御回路87に出力する回路であり、データ変調回路86は制御回路87から受信した信号を変調する回路である。また、制御回路87としては、例えばコード抽出回路91、コード判定回路92、CRC判定回路93および出力ユニット回路94が設けられている。なお、コード抽出回路91は制御回路87に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路92は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、CRC回路は判定されたコードに基づいて送信エラー等の有無を検出する回路である。
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ89により無線信号が受信される。無線信号は高周波回路81を介して電源回路82に送られ、高電源電位(以下、VDDと記す)が生成される。VDDは半導体装置80が有する各回路に供給される。また、高周波回路81を介してデータ復調回路85に送られた信号は復調される(以下、復調信号)。さらに、高周波回路81を介してリセット回路83およびクロック発生回路84を通った信号及び復調信号は制御回路87に送られる。制御回路87に送られた信号は、コード抽出回路91、コード判定回路92およびCRC判定回路93等によって解析される。そして、解析された信号にしたがって、記憶回路88内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路94を通って符号化される。さらに、符号化された半導体装置80の情報はデータ変調回路86を通って、アンテナ89により無線信号に載せて送信される。なお、半導体装置80を構成する複数の回路においては、低電源電位(以下、VSS)は共通であり、VSSはGNDとすることができる。
このように、リーダ/ライタから半導体装置80に信号を送り、当該半導体装置80から送られてきた信号をリーダ/ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。
また、半導体装置80は、各回路への電源電圧の供給を電源(バッテリー)を搭載せず電磁波により行うタイプとしてもよいし、電源(バッテリー)を搭載して電磁波又は電源(バッテリー)により各回路に電源電圧を供給するタイプとしてもよい。
上記実施の形態で示した作製方法を高周波回路81、電源回路82、リセット回路83、クロック発生回路84、データ復調回路85、データ変調回路86、制御回路87、記憶回路に適用することによって、低コストで半導体装置を得ることができる。
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部3210を含む携帯端末の側面には、リーダ/ライタ3200が設けられ、品物3220の側面には半導体装置3230が設けられる(図5(B))。品物3220が含む半導体装置3230にリーダ/ライタ3200をかざすと、表示部3210に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品3260をベルトコンベアにより搬送する際に、リーダ/ライタ3240と、商品3260に設けられた半導体装置3250を用いて、該商品3260の検品を行うことができる(図5(C))。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
また、上述した非接触データの入出力が可能である半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。
例えば、半導体装置における信号の伝送方式として、電磁結合方式または電磁誘導方式(例えば13.56MHz帯)を適用する場合には、磁界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状(例えば、ループアンテナ)、らせん状(例えば、スパイラルアンテナ)に形成する。
また、半導体装置における信号の伝送方式として、マイクロ波方式(例えば、UHF帯(860〜960MHz帯)、2.45GHz帯等)を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよく、例えば、アンテナとして機能する導電膜を線状(例えば、ダイポールアンテナ)、平坦な形状(例えば、パッチアンテナ)またはリボン型の形状等に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。なお、アンテナとして機能する導電膜をどのような形状に設けた場合であっても、上記実施の形態で示したように、素子群を貼り合わせて設ける際に素子群に加わる圧力をモニタリングして素子群に過度の圧力が加わらないように制御することにより素子群の破損等を防止することができる。
アンテナとして機能する導電膜は、CVD法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)、金(Au)、白金(Pt)ニッケル(Ni)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜を形成する場合には、粒径が数nmから数十μmの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)およびチタン(Ti)等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子(例えば粒径1nm以上100nm以下)を用いる場合、150〜300℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径20μm以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。
なお、上述した以外にも可撓性を有する半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図6を用いて説明する。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの(金券)、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す(図6(A))。証書類とは、運転免許証、住民票等を指す(図6(B))。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す(図6(C))。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す(図6(D))。書籍類とは、書物、本等を指す(図6(E))。記録媒体とは、DVDソフト、ビデオテープ等を指す(図6(F))。乗物類とは、自転車等の車両、船舶等を指す(図6(G))。身の回り品とは、鞄、眼鏡等を指す(図6(H))。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(テレビ受像機、薄型テレビ受像機)、携帯電話機等を指す。
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置80を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置80を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置80を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置80の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。可撓性を有する半導体装置を用いることによって、紙等に設けた場合であっても、上記実施の形態で示した構造を有する半導体装置を用いて半導体装置を設けることにより、当該半導体装置に含まれる素子の破損等を防止することができる。
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込むことによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。
なお、本実施の形態は、本明細書の他の実施の形態で示した半導体装置の構成や作製方法と組み合わせて行うことができる。つまり、上記実施の形態で示した半導体装置の構成を本実施の形態で示した半導体装置に適用することができる。
(実施の形態5)
本実施の形態では、上記実施の形態4で示した非接触でデータの入出力が可能である半導体装置の作製方法に関して図面を参照して説明する。なお、本実施の形態では、薄膜トランジスタ等の素子を一度支持基板(仮基板)に設けた後、可撓性を有する基板に転置して半導体装置を作製する場合に関して説明する。
まず、基板301の一表面に絶縁膜302を介して剥離層303を形成し、続けて下地膜として機能する絶縁膜304と半導体膜305(例えば、非晶質シリコンを含む膜)を積層して形成する(図7(A)参照)。なお、絶縁膜302、剥離層303、絶縁膜304及び半導体膜305は、連続して形成することができる。
基板301は、上記実施の形態で示した基板101、基板201と同様のものを用いればよい。
絶縁膜302、絶縁膜304は、CVD法やスパッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜等を用いて形成する。例えば、絶縁膜302又は絶縁膜304を2層構造とする場合、第1層目の絶縁膜として窒化酸化シリコン膜を形成し、第2層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第1層目の絶縁膜として窒化シリコン膜を形成し、第2層目の絶縁膜として酸化シリコン膜を形成してもよい。
剥離層303は、上記実施の形態で示した剥離層102と同様のものを用いればよい。
非晶質半導体膜305は、スパッタリング法、LPCVD法、プラズマCVD法等により、25〜200nm(好ましくは30〜150nm)の厚さで形成する。
次に、非晶質半導体膜305にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質半導体膜305の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、半導体膜305a〜半導体膜305fを形成し、当該半導体膜305a〜305fを覆うようにゲート絶縁膜306を形成する(図7(B)参照)。
ゲート絶縁膜306は、CVD法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の絶縁材料を用いて形成する。例えば、ゲート絶縁膜306を2層構造とする場合、第1層目の絶縁膜として酸化窒化シリコン膜を形成し、第2層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第1層目の絶縁膜として酸化シリコン膜を形成し、第2層目の絶縁膜として窒化シリコン膜を形成してもよい。
なお、本実施の形態では、半導体膜305fを容量素子の電極として利用するため、当該半導体膜305fに不純物元素を導入する。具体的には、ゲート絶縁膜306の形成前または形成後に、半導体膜305a〜305eをレジストで覆い、イオンドープ方またはイオン注入法により半導体膜305fにn型またはp型の不純物元素を選択的に導入することができる。n型の不純物元素としては、リン(P)やヒ素(As)等を用いることができる。p型の不純物元素としては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることができる。ここでは、n型の不純物元素であるリン(P)を用い、半導体膜305fに選択的に導入する。
次に、ゲート絶縁膜306上に、第1の導電膜と第2の導電膜とを積層して形成する。ここでは、第1の導電膜は、CVD法やスパッタリング法等により、20〜100nmの厚さで形成する。第2の導電膜は、100〜400nmの厚さで形成する。第1の導電膜と第2の導電膜は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成する。第1の導電膜と第2の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第1の導電膜と第2の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、2層構造ではなく、3層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、半導体膜305a〜305fの上方にゲート電極307を形成する。ここでは、ゲート電極307として、第1の導電膜307aと第2の導電膜307bの積層構造で設けた例を示している。
次に、ゲート電極307をマスクとして半導体膜305a〜305fに、イオンドープ法またはイオン注入法により、n型の不純物元素を低濃度に添加し、その後、フォトリソグラフィ法によりレジストからなるマスクを選択的に形成して、p型の不純物元素を高濃度に添加する。ここでは、n型の不純物元素であるリン(P)を用い、1×1015〜1×1019/cmの濃度で含まれるように半導体膜305a〜305fにゲート電極307をマスクとして選択的に導入し、n型の不純物領域308を形成する。続いて、半導体膜305a、305b、305d、305fをレジストで覆い、p型の不純物元素であるボロン(B)を、1×1019〜1×1020/cmの濃度で含まれるように選択的に半導体膜305c、305eに導入し、p型の不純物領域309を形成する(図7(C)参照)。
続いて、ゲート絶縁膜306とゲート電極307を覆うように、絶縁膜を形成する。絶縁膜は、プラズマCVD法やスパッタリング法等により、シリコン、シリコンの酸化物又はシリコンの窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極307の側面に接する絶縁膜310(サイドウォールともよばれる)を形成する。絶縁膜310は、LDD(Lightly Doped drain)領域を形成する際のドーピング用のマスクとして用いる。
続いて、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極307および絶縁膜310をマスクとして用いて、半導体膜305a、305b、305d、305fにn型の不純物元素を高濃度に添加して、n型の不純物領域311を形成する。ここでは、n型の不純物元素としてリン(P)を用い、1×1019〜1×1020/cmの濃度で含まれるように半導体膜305a、305b、305d、305fに選択的に導入し、不純物領域308より高濃度のn型の不純物領域311を形成する。
以上の工程により、nチャネル型薄膜トランジスタ300a、300b、300dと、pチャネル型薄膜トランジスタ300c、300eと、容量素子300fが形成される(図7(D)参照)。
nチャネル型薄膜トランジスタ300aは、ゲート電極307と重なる半導体膜305aの領域にチャネル形成領域が形成され、ゲート電極307及び絶縁膜310と重ならない領域にソース領域又はドレイン領域を形成する不純物領域311が形成され、絶縁膜310と重なる領域であってチャネル形成領域と不純物領域311の間に低濃度不純物領域(LDD領域)が形成されている。また、nチャネル型薄膜トランジスタ300b、300dも同様にチャネル形成領域、低濃度不純物領域及び不純物領域311が形成されている。
pチャネル型薄膜トランジスタ300cは、ゲート電極307と重なる半導体膜305cの領域にチャネル形成領域が形成され、ゲート電極307と重ならない領域にソース領域又はドレイン領域を形成する不純物領域309が形成されている。また、pチャネル型薄膜トランジスタ300eも同様にチャネル形成領域及び不純物領域309が形成されている。なお、ここでは、pチャネル型薄膜トランジスタ300c、300eには、LDD領域を設けていないが、pチャネル型薄膜トランジスタにLDD領域を設けてもよいし、nチャネル型薄膜トランジスタにLDD領域を設けない構成としてもよい。
次に、半導体膜305a〜305f、ゲート電極307等を覆うように、絶縁膜を単層または積層して形成し、当該絶縁膜上に薄膜トランジスタ300a〜300eのソース領域又はドレイン領域を形成する不純物領域309、311、容量素子300fの一方の電極と電気的に接続する導電膜313を形成する(図8(A)参照)。絶縁膜は、CVD法、スパッタリング法、SOG法、液滴吐出法、スクリーン印刷法等により、シリコンの酸化物やシリコンの窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。ここでは、当該絶縁膜を2層で設け、1層目の絶縁膜312aとして窒化酸化シリコン膜で形成し、2層目の絶縁膜312bとして酸化窒化シリコン膜で形成する。また、導電膜313は、薄膜トランジスタ300a〜300eのソース電極又はドレイン電極を形成しうる。なお、シロキサン材料とは、Si−O−Si結合を含む材料に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
なお、絶縁膜312a、312bを形成する前、または絶縁膜312a、312bのうちの1つまたは複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法またはRTA法などを適用するとよい。
導電膜313は、CVD法やスパッタリング法等により、アルミニウム(Al)、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジウム(Nd)、炭素(C)、シリコン(Si)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電膜313は、例えば、バリア膜とアルミニウムシリコン(Al−Si)膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン(Al−Si)膜と窒化チタン(TiN)膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜313を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
次に、導電膜313を覆うように、絶縁膜314を形成し、当該絶縁膜314上に、薄膜トランジスタ300aのソース電極又はドレイン電極を形成する導電膜313と電気的に接続する導電膜316を形成する。導電膜316は、上述した導電膜313で示したいずれかの材料を用いて形成することができる。
続いて、導電膜316にアンテナとして機能する導電膜317が電気的に接続されるように形成する(図8(B)参照)。
絶縁膜314は、CVD法やスパッタリング法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。
導電膜317は、CVD法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)、金(Au)、白金(Pt)ニッケル(Ni)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜317を形成する場合には、粒径が数nmから数十μmの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)およびチタン(Ti)等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子(例えば粒径1nm以上100nm以下)を用いる場合、150〜300℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径20μm以下の微粒子を用いることが好ましい。はんだや鉛フリーのはんだは、低コストであるといった利点を有している。
次に、導電膜317を覆うように絶縁膜318を形成した後、薄膜トランジスタ300a〜300e、容量素子300f、導電膜317等を含む層(以下、「素子形成層319」と記す)を基板301から剥離する。ここでは、レーザー光(例えばUV光)を照射することによって、薄膜トランジスタ300a〜300e、容量素子300fを避けた領域に開口部を形成後(図8(C)参照)、基板301から素子形成層319を剥離することができる。なお、素子形成層319を剥離する際に、水等の液体で濡らしながら行うことによって、静電気により素子形成層319に設けられた薄膜トランジスタの破壊を防止することができる。また、素子形成層319が剥離された基板301を再利用することによって、コストの削減をすることができる。
絶縁膜318は、CVD法やスパッタリング法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。
本実施の形態では、レーザー光の照射により素子形成層319に開口部を形成した後に、当該素子形成層319の一方の面(絶縁膜318の露出した面)に第1のシート材320を貼り合わせた後、基板301から素子形成層319を剥離する(図9(A)参照)。
次に、素子形成層319の他方の面(剥離により露出した面)からレーザー光を照射してレーザーアニールを行うことによって、半導体膜305a〜305fの活性化を行う(図9(B)参照)。なお、レーザーアニールと同時に熱処理を行ってもよい。
なお、レーザーアニールを行う前に、例えば、窒化珪素膜を露出した素子形成層319の他方の面に形成した後、窒素雰囲気下で加熱処理を行なうことによって、半導体膜305a〜305fに脱水素化処理を行なってもよい。脱水素化処理により、レーザー照射時に水素が突沸して半導体膜の結晶状態を乱すことを防ぐことができる。半導体膜305a〜305fに脱水素化処理を行った後にレーザーアニールを行うことによって、半導体膜の結晶状態をより良くすることが可能となる。
次に、素子形成層319の他方の面に、第2のシート材321を貼り合わせた後、加熱処理と加圧処理の一方又は両方を行って第2のシート材321を貼り合わせる(図10参照)。第1のシート材320、第2のシート材321として、ホットメルトフィルム等を用いることができる。
また、第1のシート材320、第2のシート材321として、静電気等を防止する帯電防止対策を施したフィルム(以下、帯電防止フィルムと記す)を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯電防止可能な材料としては、金属、インジウムと錫の酸化物(ITO)、両性界面活性剤や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基および4級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付けたり、練り込んだり、塗布することによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。
なお、本実施の形態で示した半導体装置においてトランジスタの構成は、様々な形態をとることができる。本実施の形態で示した特定の構成に限定されない。例えば、ゲート電極が2個以上になっているマルチゲート構造を用いてもよい。マルチゲート構造にすると、チャネル領域が直列に接続されるような構成となるため、複数のトランジスタが直列に接続されたような構成となる。マルチゲート構造にすることにより、オフ電流を低減し、トランジスタの耐圧を向上させて信頼性を良くし、飽和領域で動作する時に、ドレインとソース間電圧が変化しても、ドレインとソース間電流があまり変化せず、フラットな特性にすることなどができる。また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を大きくし、空乏層ができやすくなってS値を小さくすることができる。チャネルの上下にゲート電極が配置されると、複数のトランジスタが並列に接続されたような構成となる。
また、チャネルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、並列に接続されていてもよいし、直列に接続されていてもよい。また、チャネル(もしくはその一部)にソース電極やドレイン電極が重なっていてもよい。チャネル(もしくはその一部)にソース電極やドレイン電極が重なっていない構造にすることにより、チャネルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、LDD領域があってもよい。LDD領域を設けることにより、オフ電流を低減し、トランジスタの耐圧を向上させて信頼性を良くし、飽和領域で動作する時に、ドレインとソース間電圧が変化しても、ドレインとソース間電流があまり変化せず、フラットな特性にすることができる。
なお、本実施の形態の半導体装置の作製方法は、本明細書に記載した他の実施の形態の半導体装置に適用することができる。
本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。
符号の説明
80 半導体装置
81 高周波回路
82 電源回路
83 リセット回路
84 クロック発生回路
85 データ復調回路
86 データ変調回路
87 制御回路
88 記憶回路
89 アンテナ
91 コード抽出回路
92 コード判定回路
93 CRC判定回路
94 出力ユニット回路
101 基板
102 剥離層
103 絶縁膜
104 半導体膜
105 ゲート絶縁膜
106 導電膜
108 不純物領域
109 絶縁膜
111 絶縁膜
112 導電膜
113 絶縁膜
114 素子形成層
121 保護膜
201 基板
151 研削装置
301 基板
302 絶縁膜
303 剥離層
304 絶縁膜
305 半導体膜
306 ゲート絶縁膜
307 ゲート電極
308 不純物領域
309 不純物領域
310 絶縁膜
311 不純物領域
313 導電膜
314 絶縁膜
316 導電膜
317 導電膜
318 絶縁膜
319 素子形成層
320 シート材
321 シート材
104a 半導体膜
104b 半導体膜
106a 導電膜
106b 導電膜
110a チャネル形成領域
110b 不純物領域
110c 不純物領域
120a 薄膜トランジスタ
120b 薄膜トランジスタ
300a 薄膜トランジスタ
300b 薄膜トランジスタ
300c 薄膜トランジスタ
300e 薄膜トランジスタ
300f 容量素子
305a 半導体膜
305b 半導体膜
305c 半導体膜
305d 半導体膜
305e 半導体膜
305f 半導体膜
307a 導電膜
307b 導電膜
312a 絶縁膜
312b 絶縁膜
3200 リーダ/ライタ
3210 表示部
3220 品物
3230 半導体装置
3240 リーダ/ライタ
3250 半導体装置
3260 商品

Claims (10)

  1. 基板上に剥離層を形成し、
    前記剥離層上に絶縁膜を形成し、
    前記絶縁膜上に、半導体膜を有するトランジスタを形成し、
    前記基板を剥離して前記絶縁膜の少なくとも一部を露出させ、
    前記絶縁膜の露出面側から前記半導体膜にレーザー光を照射することを特徴とする半導体装置の作製方法。
  2. 基板上に剥離層を形成し、
    前記剥離層上に絶縁膜を形成し、
    前記絶縁膜上に、半導体膜を有するトランジスタを形成し、
    前記基板を剥離して前記絶縁膜を露出させ、
    露出させた前記絶縁膜を薄膜化又は除去して、前記半導体膜の少なくとも一部を露出させ、
    前記半導体膜の露出面側から前記半導体膜にレーザー光を照射することを特徴とする半導体装置の作製方法。
  3. 請求項2において、
    前記絶縁膜が薄膜化又は除去された面に保護膜を設けることを特徴とする半導体装置の作製方法。
  4. 請求項1乃至請求項3のいずれか一項において、
    前記半導体膜は不純物領域を有することを特徴とする半導体装置の作製方法。
  5. 基板上に剥離層を形成し、
    前記剥離層上に第1の絶縁膜を介して半導体膜を形成し、
    前記半導体膜上に第2の絶縁膜を介して導電膜を形成し、
    記導電膜をマスクとして、前記半導体膜に選択的に不純物元素を導入し
    記基板を剥離して前記第1の絶縁膜を露出させ、
    前記第1の絶縁膜の露出面側から前記半導体膜にレーザー光を照射することを特徴とする半導体装置の作製方法。
  6. 基板上に剥離層を形成し、
    前記剥離層上に第1の絶縁膜を介して半導体膜を形成し、
    前記半導体膜上に第2の絶縁膜を介して導電膜を形成し、
    記導電膜をマスクとして、前記半導体膜に選択的に不純物元素を導入し
    記基板を剥離して前記第1の絶縁膜を露出させ、
    前記第1の絶縁膜を除去して前記半導体膜を露出させ、
    前記半導体膜の露出面側からレーザー光を照射することを特徴とする半導体装置の作製方法。
  7. 基板上に第1の絶縁膜を介して半導体膜を形成し、
    前記半導体膜上に第2の絶縁膜を介して導電膜を形成し、
    記導電膜をマスクとして、前記半導体膜に選択的に不純物元素を導入し
    記基板を除去して前記第1の絶縁膜の少なくとも一部を露出させ、
    前記第1の絶縁膜の露出面側から前記半導体膜にレーザー光を照射することを特徴とする半導体装置の作製方法。
  8. 基板上に第1の絶縁膜を介して半導体膜を形成し、
    前記半導体膜上に第2の絶縁膜を介して導電膜を形成し、
    記導電膜をマスクとして、前記半導体膜に選択的に不純物元素を導入し
    記基板を除去して前記第1の絶縁膜を露出させ、
    露出させた前記第1の絶縁膜を薄膜化又は除去して前記半導体膜の少なくとも一部を露出させ、
    前記半導体膜の露出面側から前記半導体膜にレーザー光を照射することを特徴とする半導体装置の作製方法。
  9. 請求項7又は請求項8において、
    研削処理と研磨処理の一方又は両方を行うことにより、前記基板を除去することを特徴とする半導体装置の作製方法。
  10. 請求項1乃至請求項のいずれか一項において、
    前記レーザー光の照射を行う前に前記半導体膜脱水素化処理を行うことを特徴とする半導体装置の作製方法。
JP2007068634A 2007-03-16 2007-03-16 半導体装置の作製方法 Expired - Fee Related JP5105918B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007068634A JP5105918B2 (ja) 2007-03-16 2007-03-16 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007068634A JP5105918B2 (ja) 2007-03-16 2007-03-16 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2008235336A JP2008235336A (ja) 2008-10-02
JP2008235336A5 JP2008235336A5 (ja) 2010-05-06
JP5105918B2 true JP5105918B2 (ja) 2012-12-26

Family

ID=39907842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007068634A Expired - Fee Related JP5105918B2 (ja) 2007-03-16 2007-03-16 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5105918B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH0936376A (ja) * 1995-07-19 1997-02-07 Sony Corp 薄膜半導体装置の製造方法
JPH11168217A (ja) * 1997-12-05 1999-06-22 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及び液晶表示装置
JP5072147B2 (ja) * 2001-05-24 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007043121A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
JP2008235336A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
JP5322408B2 (ja) 半導体装置及びその作製方法
JP5252947B2 (ja) 半導体装置の作製方法
JP5422138B2 (ja) 半導体装置の作製方法
US7683838B2 (en) Semiconductor device
US7767516B2 (en) Semiconductor device, manufacturing method thereof, and manufacturing method of antenna
JP4944745B2 (ja) アンテナ及び当該アンテナを有する半導体装置
JP4827618B2 (ja) アンテナの作製方法、半導体装置の作製方法
JP5089033B2 (ja) 半導体装置の作製方法
JP2009032794A (ja) 半導体装置及びその作製方法
KR101377426B1 (ko) 반도체 장치
JP5100012B2 (ja) 半導体装置及びその作製方法
JP5657069B2 (ja) 半導体装置
JP5111094B2 (ja) 半導体装置
JP5350616B2 (ja) 半導体装置
JP5041787B2 (ja) 圧着方法及び半導体装置の作製方法
JP5127176B2 (ja) 半導体装置の作製方法
JP2007012031A (ja) アンテナの製造方法及び半導体装置の作製方法
JP5105918B2 (ja) 半導体装置の作製方法
JP4908936B2 (ja) 半導体装置の作製方法
JP2007043101A (ja) 半導体装置の作製方法
JP4974621B2 (ja) 半導体装置及びその作製方法
KR20080074800A (ko) 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121002

R150 Certificate of patent or registration of utility model

Ref document number: 5105918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees