JPS63188959A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS63188959A JPS63188959A JP2091187A JP2091187A JPS63188959A JP S63188959 A JPS63188959 A JP S63188959A JP 2091187 A JP2091187 A JP 2091187A JP 2091187 A JP2091187 A JP 2091187A JP S63188959 A JPS63188959 A JP S63188959A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- silicon nitride
- nitride film
- opening
- layer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010410 layer Substances 0.000 claims abstract description 35
- 239000011368 organic material Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 239000012044 organic layer Substances 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 41
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 41
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 3
- 238000000576 coating method Methods 0.000 abstract 3
- 230000002950 deficient Effects 0.000 abstract 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置およびその製造方法に関する。
半導体装置の高集積化のためには多層配線技術が不可欠
となっているが、配線の微細化が進むにつれて配線の幅
および間隔が狭くなり、例えば接近して平行に配置され
た複数の下層配線上に層間絶縁膜を介して交差する上層
配線を設ける場合に段差被覆性が悪く上層配線の断線不
良を発生する問題があった。これを解決する一手段とし
て有機材料系絶縁膜を用いる方法が採用されている。
となっているが、配線の微細化が進むにつれて配線の幅
および間隔が狭くなり、例えば接近して平行に配置され
た複数の下層配線上に層間絶縁膜を介して交差する上層
配線を設ける場合に段差被覆性が悪く上層配線の断線不
良を発生する問題があった。これを解決する一手段とし
て有機材料系絶縁膜を用いる方法が採用されている。
第３図（ａ）〜（ｃ）は従来の半導体装置の製造方法の
一例を説明するための工程順に示した半導体チップの断
面図である。
一例を説明するための工程順に示した半導体チップの断
面図である。
まず、第３図（ａ）に示すように、シリコン基板１の上
に設けられたシリコン酸化膜２の上に下層配線３を形成
する。
に設けられたシリコン酸化膜２の上に下層配線３を形成
する。
次に、第３図（ｂ）に示すように、下層配線３を覆うシ
リコン窒化膜４をプラズマＣＶＤ法により約０．１μｍ
の厚さに形成し、シリコン窒化膜４の上に回転塗布法に
より有機材料系絶縁膜５を約０．５μｍの厚さに形成す
る。次に、有機材料系絶縁膜５を覆うシリコン窒化膜６
を約０．１μｍの厚さに形成する。
リコン窒化膜４をプラズマＣＶＤ法により約０．１μｍ
の厚さに形成し、シリコン窒化膜４の上に回転塗布法に
より有機材料系絶縁膜５を約０．５μｍの厚さに形成す
る。次に、有機材料系絶縁膜５を覆うシリコン窒化膜６
を約０．１μｍの厚さに形成する。
次に、第３図（ｃ）に示すように、異方性エツチング法
を用いて下層配線３の上のシリコン窒化膜６と有機材料
系絶縁膜５とシリコン窒化膜４とを貫通する開孔部８を
３Ｍ択的に設ける。次に、スパッタリング法により開孔
部８の下層配線３とコンタクトしシリコン窒化膜６上に
延在する上層配線９を形成する。
を用いて下層配線３の上のシリコン窒化膜６と有機材料
系絶縁膜５とシリコン窒化膜４とを貫通する開孔部８を
３Ｍ択的に設ける。次に、スパッタリング法により開孔
部８の下層配線３とコンタクトしシリコン窒化膜６上に
延在する上層配線９を形成する。
上述した従来の半導体装置の製造方法で製造された半導
体装置は、上層配線をスパッタリング法で形成する際に
、開孔部側壁に露出している有機材料系絶縁膜より生ず
るガス放出のために開孔部側壁に上層配線が形成されず
、下層配線と上層配線の接続不良が発生するという問題
点があった。
体装置は、上層配線をスパッタリング法で形成する際に
、開孔部側壁に露出している有機材料系絶縁膜より生ず
るガス放出のために開孔部側壁に上層配線が形成されず
、下層配線と上層配線の接続不良が発生するという問題
点があった。
本発明の目的は、眉間配線間のコンタクトを確実化する
半導体装置およびその製造方法を提供することにある。
半導体装置およびその製造方法を提供することにある。
本発明の半導体装置は、半導体基板上に設けられた絶縁
膜と、前記絶縁膜上に設けられた下層配線と、前記下層
配線を覆う第１の絶縁膜と、前記第１の絶縁膜上に設け
られた有機材料系絶縁膜と、前記有機材料系絶縁膜を覆
う第２の絶縁膜と、前記下層配線上の前記第２の絶縁膜
と前記有機材料系絶縁膜と前記第１の絶縁膜とを貫通し
て設けられた開孔部と、該開孔部の側壁を被覆するよう
に設けられた第３の絶縁膜と、前記開孔部の前記下層配
線とコンタクトし前記第２の絶縁膜上に延在する上層配
線とを含んで構成される。
膜と、前記絶縁膜上に設けられた下層配線と、前記下層
配線を覆う第１の絶縁膜と、前記第１の絶縁膜上に設け
られた有機材料系絶縁膜と、前記有機材料系絶縁膜を覆
う第２の絶縁膜と、前記下層配線上の前記第２の絶縁膜
と前記有機材料系絶縁膜と前記第１の絶縁膜とを貫通し
て設けられた開孔部と、該開孔部の側壁を被覆するよう
に設けられた第３の絶縁膜と、前記開孔部の前記下層配
線とコンタクトし前記第２の絶縁膜上に延在する上層配
線とを含んで構成される。
本発明の半導体装置の製造方法は、半導体基板上に設け
られた絶縁膜の上に下層配線を形成する工程と、前記下
層配線を覆う第１の絶縁膜と前記第１の絶縁膜上の有機
材料系絶縁膜と前記有機材料系絶縁膜を覆う第２の絶縁
膜とを順次形成する工程と、前記下層配線上の前記第２
の絶縁膜と前記有機材料系絶縁膜と前記第１の絶縁膜と
を貫通する開孔部を形成する工程と、前記開孔部および
前記第２の絶縁膜上に第３の絶縁膜を形成した後異方性
エツチング法により前記開孔部の側壁にのみ前記第３の
絶縁膜を残し他の部分の前記第３の絶縁膜を除去する工
程と、前記開孔部の前記下層配線とコンタクトし前記第
２の絶縁膜上に延在する上層配線を形成する工程とを含
んで構成される。
られた絶縁膜の上に下層配線を形成する工程と、前記下
層配線を覆う第１の絶縁膜と前記第１の絶縁膜上の有機
材料系絶縁膜と前記有機材料系絶縁膜を覆う第２の絶縁
膜とを順次形成する工程と、前記下層配線上の前記第２
の絶縁膜と前記有機材料系絶縁膜と前記第１の絶縁膜と
を貫通する開孔部を形成する工程と、前記開孔部および
前記第２の絶縁膜上に第３の絶縁膜を形成した後異方性
エツチング法により前記開孔部の側壁にのみ前記第３の
絶縁膜を残し他の部分の前記第３の絶縁膜を除去する工
程と、前記開孔部の前記下層配線とコンタクトし前記第
２の絶縁膜上に延在する上層配線を形成する工程とを含
んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｅ）は本発明の半導体装置およびその
製造方法の第１の実施例を説明するための工程順に示し
た半導体チップの断面図である。
製造方法の第１の実施例を説明するための工程順に示し
た半導体チップの断面図である。
まず、第１図（ａ）に示すように、シリコン基板１の上
に設けられたシリコン酸化膜２の上に下層配線３を形成
する。
に設けられたシリコン酸化膜２の上に下層配線３を形成
する。
次に、第１図（ｂ）に示すように、下層配線３を覆うシ
リコン窒化膜４をプラズマＣＶＤ法により約０．１μｍ
の厚さに形成し、シリコン窒化膜４の上に段差被覆性を
改善するための有機材料系絶縁ＪＢ！５を例えばポリイ
ミド系樹脂を回転塗布法で塗布し窒素雰囲気中で１００
〜４００ ’Ｃの熱処理を行い約０．５μｍの厚さに形
成する。次に、有機材料系絶縁膜５を被覆するシリコン
窒化膜６をプラズマＣＶＤ法により約０．１μｍの厚さ
に形成する。
リコン窒化膜４をプラズマＣＶＤ法により約０．１μｍ
の厚さに形成し、シリコン窒化膜４の上に段差被覆性を
改善するための有機材料系絶縁ＪＢ！５を例えばポリイ
ミド系樹脂を回転塗布法で塗布し窒素雰囲気中で１００
〜４００ ’Ｃの熱処理を行い約０．５μｍの厚さに形
成する。次に、有機材料系絶縁膜５を被覆するシリコン
窒化膜６をプラズマＣＶＤ法により約０．１μｍの厚さ
に形成する。
次に、第１図（Ｃ）に示すように、異方性エツチング法
を用いてシリコン窒化膜６と有機材料系絶縁膜５とシリ
コン窒化膜４とを貫通し下層配線３に達する開孔部８を
選択的に設ける。次に、開孔部８およびシリコン窒化膜
６の上にプラズマＣＶＤ法によりシリコン窒化膜７を形
成する。
を用いてシリコン窒化膜６と有機材料系絶縁膜５とシリ
コン窒化膜４とを貫通し下層配線３に達する開孔部８を
選択的に設ける。次に、開孔部８およびシリコン窒化膜
６の上にプラズマＣＶＤ法によりシリコン窒化膜７を形
成する。
次に、第１図（ｄ）に示すように、異方性エツチング法
により開孔部８の側壁にのみシリコン窒化膜７を残し他
の部１分のシリコン窒化膜７を除去する。
により開孔部８の側壁にのみシリコン窒化膜７を残し他
の部１分のシリコン窒化膜７を除去する。
次に、第１図（ｅ）に示すように、開孔部８の下層配線
３とコンタクトしシリコン窒化膜７の側面およびシリコ
ン窒化膜６の上に延在する例えはアルミニウム等からな
る上層配線９を形成する。
３とコンタクトしシリコン窒化膜７の側面およびシリコ
ン窒化膜６の上に延在する例えはアルミニウム等からな
る上層配線９を形成する。
このように、有機材料系絶縁膜５は開孔部８の側壁でシ
リコン窒化膜７により被覆されて露出しないため、上層
配線の形成時に開孔部８のガス発生を防ぎ、上・子配線
間のコンタクＩ・を改善する効果が得られる。
リコン窒化膜７により被覆されて露出しないため、上層
配線の形成時に開孔部８のガス発生を防ぎ、上・子配線
間のコンタクＩ・を改善する効果が得られる。
第２図（ａ）〜（ｄ）は本発明の半導体装置およびその
製造方法の第２の実施例を説明するための工程順に示し
た半導体チップの断面図である。
製造方法の第２の実施例を説明するための工程順に示し
た半導体チップの断面図である。
第２図（ａ）に示すように、シリコン基板１の上に設け
られたシリコン酸化膜２の上に下層配線３を形成し、下
層配線３を覆うシリコン窒化膜４をプラズマＣＶＤ法に
より約０．５μｍの厚さに形成する。次に、シリコン窒
化膜４の上に有機材料系絶縁膜（例えばポリイミド系樹
脂膜等）５を回転塗布法で段差部に厚く平坦部に薄く（
約０．１μｒｎの厚さ）形成し、１００〜４００°Ｃの
窒素雰囲気中で熱処理する。次に、有機材料系絶縁膜５
を被覆するシリコン窒化膜６をプラズマＣＶＤ法により
約０．５μｍの厚さに形成した後シリコン窒化膜６のコ
ンタクト用の開孔部形成領域に等方性エツチング法によ
り約Ｏｊμｍの深さの凹部を形成する。
られたシリコン酸化膜２の上に下層配線３を形成し、下
層配線３を覆うシリコン窒化膜４をプラズマＣＶＤ法に
より約０．５μｍの厚さに形成する。次に、シリコン窒
化膜４の上に有機材料系絶縁膜（例えばポリイミド系樹
脂膜等）５を回転塗布法で段差部に厚く平坦部に薄く（
約０．１μｒｎの厚さ）形成し、１００〜４００°Ｃの
窒素雰囲気中で熱処理する。次に、有機材料系絶縁膜５
を被覆するシリコン窒化膜６をプラズマＣＶＤ法により
約０．５μｍの厚さに形成した後シリコン窒化膜６のコ
ンタクト用の開孔部形成領域に等方性エツチング法によ
り約Ｏｊμｍの深さの凹部を形成する。
次に、第２図（ｂ）に示すように、異方性エツチング法
により前記凹部にシリコン窒化膜６と有機材料系絶縁膜
５とシリコン窒化膜４とを貫通し下層配線３に達する開
孔部８を選択的に形成し、開孔部８およびシリコン窒化
Ｍ６の上にプラズマＣＶＤ法によりシリコン窒化膜７を
形成する。この場合、前記凹部が開孔部８の上端に傾斜
面を付加し上層配線の段差被覆性を改善する効果がある
。
により前記凹部にシリコン窒化膜６と有機材料系絶縁膜
５とシリコン窒化膜４とを貫通し下層配線３に達する開
孔部８を選択的に形成し、開孔部８およびシリコン窒化
Ｍ６の上にプラズマＣＶＤ法によりシリコン窒化膜７を
形成する。この場合、前記凹部が開孔部８の上端に傾斜
面を付加し上層配線の段差被覆性を改善する効果がある
。
次に、第２図（Ｃ）に示すように、異方性エツチング法
により開孔部８の側壁にのみシリコン窒化膜７を残し他
の部分のシリコン窒化膜７を除去する。
により開孔部８の側壁にのみシリコン窒化膜７を残し他
の部分のシリコン窒化膜７を除去する。
次に、第２図（ｄ）に示すように、開孔部８の下層配線
３とコンタクトしシリコン窒化膜７の側面およびシリコ
ン窒化膜６の上に延在する上層配線９を形成する。
３とコンタクトしシリコン窒化膜７の側面およびシリコ
ン窒化膜６の上に延在する上層配線９を形成する。
以上説明したように本発明は、段差被覆性を改善する有
機材料系絶縁膜の下面および上面が、第１および第２の
絶縁膜で被覆されて構成される眉間絶縁膜のコンタクト
用開孔部側壁に第３の絶縁膜を形成し、開孔部の下層配
線とコンタクトさせる上層配線の形成時に有機材料系絶
縁膜から発生するガス放出のためコンタクト不良を発生
する事故を防止して製品の歩留りを改善する効果がある
。
機材料系絶縁膜の下面および上面が、第１および第２の
絶縁膜で被覆されて構成される眉間絶縁膜のコンタクト
用開孔部側壁に第３の絶縁膜を形成し、開孔部の下層配
線とコンタクトさせる上層配線の形成時に有機材料系絶
縁膜から発生するガス放出のためコンタクト不良を発生
する事故を防止して製品の歩留りを改善する効果がある
。
第１（ａ）〜（ｅ）および第２図（ａ）〜（ｄ）は本発
明の半導体装置およびその製造方法の第１および第２の
実施例を説明するための工程順に示した半導体チップの
断面図、第３図（ａ）〜（ｃ）は従来の半導体装置の製
造方法を説明するための工程順に示した半導体チップの
断面図である。 １・・・シリコン基板、２・・・シリコン酸化膜、３・
・・下層配線、４・・・シリコン窒化膜、５・・・有機
材料系絶縁膜、６．７・・・シリコン窒化膜、８・・・
開孔部、９・・・上層配線。
明の半導体装置およびその製造方法の第１および第２の
実施例を説明するための工程順に示した半導体チップの
断面図、第３図（ａ）〜（ｃ）は従来の半導体装置の製
造方法を説明するための工程順に示した半導体チップの
断面図である。 １・・・シリコン基板、２・・・シリコン酸化膜、３・
・・下層配線、４・・・シリコン窒化膜、５・・・有機
材料系絶縁膜、６．７・・・シリコン窒化膜、８・・・
開孔部、９・・・上層配線。
Claims (2)
- （１）半導体基板上に設けられた絶縁膜と、前記絶縁膜
上に設けられた下層配線と、前記下層配線を覆う第１の
絶縁膜と、前記第１の絶縁膜上に設けられた有機材料系
絶縁膜と、前記有機材料系絶縁膜を覆う第２の絶縁膜と
、前記下層配線上の前記第２の絶縁膜と前記有機材料系
絶縁膜と前記第１の絶縁膜とを貫通して設けられた開孔
部と、該開孔部の側壁を被覆するように設けられた第３
の絶縁膜と、前記開孔部の前記下層配線とコンタクトし
前記第２の絶縁膜上に延在する上層配線とを含むことを
特徴とする半導体装置。 - （２）半導体基板上に設けられた絶縁膜の上に下層配線
を形成する工程と、前記下層配線を覆う第１の絶縁膜と
前記第１の絶縁膜上の有機材料系絶縁膜と前記有機材料
系絶縁膜を覆う第２の絶縁膜とを順次形成する工程と、
前記下層配線上の前記第２の絶縁膜と前記有機材料系絶
縁膜と前記第１の絶縁膜とを貫通する開孔部を形成する
工程と、前記開孔部および前記第２の絶縁膜上に第３の
絶縁膜を形成した後異方性エッチング法により前記開孔
部の側壁にのみ前記第３の絶縁膜を残し他の部分の前記
第３の絶縁膜を除去する工程と、前記開孔部の前記下層
配線とコンタクトし前記第２の絶縁膜上に延在する上層
配線を形成する工程とを含むことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2091187A JPS63188959A (ja) | 1987-01-30 | 1987-01-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2091187A JPS63188959A (ja) | 1987-01-30 | 1987-01-30 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63188959A true JPS63188959A (ja) | 1988-08-04 |
Family
ID=12040404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2091187A Pending JPS63188959A (ja) | 1987-01-30 | 1987-01-30 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63188959A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02191363A (ja) * | 1989-01-19 | 1990-07-27 | Sanyo Electric Co Ltd | 半導体集積回路の多層配線構造 |
| JPH04239748A (ja) * | 1991-01-14 | 1992-08-27 | Samsung Electron Co Ltd | 半導体装置の多層配線形成方法 |
| JPH05211144A (ja) * | 1991-12-27 | 1993-08-20 | Nec Corp | 半導体装置及びその製造方法 |
| JPH09116001A (ja) * | 1995-10-16 | 1997-05-02 | Nec Yamagata Ltd | 半導体装置及びその製造方法 |
| US6778572B1 (en) | 1999-03-18 | 2004-08-17 | Fujitsu Quantum Devices Limited | Electrode structure, process for fabricating electrode structure and semiconductor light-emitting device |
| JP2009032794A (ja) * | 2007-07-25 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| WO2013150707A1 (ja) * | 2012-04-04 | 2013-10-10 | パナソニック株式会社 | 半導体装置及びその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57170550A (en) * | 1981-04-15 | 1982-10-20 | Toshiba Corp | Manufacture of semiconductor device |
-
1987
- 1987-01-30 JP JP2091187A patent/JPS63188959A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57170550A (en) * | 1981-04-15 | 1982-10-20 | Toshiba Corp | Manufacture of semiconductor device |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02191363A (ja) * | 1989-01-19 | 1990-07-27 | Sanyo Electric Co Ltd | 半導体集積回路の多層配線構造 |
| JPH04239748A (ja) * | 1991-01-14 | 1992-08-27 | Samsung Electron Co Ltd | 半導体装置の多層配線形成方法 |
| JPH05211144A (ja) * | 1991-12-27 | 1993-08-20 | Nec Corp | 半導体装置及びその製造方法 |
| JPH09116001A (ja) * | 1995-10-16 | 1997-05-02 | Nec Yamagata Ltd | 半導体装置及びその製造方法 |
| US6778572B1 (en) | 1999-03-18 | 2004-08-17 | Fujitsu Quantum Devices Limited | Electrode structure, process for fabricating electrode structure and semiconductor light-emitting device |
| JP2009032794A (ja) * | 2007-07-25 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| WO2013150707A1 (ja) * | 2012-04-04 | 2013-10-10 | パナソニック株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63188959A (ja) | 半導体装置およびその製造方法 | |
| JPH06244185A (ja) | 配線構造とその製法 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPH0157495B2 (ja) | ||
| JPH01248537A (ja) | 半導体集積回路 | |
| JPH11176767A (ja) | 半導体装置の製造方法 | |
| JPS63299142A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| US10665547B2 (en) | Semiconductor device and method of manufacturing thereof | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| KR20020053947A (ko) | 반도체 소자의 금속 패드 형성방법 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPS63275142A (ja) | 半導体装置の製造方法 | |
| JPH01235352A (ja) | 半導体装置の製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| KR100532981B1 (ko) | 반도체소자 식각방법 | |
| JPH03203325A (ja) | 半導体装置の製造方法 | |
| JPH01312854A (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JPH031539A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60180143A (ja) | 半導体装置 | |
| JPS63160365A (ja) | 半導体装置用絶縁基板 | |
| JPH03239348A (ja) | 半導体装置及びその製造方法 | |
| JPS63237443A (ja) | 半導体装置 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPH06310506A (ja) | 半導体装置及びその製造方法 |