JPH01312854A - 半導体集積回路の多層配線構造の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特に各層間を空隙で絶
縁した多層配線構造に関する。

〔従来の技術］ 従来、半導体集積回路の多層配線構造において、第１層
配線と、この上に絶縁膜を介して形成する第２層配線と
の交差部に空隙を形成し、この空隙で両配線の絶縁を行
う構成のものが提案されている。

即ち、第４図に示すように、シリコン基板１にシリコン
酸化膜２を形成し、このシリコン酸化膜２の凹部内に第
１層配線３を形成し、かつこの第１層配線３と交差する
第２層配線５をシリコン酸化膜２上に形成している。こ
の構成では、シリコン酸化膜２の凹部内において、第１
層配線３の厚さと凹部深さとの差に相当する空隙６が画
成され、第１層配線３と第２層配線５との交差部におい
ては、この空隙６が絶縁層として機能する。

〔発明が解決しようとする課題〕

上述した配線構造では、第１層配線３と第２層配線５の
交差部の絶縁が空気であるため、誘電率が低（、再記線
間での容量が低減され、高速動作が可能となる。しかし
ながら、この構成では配線が大気中に露出するため、組
立工程などにおいて外部からの汚染や水分の影響を受け
やすいという問題がある。また、空隙６内に金属片など
が混入した場合には、第１層配線３と第２層配線５の短
絡を生じ、信頼性が低下されるという問題もある。

本発明は上述した問題を解消して、信頼性を向上した半
導体集積回路の多層配線構造を提供することを目的とし
ている。

〔課題を解決するための手段〕

本発明の半導体集積回路の多層配線構造は、基板上に設
けた絶縁膜の凹部内に、この凹部深さよりも薄（形成さ
れた第１層配線と、この絶縁膜上に形成された第２層配
線とを、両配線の交差部において凹部内に画成された空
隙で絶縁し、かつ少な（ともこの空隙に臨む両配線の表
面を夫々絶縁膜で被覆した構成としている。

〔作用〕

上述した構成では、両配線は空隙で絶縁されるために配
線間の容量を低減するとともに、両配線の表面は絶縁膜
で被覆され、外部の影響や金属片等による短絡が防止さ
れる。

〔実施例］ 次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例の主要部の縦断面図である。

図において、この多層配線構造は、シリコン基板１上に
形成したシリコン酸化膜２に凹部を形成し、この凹部内
に凹部深さよりも薄い膜厚のアルミニウム膜で第１層配
線３を形成している。

このとき、第１層配線３の上面にはＣＶＤ酸化膜４を形
成している。そして、このＣＶＤ酸化膜４の一部を除去
した上で、前記シリコン酸化膜２上にアルミニウム膜で
第２層配線５を形成し、前記第１層配線３に接続し、或
いは交差している。このとき、前記凹部内においては、
第１層配線３と第２層配線５との間に図示のような空隙
６を形成し、この空隙６を介して両配線を絶縁している
。

なお、第２層配線５の側面、下面、及び上面には夫々Ｃ
ＶＤ酸化膜７，８．９を形成している。

この多層配線構造の製造方法の一例を第２図（ａ）乃至
（ｃ）の縦断面図により説明する。

先ず、第２図（ａ）のように、シリコン基板１に２．０
μｍのシリコン酸化膜２を形成する。この上に所要パタ
ーンのフォトレジスト膜を形成した上で、これをマスク
にして第１層配線を形成する部分のシリコン酸化膜を１
．２μｍだけエツチングして凹部を形成する。このフォ
トレジストはそのまま残しておき、シリコン酸化膜２上
とフォトレジスト上に０．５μｍのアルミニウム層をス
パッタリング法により成長させる。そして、フォトレジ
ストを剥離除去することにより、このフォトレジスト上
に形成されているアルミニウム層を同時に除去し、残さ
れたアルミニウム層で第１層配線３を形成する。更に、
全面に１０００人の酸化膜４をＣＶＤ法により形成し、
かつこの上にシリコンポリイミド膜１１を塗布して上面
を平坦化する。

次に、同図（ｂ）のように、前記ＣＶＤ酸化膜４が露出
するまでシリコンポリイミド膜１１をエッチバックし、
シリコン酸化膜２の凹部を平坦化する。この上に、再度
ＣＶＤ法により１０００人の酸化膜８を形成し、更に、
全面にフォトレジスト１２を塗布する。その後、第１層
配線３に第２層配線を接続するスルーホールを開孔すべ
き位置のフォトレジスト１２を除去し、前記ＣＶＤ酸化
膜８をＣＦ、系のガス中においてエツチングする。更に
、スルーホール開口部１３に露出したシリコンポリイミ
ド膜１１下側のＣＶＤ酸化膜４をＣＦ４＋Ｏｔ系のガス
中で連続的にエツチングする。

その後、同図（Ｃ）のように、フォトレジスト１２を剥
離し、ＣＶＤ法により酸化膜を形成し、かつ異方性エツ
チング等によりスルーホール開口部１３の底面に被着し
たこのＣＶＤ酸化膜を除去することにより、スルーホー
ル開口部１３の側面にのみＣＶＤ酸化膜７を形成する。

その上で、第２層配線となる１、０μｍのアルミニウム
膜をスパッタリング法により形成し、フォトレジストを
マスクとしたエツチングにより所要パターンの第２層配
線５を形成する。

しかる後、第２層配線５以外の箇所に露出されているＣ
ＶＤ酸化膜８をエツチングし、かつこれで露出されたシ
リコンポリイミド膜１１を除去する。最後に第２層配線
５の上面にＣＶＤ酸化膜９を１０００人成長することに
より、第２層配線５をＣＶＤ酸化膜９で被覆し、第１図
に示した２層構造の配線構造が形成できる。

この構成によれば、第１層配線３と第２層配線５との交
差部に空隙６が形成さているため、第１層配線３と第２
層配線５とを電極とする容量による配線遅延が最小に押
さえられることは言うまでもない。また、この空隙６を
挟んで対向される第１層配線３と第２層配線５のいずれ
の表面もＣＶＤ酸化膜４，７，８．９からなる絶縁膜に
より被覆さているため、組立工程などにおける汚染や水
分の影響を受けることがなく、かつ金属片等が侵入した
場合でも両院線が短絡することがない。

なお、この実施例に用いた塗布膜は、シリコンポリイミ
ド膜に限る必要はなく、フォトレジストを剥離する際に
剥離されない材料であればよい。

また、配線に用いるアルミニウムは、シリコンや銅を含
むものであってもよいことは本発明の主旨から当然のこ
とである。

第３図は本発明の他の実施例を示しており、特にその製
造工程途中の状態を示す断面図である。

なお、第１図及び第２図と同一部分には同一符号を付し
である。

この実施例は、第２層配線５の下側に形成されたＣＶＤ
膜が窒化膜８Ａであり、第１層配線３と第２層配線５の
間に画成される空隙６を形成するために用いる塗布膜が
フォトレジストＩＩＡであることが特徴とされている。

即ち、この例では、第１図の実施例と同様にして、第１
層配線３を形成し、かつこれを被覆する１０００人のＣ
ＶＤ酸化膜４を形成した後、フォトレジストＩＩＡを塗
布し、シリコン酸化膜２上のＣＶＤ絶縁膜４が露出する
までエッチバックする。

次いで、この上にＣＶＤ法により１０００人の窒化膜８
Ａを形成する。そして、この上にフォトレジスト１２で
マスクを形成してスルーホール開口部１３を開設する。

その後、前記ＣＶＤ窒化膜８Ａをエツチング除去し、露
出したスルーホール開口部のフォトレジストＩＩＡと前
記フォトレジスト１２とをエッチバックにより除去する
。これは、エッチバック時間を前記２種類のフォトレジ
ストのうち膜厚の厚い方をエッチハックするに十分な時
間に設定することにより実現できる。

その後、スルーホール底面に露出したＣＶＤ酸化膜４を
ＣＶＤ窒化膜８Ａをマスクとしてエツチング除去する。

しかる後、第１図の実施例と同様にスルーホールの側壁
を被覆するためのＣＶＤ膜を形成した後、スルーホール
部分の底面に残ったＣＶＤ膜をエッチハックにより除去
し、第２層配線を形成する。

この実施例によれば、用いるべき塗布膜はフォトレジス
トのみとなり、前記実施例に比較して、エンチング工程
の簡素化が図られる。

〔発明の効果〕

以上説明したように本発明は、空隙で絶縁される第１層
配線と第２層配線の各表面を夫々絶縁膜で被覆している
ので、両院線間の容量を低減して配線遅延を抑制できる
とともに、両院線の表面が外部に露出されることがない
ので、外部汚染や水分の影響を無くし、かつ金属片等に
よる短絡を防止して信頼性が向上できる効果がある。

【図面の簡単な説明】

第１図は本発明の半導体集積回路の多層配線構造の一実
施例の縦断面図、第２図（ａ）乃至第２図（ｃ）は第１
図の構造を製造する方法を工程順に示す縦断面図、第３
図は本発明の他の実施例における製造工程途中の縦断面
図、第４図は従来の半導体集積回路の多層配線構造の縦
断面図である。 １・・・シリコン基板、２・・・シリコン酸化膜、３・
・・第１層配線、４・・・ＣＶＤ酸化膜、５・・・第２
層配線、６・・・空隙、７〜９・・・ＣＶＤ酸化膜、８
Ａ・・・ＣＶＤ窒化膜、１１・・・シリコンポリイミド
膜、ＩＩＡ・・・フォトレジスト、１２・・・フォトレ
ジスト、１３・・・スルーホール開口部。 ′＼、′ 第１図 ３　−Ｆ−１１ｒ３と’ｌ　　　　　　４＋　７，８＋
　９　０ｖ［）　ｔへ？−イａＪ第２図 第４図

Claims (1)

【特許請求の範囲】
1. １、半導体集積回路の基板上に設けた絶縁膜の凹部内に
   、この凹部深さよりも薄く形成された第１層配線と、前
   記絶縁膜上に形成された第２層配線とを、これら両配線
   の交差部において前記絶縁膜の凹部内に画成された空隙
   で絶縁し、かつ少なくともこの空隙に臨む前記第１層配
   線と第２層配線の表面を夫々絶縁膜で被覆したことを特
   徴とする半導体集積回路の多層配線構造。