JPH11176767A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11176767A
JPH11176767A JP34096997A JP34096997A JPH11176767A JP H11176767 A JPH11176767 A JP H11176767A JP 34096997 A JP34096997 A JP 34096997A JP 34096997 A JP34096997 A JP 34096997A JP H11176767 A JPH11176767 A JP H11176767A
Authority
JP
Japan
Prior art keywords
film
sputtering method
contact hole
conductive film
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34096997A
Other languages
English (en)
Inventor
Shinichi Arakawa
伸一 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP34096997A priority Critical patent/JPH11176767A/ja
Publication of JPH11176767A publication Critical patent/JPH11176767A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】本願はタングステン等の配線材料と下地となる
膜と予期せぬ反応を防止し、所望の形状の配線材料を形
成する事を目的とする。 【解決手段】本願発明は、ウエハーに導電層を形成する
工程と、少なくとも前記導電層の上に絶縁膜を形成する
工程と、前記導電層に達するコンタクトホールを前記絶
縁膜に形成する工程と、前記コンタクトホールの内面に
堆積させる物質を含む物質含有板と前記ウエハーとを所
定の距離だけ離隔させて行なう第一のスパッタ法を用い
て、少なくとも前記コンタクトホールの側面に前記第一
の導電物質からなる第一の導電膜を形成する工程と、前
記所定の距離よりも長い距離で行なう第二のスパッタ法
を用いて、少なくとも前記コンタクトホールの底面に第
二の導電膜を形成する工程と、前記コンタクトホールに
第三の導電膜を埋め込む工程と、を有する事を特徴とす
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本願発明は、半導体装置の製
造方法に関し、特にコンタクト側面及び底面に形成する
導電膜の形成方法に関する。
【0002】
【従来の技術】従来例を図を参酌しながら詳細に説明す
る。図1(1)に示した様に、表面に拡散層10が形成
された半導体基板1の上に、CVD法を用いて所定の厚
さ(数百nm程度)の酸化膜2を形成する。ここで、拡
散層10は配線として使用される事を想定する。また、
酸化膜2は層間絶縁膜である事を想定する。
【0003】次に、図1(2)に示した様に、通常の写
真蝕刻法及び非等方性エッチング法を用いて酸化膜2
に、直径0.35μm程度のコンタクトホール3を形成
し、配線として使用する拡散層10の上面を露出させ
る。次に、スパッタ法を用いて全面にチタンからなる導
電膜4を20nm程度形成する。
【0004】ここで使用するスパッタ法は、ターゲット
と半導体基板1との距離を70mm程度離隔して行な
う。また、通常のスパッタ法では、ターゲットと半導体
基板1との距離は70mm程度であり、ここで使用する
スパッタ法は通常のスパッタ法を使用している(以下、
通常スパッタ法と称する)。
【0005】図1(3)に示した様に、スパッタ法を用
いて全面に窒化チタンTiNからなる膜5を形成する。
この場合、コンタクトホール3内の側面には膜5が十分
に形成されず、底部Aには膜5は十分に形成する。
【0006】ターゲットと半導体基板1との距離を70
nm程度離隔して行なう通常のスパッタ法とは異なり、
ここで使用するスパッタ法では長い距離(170mm〜
300mm程度)だけ離隔して行なうスパッタ法(以
下、ロングスロースパッタと称する)を使用する。通常
のスパッタ法とロングスロースパッタ法の特徴に関して
は後述する。
【0007】次に、図1(4)に示した様に、CVD法
を用いて全面にタングステンからなる導電膜12を形成
する。この時、Tiからなる導電膜4の内、コンタクト
ホール3の側面の部分がTiHXからなる膜6に変化す
る。このTiHXは、チタン(Ti)と比較して体積が
6倍である為、コンタクト3に完全に埋め込まれる予定
のタングステン(W)が形状が奇形してしまう。
【0008】次に、上述したTiHXの形成に関して詳
細に説明する。タングステン(W)からなる導電膜5を
形成する場合に使用するCVD法では、還元剤となるシ
ラン(SiH4)と、4フッ化タングステン(WF4)と
を混合したガスを使用する。フッ化タングステン(WF
4)はシラン(SiH4)によって還元され、即ち、フッ
素(F)とタングステン(W)との化学結合は解かれ
て、タングステン(W)がウエハー全面に堆積する。し
かし、図1(3)に示したコンタクトホール3の側面に
導電膜4(Ti)が露出している場合、シラン(SiH
4)に含まれる水素と導電膜4のTiとが化学反応をし
て、TiHXが形成されてしまう。
【0009】次に、窒化チタン(TiN)5を形成する
際に使用したロングスロースパッタ法ではなく、通常の
スパッタ法を用いて場合について説明する。図1(1)
〜(2)までの工程は同様なので省略する。図2(1)
に示しように、上述した通常のスパッタ法を用いて窒化
チタン(TiN)からなる膜5を全面に形成する。通常
のスパッタ法を用いてTiからなる導電膜4の上に窒化
チタン(TiN)からなる膜5を形成した場合、ロング
スロースパッタ法を用いた場合と異なり、コンタクトホ
ール3の側面には膜5は形成される。しかし、底部Aに
は膜5は形成されず、コンタクトホール3の底部Aにお
いて導電膜4が露出するので、この後にタングステン
(W)を形成した場合も上述と同様に、TiHXが形成
されてしまう。
【0010】
【発明が解決しようとする課題】上述の様に、コンタク
トホール側面にTi膜とTiN膜とを積層した膜を形成
し、更にタングステン膜を形成する。この際、ロングス
ロースパッタ法を用いてTiN膜を形成する場合、コン
タクト底部には膜が形成されやすいが、側面には形成さ
れ難い。一方、通常のスパッタ法を用いてTiN膜を形
成する場合、コンタクトホール側面に形成されやすい
が、コンタクトホール底部には形成され難い。
【0011】いずれの方法を用いても、TiN膜の下の
Tiは露出してしまうので、タングステン膜を形成する
とTiHXが形成してしまい、タングステンの形成状等
が奇形してしまう。この為、タングステン膜が剥がれて
しまうと言う問題がった。
【0012】本願は上述の様な問題に鑑みてなされたも
のであり、タングステン等の配線材料と下地となる膜と
予期せぬ反応を防止し、所望の形状の配線材料を形成す
る事を目的とする。
【0013】
【課題を解決するための手段】上述の目的を達成する為
に、本願発明にかかる半導体装置の製造方法は、ウエハ
ーに導電層を形成する工程と、少なくとも前記導電層の
上に絶縁膜を形成する工程と、前記導電層に達するコン
タクトホールを前記絶縁膜に形成する工程と、前記コン
タクトホールの内面に堆積させる物質を含む物質含有板
と前記ウエハーとを所定の距離だけ離隔させて行なう第
一のスパッタ法を用いて、少なくとも前記コンタクトホ
ールの側面に前記第一の導電物質からなる第一の導電膜
を形成する工程と、前記所定の距離よりも長い距離で行
なう第二のスパッタ法を用いて、少なくとも前記コンタ
クトホールの底面に第二の導電膜を形成する工程と、前
記コンタクトホールに第三の導電膜を埋め込む工程とを
有する事を特徴とする。
【0014】本願発明によれば、TiN膜の下に形成し
たTiが露出する事はないので、タングステン膜を形成
してもTiHXが形成する事はない。この為、タングス
テンの形成状等が奇形して、タングステン膜が剥がれる
事はない。
【0015】
【発明の実施の形態】本願発明にかかる実施形態を図面
を参酌しながら詳細に説明する。図3には本願発明にか
かる製造工程図を示した。まずはじめに図3(1)に示
した様に、導電層100の上にCVD法を用いて厚さ
0.7μm程度の二酸化シリコンからなる層間絶縁膜1
05を形成する。更に、写真蝕刻法及びRIE法を用い
て層間絶縁膜105に、直径0.35μmのコンタクト
ホール200を形成し、導電層100の上面の一部を露
出させる。ここで、導電層100は、金属配線100で
あっても拡散層であってもよい。
【0016】次に、図3(2)に示される様に、コンタ
クトホール200の内面及び層間絶縁膜105の上面
に、CVD法を用いて厚さ25nm程度のチタン膜11
0を形成する。次いで、スパッタ法を用いてチタン膜1
00の表面に厚さ25nm程度のチタンナイトライド膜
120を形成する。
【0017】次に、図4(1)に示される様に、ターゲ
ットとウエハとの距離を長くしたロングスロースパッタ
法(ロングスロースパッタ法の詳細は後述する)を用い
て厚さ25nm程度のチタンナイトライド膜130を形
成する。この際、チタンナイトライド膜130は、コン
タクトホール200の底部及びチタンナイトライド12
0の上面に形成され、コンタクトホール200の側面に
は形成され難い。通常のスパッタ法とロングスロースパ
ッタ法の相違点に関しては後述する。
【0018】次に、図4(2)に示した様に、CVD法
を用いて全面にタングステンからなる導電膜135を形
成し、コンタクトホール200を充填させる。以上の様
にして、基板1と導電膜135とが電気的に接続される
コンタクト部が形成される。
【0019】ここで、チタンナイトライド120、13
0は、タングステンからなる導電膜135と基板1が接
触して化学反応が起き基板1に傷を付ける事を防止する
為の接触防止膜として作用する。また、チタン膜110
は、チタンナイトライド120、130の付着性を良く
する為の接着層(グルーレイヤー)として作用する。
【0020】また、上述した様にチタンナイトライド膜
120は通常のスパッタ法を用いて形成され、チタンナ
イトライド膜130はロングスロースパッタ法を用いて
形成される。次に、これらのスパッタ法に違いについて
詳細に説明する。
【0021】図5(1)に通常のスパッタ法の原理図を
示した。図5(1)に示される様に、チャンバー310
の中で、所定の物質、例えば、チタンを含む物質含有板
(以下、ターゲットと称する)300と、ウエハー40
0とを所定の距離aだけ離隔して対向配置させる。ま
た、チャンバー310の中には気体である窒素(図示せ
ず)が封印されている。そして、ターゲット300にレ
ーザー320を照射すると、ターゲット300からチタ
ン330が放出する。ターゲット300から放出したチ
タン330を電界若しくは磁界の作用によりウエハー4
00に引き寄せて、堆積させる。この時、チタン330
と窒素が化学反応を起こしウエハー400上にチタンナ
イトライド膜が形成される。
【0022】また、ターゲット300からウエハー40
0方向をy方向と仮定し、それに対して垂直方向をx方
向と仮定する。また、図5(2)にはロングスロースパ
ッタ法の原理図を示した。ロングスロースパッタ法は、
ターゲット300とウエハ−400との間の距離bが通
常のスパッタ法での距離Xよりも長い事以外は、通常の
スパッタ法と同じである。
【0023】即ち、図5(1)に示した通常のスパッタ
法では、距離aが短い為、ターゲット300から放出し
たチタン330は所定のx若しくはy成分の速度でウエ
ハー400に到達する。従って、図3(2)に示した様
に通常のスパッタ法を用いた場合、コンタクト200の
底部にはチタン330は到達し難いので底部にはチタン
ナイトライド膜120は形成され難い。
【0024】これに対して、図5(2)に示したロング
スロースパッタ法では、距離bは距離aよりも長いの
で、大きいx方向成分の速度を持ったチタン330はウ
エハー400に到達する前にチャンバー310の側面に
衝突して吸収されてしまう。この為、ウエハー400に
到達するチタン330は、ほとんどx方向成分の速度を
持たず、y方向成分のみの速度を持っている。従って、
図4(1)に示した様にロングスロースパッタ法を用い
た場合、コンタクト200の底部及びウエハー上面にチ
タンナイトライド130が形成され、コンタクト200
の側面にはチタンナイトライドは形成され難い。
【0025】ここで、通常のスパッタ法で使用する距離
aは例えば、70mm程度であり、ロングスロースパッ
タ法で使用する距離bは170mm又は300mm程度
を使用している。但し、上述の様に、コンタクト底部に
形成されにくいが側面に形成されやすいスパッタ法と、
コンタクト底部に形成されやすいが側面には形成され難
いスパッタ法を組み合わせられれば良いので、上記の距
離は厳密な距離ではない。
【0026】また、上述の実施形態では先に通常のスパ
ッタ法を用い、その後ロングスロースパッタ法を用いて
チタンナイトライド膜を形成しているが、方法はその逆
でも良い。即ち、先にロングスロースパッタ法を用い、
その後通常のスパッタ法を用いても良い。
【0027】また、ロングスロースパッタ法で使用され
るチャンバーと、通常のスパッタ法で使用されるチャン
バーは同じであっても良く、異なるチャンバーでもあっ
ても良い。
【0028】また、上記実施形態では、図4(2)に示
される様に、導電層100は基板であっても、金属配線
又はポリシリコン配線であっても良い。上述の様に本願
発明では、コンタクトの上面と側面に膜が形成されやす
い通常のスパッタ法と、コンタクトの上面と底部に膜が
形成されやすいロングスロースパッタ法の両方を用いて
いる。従って、チタン110は通常のスパッタ法で形成
されたチタンナイトライド膜120と、ロングスロース
パッタ法130で完全に覆われている。この為、従来起
きていた様にチタン110(図4(2)参照)が露出す
る事はない。従って、図4(2)に示した様に、タング
ステンからなる導電膜135を形成しても、導電膜13
5の奇形は起らない。この結果、導電膜130が剥がれ
る事は無く、信頼性の高いコンタクトを形成できる。
【0029】また、導電膜135の奇形は起らないの
で、導電膜135は平坦に形成される。従って、導電膜
135の上に更に配線等を形成しても平坦に形成でき
る。また、本発明では、二種類のスパッタ法を用いてい
る為、図4(2)に示した様に層間絶縁膜105の上に
形成されたチタンナイトライド膜の膜厚は厚くなる。こ
の為、エレクトロマイグレーションにより導電膜135
が断線してもチタンナイトライド膜は断線しにくいので
寿命の長い配線を形成出来る。
【0030】また、通常のスパッタ法のみを用いた場合
にはコンタクトの底部にはチタンナイトライド膜を形成
する事は困難であるが、ロングスロースパッタ法のみを
用いた場合、コンタクト底部に十分に形成できる。しか
し、ロングスロースパッタ法のみを用いた場合、コンタ
クト側面には形成され難い。そこで、コンタクトの側面
にもチタンナイトライド膜を形成しようとすると、コン
タクト上部のチタンナイトライド膜が厚くなるので、コ
ンタクトの開口部が狭くなってしまう。この為、コンタ
クト内にタングステン等の導電膜を形成する事が困難と
なる。しかし、本発明は、二種類のスパッタ法を用いて
いる為、コンタクト200の深さが深くなっても、即
ち、アスペクト比が大きくなっても、コンタクトの開口
部を狭くする事なくチタンナイトライド膜を形成でき、
コンタクト内に導電膜を形成できる。
【0031】
【発明の効果】本願発明によれば、タングステン等の配
線材料と下地となる膜と予期せぬ反応を防止する事が出
来、所望の形状の配線材料を形成する事が出来る。
【図面の簡単な説明】
【図1】従来におけるコンタクトの形成を説明する為の
図である。
【図2】従来におけるコンタクトの形成を説明する為の
図である。
【図3】第一の実施形態にかかるコンタクトの形成工程
図の一部を示した図である。
【図4】第一の実施形態にかかるコンタクトの形成工程
図の一部を示した図である。
【図5】通常のスパッタ法とロングスロースパッタ法の
原理を説明する為の図である。
【符号の説明】
100 導電膜 105 層間絶縁膜 110 チタン 120、130 チタンナイトライド 135 導電膜 200 コンタクト

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】ウエハーに導電層を形成する工程と、 少なくとも前記導電層の上に絶縁膜を形成する工程と、 前記導電層に達するコンタクトホールを前記絶縁膜に形
    成する工程と、 前記コンタクトホールの内面に堆積させる物質を含む物
    質含有板と前記ウエハーとを所定の距離だけ離隔させて
    行なう第一のスパッタ法を用いて、少なくとも前記コン
    タクトホールの側面に前記第一の導電物質からなる第一
    の導電膜を形成する工程と、 前記所定の距離よりも長い距離で行なう第二のスパッタ
    法を用いて、少なくとも前記コンタクトホールの底面に
    第二の導電膜を形成する工程と、 前記コンタクトホールに第三の導電膜を埋め込む工程
    と、を有する事を特徴とする半導体装置の製造方法。
  2. 【請求項2】前記第一の導電膜が還元性を有する導電膜
    である事を特徴とする請求項1記載の半導体装置の製造
    方法。
  3. 【請求項3】前記第一のスパッタ法と前記第二のスパッ
    タ法は、同一のチャンバー内で行われる事を特徴とする
    請求項1記載の半導体装置の製造方法。
JP34096997A 1997-12-11 1997-12-11 半導体装置の製造方法 Pending JPH11176767A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34096997A JPH11176767A (ja) 1997-12-11 1997-12-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34096997A JPH11176767A (ja) 1997-12-11 1997-12-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11176767A true JPH11176767A (ja) 1999-07-02

Family

ID=18341991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34096997A Pending JPH11176767A (ja) 1997-12-11 1997-12-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11176767A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217292A (ja) * 2001-01-23 2002-08-02 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
KR100425581B1 (ko) * 2001-09-13 2004-04-03 한국전자통신연구원 선택적 질화 방식을 이용하여, 홀에 잘 매립된 금속배선층을 갖는 반도체 소자 및 그 제조방법
KR100430589B1 (ko) * 2002-04-18 2004-05-10 아남반도체 주식회사 콘택 플러그 형성을 위한 씨.브이.디 텅스텐 증착 방법
JP2006041060A (ja) * 2004-07-23 2006-02-09 Nec Electronics Corp 半導体装置およびその製造方法
JP2006237549A (ja) * 2005-02-23 2006-09-07 Hynix Semiconductor Inc 半導体素子の配線形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217292A (ja) * 2001-01-23 2002-08-02 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
KR100425581B1 (ko) * 2001-09-13 2004-04-03 한국전자통신연구원 선택적 질화 방식을 이용하여, 홀에 잘 매립된 금속배선층을 갖는 반도체 소자 및 그 제조방법
KR100430589B1 (ko) * 2002-04-18 2004-05-10 아남반도체 주식회사 콘택 플러그 형성을 위한 씨.브이.디 텅스텐 증착 방법
JP2006041060A (ja) * 2004-07-23 2006-02-09 Nec Electronics Corp 半導体装置およびその製造方法
JP2006237549A (ja) * 2005-02-23 2006-09-07 Hynix Semiconductor Inc 半導体素子の配線形成方法

Similar Documents

Publication Publication Date Title
US5677238A (en) Semiconductor contact metallization
JPH07161813A (ja) 半導体装置の製造方法
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
JPH1117005A (ja) 半導体装置及びその製造方法
JP3408463B2 (ja) 半導体装置の製造方法
JPH11176767A (ja) 半導体装置の製造方法
JPH06318590A (ja) 半導体装置の製造方法
JPS63188959A (ja) 半導体装置およびその製造方法
JPH08130302A (ja) 半導体装置及びその製造方法
KR20010092704A (ko) 스퍼터링 방법 및 이를 이용한 반도체장치의 제조방법
JP3175189B2 (ja) 減圧cvd装置
JPH11220025A (ja) 半導体装置およびその製造方法
JPH0974095A (ja) 半導体装置の製造方法
JPH05291408A (ja) 半導体装置およびその製造方法
JPH05182966A (ja) 多層配線形成方法
JPH11251433A (ja) 半導体装置およびその製法
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
JP3160811B2 (ja) 半導体素子の配線形成方法
JPS61214449A (ja) 半導体素子の製造方法
JPH1167908A (ja) 半導体装置およびその製法
JPH05217940A (ja) 半導体装置の製造方法
KR980005512A (ko) 반도체 소자의 금속배선 형성방법
JP2911171B2 (ja) 半導体素子のコンタクトプラグの形成方法
JPH06236928A (ja) 半導体装置およびその製造方法
JPH0629237A (ja) 半導体装置及びその製造方法