JP4356309B2 - トランジスタ、集積回路、電気光学装置、電子機器 - Google Patents

トランジスタ、集積回路、電気光学装置、電子機器 Download PDF

Info

Publication number
JP4356309B2
JP4356309B2 JP2002351112A JP2002351112A JP4356309B2 JP 4356309 B2 JP4356309 B2 JP 4356309B2 JP 2002351112 A JP2002351112 A JP 2002351112A JP 2002351112 A JP2002351112 A JP 2002351112A JP 4356309 B2 JP4356309 B2 JP 4356309B2
Authority
JP
Japan
Prior art keywords
film
region
transistor
silicon
insulating member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002351112A
Other languages
English (en)
Other versions
JP2004186393A5 (ja
JP2004186393A (ja
Inventor
一夫 湯田坂
昌宏 古沢
敬 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002351112A priority Critical patent/JP4356309B2/ja
Priority to US10/717,503 priority patent/US7084428B2/en
Priority to CNB2003101195206A priority patent/CN1278429C/zh
Priority to KR1020030086370A priority patent/KR100594835B1/ko
Priority to TW092133711A priority patent/TWI238531B/zh
Publication of JP2004186393A publication Critical patent/JP2004186393A/ja
Publication of JP2004186393A5 publication Critical patent/JP2004186393A5/ja
Application granted granted Critical
Publication of JP4356309B2 publication Critical patent/JP4356309B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置、エレクトロルミネッセンス表示装置、電気泳動表示装置等の電気光学装置、または集積回路等に好適に利用できるトランジスタ及びその製造方法に関する。また、トランジスタを用いた集積回路、電気光学装置、及び電子機器に関する。
【０００２】
【従来の技術】
一般に、トランジスタは、それぞれ半導体膜からなるソース領域、ドレイン領域、及びチャネル領域と、ゲート絶縁膜と、ゲート電極とを備えて構成される。トランジスタの代表的な構造の一つに、基材上に、ソース領域、ドレイン領域、及びチャネル領域が形成される半導体膜が形成され、その上に、ゲート絶縁膜、及びゲート電極が順に積層されるものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平１０−３２３３７号公報（第６図参照）
【０００４】
【発明が解決しようとする課題】
上記構造のトランジスタでは、基材上に半導体膜が島状に形成され、その上にゲート絶縁膜が形成されることから、ゲート絶縁膜の表面は凹凸を有する状態となる。こうした凹凸は、配線構造の最適化を図る上で、制約となりやすい。
また、上記構造のトランジスタでは、ゲート絶縁膜の上にゲート電極が延在して形成されることから、ゲート電極やその配線に段差が生じる。電極や配線の段差は、電流のリークや、劣化の原因となりやすい。
【０００５】
本発明は、上述する事情に鑑みてなされたものであり、配線構造の設計自由度が高く、さらには品質の向上を図ることが可能なトランジスタ及びその製造方法を提供することを目的とする。
また、本発明の他の目的は、品質や性能の向上を図ることが可能な集積回路、電気光学装置、及び電子機器を影響することにある。
【０００６】
【課題を解決するための手段】
本発明のトランジスタは、それぞれ半導体膜からなるソース領域、ドレイン領域、及びチャネル領域と、ゲート絶縁膜と、ゲート電極とを有するトランジスタにおいて、第１の絶縁部材、前記ソース領域、及び前記ドレイン領域を含む第１の層と、第２の絶縁部材、及び前記チャネル領域を含む第２の層と、を有し、前記第１の層において、前記第１の絶縁部材の一方の側に接して、前記ソース領域が前記第１の絶縁部材よりも低い高さに形成され、前記第１の絶縁部材の他の一方の側に接して、前記ドレイン領域が前記第１の絶縁部材よりも低い高さに形成され、前記第２の層において、前記第２の絶縁部材は、前記チャネル領域の周囲に形成されているとともに、該第２の絶縁部材の一部が前記ソース領域の上と、前記ドレイン領域の上とに形成されており、前記第２の層は、前記第１の絶縁部材、前記ソース領域、及び前記ドレイン領域と前記チャネル領域とが接するように前記第１の層の上に形成され、ソース電極が、前記チャネル領域に当接して設けられているとともに、前記ソース領域の上に形成された前記第２の絶縁部材の一部を貫通して前記ソース領域に接続されており、ドレイン電極が、前記チャネル領域に当接して設けられているとともに、前記ドレイン領域の上に形成された前記第２の絶縁部材の一部を貫通して前記ドレイン領域に接続されていることを特徴としている。
このトランジスタによれば、チャネル領域を含む半導体膜の位置や形状の最適化を図りやすく、配線構造の設計自由度が向上する。
【０００７】
上記のトランジスタにおいて、前記ソース領域を含む半導体膜と、前記ドレイン領域を含む半導体膜とは、前記チャネル領域の側の端面位置が互いにほぼ同じ高さにあってもよい。
【０００８】
また、上記のトランジスタにおいて、前記絶縁部材を含み、前記ソース領域を含む半導体膜と前記ドレイン領域を含む半導体膜とが形成される各領域を区画する第１絶縁層と、前記第１絶縁層の上に積層され、前記チャネル領域を含む半導体膜が形成される領域を区画する第２絶縁層とを備え、前記ゲート絶縁膜は、前記チャネル領域及び前記第２絶縁層の上に積層されているのが好ましい。
これにより、ゲート絶縁膜が形成される表面の平坦化が図られ、その結果、ゲート絶縁膜の平坦化を図ることが可能となる。ゲート絶縁膜が平坦化されることで、ゲート電極の段差を少なくし、リーク電流の低減や、劣化の防止など、品質の向上を図ることが可能となる。
【０００９】
本発明の集積回路は、本発明のトランジスタを用いたことを特徴としている。この集積回路によれば、トランジスタの配線構造の設計自由度が向上することことから、性能や品質の向上を図ることができる。
【００１０】
本発明の電気光学装置は、スイッチング素子であるトランジスタと、前記トランジスタにより駆動される電気光学層とを含んでなり、前記トランジスタは、それぞれ半導体膜からなるソース領域、ドレイン領域、及びチャネル領域と、ゲート絶縁膜と、ゲート電極とを備えてなり、絶縁部材を挟んでその両側に、前記ソース領域を含む半導体膜と前記ドレイン領域を含む半導体膜とが分けて配置され、前記絶縁部材の上に、前記チャネル領域を含む半導体膜が配置されていることを特徴としている。
この電気光学装置によれば、トランジスタの配線構造の設計自由度が向上することから、性能や品質の向上を図ることができる。
【００１１】
本発明の電子機器は、本発明の電気光学装置を表示部として備えることを特徴としている。
この電子機器によれば、電気光学装置の性能や品質の向上することにより、表示性能や品質が向上する。
【００１２】
本発明のトランジスタの製造方法は、それぞれ半導体膜からなるソース領域、ドレイン領域、及びチャネル領域と、ゲート絶縁膜と、ゲート電極とを備えるトランジスタを製造する方法であって、絶縁部材を挟んで一方の側に、前記ソース領域を含む半導体膜を前記絶縁部材よりも低い高さに形成する工程と、前記絶縁部材を挟んで他の一方の側に、前記ドレイン領域を含む半導体膜を前記絶縁部材よりも低い高さに形成する工程と、前記絶縁部材、前記ソース領域を含む半導体膜及び前記ドレイン領域を含む半導体膜の上に、かつ、接して、前記チャネル領域を含む半導体膜を形成する工程とを有することを特徴としている。
このトランジスタの製造方法によれば、ソース領域を含む半導体膜と前記ドレイン領域を含む半導体膜とが分けて形成され、その絶縁部材の上に、チャネル領域を含む半導体膜が形成されたトランジスタが製造される。そのため、トランジスタの設計にあたって、チャネル領域を含む半導体膜の位置や形状の最適化を図りやすく、配線構造の設計自由度が向上する。
【００１３】
上記の方法において、前記ソース領域を含む半導体膜と前記ドレイン領域を含む半導体膜とを形成する工程は、所定の領域を区画する第１絶縁層を形成する工程と、前記第１絶縁層によって区画された領域に、不純物を含む半導体材料を配置する工程とを含むとよい。
これにより、第１絶縁層によって区画された領域に、不純物を含む半導体膜としてのソース領域とドレイン領域とが絶縁部材を挟んで形成される。
【００１４】
また、上記の方法において、前記チャネル領域を含む半導体膜を形成する工程は、前記第１絶縁層の上に、所定の領域を区画する第２絶縁層を形成する工程と、前記第２絶縁層によって区画された領域に、半導体材料を配置する工程と、を含むのが好ましい。さらに、前記チャネル領域を含む半導体膜上に前記ゲート絶縁膜が形成する工程とを含むことができる。
これにより、ゲート絶縁膜が形成される表面の平坦化が図られ、その結果、ゲート絶縁膜の平坦化を図ることが可能となる。ゲート絶縁膜が平坦化されることで、ゲート電極の段差を少なくし、リーク電流の低減や、劣化の防止など、品質の向上を図ることが可能となる。
【００１５】
また、上記の方法において、前記ソース領域を含む半導体膜、前記ドレイン領域を含む半導体膜、前記チャネル領域を含む半導体膜、及び前記ゲート電極のうちの少なくとも１つを形成する際に、その形成材料を液滴状に吐出する液滴吐出法、いわゆるインクジェット法を用いてもよい。
液滴吐出法を用いることにより、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置することが可能となる。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明に係るトランジスタの実施形態の一例を模式的に示す断面図である。図１において、基板１１上に下地絶縁膜１２が形成され、その上に他結晶シリコンを用いたトランジスタ１０が形成されている。トランジスタ１０は、それぞれ不純物が高濃度に拡散されたシリコン膜からなるソース領域２０及びドレイン領域２１と、シリコン膜からなるチャネル領域２２と、ゲート絶縁膜２３と、ゲート電極２４とを備えて構成されている。なお、下地絶縁膜１２は、基板１１からの汚染を防ぎ、シリコン膜２０，２１が形成される表面状態を整えることを目的としているが、省略されることもある。
【００１７】
本例では、ソース領域を含むシリコン膜２０とドレイン領域を含むシリコン膜２１とが、絶縁部材３０を挟んでその両側に分けて形成されている。より具体的には、下地絶縁膜１２上に、所定の領域を区画するバンクを有する第１絶縁層３１が形成され、その第１絶縁層３１のバンクによって区画された領域に、ソース領域を含むシリコン膜２０とドレイン領域を含むシリコン膜２１とがそれぞれ形成されている。シリコン膜２０及びシリコン膜２１はそれぞれ、第１絶縁層３１のバンクによって囲まれており、両者はそのバンクの一部を挟んで互いに離間した位置関係にある。なお、上記絶縁部材３０は、上記第１絶縁層３１のバンクの一部である。また、上記第１絶縁層３１は、例えば、シリコン酸化膜からなる。また、上記第１絶縁層３１と、ソース領域を含むシリコン膜２０と、ドレイン領域を含むシリコン膜２１とは、チャネル領域を含むシリコン膜２２の側の表面（端面位置）が互いにほぼ同じ高さにある。
【００１８】
チャネル領域２２は、ソース領域を含むシリコン膜２０とドレイン領域を含むシリコン膜２１との間に配置される絶縁部材３０の上に配置されている。より具体的には、第１絶縁層３１上に、所定の領域を区画するバンクを有する第２絶縁層３２が形成され、その第２絶縁層３２のバンクによって区画された領域に、チャネル領域を含むシリコン膜２２が形成されている。上記第２絶縁層３２は、例えば、シリコン酸化膜からなる。
また、上記第２絶縁層３２と、チャネル領域を含むシリコン膜２２とは、ゲート電極２４の側の表面がほぼ同じ高さにある。
【００１９】
ゲート絶縁膜２３は、上記チャネル領域を含むシリコン膜２２、及び第２絶縁層３２の上に積層され、チャネル領域２２とゲート電極２４との間に配置されている。
【００２０】
ゲート電極２４は、ゲート絶縁膜２３の上に積層され、ゲート絶縁膜２３を挟んで、チャネル領域２２と対峙した位置関係にある。ゲート電極２４は、ソース領域２０とドレイン領域２１との間に配置される絶縁部材３０の幅と同程度か、若干広い幅に形成される。また、ゲート電極２４は、紙面と直交方向に延在して形成されている。
【００２１】
また、ゲート電極２４を覆うように、ゲート電極２４、及び第２絶縁層３２上に、層間絶縁膜としての第３絶縁層３３が形成されている。第２絶縁層３２、第３絶縁層３３、及びゲート絶縁膜２３には、コンタクトホール３５，３６が形成されている。第３絶縁層３３上には、コンタクトホール３５を介してソース領域２０に接続されるソース電極３７と、コンタクトホール３６を介してドレイン領域２１に接続されるドレイン電極３８がそれぞれ形成されている。
【００２２】
尚、図1においてソース領域及びドレイン領域は、狭義には夫々２０および２１に対応しているが、チャネル領域２２が形成された後の工程において、レーザアニールなどの熱処理を行うことにより、シリコン膜２０および２１中の不純物が当該領域と接しているシリコン膜２２中にも拡散されるので、広義にはソース領域はシリコン膜２０とその直上のシリコン膜２２を含み、ドレイン領域はシリコン膜２１とその直上のシリコン膜２２を含んでいる。
【００２３】
上記構成のトランジスタ１０は、絶縁部材３０を挟んでその両側に、ソース領域を含むシリコン膜２０とドレイン領域を含むシリコン膜２１とが分けて配置され、絶縁部材３０の上に、チャネル領域を含むシリコン膜２２が配置されていることから、チャネル領域を含むシリコン膜２２の位置や形状の最適化を図りやすく、配線構造の設計自由度が高い。例えば、シリコン膜２２の幅や厚み、その配置位置を柔軟に定めることができる。
【００２４】
また、本例では、絶縁部材３０と、ソース領域を含むシリコン膜２０と、ドレイン領域を含むシリコン膜２１との、チャネル領域２２の側の表面が互いにほぼ同じ高さにあることから、チャネル領域を含むシリコン膜２２が形成される表面の平坦化が図られ、チャネル領域を含むシリコン膜２２の位置や形状の最適化をさらに柔軟に図ることができる。
【００２５】
しかも、チャネル領域を含むシリコン膜２２と第２絶縁層３２との、ゲート電極２４の側の表面が互いにほぼ同じ高さであることから、ゲート絶縁膜２３が形成される表面の平坦化が図られ、その結果、ゲート絶縁膜２３が平坦化される。ゲート絶縁膜２３が平坦化されることで、その上に形成されるゲート電極２４やその他の配線の段差が少なくなり、リーク電流の低減や、劣化の防止など、品質の向上が図られる。
【００２６】
次に、本発明のトランジスタの製造方法を、上述したトランジスタ１０を製造するプロセスに適用した実施例について、図２〜図５を参照して説明する。
【００２７】
まず、図２（ａ）に示すように、基板１１に対して、必要に応じてＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料としてプラズマＣＶＤ法により、シリコン酸化膜からなる下地絶縁膜１２を形成する。なお、下地絶縁膜として、シリコン酸化膜の他に、シリコン窒化膜やシリコン酸化窒化膜を設けてもよい。
さらに、下地絶縁膜１２が形成された基板１１上に、下地絶縁膜１２と同様の手法により、シリコン酸化膜からなる第１絶縁層３１を形成する。
【００２８】
なお、下地絶縁膜１２や第１絶縁層３１を、スピンコート法、ディップコート法、ロールコート法、カーテンコート法、スプレー法、あるいは液滴吐出法等を用いて形成してもよい。この場合、例えば、ポリシラザンを溶媒に混合した液体材料を、基板上に塗布した後、その塗布膜を熱処理によってシリコン酸化膜に転化するとよい。
【００２９】
ここで、ポリシラザンは、Ｓｉ−Ｎ結合を有する高分子の総称である。ポリシラザンのひとつは、［ＳｉＨ２ＮＨ］n（ｎは正の整数）であり、ポリペルヒドロシラザンと言われる。ポリシラザンをキシレンなどの液体に混合した液体材料は、水蒸気または酸素を含む雰囲気で熱処理することにより、酸化シリコンに転化する。ポリシラザンはクラック耐性が高く、また耐酸素プラズマ性があり、単層でもある程度厚い絶縁膜として使用可能である。
【００３０】
次に、図２（ｂ）に示すように、フォトリソグラフィ法等を用いたパターニングにより、第１絶縁層３１の不要な部分を除去して、ソース及びドレイン用のシリコン膜の形成領域（凹部）を形成する。すなわち、第１絶縁層３１上にレジスト膜５０を形成した後、パターニングによりレジスト膜５０の不要な部分を除去し、さらに第１絶縁層３１の不要な部分をエッチングして除去する。これにより、第１絶縁層３１に、上記シリコン膜の形成領域を区画するバンクが形成される。なお、レジスト膜５０の表面をフッ素を含有するガスを用いたプラズマに晒すなどの方法により非親和性にしておくと、次工程の液滴吐出法で薄膜形成が容易になる。
【００３１】
次に、図２（ｃ）に示すように、第１絶縁層３１のバンクによって区画された領域（凹部）に、ソース及びドレイン用のシリコン膜の形成材料を配置する。このとき、本例では、シリコン膜の形成材料として液体材料を用いるとともに、液滴吐出法を用いてその液体材料の配置を行う。すなわち、吐出ノズルが設けられたヘッド５１と基板１１とを相対的に移動させながら、液体材料を基板１１に向けて液滴状に吐出し、シリコン膜の形成領域である第１絶縁層３１の凹部に、その液体材料を配置する。
【００３２】
液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御してノズルから吐出させるものである。また、加圧振動方式は、材料に３０ｋｇ／ｃｍ２程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進してノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散してノズルから吐出されない。また、電気機械変換方式（ピエゾ方式）は、ピエゾ素子（圧電素子）がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出してノズルから吐出させるものである。また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル（泡）を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。このうち、電気機械変換方式（ピエゾ方式）は、材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
【００３３】
液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液体材料（流動体）の一滴の量は、例えば１〜３００ナノグラムである。
【００３４】
ソース及びドレイン用のシリコン膜の液体材料としては、シリコン原子に加え、予め不純物を含有する液体材料が用いられる。一例として、液体材料は、ケイ素化合物と、不純物としてボロンを含有した物質(例えばデカボラン)などを、トルエンなどの有機溶剤に溶かした混合物からなる。
【００３５】
ケイ素化合物は、一般式ＳｉnＸm（ここで、ｎは５以上の整数を表し、ｍはｎ又は２ｎ−２又は２ｎの整数を表し、Ｘは水素原子及び／又はハロゲン原子を表す）で表される環系を有する。上記一般式ＳｉnＸmのケイ素化合物として、ｎが５以上２０以下であるものが好ましく、ｎが５または６であるものがより好ましい。ｎが５より小さい場合、ケイ素化合物自体が環構造による歪みにより不安定となるため取り扱いが難しくなり、またｎが２０より大きい場合、ケイ素化合物の凝集力に起因して溶液中での溶解性が低下し、実際に使用可能な溶媒の選択性が狭くなる。また、上記一般式ＳｉnＸmで表される環系を有するケイ素化合物を必須成分とする溶液に、ｎ−ペンタシラン、ｎ−ヘキサシラン、ｎ−ヘプタシラン等のケイ素化合物を含んでもよい。
【００３６】
デカボランは、前記ケイ素化合物中のＳｉ原子に対してデカボラン中のＢ原子の比が０．００１％から１％程度となるように混合物の組成を調整する。
【００３７】
次に、図２（ｄ）に示すように、レジスト膜５０を剥離し、その後、熱処理により、ソース及びドレイン用のシリコン膜の液体材料を固体化し、高濃度不純物領域を有するシリコン膜を形成する。これにより、第１絶縁層３１の一部を挟んでその両側に、ソース領域を含むシリコン膜２０と、ドレイン領域を含むシリコン膜２１とが分けて形成される。
【００３８】
ここで、本例では、上記シリコン膜の固体化により、第１絶縁層３１、ソース領域を含むシリコン膜２０、及びドレイン領域を含むシリコン膜２１の各上面位置が、互いにほぼ同じ高さになる。シリコン膜２０及びシリコン膜２１の高さはそれぞれ、各形成材料の配置の際に、その形成領域に吐出する材料の総吐出量を制御することにより、調節される。すなわち、本例では、シリコン膜２０及びシリコン膜２１の上面位置が第１絶縁層３１と同じになるように、シリコン膜２０及びシリコン膜２１の各形成領域における、液体材料の総吐出量がそれぞれ定められている。
【００３９】
なお、高濃度不純物領域を含むシリコン膜を形成するにあたって、不純物を予め液体材料に含有させるのではなく、シリコン膜を形成した後に、そのシリコン膜に不純物原子を導入してもよい。
また、不純物イオンの導入は、例えば、質量非分離型イオン注入装置を用いて注入不純物元素の水素化合物と水素とを注入するイオンドーピング法、あるいは質量分離型イオン注入装置を用いて所望の不純物イオンのみを注入するイオン打ち込み法などを適用することができる。イオンドーピング用の原料ガスとしては、例えば、水素中に希釈された濃度が０．１％程度のホスフィン（ＰＨ３）やジボラン（Ｂ２Ｈ６）などの注入不純物の水素化物が用いられる。また、高濃度不純物領域を含むシリコン膜を形成するにあたって、シリコン膜上に、ＢＳＧやＰＳＧ膜−ＳＯＧ膜−を形成し、アニール処理などの熱処理を施してもよい。熱処理は、３００〜５００℃の熱処理の後に、ランプアニールまたはレーザアニールの高温短時間の熱処理を施すのが好ましい。これにより、ＳＯＧ中の不純物がシリコン膜中に固相拡散し、高濃度不純物領域を有するシリコン膜が形成される。
【００４０】
次に、図３（ａ）及び（ｂ）に示すように、ソース領域を含むシリコン膜２０、ドレイン領域を含むシリコン膜２１、及び第１絶縁層３１上に、チャネル領域を含むシリコン膜２２を形成する。本例では、このシリコン膜２２の形成は、上述したシリコン膜２０，２１と同様に、シリコン膜２２の形成領域を区画する絶縁層（第２絶縁層３２）を形成し、その絶縁層３２によって区画された領域（凹部）に液状の形成材料を配置し、その後、液体材料を熱処理により固体化することにより行う。
【００４１】
すなわち、図３（ａ）に示すように、まず、シリコン膜２０、シリコン膜２１、及び第１絶縁層３１上に、第２絶縁層３２を積層して形成する。第２絶縁層３２は、上記下地絶縁膜１２と同様に、例えば、シリコン酸化膜からなり、プラズマＣＶＤ法、SOG法あるいはポリシラザンを溶媒に混合した液体材料の塗布膜を熱転化することにより形成される。
【００４２】
続いて、フォトリソグラフィ法等を用いたパターニングにより、第２絶縁層３２の不要な部分を除去して、チャネル用のシリコン膜の形成領域（凹部）を形成する。すなわち、第２絶縁層３２上にレジスト膜５２を形成した後、パターニングによりレジスト膜５２の不要な部分を除去し、さらに第２絶縁層３２の不要な部分をエッチングして除去する。これにより、第２絶縁層３２に、チャネル用のシリコン膜の形成領域を区画するバンクが形成される。なお、レジスト膜５２の表面をフッ素を含有するガスを用いたプラズマに晒すなどの方法により非親和性にしておくのが好ましい。
【００４３】
続いて、第２絶縁層３２のバンクによって区画された上記シリコン膜の形成領域に、シリコン膜の形成材料を配置する。このとき、本例では、シリコン膜の形成材料として液体材料を用いるとともに、上述した液滴吐出法を用いてその液体材料の配置を行う。
【００４４】
チャネル用のシリコン膜の液体材料としては、例えば、上述したケイ素化合物を含む溶液が用いられる。上記ケイ素化合物溶液の濃度は、１〜８０重量％程度であり、所望のシリコン膜厚に応じて調整することができる。前記濃度が８０％を超えると析出しやすく均一な塗布膜が得られない。前記ケイ素化合物溶液は、目的の機能を損なわない範囲で必要に応じてフッ素系、シリコン系、ノニオン系等の表面張力調節剤を微量添加することができる。ノニオン系表面張力調節剤は、溶液の塗布対象物への濡れ性を良好化し、塗布した膜のレベルリング性を改良し、塗布膜の微細な凹凸の発生等の防止に役立つものである。
【００４５】
また、上記ケイ素化合物溶液の粘度は、通常１〜１００ｍＰａ・ｓの範囲のものであり、塗布位置や目的の塗布膜厚に応じて適宜選択することができる。１００ｍＰａ・ｓを超えると均一な塗布膜を得ることが困難になることがある。
【００４６】
さらに、上記溶液に使用する溶媒は、通常、室温での蒸気圧が０．００１〜１００ｍｍＨｇのものを用いる。蒸気圧が１００ｍｍＨｇより高い場合には、コーティングで塗布膜を形成する場合に溶媒が先に蒸発してしまい良好な塗布膜を形成することが困難になることがある。一方、蒸気圧が０．００１ｍｍＨｇより低い溶媒の場合、乾燥が遅くなりケイ素化合物のコーティング膜中に溶媒が残留し易くなり、後工程の熱処理にも良好のシリコン膜が得られがたいことがある。また、溶媒は、ケイ素化合物の溶解性と、溶液の安定性の点で、炭化水素系の溶媒、またはエーテル系溶媒が好ましく、さらに好ましい溶媒としては、炭化水素系溶媒が挙げられる。
【００４７】
続いて、図３（ｂ）に示すように、レジスト膜５２を剥離した後、熱処理により、チャネル用のシリコン膜の液体材料を固体化する。上述したケイ素化合物溶液を固体化する場合、熱処理温度は、例えば１００〜５００℃程度である。この熱処理により、塗布膜中の溶媒が除去され、環ケイ素化合物が開環し、更にケイ素化合物が分解し、固体状のシリコン膜が形成される。さらに、ランプアニールやレーザアニールあるいはフラッシュアニールなどの高温短時間の再熱処理を施すことにより、シリコン膜の結晶性、緻密性、及び他の膜との密着性が向上する。この再熱処理の処理温度は、レーザアニールの場合は少なくとも前記シリコン膜が溶融するまで昇温するのが望ましく加熱時間は、１０〜８０ｎｓ程度が好ましく、ランプアニールの場合には、約５００〜１０００℃、数ｓ〜数10ｓ程度が好ましく、フラッシュアニールではシリコン膜が溶融する程度の温度で数ｍｓ程度が好ましい。これにより、チャネル領域を含む結晶性のよいシリコン膜２２が形成される。
【００４８】
次に、図３（ｃ）に示すように、チャネル領域を含むシリコン膜２２、及び第２絶縁層３２上に、ゲート絶縁膜２３を積層して形成する。ゲート絶縁膜２３は、上記下地絶縁膜１２と同様に、例えば、シリコン酸化膜からなり、プラズマＣＶＤ法、あるいはポリシラザンを溶媒に混合した液体材料の塗布膜を熱転化することにより形成される。
【００４９】
次に、図４（ａ）及び（ｂ）に示すように、ゲート絶縁膜２３上に、ドープドシリコン、シリサイド膜や、アルミニウム、タンタル、モリブデン、チタン、タングステン、銅、銀などの金属を含むゲート電極２４を形成する。
【００５０】
すなわち、図４（ａ）に示すように、ゲート絶縁膜２３上にレジスト膜５３を形成した後、パターニングによりレジスト膜５３の不要な部分を除去し、レジスト膜５３に、ゲート電極の形成領域（凹部）を形成する。その後、その形成領域に、ゲート電極の形成材料を配置する。本例では、ゲート電極の形成材料として液体材料を用いるとともに、上述した液滴吐出法を用いてその液体材料の配置を行う。そして、上記液体材料の配置後、熱処理により、液体材料に含まれる溶剤を除去し、固体状のゲート電極膜を形成する。尚、上記液体材料として、前記金属材料の微粒子を有機溶剤に分散させたものを用いることが出来る。例えば、粒径８〜１０ｎｍの銀微粒子をテルピネオールやトルエンなどの有機溶媒に分散させたものを用いることができる。導電性物質の微粒子としては、上述した銀（Ａｇ）の他に、Ａｕ、Ａｌ、Ｃｕ、Ｎｉ、Ｃｏ、Ｃｒ、ＩＴＯなどが挙げられる。
【００５１】
続いて、図４（ｂ）に示すように、上記熱処理の後、レジスト膜５３を剥離する。その後、さらに熱処理を行うことにより、ゲート電極膜を緻密化する。これにより、ゲート絶縁膜２３上にゲート電極２４が形成される。
【００５２】
次に、図４（ｃ）に示すように、ゲート絶縁膜２３及びゲート電極２４上に、第３絶縁層３３を形成する。第３絶縁層３３は、上記下地絶縁膜１２と同様に、例えば、シリコン酸化膜からなり、プラズマＣＶＤ法、あるいはポリシラザンを溶媒に混合した液体材料の塗布膜を熱転化することにより形成される。また、さらに熱処理を加えて、各種絶縁膜の緻密化を図るとよい。
【００５３】
次に、図５（ａ）に示すように、フォトリソグラフィ法等を用いたパターニングにより、第２絶縁層３２及び第３絶縁層３３の不要な部分を除去して、コンタクトホール３５，３６を形成する。
すなわち、第３絶縁層３３上にレジスト膜５４を形成した後、パターニングによりレジスト膜５４の不要な部分を除去し、さらに第２絶縁層３２及び第３絶縁層３３の不要な部分をエッチングして除去する。
【００５４】
次に、図５（ｂ）に示すように、上記コンタクトホールの形成後、さらなるパターニングにより、レジスト膜５４の不要な部分を除去し、ソース電極及びドレイン電極の形成領域（凹部）を形成する。その後、その形成領域に、ソース電極及びドレイン電極の形成材料を配置する。本例では、ソース電極及びドレイン電極の形成材料として液体材料を用いるとともに、上述した液滴吐出法を用いてその液体材料の配置を行う。
【００５５】
ソース電極及びドレイン電極用の液体材料としては、金属などの導電性物質の微粒子を液体（例えば有機溶媒）に分散させたものを用いる。例えば、粒径８〜１０ｎｍの銀微粒子をテルピネオールやトルエンなどの有機溶媒に分散させたものを用いることができる。導電性物質の微粒子としては、上述した銀（Ａｇ）の他に、Ａｕ、Ａｌ、Ｃｕ、Ｎｉ、Ｃｏ、Ｃｒ、ＩＴＯなどが挙げられる。
【００５６】
また、上記液体材料の配置後、熱処理により、液体材料に含まれる溶剤を除去し、固体状の導電膜を形成する。この熱処理の温度は、溶剤の沸点前後程度が好ましく、例えば、８０−１５０℃程度である。なお、このとき得られる導電膜は、導電性微粒子の集合であり非常に活性である。そのため、上記熱処理は、不活性ガス雰囲気の処理空間で行うのが好ましい。
【００５７】
次に、図５（ｃ）に示すように、上記熱処理の後、レジスト膜５４を剥離する。その後、さらに熱処理を行うことにより、導電膜を焼成する。焼成温度は、例えば３００〜５００℃である。焼成により、導電膜そのものの抵抗値の低減に加え、導体（半導体を含む）同士のコンタクト抵抗が低減される。これにより、低抵抗のソース電極３７とドレイン電極３８とが形成され、先の図１に示したトランジスタ１０が完成する。
なお、ソース電極３７あるいはドレイン電極３８として、異種の金属を多層形成したものを用いてもよい。例えば、ＡｌやＣｕ等の卑金属は比較的空気中で酸化され易いので、その上に空気中で酸化されにくいＡｇなどの貴金属を形成するとよい。また、上記電極の形成後、最上層に保護膜（保護用絶縁層）を形成してもよい。
【００５８】
図６は、本発明に係るトランジスタの実施形態の他の一例を模式的に示す断面図である。図６において、基板６１上に下地絶縁膜６２が形成され、その上に他結晶シリコンを用いたトランジスタ６０が形成されている。
【００５９】
本例のトランジスタ６０は、先の図１に示したトランジスタ１０とほぼ同様の構成及び構造からなる。また、先の図１に示したトランジスタ１０と異なり、第１絶縁層８１に対して、ソース領域を含むシリコン膜７０とドレイン領域を含むシリコン膜７１との、チャネル領域を含むシリコン膜７２の側の各表面が、わずかに低い高さにある。
上記構成の違いにより、本例のトランジスタ６０では、チャネル領域７２のうち、ソース領域７０に接続されるコンタクト部分と、ドレイン領域７１に接続されるコンタクト部分とが明確に分かれるという特徴がある。これにより、性能の安定化が図られる。
なお、本例のトランジスタ６０において、第２絶縁層８２と、チャネル領域を含むシリコン膜７２とは、ゲート電極７４の側の表面がほぼ同じ高さにあり、先の図１に示したトランジスタ１０と同様に、ゲート絶縁膜７３が形成される表面の平坦化が図られ、その結果、ゲート絶縁膜７３が平坦化される。そして、ゲート絶縁膜７３が平坦化されることで、その上に形成されるゲート電極７４やその他の配線の段差が少なくなり、リーク電流の低減や、劣化の防止など、品質の向上が図られる。
【００６０】
図７（ａ）〜（ｃ）は、上記トランジスタ６０を製造する過程の一部を示す図であり、特に、先の図２〜図５に示したトランジスタ１０の製造方法の実施例と異なる工程を取り上げている。
【００６１】
本例の製造方法では、図７（ｂ）に示すように、先の実施例に比べて、ソース領域を含むシリコン膜７０、及びドレイン領域を含むシリコン膜７１の各形成材料の配置量、すなわちそれらの形成領域である第１絶縁層８１の凹部に対する液体材料の総吐出量をそれぞれ少なくしている。これにより、図７（ｃ）に示すように、熱処理後において、固体化されたシリコン膜７０，７１の高さが、第１絶縁層８１に比べてわずかに低い高さとなる。
【００６２】
図８は、液晶表示装置用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図である。
図８において、液晶表示装置用のアクティブマトリクス基板４００は、絶縁基板４１０上がデータ線Ｓｎ，Ｓｎ＋１…と走査線Ｇｍ，Ｇｍ＋１とによって複数の画素領域４０２に区画形成され、各画素領域４０２の各々に対して、本発明が適用されたトランジスタ４０４が形成されている。そのため、この基板４００を用いて液晶表示装置では、トランジスタの配線構造の設計自由度が向上することことから、性能や品質の向上を図ることができる。
【００６３】
上述の液晶表示装置を用いて構成される電子機器は、図９に示す表示情報出力源１０００、表示情報処理回路１００２、表示駆動回路１００４、液晶パネルなどの表示パネル１００６、クロック発生回路１００８及び電源回路１０１０を含んで構成される。
【００６４】
表示情報出力源１０００は、ＲＯＭ、ＲＡＭなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、ビデオ信号などの表示情報を出力する。表示情報処理回路１００２は、クロック発生回路１００８からのクロックに基づいて表示情報を処理して出力する。この表示情報処理回路１００２は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。表示駆動回路１００４は、走査側駆動回路及びデータ側駆動回路を含んで構成され、液晶パネル１００６を表示駆動する。電源回路１０１０は、上述の各回路に電力を供給する。
【００６５】
このような構成の電子機器として、図１０に示すマルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）の他に、液晶プロジェクタ、ページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
図１０に示すパーソナルコンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、上述した液晶表示装置を含む液晶表示画面１２０６とを有する。上述した液晶表示装置を用いて構成されることから、表示性能や品質の向上を図ることができる。
【００６６】
なお、これらに代えて、図１１に示すように、液晶表示基板１３０４を構成する２枚の透明基板１３０４ａ，１３０４ｂの一方に、金属の導電膜が形成されたポリイミドテープ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）１３２０を接続して、電子機器用の一部品である液晶表示装置として使用することもできる。また、集積回路としてのＩＣチップを、本発明のトランジスタを用いて構成することにより、トランジスタの配線構造の設計自由度が高まり、性能や品質の向上を図ることができる。
【００６７】
また、上記例では、アクティブマトリクス基板であるＴＦＴ基板を例に挙げたが、同じアクティブマトリクス基板としてＭＩＭ（金属−絶縁−金属）、ＭＩＳ（金属−絶縁−シリコン）などの他の２端子、３端子素子を画素スイッチング素子とするものにも同様に適用できる。例えばＭＩＭを用いたアクティブマトリクス基板の薄膜積層構造は半導体層を含まず、導電層と絶縁層のみで構成されるが、この場合にも本発明を適用できる。さらには、本発明はアクティブマトリクス基板にのみでなく、表示要素としても液晶によらずに、例えば、ＥＬ（エレクトロ ルミネッセンス）などを用いるものでも良い。さらには、ＴＦＴを含む半導体デバイス、ＤＭＤ（デジタル ミラー デバイス）など、導電層と絶縁層を含み、さらには半導体層を含む種々の薄膜積層構造を有する薄膜デバイスに本発明を適用可能である。
【図面の簡単な説明】
【図１】 本発明に係るトランジスタの実施形態の一例を模式的に示す断面図。
【図２】 本発明のトランジスタの製造過程を示す図。
【図３】 本発明のトランジスタの製造過程を示す図。
【図４】 本発明のトランジスタの製造過程を示す図。
【図５】 本発明のトランジスタの製造過程を示す図。
【図６】 本発明に係るトランジスタの実施形態の他の一例を模式的に示す断面図。
【図７】 図６のトランジスタの製造過程を示す図。
【図８】 本発明の液晶表示装置用アクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図。
【図９】 本発明の電子機器に含まれる液晶表示装置を示すブロック図。
【図１０】 図９の液晶表示装置を用いた電子機器の一例であるパーソナルコンピュータの概略説明図。
【図１１】 ＴＣＰを有する液晶表示装置を示す概略説明図。
【符号の説明】
１１…基板、１０…トランジスタ、２０…ソース領域（半導体膜）、２１…ドレイン領域（半導体膜）、２２…チャネル領域（半導体膜）、２３…ゲート絶縁膜、２４…ゲート電極、３０…絶縁部材、３１…第１絶縁層、３２…第２絶縁層、３３…第３絶縁層。

Claims (5)

  1. それぞれ半導体膜からなるソース領域、ドレイン領域、及びチャネル領域と、ゲート絶縁膜と、ゲート電極とを有するトランジスタにおいて、
    第１の絶縁部材、前記ソース領域、及び前記ドレイン領域を含む第１の層と、
    第２の絶縁部材、及び前記チャネル領域を含む第２の層と、を有し、
    前記第１の層において、
    前記第１の絶縁部材の一方の側に接して、前記ソース領域が前記第１の絶縁部材よりも低い高さに形成され、
    前記第１の絶縁部材の他の一方の側に接して、前記ドレイン領域が前記第１の絶縁部材よりも低い高さに形成され、
    前記第２の層において、
    前記第２の絶縁部材は、前記チャネル領域の周囲に形成されているとともに、該第２の絶縁部材の一部が前記ソース領域の上と、前記ドレイン領域の上とに形成されており、
    前記第２の層は、前記第１の絶縁部材、前記ソース領域、及び前記ドレイン領域と前記チャネル領域とが接するように前記第１の層の上に形成され、
    ソース電極が、前記チャネル領域に当接して設けられているとともに、前記ソース領域の上に形成された前記第２の絶縁部材の一部を貫通して前記ソース領域に接続されており、
    ドレイン電極が、前記チャネル領域に当接して設けられているとともに、前記ドレイン領域の上に形成された前記第２の絶縁部材の一部を貫通して前記ドレイン領域に接続されていることを特徴とするトランジスタ。
  2. 請求項１に記載のトランジスタにおいて、
    前記ソース領域を含む半導体膜と、前記ドレイン領域を含む半導体膜とは、前記チャネル領域の側の端面位置が互いにほぼ同じ高さにあることを特徴とするトランジスタ。
  3. 請求項１又は２に記載のトランジスタを用いたことを特徴とする集積回路。
  4. 請求項１又は２に記載のトランジスタをスイッチング素子として用いる電気光学層を有したことを特徴とする電気光学装置。
  5. 表示部を備えた電子機器において、
    請求項４に記載の電気光学装置を前記表示部として備えることを特徴とする電子機器。
JP2002351112A 2002-12-03 2002-12-03 トランジスタ、集積回路、電気光学装置、電子機器 Expired - Fee Related JP4356309B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002351112A JP4356309B2 (ja) 2002-12-03 2002-12-03 トランジスタ、集積回路、電気光学装置、電子機器
US10/717,503 US7084428B2 (en) 2002-12-03 2003-11-21 Transistor, integrated circuit, electro-optic device, electronic instrument and method of manufacturing a transistor
CNB2003101195206A CN1278429C (zh) 2002-12-03 2003-12-01 晶体管、集成电路、电光装置、电子设备及其制造方法
KR1020030086370A KR100594835B1 (ko) 2002-12-03 2003-12-01 액티브 매트릭스 기판, 전기 광학 장치, 전자 기기 및 트랜지스터의 제조 방법
TW092133711A TWI238531B (en) 2002-12-03 2003-12-01 Transistor, integrated circuit, electro-optic device, electronic instrument and method of manufacturing a transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002351112A JP4356309B2 (ja) 2002-12-03 2002-12-03 トランジスタ、集積回路、電気光学装置、電子機器

Publications (3)

Publication Number Publication Date
JP2004186393A JP2004186393A (ja) 2004-07-02
JP2004186393A5 JP2004186393A5 (ja) 2005-09-15
JP4356309B2 true JP4356309B2 (ja) 2009-11-04

Family

ID=32753117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002351112A Expired - Fee Related JP4356309B2 (ja) 2002-12-03 2002-12-03 トランジスタ、集積回路、電気光学装置、電子機器

Country Status (5)

Country Link
US (1) US7084428B2 (ja)
JP (1) JP4356309B2 (ja)
KR (1) KR100594835B1 (ja)
CN (1) CN1278429C (ja)
TW (1) TWI238531B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106311761B (zh) * 2015-06-30 2019-01-08 上海梅山钢铁股份有限公司 一种减少轧机负荷波动的方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247965B2 (en) * 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
US7439086B2 (en) * 2003-11-14 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
JP2005259848A (ja) * 2004-03-10 2005-09-22 Toshiba Corp 半導体装置及びその製造方法
KR100611886B1 (ko) * 2004-06-25 2006-08-11 삼성에스디아이 주식회사 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치
WO2006051457A1 (en) * 2004-11-09 2006-05-18 Polymer Vision Limited Self-aligned process to manufacture organic transistors
JP4865999B2 (ja) * 2004-11-19 2012-02-01 株式会社日立製作所 電界効果トランジスタの作製方法
JP2006195142A (ja) * 2005-01-13 2006-07-27 Future Vision:Kk 配線パターンを有する基板及びそれを用いた液晶表示装置
US7595502B2 (en) 2005-03-04 2009-09-29 Samsung Mobile Display Co., Ltd. Method of manufacturing thin film transistor, thin film transistor manufactured by the method, and display device employing the same
KR100647695B1 (ko) * 2005-05-27 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
KR101209046B1 (ko) 2005-07-27 2012-12-06 삼성디스플레이 주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
JP4506605B2 (ja) 2005-07-28 2010-07-21 ソニー株式会社 半導体装置の製造方法
KR101240656B1 (ko) * 2005-08-01 2013-03-08 삼성디스플레이 주식회사 평판표시장치와 평판표시장치의 제조방법
US7608892B2 (en) * 2006-04-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5259977B2 (ja) * 2006-04-28 2013-08-07 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5500771B2 (ja) * 2006-12-05 2014-05-21 株式会社半導体エネルギー研究所 半導体装置及びマイクロプロセッサ
JP5325465B2 (ja) * 2008-06-03 2013-10-23 株式会社日立製作所 薄膜トランジスタおよびそれを用いた装置
CN105590964B (zh) * 2010-02-05 2019-01-04 株式会社半导体能源研究所 半导体装置
KR20130007597A (ko) 2010-03-08 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
JP5567886B2 (ja) * 2010-04-09 2014-08-06 株式会社半導体エネルギー研究所 半導体装置
US8207025B2 (en) * 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101809661B1 (ko) * 2011-06-03 2017-12-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
CN103000692A (zh) * 2011-09-14 2013-03-27 鸿富锦精密工业（深圳）有限公司 薄膜晶体管结构及其制造方法
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8952379B2 (en) * 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013042562A1 (en) * 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013042696A1 (en) * 2011-09-23 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106847929B (zh) 2011-09-29 2020-06-23 株式会社半导体能源研究所 半导体装置
JP5806905B2 (ja) * 2011-09-30 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
JP5912394B2 (ja) * 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US8637864B2 (en) * 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
SG10201601757UA (en) 2011-10-14 2016-04-28 Semiconductor Energy Lab Semiconductor device
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130055521A (ko) * 2011-11-18 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자, 및 반도체 소자의 제작 방법, 및 반도체 소자를 포함하는 반도체 장치
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9768254B2 (en) * 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors
KR20200069446A (ko) * 2018-12-06 2020-06-17 삼성디스플레이 주식회사 박막트랜지스터와 그것을 구비한 디스플레이 장치 및 그들의 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104439A (ja) 1992-09-18 1994-04-15 Fujitsu Ltd 薄膜トランジスタおよびその製造方法
US6683350B1 (en) * 1993-02-05 2004-01-27 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
JPH086025A (ja) * 1994-04-20 1996-01-12 Sharp Corp 液晶電気光学装置、それを用いた投射型表示システムおよび液晶電気光学装置の駆動方法
JPH1032337A (ja) 1996-07-12 1998-02-03 Seiko Epson Corp 薄膜トランジスタとそれを用いた半導体集積回路および液晶表示装置ならびに薄膜トランジスタの製造方法
KR100295687B1 (ko) 1999-05-25 2001-07-12 김영환 모스 트랜지스터 제조방법
GB9919536D0 (en) * 1999-08-19 1999-10-20 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
US6420218B1 (en) * 2000-04-24 2002-07-16 Advanced Micro Devices, Inc. Ultra-thin-body SOI MOS transistors having recessed source and drain regions
JP2004516669A (ja) * 2000-12-21 2004-06-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 薄膜フィルムトランジスタ
US6870225B2 (en) * 2001-11-02 2005-03-22 International Business Machines Corporation Transistor structure with thick recessed source/drain structures and fabrication process of same
US20030227014A1 (en) * 2002-06-11 2003-12-11 Xerox Corporation. Process for forming semiconductor layer of micro-and nano-electronic devices
US6890868B2 (en) * 2002-10-17 2005-05-10 Xerox Corporation Process for depositing gelable composition that includes dissolving gelable composition in liquid with agitating to disrupt gelling

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106311761B (zh) * 2015-06-30 2019-01-08 上海梅山钢铁股份有限公司 一种减少轧机负荷波动的方法

Also Published As

Publication number Publication date
KR100594835B1 (ko) 2006-06-30
TWI238531B (en) 2005-08-21
US20050029591A1 (en) 2005-02-10
CN1278429C (zh) 2006-10-04
KR20040048829A (ko) 2004-06-10
TW200425520A (en) 2004-11-16
US7084428B2 (en) 2006-08-01
JP2004186393A (ja) 2004-07-02
CN1505172A (zh) 2004-06-16

Similar Documents

Publication Publication Date Title
JP4356309B2 (ja) トランジスタ、集積回路、電気光学装置、電子機器
JP4042098B2 (ja) デバイスの製造方法
JP4103800B2 (ja) トランジスタの製造方法
US7655499B2 (en) Forming method of contact hole and manufacturing method of semiconductor device, liquid crystal display device and EL display device
TWI277359B (en) Light emitting device and method of manufacturing the same
JP3725169B2 (ja) 塗布膜を有する薄膜デバイスの製造方法
US7105422B2 (en) Thin film circuit device, manufacturing method thereof, electro-optical apparatus, and electronic system
US6891270B2 (en) Semiconductor device and method of manufacturing the same
JP2003318193A (ja) デバイス、その製造方法及び電子装置
KR101079753B1 (ko) 반도체장치 제조방법
TWI278009B (en) Semiconductor device and manufacturing method thereof, integrated circuit, electro-optic device, and electronic equipment
KR20190043194A (ko) 금속 배선 및 이를 포함하는 박막 트랜지스터
US7510093B2 (en) Method of manufacturing a wiring substrate, method of manufacturing an electro-optical device, method of manufacturing an electronic apparatus
US20050184293A1 (en) Method of manufacturing semiconductor device, method of manufacturing electronic apparatus, semiconductor device, and electronic apparatus
TWI284374B (en) Semiconductor device manufacturing method
JP4618087B2 (ja) 仕切部材の形成方法、カラーフィルター用仕切部材の形成方法
JP2005093700A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、並びに電子機器の製造方法
JPH11297947A (ja) 半導体素子、その製造方法および半導体素子製造装置
US20060154406A1 (en) Method of manufacturing transistor, method of manufacturing electro-optical device, and method of manufacturing electronic device
JP2004063845A (ja) 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置
TWI809743B (zh) 半導體裝置和製造方法
JP2007139995A (ja) 表示装置およびその製造方法
JP2004304022A (ja) トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器
JP4940402B2 (ja) 薄膜装置の製造方法
TWI269372B (en) Semiconductor device and a method of manufacturing the same, integrated circuit, electro-optical device, and electronic apparatus

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081003

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees