KR101079753B1 - 반도체장치 제조방법 - Google Patents

반도체장치 제조방법 Download PDF

Info

Publication number
KR101079753B1
KR101079753B1 KR1020067007802A KR20067007802A KR101079753B1 KR 101079753 B1 KR101079753 B1 KR 101079753B1 KR 1020067007802 A KR1020067007802 A KR 1020067007802A KR 20067007802 A KR20067007802 A KR 20067007802A KR 101079753 B1 KR101079753 B1 KR 101079753B1
Authority
KR
South Korea
Prior art keywords
insulating film
delete delete
opening
composition
film
Prior art date
Application number
KR1020067007802A
Other languages
English (en)
Other versions
KR20060091316A (ko
Inventor
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20060091316A publication Critical patent/KR20060091316A/ko
Application granted granted Critical
Publication of KR101079753B1 publication Critical patent/KR101079753B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 성막 전의 표면 형상에 기인한 단차로 인한 단절을 방지하고, 대형 기판 위에 절연막을 형성하는데 있어서의 비용 증대를 억제하고, 재료의 사용 효율의 향상과 폐기물량의 감소를 실현시킨 반도체장치 제조방법을 제공하는 것을 과제로 한다. 본 발명에서는, 조성물을 토출하여 제1 절연막을 형성하고, 이 제1 절연막 위에 제2 절연막을 선택적으로 형성하고, 이 제2 절연막을 마스크로 하여 제1 절연막을 에칭하여 개구부를 형성한다. 그후, 개구부 위에 조성물을 토출하여 도전막을 형성하고, 하층의 배선과 상층의 배선을 그들 사이에 절연막을 두고 서로 접속한다.
반도체장치, 액적 토출법, 조성물, 절연막, 마스크 패턴

Description

반도체장치 제조방법{Method for manufacturing semiconductor device}
본 발명은 잉크젯법으로 대표되는 액적(液滴) 토출법을 사용한 반도체장치 제조방법, 특히 반도체장치를 구성하는 절연막을 형성하는 기술에 관한 것이다.
최근, 박막트랜지스터를 사용한 반도체장치가 휴대 전화기와 같은 휴대형 단말기 뿐만 아니라, 텔레비전과 같은 대형 액정 표시장치에 널리 응용되고 있고, 활발하게 연구가 행해지고 있다.
액적 토출법은, 마스크가 불필요하고, 기판의 대면적화가 용이하고, 재료의 사용 효율이 높고, 또한 적은 설비 투자와 제조장치의 소형화가 가능하다는 등의 많은 이점(利點)을 가진다. 따라서, 컬러 필터나 플라즈마 디스플레이의 배선이나 전극 등의 제조에 응용되고 있다.
종래의 반도체장치 제조방법에서는, 회로 등의 패턴의 형성에 상당히 복잡한 공정이 사용되고 있다. 예를 들어, 하층의 배선과 상층의 배선이 절연막을 사이에 두고 접속된 반도체장치의 제조공정에 대하여 아래에 간단히 설명한다.
먼저, 절연 표면 위에 배선의 기본이 되는 도전막을 형성하고, 스핀 코팅법을 사용하여 이 도전막의 전면(全面)에 레지스트를 형성한다. 이어서, 이 도전막 중 배선에 사용되는 영역을 특정하여, 노광 및 현상에 의해 레지스트 패턴을 형성 하고, 도전막을 선택적으로 에칭함으로써, 목적하는 배선을 형성한다. 다음에, 배선 위에 CVD법이나 스퍼터링법 또는 스핀 코팅법 등으로 절연막을 형성하고, 이 절연막 위에 레지스트를 형성한다. 그 다음, 상기와 마찬가지로 노광 및 현상 처리를 행한 레지스트를 마스크로 하여, 하층의 배선이 노출되도록 상기 절연막을 선택적으로 에칭하여 개구부를 형성한다. 이어서, 상기 개구부를 충전하도록 도전막을 형성하고, 이 도전막 위에 레지스트를 형성한다. 그 후, 노광 및 현상 처리를 행한 레지스트를 마스크로 하여 상기 도전막을 에칭하여, 하층의 배선과 접속된 상층의 배선을 형성한다.
상기 제조공정에서, 절연막은 스퍼터링법, CVD법 또는 스핀 코팅법 등에 의해 형성된다. 스퍼터링법이나 CVD법에 의해 형성되는 절연막의 표면 형상은 성막 전의 표면 형상에 의존한다. 따라서, 성막 전의 표면 형상에 단차(段差)가 있는 경우에는, 절연막을 형성한 후에 배선을 적층 형성하면, 단차에 기인한 단절 등이 발생하는 것과 같은 문제가 있다. 또한, 스퍼터링법이나 CVD법은 진공 장치를 사용하는 기상(氣相) 공정이다. 따라서, 1변이 1 m를 초과하는 대형 기판 위에 절연막을 형성하는 경우, 장치가 필연적으로 대형화하여, 비용의 증대를 초래한다.
한편, 스핀 코팅법에 의해 절연막을 형성하는 경우에는, 절연막의 표면 형상이 성막 전의 표면 형상에 의존하지 않는다. 그러나, 기판의 면적이 커지면, 기판의 중앙부에 비하여 기판의 단부의 막 두께가 두꺼워지고, 절연막의 막 두께의 균일성이 유지될 수 없다. 또한, 스핀 코팅법에서는, 원심 가속도에 의해 액체 수지를 기판 위에서 확산시키고, 여분의 수지는 기판의 엣지(edge)로부터 떨어뜨려, 기판 표면에 얇은 수지의 필름을 형성한다. 따라서, 재료의 사용 효율이 나쁘고, 여분의 수지가 폐기물로서 생긴다.
상기 실정을 감안하여, 본 발명은 성막 전의 표면 형상에 기인한 단차로 인한 단절이 발생하지 않는 반도체장치 제조방법을 제공하는 것을 과제로 한다. 또한, 대형 기판 위에 절연막을 형성하는 경우, 대형화한 장치를 필요로 하지 않고, 비용의 증대를 억제한 반도체장치 제조방법을 제공하는 것을 과제로 한다. 또한, 재료의 사용 효율의 향상과, 폐기물량의 감소를 실현시킨 반도체장치 제조방법을 제공하는 것을 과제로 한다.
상술한 종래 기술의 과제를 해결하기 위해, 본 발명에서는 아래의 수단을 강구하였다.
본 발명은, 절연체를 포함하는 조성물을 토출하여 제1 절연막을 형성하고, 이 제1 절연막 위에 제2 절연막을 형성하고, 이 제2 절연막에 노광 및 현상을 행하여 마스크 패턴을 형성하고, 제2 절연막을 마스크로 하여 제1 절연막을 에칭하여 개구부를 형성하는 것을 특징으로 하고 있다. 여기서, 제2 절연막은 스핀 코팅법 등의 공지의 방법을 사용하여 형성될 수 있지만, 액적 토출법을 사용하여 형성함으로써 최소한의 재료로 절연막을 형성할 수 있다. 또한, 본 발명에서의 액적 토출법이란, 도전막이나 절연막 등의 재료를 포함한 조성물의 액적(도트(dot)라고도 함)을 선택적으로 토출(분사)하여 임의의 장소에 형성하는 방법을 의미하고, 그 방식에 따라서는 잉크젯법이라고도 불리고 있다.
또한, 본 발명은, 상기 구성에서, 제1 절연막을 형성한 후, 재차 절연체를 포함하는 조성물을 선택적으로 토출하여, 마스크가 되는 절연막을 임의의 위치에 형성하는 것을 특징으로 하고 있다. 마스크를 선택적으로 형성함으로써, 노광 및 현상 공정이 불필요하게 된다. 또한, 마스크로서 사용되는 재료는 절연막에 한정되지 않는다. 따라서, 에칭 시에 제1 절연막에 대하여 에칭 레이트(etching rate)의 선택비를 얻을 수 있는 경우에는, 제2 절연막 대신에 도전성 재료 등을 포함하는 조성물을 토출하여 도전막을 마스크로서 사용하여도 좋다.
본 발명은 조성물을 토출하여 절연막을 형성하는 반도체장치 제조방법이고, 그의 특징으로서, 절연막 위에 마스크를 형성한 후 에칭을 행함으로써 개구부를 구비한 절연막을 제조하는 점과, 상기 절연막에 불활성 가스를 첨가하는 점을 들 수 있다. 불활성 가스는 구체적으로는 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe)에서 선택된 1종 또는 복수 종이고, 불활성 가스가 절연막 중에 1×1019∼5×1021 atoms/㎤의 농도, 바람직하게는 2×1019∼2×1021 atoms/㎤의 농도로 포함되도록 절연막을 형성하는 것을 특징으로 한다.
또한, 본 발명은, 상기 구성에서, 개구부를 테이퍼 형상으로 형성하는 것을 특징으로 하고, 구체적으로는, 개구부를 30° 이상 75° 미만의 테이퍼 형상으로 형성하는 것을 특징으로 한다. 개구부를 테이퍼 형상으로 형성함으로써, 개구부의 측면에 불활성 가스의 첨가가 용이하게 된다.
또한, 본 발명은, 형성한 개구부의 측면에 도전성 재료를 포함하는 조성물을 토출하여, 배리어(barrier)층을 형성하는 것을 특징으로 하고 있다. 여기서, 배리어층으로서 사용하는 막은 도전막에 한정되는 것은 아니고, 절연막을 배리어층으로서 사용하여도 좋다. 예를 들어, 배선과의 단락(短絡)이 발생할 가능성이 있는 영역에 배리어층을 형성하는 경우에는, 배리어층을 수지 재료로 형성하는 것이 바람직하다.
또한, 본 발명은, 유기 재료 또는 규소와 산소와의 결합에 의해 골격 구조가 형성된 재료로 절연막을 제조하는 것을 특징으로 한다. 여기서, 유기 재료는 아크릴이나 폴리이미드, 벤조시클로부텐, 폴리아미드 등을 의미한다. 또한, 규소와 산소와의 결합에 의해 골격 구조가 형성된 재료는 대표적으로는 실록산계 폴리머 등의 중합에 의해 생긴 화합물 재료를 의미한다. 구체적으로는, 규소와 산소와의 결합에 의해 골격 구조가 형성되고 치환기로서 적어도 수소를 함유하는 재료, 또는 치환기로서 불소, 알킬기, 및 방향족 탄화수소 중 적어도 일 종을 가지는 재료가 포함된다.
또한, 본 발명은, 조성물을 토출하여 절연막을 형성한 후에, 평탄화 처리를 행하는 것을 특징으로 하고 있다. 평탄화 처리의 방법으로서는, 공지의 방법이 사용될 수 있다. 구체적으로는, 리플로우(reflow) 평탄화, CMP 평탄화, 바이어스 스퍼터 평탄화나 에치백(etchback) 평탄화 등의 평탄화법 또는 이들의 조합을 사용하여 평탄화 처리를 행한다.
또한, 본 발명은, 상기 구성에서, 조성물을 토출하여 형성된 절연막에 제공된 개구부에 도전성 재료를 포함하는 조성물을 토출하여, 개구부를 충전하는 도전막을 형성하는 것을 특징으로 하고 있다. 도전막은, 은, 금, 구리 또는 인듐 주석 산화물을 포함하는 재료로 형성되고, 이것이 본 발명의 특징이다.
본 발명에서는, 조성물을 토출하여 절연막을 형성하기 때문에, 토출할 때 임의의 피치(pitch)로 임의의 위치에 필요한 양만큼의 재료를 도포하는 것이 가능하다. 따라서, 형성된 절연막의 형상은 성막 전의 표면 형상에 의존하지 않고, 배선층에서의 단차로 인한 단절을 방지할 수 있다. 또한, 필요한 양만큼의 절연막을 도포하기 때문에, 재료의 사용 효율의 향상 및 폐기물양의 감소를 실현할 수 있다. 또한, 대형 기판 위에 절연막을 형성하는 경우, 대형화한 장치를 필요로 하지 않기 때문에, 비용의 증대를 억제할 수 있다.
도 1(A)∼도 1(E)는 절연막 제조방법을 설명하는 도면(실시형태 1).
도 2(A)∼도 2(D)는 절연막 제조방법을 설명하는 도면(실시형태 1).
도 3(A) 및 도 3(B)는 절연막 제조방법을 설명하는 도면(실시형태 2).
도 4(A) 및 도 4(B)는 절연막 제조방법을 설명하는 도면(실시형태 3).
도 5(A) 및 도 5(B)는 절연막 제조방법을 설명하는 도면(실시형태 4).
도 6(A)∼도 6(C)는 절연막 평탄화 방법을 설명하는 도면(실시형태 5).
도 7(A)∼도 7(D)는 반도체장치 제조방법을 설명하는 도면(실시예 1).
도 8(A)∼도 8(C)는 반도체장치 제조방법을 설명하는 도면(실시예 1).
도 9(A)∼도 9(E)는 반도체장치 제조방법을 설명하는 도면(실시예 1).
도 10(A)∼도 10(D)는 본 발명에 따른 다층 배선의 제조방법을 설명하는 도 면(실시예 4).
도 11(A)∼도 11(D)는 반도체장치 제조방법을 설명하는 도면(실시예 2).
도 12(A) 및 도 12(B)는 반도체장치 제조방법을 설명하는 도면(실시예 3).
도 13은 본 발명이 적용된 반도체장치의 일 형태인 패널을 나타내는 도면(실시예 5).
도 14(A)∼도 14(C)는 본 발명이 적용되는 전자 장치를 나타내는 도면(실시예 6).
[실시형태 1]
본 실시형태를 도 1(A)∼도 1(E)를 사용하여 설명한다.
먼저, 기판(100)을 준비한다. 이 기판(100)에는, 유리 기판, 석영 기판, 반도체 기판, 금속 기판, 스테인리스 강 기판 또는 본 제조공정의 처리 온도에 견딜 수 있는 플라스틱 기판을 사용한다. 이 때, 기판(100) 위에는, 절연체로 된 하지막이나 반도체층, 또는 도전막이 이미 형성되어 있어도 좋다. 다음에, 기판(100) 위에 절연체로 된 조성물을 토출하여 절연막(101)을 형성한다.
노즐(109)로부터 토출하는 조성물로서, 절연체를 용매에 용해 또는 분산시킨 조성물을 사용한다. 절연체로서는, 에폭시 수지, 아크릴 수지, 페놀 수지, 노볼락 수지, 멜라민 수지, 우레탄 수지 등의 수지 재료를 사용할 수 있다. 또한, 이들 수지 재료를 사용하는 경우, 그의 점도는, 용매를 사용하여 수지 재료를 용해 또는 분산시킴으로써 조정될 수 있다. 또한, 발액성(撥液性) 재료로서, 불소 원자가 포 함된 수지나 탄화수소만으로 구성된 수지 등을 사용할 수 있다. 보다 상세하게는, 분자 내에 불소 원자를 함유하는 모노머를 포함하는 수지, 또는 탄소 원자와 수소 원자만으로 구성된 모노머를 포함하는 수지를 예로 들 수 있다. 그 외에도, 아크릴, 벤조시클로부텐, 파릴렌, 플레어, 투과성을 가지는 폴리이미드 등의 유기 재료, 실록산계 폴리머 등의 중합에 의해 생긴 화합물 재료, 수용성 호모폴리머와 수용성 공중합체를 포함하는 조성물 등을 사용할 수도 있다. 유기 재료는 평탄성이 우수하기 때문에 적합하다. 따라서, 후에 도전성 재료를 성막하였을 때에도, 단차부에서의 막 두께가 극단적으로 얇아지거나, 단선이 일어나거나 하지 않는다. 그러나, 유기 재료를 사용한 경우에는, 탈가스 발생을 방지하기 위해, 유기 재료로 된 절연막의 하층과 상층에 규소를 함유하는 무기 재료로 박막을 형성하면 좋다. 구체적으로는, 플라즈마 CVD법이나 스퍼터링법에 의해, 질화산화규소막이나 질화규소막을 형성하면 좋다.
또한, 실록산계 폴리머는 규소와 산소와의 결합에 의해 골격 구조가 구성되고, 치환기로서 적어도 수소를 함유하는 재료, 또는 치환기로서 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 1종을 가지는 재료의 대표예로서 든 것이다. 따라서, 상기 조건의 범주 내에 있는 다양한 재료를 사용할 수 있다. 이 실록산계 폴리머는 평탄성이 우수하고, 투명성이나 내열성도 가지고 있으므로, 실록산 폴리머로 된 절연체를 형성한 후에 300℃∼600℃ 정도 이하의 온도로 가열처리를 행할 수 있다. 이 가열처리에 의해, 예를 들어, 수소화와 소성의 처리를 동시에 행할 수 있다. 또한, 용매의 종류나 농도를 조정하여 실록산계 폴리머의 점도를 제어할 수 있다. 따라서, 실록산계 폴리머는 사용 목적에 따라 나누어 사용함으로써 다양한 용도에 활용할 수 있다.
용매로서는, 초산부틸, 초산에틸 등의 에스테르류, 이소프로필 알코올, 에틸 알코올 등의 알코올류, 메틸 에틸 케톤, 아세톤 등의 유기 용매 등을 사용할 수 있다. 조성물의 점도는, 건조가 일어나는 것을 방지하거나, 토출구로부터 조성물을 원활하게 토출할 수 있도록 하기 위해 50 cp 이하가 바람직하다. 또한, 조성물의 표면 장력은 40 mN/m 이하가 바람직하다. 또한, 사용하는 용매나 용도에 따라, 조성물의 점도 등은 적절히 조정될 수도 있다. 예를 들어, ITO나 유기 인듐, 유기 주석을 용매에 용해 또는 분산시킨 조성물의 점도는 5∼50 mPa·S이고, 은을 용매에 용해 또는 분산시킨 조성물의 점도는 5∼20 mPa·S이고, 금을 용매에 용해 또는 분산시킨 조성물의 점도는 10∼20 mPa·S이다.
상기한 바와 같이, 액적 토출법에 의해 조성물을 기판(100) 위에 선택적으로 토출하여 제1 절연막(101)을 형성한다(도 1(A)). 액적 토출법을 사용함으로써, 기판 위의 필요한 부분(예를 들어, 기판의 단부 이외의 전면)에 절연막을 선택적으로 형성할 수 있기 때문에, 재료의 사용 효율이 향상될 수 있다.
다음에, 제1 절연막(101) 위에, 조성물을 토출하여 절연체로 된 레지스트(제2 절연막)(102)를 형성한다(도 1(B)). 여기서는, 제2 절연막으로서, 자외선에 반응하는 포토 레지스트를 토출하여 형성한다. 이 레지스트로서는, 감광제를 함유하는 조성물이 사용될 수 있고, 예를 들어, 대표적인 포지티브형 레지스트인 노보락 수지, 디페닐 실란 디올 및 산발생제 등을 용매에 용해 또는 분산시킨 조성물을 사 용한다. 용매로서는, 공지의 용매를 사용한다. 또한, 레지스트(102)는 스핀 코팅법으로 형성하여도 좋지만, 액적 토출법을 사용함으로써 레지스트를 기판의 불필요한 엣지까지 형성하지 않아도 좋으므로, 필요한 영역에만 레지스트를 형성할 수 있다.
그 다음, 노광 및 현상 공정(도 1(C))을 행함으로써, 레지스트(102)를 소마으이 형상으로 형성한다(도 1(D)). 또한, 여기서는, 포지티브형 레지스트를 사용하여 노광 및 현상 공정을 행하고 있지만, 네거티브형 레지스트를 사용하여 형성하여도 좋다.
그 다음, 가공한 레지스트(102)를 마스크로 하여, 마스크로 덮이지 않은 제1 절연막(101)을 에칭하여 개구부(103, 104)를 형성한다(도 1(E)).
이 에칭 처리에는, 황산, 질산, 인산, 불산 등의 약액으로 부식을 행하는 습식 에칭이나, 또는 대표적으로는 RIE(반응성 이온 에칭)을 사용하는 건식 에칭 중 어느 것을 사용하여도 좋고, 그 목적이나 용도에 따라 적절이 선택할 수 있다. 에칭 가스는 피가공물에 따라 적절히 선택될 수 있고, CF4, NF3, SF6 등의 불소계나 Cl2, BCl3 등의 염소계 에칭 가스를 사용하여 에칭을 행한다.
구체적으로는, 제1 절연막을 실록산계 폴리머로 형성하는 경우, 사용하는 에칭 가스에 불활성 기체를 첨가하면 좋다. 첨가하는 불활성 원소로서는, He, Ne, Ar, Kr, Xe에서 선택된 1종 또는 복수 종을 사용할 수 있다. 본 실시형태에서는, CF4, O2, He, Ar을 사용하여 에칭을 행한다. 또한, 기판(100) 위에 잔사(殘渣)를 남기지 않고 에칭하기 위해서는 10~ 20% 정도의 비율로 에칭 시간을 증가시켜, 오버에칭을 행할 수도 있다. 1회의 에칭으로 테이퍼 형상을 형성하여도 좋고, 복수 회의 에칭으로 테이퍼 형상을 형성하여도 좋다.
다음에, 박리액을 사용하여, 마스크로서 기능한 제2 절연막(102)을 제거한다. 제2 절연막의 제거에는, 플라즈마화한 가스와 절연막을 반응시켜 절연막을 기화시켜 제거하는 플라즈마 에셔(asher); O3(오존)을 분해하여 반응성 가스인 산소 라디칼로 바꾸고 이 산소 라디칼과 레지스트를 반응시켜 절연막을 기화시키는 오존 애셔; 절연막을 녹이기에 최적인 약액 조(槽)를 탑재한 습식 스테이션 등을 사용할 수 있다. 플라즈마 애셔 또는 오존 애셔를 사용하는 경우, 실제의 절연막이 함유하는 중금속 등의 불순물은 제거되지 않으므로, 습식 스테이션으로 세정하는 것이 바람직하다. 이와 같이, 습식 처리를 건식 애싱의 공정 후에 계속하여 행함으로써, 레지스트의 잔사를 남기지 않고 제거할 수 있다.
이상과 같이, 조성물을 토출하여 절연막을 형성함으로써, 대형화한 장치를 필요로 하지 않고 절연막을 형성할 수 있고, 재료의 소비도 최소로 할 수 있다. 또한, 마스크가 되는 레지스트를 스핀 코팅 대신에 액적 토출법에 의해 형성함으로써, 재료의 사용 효율을 향상시킬 수 있다.
[실시형태 2]
본 실시형태를 도 2(A)∼도 2(D)를 사용하여 설명한다. 본 실시형태에서는, 마스크로서 사용되는 절연물을 선택적으로 토출하여 마스크를 형성하는 경우의 절 연막 제조방법에 대하여 설명한다.
먼저, 실시형태 1과 마찬가지로 기판(100) 위에 조성물을 토출하여 제1 절연막(101)을 형성한다(도 2(A)).
다음에, 제1 절연막(101) 위에, 제1 절연막과는 다른 조성물을 선택적으로 토출하여, 레지스트나 폴리이미드 등의 절연체로 된 마스크(제2 절연막)(202)를 형성한다(도 2(B)). 마스크(202)로서는, 제1 절연막(101)에 대하여 에칭의 선택비를 얻을 수 있는 마스크가 사용될 수 있다.
다음에, 제2 절연막(202)을 마스크로 하여, 마스크로 덮이지 않은 부분인 제1 절연막(101)의 일부에 에칭 처리를 실시하여, 개구부(203, 204)를 형성한다. 이 에칭 처리는 실시형태 1과 마찬가지로 행해질 수 있다. 또한, 그 개구부들의 형성에는 액적 토출법이 사용될 수도 있고, 이 경우, 노즐(109)로부터 습식 에칭액을 토출함으로써 개구부들이 형성된다. 그러나, 개구부의 어스펙트비를 제어하기 위해, 물 등의 용매로 세정하는 공정을 적절히 마련하면 좋다. 물론, 이 세정 공정에도 액적 토출법을 적용함으로써, 노즐로부터 토출되는 액적을 물과 교환하거나, 또는 용액이 충전된 헤드를 교환하면, 동일 장치로 연속 처리가 가능하게 되어, 처리 시간의 단축을 도모할 수 있다.
다음에, 박리액을 사용하여, 마스크로서 기능한 제2 절연막(202)을 제거한다. 이상의 공정에 의해, 절연막(101)에 개구부(203, 204)가 형성된다(도 2(C)).
다음에, 개구부(203, 204) 위에, 도전성 재료를 포함하는 조성물을 토출하여, 도전막(205, 206)을 형성한다(도 2(D)).
도전막을 형성하는 조성물로서는, 도전성 재료를 용매에 용해 또는 분산시킨 조성물을 사용한다. 도전성 재료는 Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al 등의 금속, Cd, Zn의 금속 황화물, Fe, Ti, Si, Ge, Zr, Ba 등의 산화물, 또는 할로겐화 은의 미립자 또는 분산성 나노입자에 상당한다. 또는, 도전성 재료는 투명 도전막으로서 사용되는 인듐 주석 산화물(ITO), ITO와 산화규소로 된 ITSO, 유기 인듐, 유기 주석, 산화아연(ZnO), 질화티탄(TiN) 등에 상당한다. 그러나, 노즐로부터 토출하는 조성물로서는 비저항치를 고려하여 금, 은, 구리 중 어떤 재료를 용매에 용해 또는 분산시킨 조성물을 사용하는 것이 바람직하다. 보다 바람직하게는, 저저항의 은, 구리를 사용하면 좋다. 그러나, 은, 구리를 사용하는 경우에는, 불순물 대책을 위해 배리어막이 제공될 수도 있다.
이 경우, 토출되는 도전성 재료로 된 조성물은 헤드에 구비된 각 노즐의 직경이나 소망의 패턴 형상 등에 의존하지만, 노즐의 구멍이 막히는 것을 방지하거나 고정세한 패턴의 제조를 위해, 도전성 재료의 입자의 직경은 가능한 한 작은 것이 바람직하고, 입자의 직경은 0.1 ㎛ 이하인 것이 바람직하다. 조성물은 전해법, 아토마이징(atomizing)법 또는 습식 환원법 등의 공지의 방법으로 만들어지고, 그의 입자 사이즈는 일반적으로 약 0.5∼10 ㎛이다. 이 조성물이 가스 증발법으로 민들어지면, 분산제로 보호된 나노 분자는 약 7nm으로 미세하고, 또한, 각 나노입자의 표면이 피복제로 피복되면, 용매 중의 나노입자는 응집이 없고, 실온에서 용매에 안정적으로 분산되어, 액체와 거의 같은 거동을 나타낸다. 따라서, 피복제를 사용하는 것이 바람직하다.
이상과 같이, 조성물을 선택적으로 토출하여 마스크가 되는 절연막을 임의의 위치에 형성함으로써, 노광 및 현상 공정을 생략할 수 있다. 또한, 조성물을 선택적으로 토출하여 도전성 재료를 형성함으로써, 배선의 형성에 있어서도 노광 및 현상 공정을 생략할 수 있다. 따라서, 1변이 1 m를 넘는 대면적의 기판에도, 낮은 비용으로 수율 좋게 배선층을 형성할 수 있다.
[실시형태 3]
본 실시형태에서는, 본 발명의 또 하나의 특징인 액적 토출법에 의해 제조된 절연막에 불활성 원소를 첨가하는 경우에 대하여 도 3(A) 및 도 3(B)를 사용하여 설명한다.
원자 반경이 비교적 큰 불활성 원소를 첨가하면, 절연막에 변형을 주므로, 표면을 개질 또는 고밀도화하여 수분이나 산소 등의 불순물 원소의 침입이 방지될 수 있다. 또한, 불순물 원소를 첨가함으로써, 후에 액체를 사용한 공정(습식 공정이라고도 함)을 행하는 경우에도, 절연막 중에 용액 성분이 침입하거나 또는 반응하거나 하는 것을 방지한다. 또한, 절연막의 내측으로부터 수분이나 기체가 방출되는 것도 방지된다. 특히, 경시(經時) 변화에 의해 수분이나 기체가 방출되는 것이 방지된다. 상기 효과에 의해 신뢰성이 향상될 수 있다.
절연막에 불활성 원소를 첨가하는 방법에 대하여 도 3(A) 및 도 3(B)를 사용하여 설명한다. 액적 토출법을 사용하여 기판(300) 위에 절연막(301)을 형성하고, 이 절연막(301)에 개구부(303, 304)를 형성하는 공정까지는 도 1(A)∼도 1(E) 또는 도 2(A)∼도 2(D)를 사용하여 나타낸 방법과 마찬가지로 행한다. 또한, 개구 부(303, 304)도 에칭 조건을 제어함으로써, 아래 쪽으로 갈수록 직경이 작아지는 테이퍼 형상으로 형성된다(도 3(A)).
그 다음, 테이퍼 형상으로 형성된 절연막(301)에 불활성 원소(305)를 첨가하여, 절연막의 표면에 고밀도화한 부분(310)을 형성한다. 불활성 원소의 첨가 방법으로서는, 이온 도핑법, 이온 주입법, 플라즈마 처리 방법 등의 공지의 방법이 이용될 수 있고, 또한, 첨가하는 불활성 원소로서는, 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe)에서 선택된 1종 또는 복수 종이 사용된다. 바람직하게는, 원자 반경이 비교적 크고 저렴한 아르곤(Ar)을 사용하면 좋다. 또한, 불활성 원소를 첨가하여도, 절연막의 투과율이 저하되지 않는 재료를 사용하면 좋다. 원자 반경이 비교적 큰 불활성 원소를 첨가함으로써 변형을 주어, 표면(측벽을 포함)을 개질 또는 고밀도화하여 수분이나 산소의 침입을 방지한다. 테이퍼각이 충분하지 않은 경우, 개구부 측면이나 엣지부 측면에 불활성 원소가 충분히 도핑되지 않기 때문에, 비스듬한 방향으로부터 도핑을 더 행하거나, 또는 플라즈마 처리에 의해 개구부 측면이나 엣지부 측면에 불활성 원소를 첨가하는 공정을 부가하면 좋다.
또한, 절연막에 포함되는 불활성 원소가 1×1019∼5×1021 atoms/㎤, 바람직하게는, 2×1019∼2×1021 atoms/㎤의 농도로 함유되도록 절연막을 형성하면 좋다. 그 후, 필요에 따라, 절연막 위에 도전막, 반도체 또는 절연막을 형성한다.
본 실시형태에 따르면, 불활성 원소를 첨가하고, 절연막의 표면 개질을 행함 으로써, 후에 액체를 사용한 공정(습식 공정이라고도 부름)을 행하는 경우에 절연막 중에 용액 성분이 침입하는 것이나 반응하는 것을 방지할 수 있다. 또한, 후에 가열처리 공정을 행하는 경우에 절연막으로부터 수분이나 가스가 방출되는 것을 방지한다. 또한, 경시 변화에 의해 절연막으로부터 수분이나 가스가 방출되는 것을 방지하여, 반도체장치의 신뢰성의 향상이 가능하게 된다.
[실시형태 4]
본 실시형태에서는, 액적 토출법을 사용하여 배리어(barrier)층을 형성하는 경우를 도 4(A) 및 도 4(B)와 도 5(A) 및 도 5(B)를 사용하여 설명한다.
도 4(A) 및 도 4(B)는 절연막에 형성된 개구부에 배리어층을 형성하는 경우를 나타내고, 도 5(A) 및 도 4(B)는 절연막 위 및 도전막 표면 위에 배리어층을 형성하는 경우를 나타낸다.
먼저, 상기 실시형태에서 나타낸 바와 같이, 기판(450) 위에 조성물을 토출하여 절연막(451)을 형성하고, 에칭에 의해 절연막에 개구부(453, 454)를 마련한다(도 4(A)). 여기서, 개구부(453, 454)는 도 2(A)∼도 2(D)와 마찬가지로 테이퍼 형상으로 형성될 수도 있다.
다음에, 개구부(453, 454) 및 절연막의 엣지부에 조성물을 선택적으로 토출하여 배리어층(460)을 형성한다(도 4(B)). 배리어층(460)을 형성함으로써 개구부(453, 454)에서의 절연막(451)의 표면 및 절연막(451)의 엣지부의 보호와 안정화가 도모될 수 있다. 즉, 배리어층은 부식성 가스, 수분, 금속 이온의 오염 등으로부터 내부를 보호하는 역할을 한다. 또한, 배리어층을 도전막으로 형성함으로써, 후에 개구부(453, 454)를 덮도록 형성되는 배선의 단절이 방지될 수 있다.
도 5(A) 및 도 5(B)는 개구부 내에 도전막(505)을 형성한 후에 그 도전막 위에 배리어층을 형성한 경우를 나타낸다.
먼저, 상기 실시형태에서 나타낸 바와 같이 절연막에 개구부를 형성한다. 다음에, 조성물을 토출하여 개구부 내에 도전성 재료를 충전하여, 도전막(505, 506)을 형성한다. 그 다음, 도전막(505, 506) 위 및 절연막(501)의 엣지부에 액적 토출법에 의해 배리어층(520)을 형성한다.
배리어층을 형성하는 조성물로서는, 수분이나 산소의 침입을 방지하는 성질을 가지고, 또한, 액적 토출법에 의해 배리어층(520)의 형성이 가능하도록 점도가 50 cp 이하인 조성물이 바람직하다. 이들 성질을 가지는 조성물로서는, 공지의 도전성 재료나, 에폭시 수지, 아크릴 수지, 페놀 수지, 노볼락 수지, 멜라민 수지, 우레탄 수지 등의 수지 재료가 바람직한 예이다. 또한, 이들 수지 재료를 사용하는 경우, 그의 점도는 용매를 사용하여 수지 재료를 용해 또는 분산시킴으로써 조정될 수 있다. 또한, 배리어층으로서는, 발액성(liquid repellent) 수지가 바람직하고, 예를 들어, 불소 원자가 포함된 수지, 또는 탄화수소만으로 구성된 수지가 바람직하다. 보다 상세하게는, 분자 내에 불소 원자를 함유하는 모노머를 포함하는 수지, 또는 탄소와 수소 원자만으로 구성된 모노머를 포함하는 수지를 바람직한 예로 들 수 있다.
또한, 배리어층을 도전성 재료로 형성할 때에는, 배선과의 단락이 발생하지 않도록 배리어층을 형성할 필요가 있다. 따라서, 배선과의 단락이 발생할 가능성 이 있는 영역에 있어서는 배리어층은 수지 재료로 형성하는 것이 바람직하다.
또한, 배리어층의 형성에 있어서, 개구부의 측면의 각도에 따라서는 단차(段差)로 인한 단절을 일으킬 가능성이 있다. 따라서, 개구부의 측면은 완만한 경사면이 되도록 형성할 필요가 있고, 구체적으로는, 30°를 넘고 75° 미만인 테이퍼 형상으로 형성하면 좋다. 또한, 단차로 인한 단절을 방지하기 위해서는, 하나 또는 복수의 액적을 토출한 후에 조성물을 소성하고 조성물을 경화하는 처리를 행하면 좋다. 즉, 토출과 소성을 반복하여 행하면 좋다.
또한, 도 4(A) 및 도 4(B)와 도 5(A) 및 도 5(B)에 있어서, 실시형태 3에서 나타낸 바와 같이, 배리어층을 형성하기 전에 불활성 원소를 첨가하여 절연막의 표면 개질을 행하는 것이 더욱 바람직하다.
상기와 같이, 불활성 원소가 첨가된 절연막 또는 배리어층이 적층된 절연막을 층간절연막 또는 개구부를 포함하는 층간절연막으로서 사용할 수도 있다. 그 결과, 수분이나 산소 등의 침입물에 기인한 소자의 열화(劣化)를 방지할 수 있다. 또한, 본 실시형태는 상기 실시형태와 자유롭게 조합될 수도 있다.
[실시형태 5]
본 실시형태를 도 6(A)∼도 6(C)를 사용하여 설명한다. 도 6(A)∼도 6(C)는 조성물을 토출하여 형성된 절연막에 평탄화 처리를 행하는 경우를 나타낸다.
통상, 스퍼터링법이나 CVD법으로 기판 위에 막을 형성한 경우의 막의 표면 상태는 막의 형성 전의 기판의 표면 상태에 의존한다. 따라서, 막을 형성하기 전에 기 위판에 단차가 있는 경우에는, 막을 형성한 후에도 표면 위에 단차가 발생하 게 된다.
한편, 액적 토출법에서는, 조성물을 토출할 때에 토출량을 제어할 수 있다. 따라서, 장소에 따라 토출량을 미리 결정하여 두면, 막을 형성하기 전에 단차가 있는 경우에도, 그 단차를 완화할 수 있다. 그러나, 용매의 종류나 점도 또는 1회에 토출하는 양에 따라 표면에 요철이 발생하는 것을 생각해 볼 수 있다. 표면에 요철이 증가하면, 배선을 적층하는 경우에, 단차부에서의 피복성(스텝 커버리지)의 악화에 의해, 배선층의 단선에 의한 개방 불량이나, 배선층 사이의 절연 불량에 의한 단락 불량이 발생한다. 또한, 포토리소그래피 공정에서, 단차부에서 레지스트의 막 두께가 변동하고, 노광 시에 렌즈의 초점이 부분적으로 맞지 않게 되므로, 미세한 패턴의 형성이 어려워진다. 따라서, 토출한 조성물의 요철을 무시할 수 없는 경우에는, 액적 토출법에 의해 절연막을 형성한 후에, 평탄화 처리를 행하는 것이 바람직하다. 도 6(A)∼도 6(C)를 사용하여 평탄화 처리에 대하여 구체적으로 설명한다.
먼저, 기판(600) 위에 절연체를 토출하여 절연막(601)을 형성한다(도 6(A)). 다음에, 절연막(601)에 평탄화 처리를 행한다. 평탄화 처리로서는, 리플로우(reflow) 평탄화, CMP 평탄화, 바이어스 스퍼터 평탄화, 에치백(etchback) 평탄화 등의 평탄화법 또는 이들의 조합을 행한다. 여기서는, CMP에 의해 평탄화를 행하는 예를 나타낸다.
CMP에서는, 지지를 위한 헤드(캐리어)(602)상에 배치된 웨이퍼(605)와, 연마용의 정반(定盤)(606)상에 부착된 연마포(패드)(603)와, 거기에 공급되는 연마액 (슬러리)(604) 사이의 기계적 연마와 화학 작용을 겸함으로써, 기판 표면의 연마를 행한다(도 6(B)). 그렇게 함으로써, 절연막 표면의 요철을 평탄화할 수 있다(도 6(C)).
이상과 같이, 조성물을 토출하여 절연막을 형성한 후에, CMP 등의 평탄화 처리를 행함으로써, 절연막 표면의 평탄화를 실현할 수 있다.
본 실시형태에서 나타내는 바와 같이, 액적 토출법에 의해 형성된 절연막의 평탄화 처리를 행함으로써, 표면의 요철이 평탄화되기 때문에, 배선을 다층으로 적층하여 형성하는 경우 매우 효과적이다. 또한, 평탄화를 행함으로써 전극 등의 단차로 인한 단절이나 단락을 방지하여, 수율의 향상을 실현할 수 있다.
또한, 본 실시형태는 상기 실시형태와 자유롭게 조합될 수도 있다.
[실시예 1]
절연막의 제조에 본 발명을 적응한 반도체장치 제조방법에 대하여 도면을 사용하여 설명한다.
본 실시예에서는, 비정질 반도체(아모르퍼스 실리콘, a-Si)를 사용한 박막트랜지스터를 제조하는 방법에 대하여 설명한다.
먼저, 도 7(A)∼도 7(D) 및 도 8(A)∼도 8(C)를 사용하여, 비정질 반도체(아모르퍼스 실리콘, a-Si)를 사용한 탑 게이트형(스태거형) 박막트랜지스터의 제조방법을 설명한다.
먼저, 조성물을 토출하여 기판(800) 위에 도전막(801, 802)을 형성하고, 이어서, 이 도전막(801, 802)을 덮도록 N형 비정질 반도체(803), 비정질 반도체(804) 를 형성하고, 그 위에 절연막(805)을 적층한다. 절연막(805)은 플라즈마 CVD법 또는 스퍼터링법으로 형성될 수 있지만, 여기서는 액적 토출법에 의해 제조한다. 또한, 이때 절연막(805)에 오목부가 형성되도록 토출량을 제어한다(도 7(A)).
그 다음, 조성물을 토출하여 절연막(805) 위에 게이트 전극(806)을 형성한다. 이때, 절연막(805)에는 오목부가 형성되어 있으므로, 이 오목부를 뱅크(bank)로 활용함으로써 조성물을 더욱 정확하게 도포할 수 있어, 도전성 재료를 임의의 개소에 정확하게 형성할 수 있다.
그 다음, 조성물을 토출하여 레지스트나 폴리이미드 등의 절연체로 된 마스크(807)를 형성한다(도 7(B)). 그리고, 이 마스크(807)를 사용하여 N형 비정질 반도체(803), 비정질 반도체(804) 및 절연막(805)을 동시에 패터닝하여, N형 비정질 반도체(808), 비정질 반도체(809) 및 절연막(810)을 형성한다.
그 다음, 조성물을 토출하여 절연막(811)을 형성하고, 그 위에, 절연막(811)을 형성하기 위해 사용한 조성물과는 다른 조성물을 토출하여 폴리이미드 등의 절연체로 된 마스크(812)를 형성한다(도 7(C)). 여기서는, 절연막(811)으로서, 실록산계의 재료를 사용하고 Si-CH3 또는 Si-C 결합을 1×1020 개/㎤ 가지고, 또한, C를 1×1020개/㎤ 이상 포함하고, 또한, 100 ㎛ 평방에 3 ㎛ 이상의 크랙(crack)이 한 개도 없는 조성물을 사용한다.
그 다음, 마스크로 덮이지 않은 부분을 에칭하여, 개구부(813, 814)를 형성하고, 마스크(812)를 제거한다(도 7(D)). 여기서, 에칭 처리로서는, 황산, 질산, 인산, 불산 등의 에칭액으로 부식을 행하는 습식 에칭, 또는 대표적으로는 RIE(반응성 이온 에칭)을 사용하는 건식 에칭 중 어느 것을 사용하여도 좋고, 그 목적이나 용도에 따라 적절히 선택하면 좋다. 에칭 가스는 피가공물에 따라 적절히 선택될 수 있고, CF4, NF3, SF6 등의 불소계나 Cl2, BCl3 등의 염소계의 에칭 가스를 사용할 수 있다.
그 다음, 절연막(811)에 불활성 원소를 첨가하여 표면 개질을 행한다(도 8(A)에서 부호 851∼853). 불활성 원소를 첨가하는 방법으로서는, 이온 도핑법, 이온 주입법, 플라즈마 처리법 등의 방법이 있고, 또한, 첨가하는 불활성 원소로서는, 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe)에서 선택된 1종 또는 복수 종이 사용될 수 있다.
그 다음, 개구부(813, 814)를 충전하도록, 도전성 재료를 포함하는 조성물을 토출하여 도전막(815, 816)을 형성한다. 그리고, 도전막(816)에 접하도록 도전성 재료를 포함하는 조성물을 토출하여, 도전막(817)을 형성한다(도 8(B)). 여기서, 도전막(817)은 화소 전극으로서 기능한다.
그 다음, 배향막(821)을 형성한다. 그리고, 컬러 필터(822), 대향 전극(823), 및 배향막(824)이 형성된 기판(825)을 준비하고, 시일재의 가열 경화에 의해 기판(800)에 부착한다. 그 후, 액정(826)을 주입함으로써, 액정을 사용한 표시 기능을 가지는 반도체장치가 완성된다. 기판(800, 825)에는 편광판(827, 828)이 부착되어 있다(도 8(C)).
다음에, 도 9(A)∼도 9(E)를 사용하여, 비정질 반도체를 사용한 채널 보호형 박막트랜지스터를 형성하고, 이 박막트랜지스터에 접속되는 배선의 제조에 본 발명을 적용한 반도체장치 제조방법에 대하여 설명한다.
먼저, 조성물을 토출하여 기판(900) 위에 게이트 전극(901)을 형성한다. 이 게이트 전극(901)은 도전성 재료를 포함하는 조성물을 선택적으로 토출함으로써 기판(900) 위에 형성될 수 있다. 여기서, 기판(900)으로서는, 유리, 석영, 플라스틱, 알루미나 등의 절연물질로 형성된 기판, 스테인리스 강 등의 금속 기판 또는 반도체 기판 등의 표면에 산화규소나 질화규소 등의 절연막을 형성한 기판 등이 적용될 수 있다. 또한, 플라스틱이나 알루미나 등의 기판의 표면에 산화규소, 질화규소, 산화질화규소 등의 절연막을 형성하여 기판 측으로부터 불순물 등이 확산하는 것을 방지하는 것이 바람직하다.
그 다음, 게이트 전극(901) 위에 절연막(902)을 형성한다. 이 절연막(902)은 플라즈마 CVD법 또는 스퍼터링법 등의 박막 형성 방법으로 형성될 수 있지만, 본 실시예에서는 액적 토출법에 의해 형성한다. 액적 토출법에 의해 형성함으로써, CVD법이나 스퍼터링법으로 형성한 경우에 비하여, 그다지 단차가 생기는 일이 없이, 평탄성이 좋은 절연막을 형성할 수 있다.
그 다음, 절연막(902) 위에 비정질 반도체를 형성하고, 이 비정질 반도체를 덮도록 전면(全面)에 절연막을 형성한다. 이어서, 마스크를 사용하여 상기 절연막만을 패터닝하여, 에칭 스톱퍼가 되는 절연막(904)을 형성한다. 이어서, 절연막(904)을 덮도록, 전면에 N형 비정질 반도체를 형성한 후, 마스크를 사용하여 상 기 비정질 반도체와 상기 N형 비정질 반도체를 동시에 패터닝하여, 비정질 반도체막(905)과 N형 비정질 반도체막(906, 907)을 형성한다. 이어서, N형 비정질 반도체(906, 907)에 접속되는 도전막(908, 909)을 형성한다(도 9(A)).
이어서, 조성물을 토출하여 절연막(910)을 형성하여, 절연막(910) 위의 임의의 장소에 폴리이미드 등의 절연체로 된 마스크(911)를 형성한다(도 9(B)). 여기서는 마스크(911)로서 절연막을 사용하고 있지만, 이 마스크는 절연막(910)에 대하여 에칭의 선택비를 얻을 수 있다면 도전성 재료로 형성될 수도 있다. 그후, 마스크로 덮이지 않은 부분을 에칭함으로써, 도전막(909)의 일부가 노출되도록 개구부(912)를 형성한다.
그 다음, 개구부(912)를 충전하도록 도전성 재료를 포함하는 조성물을 토출하여, 도전막(913)을 형성한다(도 9(D)). 이어서, 도전막(913)과 접하도록, 도전성 재료를 포함하는 조성물을 토출하여, 도전막(914, 915)을 형성한다. 이 도전막(914, 915)은 투광성을 가지는 도전성 재료로 형성되고, 구체적으로는, 인듐 주석 산화물(ITO), ITO와 산화규소로 구성되는 ITSO로 형성된다. 그 다음, 도전막(915)에 접하도록 전계 발광(EL)층(916)과 도전막(917)을 형성한다. 도전막(917)은 음극으로 기능하고, 도전막(915)은 양극으로 기능한다. 이어서, 전면을 덮도록 차폐체(shield)(920)를 형성한다. 상기 공정들을 거쳐, 발광 소자로부터 발광되는 광이 기판(900) 측에 출사되는 소위 하면 출사 반도체장치가 완성된다(도 9(E)). 또한, 이 구성은 비정질 반도체를 채널부로 하는 트랜지스터가 N형 트랜지스터인 경우에 대응한다.
또한, 뱅크로 기능하는 절연층(918)으로서는, 아크릴, 폴리이미드 등의 유기 재료와, 산화규소, 산화질화규소, 실록산계 등의 무기 재료 중 어느 것이라도 사용될 수 있고, 또한, 감광성 재료와 비감광성 재료 중 어느 것이라도 사용될 수 있다. 바람직하게는, 절연막(918)은, 후에 형성되는 전계 발광층(916)이 단차로 인하여 단절되지 않도록, 곡률 반경이 연속적으로 변화하는 형상으로 형성될 수 있다. 발광 소자로부터 발광되는 광을 출사하는 것에는 3가지 타입이 있다. 즉, 기판 측으로 광이 출사하는 상면 출사와, 그 반대로 광이 출사하는 하면 출사, 및 한 쌍의 전극을 투명 재료로 형성하거나 또는 광을 투과할 수 있는 두께로 형성함으로써 기판 측과 그 반대의 양쪽으로 광이 출사하는 양면 출사가 있고, 어느 것을 적용하여도 좋다. 또한, 전계 발광층(916)으로서는, 단층형, 적층형, 층의 계면이 없는 혼합형 중 어느 것이어도 좋다. 또한, 전계 발광층(916)으로서는, 일중항 재료, 삼중항 재료, 이들을 조합한 재료 중 어느 것을 사용하여도 좋다. 또한, 저분자 재료, 고분자 재료 및 중분자 재료를 포함하는 유기 재료와, 전자 주입성이 우수한 산화 몰리브덴 등으로 대표되는 무기 재료, 및 유기 재료와 무기 재료의 복합 재료 중 어느 것을 사용하여도 좋다. 또한, 전계 발광층(916)은 증착법 등의 공지의 방법에 의해 형성되지만, 택트 타임(tact time)이나 제조 비용의 면에서 액적 토출법으로 형성하면 좋다. 그리하여, 절연층이나 박막의 제조에 액적 토출법을 이용하는 본 발명에서는, 한층 더 택트 타임의 삭감 및 제조 비용의 삭감을 실현할 수 있게 된다.
여기서, 반도체장치는 화상 표시 장치, 발광 장치, 조명 장치 등의 광원을 포함한다. 또한, 반도체장치는 기판과 커버재 사이에 화소부 및 구동회로를 봉입한 패널, 이 패널에 FPC가 부착된 모듈, 이 FPC의 끝에 드라이버 IC가 마련된 모듈, COG 기술 등에 의해 패널에 드라이버 IC가 실장된 모듈, 모니터에 사용하는 디스플레이 등을 범주에 포함한다.
또한, 상기 트랜지스터에 있어서는, 비정질 반도체를 채널부로 한 트랜지스터를 나타내었지만, 본 발명은 이것에 한정되지 않고, 비정질 반도체 중에 결정립이 분산되어 있는 세미아모르퍼스 반도체(이하, SAS라 함)를 사용할 수도 있다. SAS를 사용한 트랜지스터는 2∼10 ㎠/V·sec의 이동도를 가지고, 이 이동도는 비정질 반도체를 사용한 트랜지스터의 2∼20배의 전계 효과 이동도에 해당한다. SAS를 사용한 트랜지스터는 또한, 비정질 구조와 결정 구조(단결정, 다결정을 포함)의 중간적인 구조를 가진다. 이 반도체는 자유 에너지의 면에서 안정적인 제3 상태를 가지는 반도체이고, 단거리 질서 및 격자 왜곡을 가지는 결정질의 것이다. 이 반도체는 입경을 0.5∼20 nm로 하여 비(非)단결정 반도체 중에 분산될 수도 있다. 또한, 이 반도체는 짝짓지 않은 결합(댕글링 본드)를 종단시키기 위해 수소 또는 할로겐을 적어도 1 원자% 이상 포함한다. 또한, 바람직한 SAS는 안정성을 증가시키도록 헬륨, 아르곤, 크립톤, 네온 등의 희가스 원소를 첨가하여 격자 왜곡을 더욱 조장시킴으로써 얻어질 수 있다. 그러한 SAS에 관한 설명은, 예를 들어, 일본국 특허 제3065528호 공보에 개시되어 있다. 본 실시예는 상기 실시형태와 자유롭게 조합될 수도 있다.
[실시예 2]
본 발명의 절연층 제조방법이 적용된 반도체장치에 대하여 도면을 사용하여 설명한다.
먼저, 도 11(A)에 도시된 바와 같이, 기판(400) 위에 산화규소막, 질화규소막 또는 산화질화규소막 등의 절연막으로 된 하지 절연막(401)을 형성한다. 기판(400)의 재료로서는, 유리 기판, 석영 기판, 반도체 기판, 금속 기판 또는 플라스틱 기판을 사용한다. 하지 절연막(401)은 상기 절연막의 단층 구조 또는 상기 절연막을 2층 이상 적층시킨 구조를 가질 수 있다. 그 다음, 하지 절연막 위에 비정질 반도체막을 형성한다. 비정질 반도체막은 공지의 방법(스퍼터링법, LPCVD법, 플라즈마 CVD법 등)을 사용하여 형성된다. 이어서, 상기 비정질 실리콘막을, 레이저 결정화법, RTA 또는 어닐로를 사용한 열 결정화법, 결정화를 조장하는 금속 원소를 사용한 열 결정화법 등의 공지의 결정화법에 의해 결정화시킨다. 이렇게 하여 얻어진 결정질 반도체막을 소망의 형상으로 패터닝하여, 반도체막(404)을 형성한다.
그 다음, 반도체막(404)을 덮는 게이트 절연막(402)을 형성한다. 게이트 절연막(402)으로서 산화규소막 등의 절연막을 플라즈마 CVD법이나 스퍼터링법으로 형성한다. 또한, 게이트 절연막(402)은 액적 토출법으로 형성될 수도 있다. 액적 토출법으로 형성하는 경우에는, 토출량을 제어함으로써, 단차를 완화할 수 있다.
그 다음, 도전성 재료를 포함하는 조성물을 선택적으로 토출하여 게이트 절연막(402) 위에 게이트 전극(403)을 형성한다. 이 경우, 액적 토출 방법에 사용하는 노즐의 직경은 0.1∼50 ㎛(바람직하게는 0.6∼26 ㎛)로 설정하고, 이 노즐로부 터 토출되는 조성물의 토출량은 0.00001 pl∼50 pl(바람직하게는 0.0001∼10 pl)로 설정한다. 이 토출량은 노즐 직경의 크기에 비례하여 증가한다. 또한, 피처리물과 노즐 토출구와의 거리는 소망의 개소에 조성물을 적하하기 위해 가능한 한 가깝게 두는 것이 좋고, 바람직하게는 0.1∼2 mm 정도로 설정한다.
그 다음, 게이트 전극(403)을 마스크로 하여 반도체막(404)에 불순물을 도핑함으로써, 소스 영역(405)과 드레인 영역(406)을 형성한다.
그 다음, 액적 토출법을 사용하여 절연막(410)을 형성한다. 이 절연막(410)은 산화질화규소막 등의 규소를 포함하는 재료, 아크릴이나 투과성을 가지는 폴리이미드 등의 유기 재료, 실록산계 폴리머 등의 중합에 의해 생긴 화합물 재료 등을 사용하여, 단층 또는 2층 이상을 적층하여 형성한다. 실록산계 폴리머는 규소와 산소의 결합에 의해 골격 구조가 구성되고 치환기로서 적어도 수소를 포함하는 재료, 또는 치환기로서 불소, 알킬기 혹은 방향족 탄화수소 중 적어도 1종을 가지는 재료를 대표적인 예로서 들 수 있으므로, 상기 조건의 범주 내에 있는 다양한 재료를 사용할 수 있다. 유기 재료와, 규소와 산소의 결합에 의해 골격 구조가 구성되는 재료는 평탄성이 우수하기 때문에, 후에 도전성 재료를 성막하였을 때에도, 단차부에서 막 두께가 극단으로 얇아지거나, 단선이 일어나거나 하는 일이 없어 바람직하다. 또한, 규소와 산소의 결합에 의해 골격 구조가 구성되는 재료는 투명성과 내열성을 가지므로, 성막 후에 300℃ 정도의 가열처리를 행할 수 있다. 이 가열처리에 의해, 수소화와 소성 처리를 동시에 수행할 수 있다.
그 다음, 절연막(410) 위에 선택적으로 마스크가 되는 레지스트(409)를 형성 한다(도 11(A)). 레지스트(409)로서는, 후의 에칭 시에 절연막(410)에 대하여 에칭의 선택비가 얻어질 수 있는 것이라면 좋다.
그 다음, 마스크로 덮이지 않은 부분을 에칭하여, 하층 측과의 콘택트를 형성하는 개구부(411, 412)를 형성한다.
본 실시예에서는, 절연막(410)의 에칭과 게이트 절연막(402)의 에칭을 2단계의 에칭으로 행하는 예를 나타내지만, 본 발명이 이것에 한정되는 것은 아니다. 여기서는, 절연막(410)에 실록산계 폴리머를 사용하고, 산소를 많이 함유하는 막을 게이트 절연막(402)에 사용한 경우를 나타낸다.
본 실시예에서는, 게이트 절연막(402)에 대하여 선택비가 얻어질 수 있는 조건에서 절연막(410)의 에칭(습식 에칭 또는 건식 에칭)을 행한다. 절연막(410)의 에칭에서 사용되는 에칭 가스에 불활성 가스를 첨가한다. 첨가되는 불활성 원소로서는, He, Ne, Ar, Kr, Xe에서 선택된 1종 또는 복수 종을 사용할 수 있다. 또한, 본 발명에서는, 불활성 원소 중에도 원자 반경이 비교적 큰 Ar, Kr, Xe에서 선택된 1종 또는 복수 종을 총 유량의 26% 이상 50% 이하로 에칭 가스에 첨가한다. 이 중에서도, 원자 반경이 비교적 크고 저렴한 아르곤을 사용하는 것이 바람직하다. 본 실시예에서는, CF4, O2, He, Ar을 사용한다. 건식 에칭을 행할 때의 에칭 조건은 CF4의 유량을 380 sccm, O2의 유량을 290 sccm, He의 유량을 500 sccm, Ar의 유량을 500 sccm으로 하고, RF 파워를 3000 W로 하고, 압력을 25 Pa로 한다. 본 실시예의 에칭 장치의 체임버로서는, 약 0.335 ㎥의 체적을 가지는 장치를 사용한다. 상기 조건에 의해 에칭 잔사(殘渣)를 감소시킬 수 있다.
절연막(410) 위에 잔사를 남기지 않고 에칭하기 위해, 10∼20% 정도의 비율로 에칭 시간을 증가시킬 수 있다. 1회 또는 복수 회 에칭을 행하여 테이퍼 형상을 형성할 수도 있다. 여기서는, 테이퍼 형상을 형성하기 위해, CF4, O2, He를 사용하여, CF4의 유량을 550 sccm, O2의 유량을 450 sccm, He의 유량을 350 sccm, RF 파워를 3000 W, 압력을 25 Pa로 하여, 두번째 건식 에칭을 더 행한다.
그 다음, 게이트 절연막(402)을 에칭하여, 소스 영역 및 드레인 영역에 도달하는 개구부를 형성한다. 에칭에 사용되는 마스크를 다시 사용할 수도 있고, 또는 전에 형성된 레지스트 마스크를 사용할 수도 있다. 또한, 에칭된 절연막(410)이 마스크로서 사용될 수도 있다. 본 실시예에서는, 레지스트(409)와 절연막(410)을 마스크로 사용하여 게이트 절연막(402)의 에칭함으로써, 불순물 영역에 도달하는 개구부(411, 412)를 형성한다. 에칭 가스에는 CHF3, Ar, He 등을 사용할 수 있다. 본 실시예에서는, 사용하는 에칭 가스에 불활성 가스를 첨가한다. 첨가되는 불활성 원소로서는, He, Ne, Ar, Kr, Xe에서 선택된 1종 또는 복수 종을 사용할 수 있다. 또한, 본 실시예에서는, 에칭 가스로서, 원자 반경이 비교적 큰 Ar, Kr, Xe에서 선택된 1종 또는 복수 종의 불활성 가스를 총 유량의 60% 이상 85% 이하, 더 바람직하게는, 65% 이상 85% 이하가 되도록 첨가한다. 이 중에서도 원자 반경이 비교적 크고 저렴한 아르곤을 사용하는 것이 바람직하다. 본 실시예에서는, 에칭 가스로 CHF3과 Ar을 사용한 에칭 가스에 의해 절연막(412)의 에칭 처리를 행한다. 또한, 반도체층 위에 잔사를 남기지 않고 에칭하기 위해 10∼20% 정도의 비율로 에칭 시간을 증가시켜 오버에칭을 행하는 것이 바람직하다.
그 다음, 레지스트(409)를 제거한다. 레지스트(409)는 유기물이기 때문에, 산화에 의해 효과적으로 제거될 수 있다(즉, 유기물이 CO2와 H2O로 전환된). 플라즈마화한 가스와 절연막을 반응시켜 절연막을 기화시켜 제거하는 플라즈마 애셔(asher); O3(오존)을 분해하여 반응성 가스인 산소 라디칼로 바꾸고 이 산소 라디칼과 레지스트를 반응시켜 절연막을 기화시키는 오존 애셔 등이 사용될 수 있다. 애셔로서는, 산화 속도가 크고 손상(damage)이 적은 애셔가 바람직하다. 또한, 레지스트의 제거에는 습식 방법을 사용하여도 좋다. 절연막을 용해시키는데 최적인 약액 조를 탑재한 습식 스테이션 등을 사용한다. 플라즈마 애셔 또는 오존 애셔를 사용하는 경우, 실제의 절연막에 함유된 중금속 등의 불순물은 제거되지 않으므로, 습식 스테이션에서 세정하는 것이 바람직하다.
그 다음, 불활성 원소의 도핑 처리를 행하여, 절연막의 표면에 고밀도화한 부분(408)을 형성한다(도 11(B)). 도핑 처리는 이온 도핑법 또는 이온 주입법으로 행하면 좋다. 불활성 원소로서는, 전형적으로는 아르곤(Ar)을 사용한다. 원자 반경이 비교적 큰 불활성 원소를 첨가함으로써 변형을 주어, 표면(측벽을 포함)을 개질하거나, 또는 고밀도화하여 수분이나 산소의 침입을 방지한다. 또한, 고밀도화한 부분에 함유되는 불활성 원소는 1×1019∼5×1021 /㎤, 대표적으로는, 2×1019∼2 ×1021 /㎤의 농도 범위 내로 한다. 또한, 개구부(411, 412)의 표면(측면을 포함)에 불활성 원소가 도핑되도록 개구부를 테이퍼 형상으로 형성한다. 테이퍼각(θ)은 30°를 넘고 75°미만으로 하는 것이 바람직하다.
그 다음, 조성물을 토출함으로써 개구부(411, 412)에 도전성 재료를 충전하여, 도전막(413, 414)을 형성한다. 이어서, 액적 토출법을 사용하여 제1 전극(화소 전극)으로 기능하는 도전막(415)을 형성한다(도 11(C)). 제1 전극으로서 양극을 형성하는 경우에는, 일함수가 비교적 큰 재료를 사용하는 것이 바람직하다.
그 다음, 제1 전극의 단부를 덮는 절연막(뱅크, 격벽, 장벽 등으로도 불림)(416)을 형성하고, 도전막(415)에 접하도록 전계 발광층(417)을 형성하고, 이 전계 발광층(417)에 접하도록 도전막(418)을 적층 형성한다. 이렇게 함으로써, 도전막(415), 전계 발광층(417) 및 도전막(418)을 포함하는 발광 소자가 완성된다. 마지막으로, 전면(全面)에 보호막으로서 기능하는 절연층(419)을 형성한다.
이어서, 스크린 인쇄법 또는 디스펜서(dispenser)법에 의해 시일재(421)를 형성하고, 이 시일재를 사용하여 기판(400)과 기판(420)을 부착시킨다. 상기 공정들을 거쳐, 도 11(D)에 도시된 바와 같은 발광 소자를 가지는 반도체장치가 완성된다.
또한, 상기와 같은 발광 소자를 포함하는 반도체장치에는 아날로그 비디오 신호와 디지털 비디오 신호 중 어느 것을 사용하여도 좋다. 그러나, 디지털 비디오 신호를 사용하는 경우, 그 비디오 신호가 전압을 사용하는 것인지, 전류를 사용 하는 것인지에 따라 구동 방식이 다르다. 즉, 발광 소자로부터 광이 발광될 때, 화소에 입력되는 비디오 신호에는 2종류의 구동 방식, 즉, 정전압의 구동 방식과 정전류의 구동 방식이 있다. 또한, 정전압의 비디오 신호를 사용하는 구동 방식에는, 발광 소자에 인가되는 전압이 일정한 구동 방식과, 발광 소자에 흐르는 전류가 일정한 구동 방식이 있다. 또한, 정전류의 비디오 신호를 사용하는 구동 방식에는, 발광 소자에 인가되는 전압이 일정한 구동 방식과, 발광 소자에 인가되는 전류가 일정한 구동 방식이 있다. 발광 소자에 인가되는 전압이 일정한 구동 방식은 정전압 구동이고, 발광 소자에 인가되는 전류가 일정한 구동 방식은 정전류 구동이다. 정전류 구동에서는, 발광 소자의 저항 변화에 관계없이 일정한 전류가 흐른다. 본 발명에 의해 완성된 반도체장치에는, 전압 비디오 신호를 사용한 구동 방식과 전류 비디오 신호를 사용한 구동 방식 중 어느 것을 사용하여도 좋고, 또한 정전압 구동과 정전류 구동 중 어느 것을 사용하여도 좋다. 본 실시예는 상기 실시형태 및 실시예와 자유롭게 조합될 수 있다.
[실시예 3]
본 실시예에서는, 단부를 금속층으로 덮는 예를 도 12(A) 및 도 12(B)에 나타낸다. 주연부 이외의 부분은 실시예 2에서 설명한 도 11(D)와 동일하므로, 여기서는 상세한 설명을 생략한다. 또한, 도 12(A) 및 도 12(B)에서, 도 11(A)∼도 11(D)과 동일한 개소에는 동일한 부호를 사용하고 있다.
본 실시예에서는, 도 12(A) 및 도 12(B)에 도시된 바와 같이, 층간절연막(410)의 단부 위에 조성물을 토출하여 배리어층(430)을 형성한다. 여기서 사용 하는 조성물로서는, 수분이나 산소의 침입을 방지하는 성질을 가지고, 또한, 배리어층(430)을 액적 토출법으로 형성할 수 있도록 점도가 50 cp 이하인 조성물을 사용할 수 있다. 이들 성질을 가지는 조성물로서는, 예를 들어, 공지의 도전성 재료나, 에폭시 수지, 아크릴 수지, 페놀 수지, 노볼락 수지, 멜라민 수지, 우레탄 수지 등의 수지 재료를 사용한다. 또한, 이들 수지 재료를 사용하는 경우, 그의 점도는 용매를 사용하여 수지 재료를 용해 또는 분산시킴으로써 조정될 수 있다. 또한, 발액성의 수지가 바람직하고, 예를 들어, 불소 원자가 포함된 수지, 또는 탄화수소만으로 구성된 수지를 들 수 있다. 더 상세하게는, 분자 내에 불소 원자를 함유하는 모노머를 포함하는 수지, 또는 탄소 원자와 수소 원자만으로 구성되는 모노머를 포함하는 수지를 예로 들 수 있다.
또한, 배리어층(430)을 도전성 재료로 형성할 때에는, 배선과의 단락이 발생하지 않도록 형성할 필요가 있다. 따라서, 배선과의 단락이 발생할 가능성이 있는 영역에서는, 배리어층(430)을 수지 재료로 형성하는 것이 바람직하다. 또한, 주연부의 확대 단면도를 도 12(B)에 나타낸다. 절연막(410)에서, 단차가 있는 단부의 측면을 배리어층(430)으로 덮고 있다. 여기서, 배리어층(430)을 형성할 때, 단부의 각도에 따라서는 단차로 인한 단절이 일어날 가능성이 있다. 따라서, 단부는 완만한 경사면이 되도록 형성할 필요가 있고, 구체적으로는 측면을 30°∼70°의 테이퍼 형상으로 형성하면 좋다. 또한, 단차로 인한 단절을 방지하기 위해, 1 액적 또는 복수 액적을 토출한 후에 소성하여 조성물을 고화하는 처리를 반복하여 행하면 좋다.
이상과 같이, 절연막 위에 배리어층을 형성함으로써, 발광 소자에 직접 접하는 절연체에 수분이나 산소 등이 침입하는 것이 방지되고, 발광 소자의 열화가 방지될 수 있다. 따라서, 흑점(dark spot)이나 수축(shrink)이 일어나지 않아서, 제품으로서의 신뢰성을 향상시킨 반도체장치를 제공할 수 있다. 또한, 본 실시예는 상기한 실시형태 및 다른 실시예와 자유롭게 조합될 수 있다.
[실시예 4]
본 실시예에서는, 다결정 반도체(폴리실리콘, p-Si)를 사용한 탑 게이트형 박막트랜지스터의 제조공정에서, 이 박막트랜지스터에 포함된 불순물 영역에 접하는 도전성 재료와 게이트 전극과의 사이에 배치된 절연층의 제조방법에 본 발명을 적용한 반도체장치 제조방법에 대하여 도 10(A)∼도 10(D)를 사용하여 설명한다.
먼저, 기판(150) 위에 반도체를 형성하고, 그 반도체 위에 절연막(151)을 형성한 후, 이 절연막(151) 위에 도전막(164∼166)을 액적 토출법에 의해 형성한다. 또한, 필요에 따라서는, 기판(150) 위에 하지막이 되는 절연막을 형성하여, 기판(150)으로부터의 불순물의 침입을 방지할 수도 있다. 그 다음, 도전막(164∼166)을 마스크로 사용하여 반도체에 불순물을 첨가하여, 불순물이 첨가된 불순물 영역(155∼160)과, 채널 형성 영역(152∼154)을 형성한다(도 10(A)).
그 다음, 액적 토출법에 의해 절연막(177)을 형성한 후, 이 절연막(177)과는 다른 절연막으로 된 마스크를 형성하고, 이 마스크로 덮이지 않은 부분의 절연막(177)을 에칭함으로써 개구부(171∼176)를 형성한다(도 10(B)). 그 다음, 도전성 재료를 포함하는 조성물을 선택적으로 토출하여, 개구부(171∼176)를 충전하도 록 도전막(181∼186)을 형성한다. 이상의 공정들에 의해, 도 10(C)에 도시된 반도체장치가 제조될 수 있다. 또한, 절연막(177) 및 도전막(181∼186)은 상기 실시형태 또는 실시예에서 설명한 재료를 사용하여 제조될 수도 있다.
또한, 상기 공정들을 반복함으로써, 제2 층부터 제5 층까지 적층하여 형성하면, 도 10(D)에 도시된 바와 같은 다층 배선을 가지는 반도체장치가 완성된다.
도 10(D)에 도시된 바와 같이 다층 배선이 적층된 다층 배선 구조를 가지는 반도체장치는 CPU(중앙 연산 처리 장치), 화상 처리 회로, 메모리 등의 기능 회로를 복수 내장할 필요가 있을 때 매우 효과적이다. 또한, 다층 배선 구조로 함으로써, 제1 층에 형성된 반도체 소자의 게이트 전극, 소스 배선, 또는 드레인 배선과 동일 층에서 배선을 인출할 필요가 없기 때문에, 반도체장치의 소형화 및 경량화에 매우 효과적이다.
또한, 액적 토출법에 의해 배선층을 형성함으로써, 종래의 제조방법에 비하면, 다층이 되면 될수록 제조 공정을 간략화할 수 있고, 또한 저비용으로 제조할 수 있게 된다.
또한, 본 실시예는 상기 실시형태 및 실시예와 자유롭게 조합될 수 있다.
[실시예 5]
본 실시예에서는, 실시예 1 및 실시예 2에서의 액정 표시 패널 또는 EL 표시 패널을 모듈화한 상태를 도 13을 사용하여 설명한다.
실시예 1 또는 실시예 2(도 8(A)∼도 8(C), 도 9(A)∼도 9(E), 또는 도 11(A)∼도 11(D))에서 설명한 패널에는, 액정이나 EL을 구동·및 제어하기 위한 드 라이버 LSI, 콘트롤러, 계조 구동 전압 발생 회로 등의 전기 회로계가 실장되어 있다. 또한, 전기 회로 중, 신호 처리계와 제어계는 인쇄 회로 기판(PCB)에 배치되고, 드라이버 IC군은 화소부의 주변에 실장된다. 실장 방법으로서는, TCP(tape carrier package) 타입 드라이버를 탑재하는 TAB(Tape Automated Bonding) 방식과, 드라이버 LSI의 베어 칩(bare chip)을 패널에 직접 실장하는 COG(Chip On Glass) 방식이 있고, 어느 것을 사용하여도 좋다.
또한, 도 13은 TAB 방식으로 실장하는 경우를 나타낸다. 화소부(131)는, 실시예 1 또는 실시예 2에서 설명한 바와 같이, 액정을 표시 매체로서 사용한 것이어도 좋고, EL 소자를 표시 매체로서 사용하는 것이어도 좋다. 드라이버 IC(132a, 132b, ‥‥, 132n) 및 드라이버 IC(133a, 133b, 133c, ‥‥, 133m, 133n)로서는, 단결정 반도체를 사용하여 형성한 집적회로 외에, 다결정 반도체를 사용한 TFT 중 유사한 타입의 것을 형성할 수도 있다. 또한, 전기 회로 중 신호 처리계와 제어계는 인쇄 회로 기판(135)에 배치되어 있다.
또한, 상기 패널은 COG 방식으로 실장될 수도 있고, 드라이버 IC를 패널 상에 직접 실장하고, 외부로부터의 접속 단자를 적게 할 수 있다. 이 경우, 주변 구동회로를 기판 상에 일체로 형성하고, 이들을 구성하는 소자로서는 p-Si형 반도체를 채널부로 한 트랜지스터를 사용할 수도 있다. 이것은 p-Si형 반도체를 사용하여 화소부와 구동회로부를 일체로 형성한 경우에 효과적이다.
또한, 그 외에도, 세미아모르퍼스 반도체(이하, SAS라 함)를 채널부로 한 트랜지스터를 사용하여도 좋다. SAS를 채널부로 한 트랜지스터는 비정질 반도체(a- Si)를 채널부로 한 트랜지스터보다도 높은 이동도를 가지고, 구동회로를 구성하는데 충분한 특성을 가진다.
또한, 본 실시예는 상기 실시형태 및 실시예와 자유롭게 조합될 수 있다.
[실시예 6]
실시예 5에서 설명한 모듈을 사용하여 다양한 전자장치를 완성시킬 수 있고, 그의 구체예를 도 14(A)∼도 14(C)를 사용하여 설명한다.
도 14(A)는 케이스(2001), 지지대(2002), 표시부(2003), 스피커부(2004), 비디오 입력 단자(2005) 등을 포함하는 표시장치를 나타낸다. 이 표시장치에서는, 실시예 5에서 나타낸 액정 또는 EL 소자를 사용한 표시 모듈(2006)이 케이스(2001)내에 조립되어 있다. 또한, 이 표시장치는 상기 실시예들에서 설명한 제조방법에 따라 형성한 배선 구조를 가지는 반도체장치를 표시부(2003)에 사용함으로써 제조된다. 또한, 본 발명의 제조방법을 사용함으로써, 제조 공정이 간략화되므로, 대형 장치를 사용하지 않고 본 발명을 큰 사이즈의 전자장치에 적용할 수 있다. 따라서, 큰 사이즈의 전자장치가 저비용으로 제조될 수 있다. 또한, 이 표시장치에는 실시예 1 또는 실시예 2에서 나타낸 액정 표시장치, 발광 장치 등이 포함되고, 구체적으로는, 퍼스널 컴퓨터용 표시장치, TV 방송 수신용 표시장치, 광고 표시용 표시장치 등의 모든 정보 표시용 표시장치가 포함된다.
도 14(B)는 케이스(2201), 표시부(2203), 키보드(2204), 외부 접속 포트(2205), 포인팅 마우스(2206) 등을 포함하는 컴퓨터를 나타낸다. 본 발명은 표시부(220)의 제조에 적용될 수 있다. 또한, 본 발명은 본체 내부의 CPU, 메모리 등의 반도체장치에도 적용 가능하다. 실시예 4(도 10(A)∼도 10(D))에서 나타낸 바와 같은 다층 배선을 형성함으로써, 컴퓨터의 소형화 및 경량화를 실현할 수 있다.
도 14(C)는 케이스(2301), 표시부(2302) 등을 포함하는, 휴대형 정보 단말기 중 휴대 전화기를 나타낸다. 휴대 전화기를 비롯한 PDA나 디지털 카메라 등의 전자장치는 휴대형 정보 단말기이므로, 표시 화면이 작다. 따라서, 실시예 5에서 나타낸 바와 같은 표시부와 동일한 기판 위에, 다결정 반도체를 채널로 한 박막트랜지스터를 사용한 구동회로나 실시예 4에서 나타낸 바와 같은 다층 배선, 또는 CPU 등의 기능 회로를 형성하여, 휴대 전화기의 소형화 및 경량화를 도모하는 것이 바람직하다.
이상과 같이, 본 발명에 의해 제조된 반도체장치는 매우 넓은 적용 범위를 가지고, 모든 분야의 전자장치에 적용 가능하다. 또한, 본 실시예에서의 전자장치는 실시형태 1∼5 및 실시예 1∼5를 실시하여 제조된 반도체장치를 사용함으로써 완성될 수 있다.
본 발명을 첨부 도면을 이용하여 예로서 상세히 설명하였지만, 다양한 변경 및 개조가 당업자에게 명백할 것이라는 것을 이해하여야 한다. 따라서, 그러한 변경 및 개조가 이후의 특허청구범위에 한정된 본 발명의 범위에서 벗어나지 않는 한, 본 발명에 포함되는 것으로 해석되어야 한다.

Claims (100)

  1. 절연체를 포함하는 조성물을 선택적으로 토출하여 제1 절연막을 형성하는 공정;
    상기 제1 절연막 위에 제2 절연막을 형성하는 공정;
    상기 제2 절연막에 마스크 패턴을 형성하기 위하여 노광 및 현상을 행하는 공정;
    상기 마스크 패턴을 사용하여 상기 제1 절연막을 에칭함으로써 개구부를 형성하는 공정; 및,
    상기 개구부의 적어도 하나의 측면에 조성물을 선택적으로 토출하여 배리어층을 형성하는 공정을 포함하는, 반도체장치 제조방법.
  2. 절연체를 포함하는 조성물을 선택적으로 토출하여 제1 절연막을 형성하는 공정;
    상기 제1 절연막 위에 조성물을 선택적으로 토출하여 마스크 패턴으로서 제2 절연막을 형성하는 공정;
    상기 마스크 패턴을 사용하여 상기 제1 절연막을 에칭함으로써 개구부를 형성하는 공정; 및
    상기 개구부의 적어도 하나의 측면에 조성물을 선택적으로 토출하여 배리어층을 형성하는 공정을 포함하는, 반도체장치 제조방법.
  3. 절연체를 포함하는 조성물을 박막트랜지스터 위에 토출하여 제1 절연막을 형성하는 공정;
    상기 제1 절연막 위에 제2 절연막을 형성하는 공정;
    상기 제2 절연막에 마스크 패턴을 형성하기 위하여 노광 및 현상을 행하는 공정;
    상기 마스크 패턴을 사용하여 상기 제1 절연막을 에칭함으로써, 상기 박막트랜지스터의 소스 영역 및 드레인 영역 중 한 영역에 도달하는 적어도 하나의 개구부를 형성하는 공정;
    상기 제1 절연막에 불활성 원소를 첨가하는 공정; 및
    상기 제1 절연막 위에, 상기 개구부를 통하여 상기 소스 영역 및 드레인 영역 중 상기 한 영역에 접속되는 도전층을 형성하는 공정을 포함하는, 반도체장치 제조방법.
  4. 절연체를 포함하는 조성물을 박막트랜지스터 위에 토출하여 제1 절연막을 형성하는 공정;
    상기 제1 절연막 위에 제2 절연막을 형성하는 공정;
    상기 제2 절연막에 마스크 패턴을 형성하기 위하여 노광 및 현상을 행하는 공정;
    상기 마스크 패턴을 사용하여 상기 제1 절연막을 에칭함으로써, 상기 박막트랜지스터의 소스 전극 및 드레인 전극 중 한 전극에 도달하는 적어도 하나의 개구부를 형성하는 공정;
    상기 제1 절연막에 불활성 원소를 첨가하는 공정; 및
    상기 제1 절연막 위에, 상기 개구부를 통하여 상기 소스 전극 및 드레인 전극 중 상기 한 전극에 접속되는 도전층을 형성하는 공정을 포함하는, 반도체장치 제조방법.
  5. 절연체를 포함하는 조성물을 박막트랜지스터 위에 토출하여 제1 절연막을 형성하는 공정;
    상기 제1 절연막 위에 제2 절연막을 형성하는 공정;
    상기 제2 절연막에 마스크 패턴을 형성하기 위하여 노광 및 현상을 행하는 공정;
    상기 마스크 패턴을 사용하여 상기 제1 절연막을 에칭함으로써, 상기 박막트랜지스터의 소스 영역 및 드레인 영역 중 한 영역에 도달하는 적어도 하나의 개구부를 형성하는 공정;
    상기 제1 절연막에 불활성 원소를 첨가하는 공정;
    상기 제1 절연막 위에, 상기 개구부를 통하여 상기 소스 영역 및 드레인 영역 중 상기 한 영역에 접속되는 도전층을 형성하는 공정; 및
    상기 도전층에 전기적으로 접속되는 화소 전극을 형성하는 공정을 포함하는, 반도체장치 제조방법.
  6. 절연체를 포함하는 조성물을 박막트랜지스터 위에 토출하여 제1 절연막을 형성하는 공정;
    상기 제1 절연막 위에 제2 절연막을 형성하는 공정;
    상기 제2 절연막에 마스크 패턴을 형성하기 위하여 노광 및 현상을 행하는 공정;
    상기 마스크 패턴을 사용하여 상기 제1 절연막을 에칭함으로써, 상기 박막트랜지스터의 소스 전극 및 드레인 전극 중 한 전극에 도달하는 적어도 하나의 개구부를 형성하는 공정;
    상기 제1 절연막에 불활성 원소를 첨가하는 공정;
    상기 제1 절연막 위에, 상기 개구부를 통하여 상기 소스 전극 및 드레인 전극 중 상기 한 전극에 접속되는 도전층을 형성하는 공정; 및
    상기 도전층에 전기적으로 접속되는 화소 전극을 형성하는 공정을 포함하는, 반도체장치 제조방법.
  7. 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 도전층이 토출에 의해 형성되는, 반도체장치 제조방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제1 절연막에 형성된 상기 개구부는 테이퍼 형상을 가지며, 상기 제1 절연막에 불활성 원소가 첨가된, 반도체장치 제조방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제 11 항에 있어서,
    상기 불활성 원소는 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe)으로부터 선택된 1종 또는 복수 종인, 반도체장치 제조방법.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 개구부의 측면에 조성물을 선택적으로 토출함으로써 배리어층이 형성되는, 반도체장치 제조방법.
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 개구부 위에 조성물을 토출함으로써 도전막이 형성되고, 상기 도전막 위에 조성물을 선택적으로 토출함으로써 배리어층이 형성되는, 반도체장치 제조방법.
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 제 23 항에 있어서,
    상기 배리어층은, 분자 내에 불소 원자를 함유하는 모노머를 포함하는 수지, 또는 탄소 원자와 수소 원자만을 함유하는 모노머를 포함하는 수지로 된, 반도체장치 제조방법.
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 제 29 항에 있어서,
    상기 배리어층은, 분자 내에 불소 원자를 함유하는 모노머를 포함하는 수지, 또는 탄소 원자와 수소 원자만을 함유하는 모노머를 포함하는 수지로 된, 반도체장치 제조방법.
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제1 절연막은 폴리이미드, 아크릴, 벤조시클로부텐, 폴리아미드로부터 선택된 1종 또는 복수 종을 포함하는, 반도체장치 제조방법.
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제1 절연막은 규소와 산소의 결합에 의해 골격 구조가 구성되는 재료를 포함하는, 반도체장치 제조방법.
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제1 절연막은 불활성 가스가 1×1019∼5×1021 atoms/㎤의 농도로 포함되도록 형성되는, 반도체장치 제조방법.
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    절연체를 포함하는 조성물을 토출하여 상기 제1 절연막을 형성한 후에 평탄화 처리를 행하는, 반도체장치 제조방법.
  66. 삭제
  67. 삭제
  68. 삭제
  69. 삭제
  70. 삭제
  71. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제1 절연막의 상기 개구부에 도전성 재료를 포함하는 조성물을 토출함으로써, 상기 개구부를 충전하는 도전막을 형성하는, 반도체장치 제조방법.
  72. 삭제
  73. 삭제
  74. 삭제
  75. 삭제
  76. 삭제
  77. 제 71 항에 있어서,
    상기 도전막은 은, 금, 구리, 또는 인듐 주석 산화물을 포함하는 재료로 된, 반도체장치 제조방법.
  78. 삭제
  79. 삭제
  80. 삭제
  81. 삭제
  82. 삭제
  83. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제1 절연막에 형성된 상기 개구부는 테이퍼 형상을 가지는, 반도체장치 제조방법.
  84. 삭제
  85. 삭제
  86. 삭제
  87. 삭제
  88. 삭제
  89. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제1 절연막에 불활성 원소가 첨가되는, 반도체장치 제조방법.
  90. 삭제
  91. 삭제
  92. 삭제
  93. 삭제
  94. 삭제
  95. 제 1 항 내지 제 6 항 중 어느 한 항에 따른 반도체장치의 제조 방법에 의해 제조된 반도체 장치를 구비한 전자장치를 제조하는 방법으로서,
    상기 반도체장치는 표시장치, 컴퓨터, 휴대 전화기, PDA, 카메라 등을 포함하는, 전자장치 제조방법.
  96. 삭제
  97. 삭제
  98. 삭제
  99. 삭제
  100. 삭제
KR1020067007802A 2003-10-28 2006-04-21 반도체장치 제조방법 KR101079753B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00367051 2003-10-28
JP2003367051 2003-10-28
PCT/JP2004/016175 WO2005041280A1 (en) 2003-10-28 2004-10-25 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR20060091316A KR20060091316A (ko) 2006-08-18
KR101079753B1 true KR101079753B1 (ko) 2011-11-03

Family

ID=34510276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067007802A KR101079753B1 (ko) 2003-10-28 2006-04-21 반도체장치 제조방법

Country Status (4)

Country Link
US (1) US7446054B2 (ko)
KR (1) KR101079753B1 (ko)
CN (1) CN100483632C (ko)
WO (1) WO2005041280A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US7537976B2 (en) * 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
EP1819202B1 (en) * 2006-02-10 2011-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8753933B2 (en) * 2008-11-19 2014-06-17 Micron Technology, Inc. Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures
KR20120044745A (ko) * 2010-10-28 2012-05-08 삼성모바일디스플레이주식회사 액정표시장치 및 그 제조방법
WO2014034512A1 (ja) * 2012-08-30 2014-03-06 シャープ株式会社 薄膜トランジスタ基板及び表示装置
CN103151305B (zh) * 2013-02-28 2015-06-03 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、制备方法以及显示装置
JP2017191183A (ja) * 2016-04-12 2017-10-19 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6691835B2 (ja) * 2016-06-17 2020-05-13 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージの製造方法
CN106019663A (zh) * 2016-07-29 2016-10-12 京东方科技集团股份有限公司 集成电路器件及制作方法、电路板、显示面板、显示装置
CN107293593B (zh) * 2017-07-18 2019-09-24 上海天马微电子有限公司 一种显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170879A (ja) * 2000-11-30 2002-06-14 Sumitomo Bakelite Co Ltd 半導体装置およびその製造方法
JP2003243327A (ja) * 2002-02-20 2003-08-29 Seiko Epson Corp 電子デバイス、配線形成方法および配線形成装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61171151A (ja) * 1985-01-25 1986-08-01 Hitachi Ltd 多層配線の製造方法
US5132248A (en) 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
US5306655A (en) * 1990-07-24 1994-04-26 Matsushita Electric Industrial Co., Ltd. Structure and method of manufacture for MOS field effect transistor having lightly doped drain and source diffusion regions
JPH04196133A (ja) * 1990-11-26 1992-07-15 Sony Corp 半導体装置の製法
JPH05338187A (ja) 1992-06-11 1993-12-21 Olympus Optical Co Ltd レジストパターン形成方法
JPH06182980A (ja) 1992-12-22 1994-07-05 Matsushita Electric Works Ltd インクジェットプリンターによる印刷装置
JPH06237063A (ja) 1993-02-12 1994-08-23 Mitsubishi Rayon Co Ltd プリント配線板の製造方法
JPH09320363A (ja) * 1996-06-03 1997-12-12 Canon Inc 透明導電回路形成装置
JP3015767B2 (ja) * 1996-12-25 2000-03-06 三洋電機株式会社 半導体装置の製造方法及び半導体装置
JPH10270843A (ja) 1997-03-28 1998-10-09 Vacuum Metallurgical Co Ltd 導電パターンの補修方法と装置
JPH11103069A (ja) * 1997-07-29 1999-04-13 Sharp Corp 接続構造およびその製造方法
EP1027723B1 (en) 1997-10-14 2009-06-17 Patterning Technologies Limited Method of forming an electric capacitor
JPH11340129A (ja) * 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
US6294401B1 (en) 1998-08-19 2001-09-25 Massachusetts Institute Of Technology Nanoparticle-based electrical, chemical, and mechanical structures and methods of making same
US6420261B2 (en) * 1998-08-31 2002-07-16 Fujitsu Limited Semiconductor device manufacturing method
JP2000323572A (ja) 1998-09-24 2000-11-24 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2000059040A1 (en) 1999-03-30 2000-10-05 Seiko Epson Corporation Method of manufacturing thin-film transistor
US6362507B1 (en) 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
JP2001052864A (ja) 1999-06-04 2001-02-23 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
BR0016670A (pt) 1999-12-21 2003-06-24 Plastic Logic Ltd Métodos para formar um circuito integrado e para definir um circuito eletrônico, e, dispositivo eletrônico
US6399478B2 (en) * 2000-02-22 2002-06-04 Sanyo Electric Co., Ltd. Method of making a dual damascene structure with modified insulation
KR100749970B1 (ko) 2000-03-20 2007-08-16 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 디바이스 및 그 제조 방법
JP3646784B2 (ja) * 2000-03-31 2005-05-11 セイコーエプソン株式会社 薄膜パタ−ンの製造方法および微細構造体
JP3661571B2 (ja) 2000-07-07 2005-06-15 セイコーエプソン株式会社 配線の形成方法
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG116443A1 (en) 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP4338934B2 (ja) 2001-03-27 2009-10-07 株式会社半導体エネルギー研究所 配線の作製方法
JP3774638B2 (ja) 2001-04-24 2006-05-17 ハリマ化成株式会社 インクジェット印刷法を利用する回路パターンの形成方法
GB2379083A (en) 2001-08-20 2003-02-26 Seiko Epson Corp Inkjet printing on a substrate using two immiscible liquids
EP1291932A3 (en) 2001-09-05 2006-10-18 Konica Corporation Organic thin-film semiconductor element and manufacturing method for the same
US7183146B2 (en) 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7405033B2 (en) 2003-01-17 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing resist pattern and method for manufacturing semiconductor device
WO2004097915A1 (ja) 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co., Ltd. 液滴吐出装置、パターンの形成方法、および半導体装置の製造方法
US7192859B2 (en) 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
US7393081B2 (en) 2003-06-30 2008-07-01 Semiconductor Energy Laboratory Co., Ltd. Droplet jetting device and method of manufacturing pattern
CN1842745B (zh) 2003-08-28 2013-03-27 株式会社半导体能源研究所 薄膜晶体管、薄膜晶体管的制造方法、以及显示器件的制造方法
KR101100625B1 (ko) 2003-10-02 2012-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선 기판 및 그 제조방법, 및 박막트랜지스터 및 그제조방법
JP4689159B2 (ja) 2003-10-28 2011-05-25 株式会社半導体エネルギー研究所 液滴吐出システム
JP2006040940A (ja) * 2004-07-22 2006-02-09 Toshiba Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170879A (ja) * 2000-11-30 2002-06-14 Sumitomo Bakelite Co Ltd 半導体装置およびその製造方法
JP2003243327A (ja) * 2002-02-20 2003-08-29 Seiko Epson Corp 電子デバイス、配線形成方法および配線形成装置

Also Published As

Publication number Publication date
CN100483632C (zh) 2009-04-29
US20070042597A1 (en) 2007-02-22
KR20060091316A (ko) 2006-08-18
US7446054B2 (en) 2008-11-04
CN1871690A (zh) 2006-11-29
WO2005041280A1 (en) 2005-05-06

Similar Documents

Publication Publication Date Title
KR101079753B1 (ko) 반도체장치 제조방법
KR100594835B1 (ko) 액티브 매트릭스 기판, 전기 광학 장치, 전자 기기 및 트랜지스터의 제조 방법
KR101030698B1 (ko) 반도체 장치 제조방법
CN101442106B (zh) 半导体装置及其制造方法、液晶电视和el电视
US8518728B2 (en) Semiconductor element, method for manufacturing the same, liquid crystal display device, and method for manufacturing the same
JP4123172B2 (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
KR101072409B1 (ko) 발광 장치 및 그 제조 방법
US7531294B2 (en) Method for forming film pattern, method for manufacturing semiconductor device, liquid crystal television, and EL television
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
EP1906442A2 (en) Fabrication of a wiring pattern and of an active matrix substrate
US9237657B2 (en) Wiring substrate, semiconductor device, and method for manufacturing thereof
KR100703020B1 (ko) 배선 패턴의 형성 방법, 막 패턴 형성 방법, 반도체 장치,전기 광학 장치 및 전자 기기
KR101110766B1 (ko) 액정표시장치 및 액정표시장치의 제조 방법
JP4554292B2 (ja) 薄膜トランジスタの作製方法
JP4451270B2 (ja) 半導体装置の作製方法
JP2005150710A (ja) 半導体素子の作製方法
JP2005311341A (ja) 半導体装置、及びその作製方法、液晶テレビジョン、並びにｅｌテレビジョン
JP2005165304A (ja) 液晶表示装置および液晶表示装置の作製方法
JP2007266596A (ja) 回路パターン及び薄膜トランジスタの作製方法、並びに該薄膜トランジスタを搭載した電子機器
JP2005129920A (ja) 半導体装置の作製方法
JP2007140323A (ja) 膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、電子機器
JP2005136403A (ja) 薄膜トランジスタの作製方法
JP2006043623A (ja) パターンの形成方法、デバイスの製造方法、デバイス、アクティブマトリクス基板の製造方法、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee