本発明は、インクジェット法に代表される液滴吐出法を用いて形成した半導体装置及びその作製方法に関する。
従来、ガラス基板上の薄膜トランジスタ(以下「TFT」ともいう。)に代表される半導体素子によって構成される所謂アクティブマトリクス駆動方式の表示パネル、又は半導体集積回路は、フォトマスクを使った光露光工程(以下、フォトリソグラフィー工程と示す。)により、各種薄膜をパターニングすることにより製造されている。
フォトリソグラフィー工程は、レジストを基板全面に塗布形成しプリベークを行った後、フォトマスクを介して紫外線等を照射し、現像によってレジストパターンを形成する。この後、該レジストパターンをマスクパターンとして膜パターンとなるべき部分に存在する薄膜(半導体材料、絶縁体材料、又は導電体材料で形成される膜)をエッチング除去して薄膜をパターニングして、膜パターンを形成し、半導体素子を形成している。
一方、液晶ディスプレイの画素の駆動素子としてボトムゲートTFTが用いられている。ボトムゲートTFTにおいては、ゲート電極を重畳するゲート絶縁層において、ゲート電極の両端部付近における電界集中が生じるのを防ぐため、ゲート電極の両端部に傾斜部(テーパ部)を設けている。また、ゲート電極上に設けられるゲート絶縁層の段差被覆性を高めるため、同様にゲート電極にテーパ部を設けている(特許文献1参照。)。
特開平10−170960号公報
しかしながら、テーパ部を有するゲート電極を形成するためには、フォトリソグラフィ工程を必要とすると共に、エッチング、洗浄、乾燥の工程を複数回繰り返す必要性がある。このため、半導体装置の形成工程において、ゲート電極の材料及びレジストの材料の大部分が無駄になると共に、レジストマスクパターンを形成するための工程数、さらにはゲート電極を形成するための工程数が多く、スループットが低下するという問題がある。
また、フォトリソグラフィー工程に用いられる露光装置は、大面積基板を一度に露光処理することが困難である。このため、大面積基板を用いた半導体装置の作製方法においては、複数の露光回数を必要とし、隣り合うパターンとの不整合が生じることにより、歩留まりが低下するという問題がある。
本発明は、このような状況に鑑みなされたものであり、少ない工程数で、且つ材料の利用効率を高めた手法で半導体装置を作製する方法を提供することを目標とする。
また、耐圧が高く、ゲート絶縁層の段差被覆性が高い半導体装置の作製方法、さらには、それを有する液晶テレビジョン、ELテレビジョンについて提供する。
本発明は、基板上に複数の導電層を形成し、該導電層の間を充填する絶縁層を形成することを要旨とする。
また、本発明は、基板上に複数の導電層を形成し、該導電層の間を充填する第1の絶縁層を形成し、複数の導電層及び該導電層を充填する絶縁層上に第2の絶縁層を形成することを要旨とする。
また、本発明は、基板上に複数の導電層を形成し、該導電層の間を充填する第1の絶縁層を形成し、複数の導電層の一部及び該導電層に隣接する絶縁層の一部上に第2の絶縁層を形成することを要旨とする。
また、本発明は、基板上に複数の第1の導電層を形成した後、該第1の導電層の間を充填するように第1の絶縁層を形成し、第1の絶縁層及び複数の第1の導電層上に第2の絶縁層を形成し、第2の絶縁層上に半導体領域及び第2の導電層を形成することを特徴とする。
また、本発明は、基板上に複数の第1の導電層を形成し、複数の第1の導電層の側部を覆う第1の絶縁層を形成し、第1の絶縁層及び複数の第1の導電層上に第2の絶縁層を形成し、第2の絶縁層上に半導体領域及び第2の導電層を形成することを特徴とする。
また、本発明は、基板上に複数の第1の導電層を形成し、複数の第1の導電層の間に絶縁材料を液滴吐出法により吐出して第1の絶縁層を形成し、第1の絶縁層及び複数の第1の導電層上に第2の絶縁層を形成し、第2の絶縁層上に半導体領域及び第2の導電層を形成することを特徴とする。
なお、第1の導電層はゲート電極として機能し、第2の絶縁層はゲート絶縁層として機能し、第2の導電層はソース電極及びドレイン電極として機能する、いわゆるボトムゲートTFTを構成する。このとき、半導体領域と第2の導電層の間にソース領域及びドレイン領域が形成されていても良い。
また、第1の導電層はソース電極及びドレイン電極として機能し、第2の絶縁層はゲート絶縁層として機能し、第2の導電層はゲート電極として機能する、いわゆるトップゲートTFTを構成する。このとき、第2の導電層と半導体領域の間にソース領域及びドレイン領域が形成されていてもよい。
また、本発明は、基板上に複数の第1の導電層を形成し、複数の第1の導電層の間に絶縁材料を液滴吐出法により吐出して第1の絶縁層を形成し、第1の絶縁層の一部及び複数の第1の導電層の一部上に第2の絶縁層を形成し、第2の絶縁層及び第1の導電層上に半導体領域を形成することを特徴とする。
なお、第1の導電層はゲート電極、ソース電極及びドレイン電極として機能し、第2の絶縁層はゲート絶縁層として機能する、いわゆるボトムゲートTFTのコプレナー型TFTを構成する。このとき、半導体領域とソース電極及びドレイン電極の間に、それぞれソース領域及びドレイン領域が形成されていても良い。
また、本発明は、絶縁表面上に形成される複数の第1の導電層と、複数の第1の導電層の間に形成される第1の絶縁層と、複数の第1の導電層及び前記第1の絶縁層の表面に接して形成される第2の絶縁層と、第2の絶縁層上に形成される半導体領域と、半導体領域上に設けられる第2の導電層とを有し、半導体領域は前記第1の導電層、前記第1の絶縁層、及び第2の絶縁層を重畳する第1の領域と、前記第1の導電層、及び第2の絶縁層を重畳する第2の領域とを有することを特徴とする。
なお、第1の絶縁層の厚さより第1の導電層の厚さが厚いとき、第1の絶縁層の厚さbと、第1の導電層の厚さaの比b/a(b<a)は、0.7以上1以下である。
また、第1の絶縁層の厚さより第1の導電層の厚さが薄いとき、第1の導電層の厚さより厚い第1の絶縁層の厚さ(第1の絶縁層と第1の導電層との厚さ差)b−aは、第2の絶縁層の厚さcよりも薄い。即ち、0<b―a<c(b>a)の関係をみたす。
また、第1の絶縁層は、第1の導電層の側面に沿って盛り上がっていてもよい。即ち、第1の絶縁層は、絶縁表面に対して凹状である。
一方、第1の導電層に接する第1の絶縁層の領域は、第1の導電層の側面に対して窪んでいてもよい。即ち、第1の絶縁層は、絶縁表面対して凸状である。
また、絶縁表面に対して前記第1の導電層の接触角は、70度以上135度以下である。
本発明において、半導体装置としては、半導体素子で構成された集積回路、表示装置、無線タグ、ICタグ等が挙げられる。表示装置としては、代表的には液晶表示装置、発光表示装置、DMD(Digital Micromirror Device;デジタルマイクロミラーデバイス)、PDP(Plasma Display Panel;プラズマディスプレイパネル)、FED(Field Emission Display;フィールドエミッションディスプレイ)、電気泳動表示装置(電子ペーパー)等の表示装置があげられる。なお、TFTは、順スタガ型TFT、逆スタガ型TFT(チャネルエッチ型TFT又はチャネル保護型TFT)、ボトムゲートTFTのコプレナー型TFTである。
なお、本発明において、表示装置とは、表示素子を用いたデバイス、即ち画像表示デバイスを指す。また、表示パネルにコネクター、例えばフレキシブルプリント配線(FPC:Flexible Printed Circuit)もしくはTAB(Tape Automated Bonding)テープもしくはTCP(Tape Carrier
Package)が取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回路)やCPUが直接実装されたモジュールも全て表示装置に含むものとする。
さらに、本発明は、上記半導体装置により構成される液晶テレビジョン又はELテレビジョンである。
本発明のように、複数の導電層の間を絶縁層で充填することで、その上に形成されるゲート絶縁層の凹凸が減少し、段差被覆性が高まる。このため、導電性の両端部上での段切れを防止することが可能であり、該導電層及びゲート絶縁層を有する半導体装置の歩留まりを向上させることができる。
また、本発明の半導体装置は、ゲート絶縁層の膜厚の均一性を高めることが可能であるため、ゲート絶縁層の耐圧を高めることが可能であり、半導体装置の信頼性を高めることができる。
また、テーパ部を有するゲート電極を形成せずとも、段差被覆性が高く、また耐圧の高いゲート絶縁層を形成することが可能であるため、多種多様なプロセスに適用することができる。
さらに、複数の導電層の間を充填する絶縁層を、液滴吐出法を用いて形成することによって、それらの層の材料を含む液滴の吐出口であるノズルと、基板との相対的な位置を変化させて所定の場所に液滴を吐出できる。また、ノズル径、液滴の吐出量、及びノズルと吐出物が形成される基板との移動速度の相対的な関係によって、形成するパターンの厚さや太さを調整できる。このため、一辺が1〜2mを越えるような大面積の基板上においても、所望の箇所に絶縁層を精度良く吐出形成することができる。また、フォトリソグラフィー工程を用いずとも、所定の場所に絶縁層を形成することが可能であるため、工程数の削減、及びスループットの増加、並びにコスト削減が可能である。
さらには、上記の作製工程により形成された半導体装置を有する液晶テレビジョン並びにELテレビジョンを、低コストで、かつスループットや歩留まりを高く作製することができる。
以下、発明を実施するための最良の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。また、各図面において共通の部分は同じ符号を付して詳しい説明を省略する。
(実施の形態1)
本実施の形態においては、複数の導電層の間を充填する絶縁層の高さが、導電層の高さよりも低い半導体装置の及びその作製工程を図1、図4、図7(A)、及び図39(A)を用いて説明する。本実施の形態では、半導体装置としてボトムゲートTFTにおいて、チャネルエッチ型TFTを用いて説明する。
図1(A)に示すように、基板101上に複数の第1の導電層102、103を形成し、第1の導電層の間を充填するように第1の絶縁層104〜106を形成する。
基板101としては、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板、シリコンウェハ、金属板等を用いることができる。この場合、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸化窒化シリコン(SiOxNy)(x>y)、窒化酸化シリコン(SiNxOy)(x>y)など、基板側から不純物などの拡散を防止するための絶縁層を形成しておくことが望ましい。また、ステンレスなどの金属または半導体基板などの表面に酸化シリコンや窒化シリコンなどの絶縁層を形成した基板なども用いることができる。また、基板101がガラス基板の場合、320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mmのような大面積基板を用いることができる。ここでは、基板101としてガラス基板を用いる。
なお、基板101にプラスチック基板を用いる場合、PC(ポリカーボネート)、PES(ポリエーテルスルホン)、PET(ポリエチレンテレフタレート)もしくはPEN(ポリエチレンナフタレート)等のガラス転移点が比較的高いものを用いる。
第1の導電層102、103としては、導電性を有する材料を用い、液滴吐出法、印刷法、電界メッキ法、PVD法(Physical Vapor Deposition)、CVD法(Chemical Vapor Deposition)、蒸着法等の作製方法により形成する。なお、PVD法(Physical Vapor
Deposition)、CVD法(Chemical Vapor Deposition)、蒸着法等を用いる場合は、上記成膜方法により成膜した後、所望の形状にエッチングする。なお、ここでは、調整された組成物の液滴を微細な孔から吐出して、所定の形状のパターンを形成する方法を液滴吐出法という。
導電性を有する材料としては、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等の金属、または、透明導電層として用いられる酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)、酸化珪素を含む酸化インジウムスズ、若しくは有機インジウム、有機スズ、窒化チタン(TiN:Titanium Nitride)等適宜用いる。また、これらの材料からなる導電層を積層して、第1の導電層102、103を形成してもよい。
また、液滴吐出法で第1の導電層を形成する場合、吐出口から吐出する組成物は、導電体を溶媒に溶解又は分散させたものを用いる。導電体としては、上記導電性を有する材料の金属、ハロゲン化銀の微粒子等、又は分散性ナノ粒子を用いることができる。
なお、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好ましい。より好ましくは、低抵抗且つ安価な銀又は銅を用いるとよい。但し、銅を用いる場合には、不純物対策のため、合わせてバリア層を設けるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いればよい。
ここで、銅を配線として用いる場合のバリア層としては、窒化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化チタン、窒化タンタルなど窒素を含む絶縁性又は導電性の物質を用いると良く、これらを液滴吐出法で形成しても良い。
なお、液滴吐出法に用いる組成物の粘度は5〜20mPa・sが好適であり、これは、乾燥が起こることを防止し、吐出口から組成物を円滑に吐出できるようにするためである。また、表面張力は40mN/m以下が好ましい。なお、用いる溶媒や用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ITO、ZnO、IZO、GZO、酸化珪素を含む酸化インジウムスズ、有機インジウム、有機スズ等を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・s、銀を溶媒に溶解又は分散させた組成物の粘度は5〜50mPa・s、金を溶媒に溶解又は分散させた組成物の粘度は10〜20mPa・sである。
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径0.1μm以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約0.5〜10μmである。ただし、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約7nmと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。したがって、被覆剤を用いることが好ましい。
組成物を吐出する工程は、減圧下で行っても良い。これは、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略又は短くすることができるためである。溶液の吐出後は、溶液の材料により、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉等により、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は100度で3分間、焼成は200〜350度で15分間〜120分間で行うもので、その目的、温度と時間が異なるものである。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、100〜800度(好ましくは200〜350度)とする。本工程により、溶液中の溶媒を揮発させる、又は化学的に分散剤を除去し、周囲の樹脂が硬化収縮することで、融合と融着を加速する。雰囲気は、酸素雰囲気、窒素雰囲気又は空気で行う。但し、金属元素を溶解又は分散している溶媒が除去されやすい酸素雰囲気下で行うことが好適であるが、加熱温度、雰囲気、時間により該導電層には、有機物で形成されるバインダーが残存する。
本実施の形態では、第1の導電層102、103は、数nmの銀粒子が分散された溶液(以下「Agペースト」という。)を選択的に吐出し、乾燥焼成して、銀を主成分とする導電層を形成する。なお、第1の導電層は、導電体である微粒子が3次元に不規則に重なり合って形成されている。即ち、3次元凝集体粒子で構成されている。このため、表面は微細な凹凸を有する。また、Agペーストの温度及びその加熱時間により、微粒子が溶融し微粒子の集合体となる。このときの集合体の大きさは、Agペーストの温度及びその加熱時間により増大するため、表面の高低差が大きい層となる。なお、微粒子が溶融した領域は、多結晶構造となる場合もある。
第1の絶縁層104〜106は、液滴吐出法、インクジェット法、スピンコート法、ロールコート法、スロットコート法等によって絶縁性材料を複数の第1の導電層102、103の間に充填して形成する。形成方法として、液滴吐出法、インクジェット法等を用いる場合は、第1の絶縁層の材料を所定の場所に吐出する。また、スピンコート法、ロールコート法、スロットコート法等を用いる場合は、第1の材料の粘度、表面張力等と適宜調節して、第1の導電層の一部(上部)を露出するように形成する。
第1の絶縁層104〜106の材料の代表例としては、ポリイミド、アクリル、ノボラック樹脂、メラミン樹脂、フェノール樹脂、エポキシ樹脂、珪素樹脂、フラン樹脂、ジアリルフタレート樹脂が挙げられる。また、無機酸化物の微粒子が分散された溶液、PSG(リンガラス)、BPSG(リンボロンガラス)、シリケート系SOG(Spin on Glass)、アルコキシシリケート系SOG、ポリシラザン系SOG、ポリメチルシロキサンに代表される、Si−CH3結合を有するSiO2を用いることもできる。
ここで、第1の絶縁層104〜106の形状について図4及び図7(A)を用いて説明する。図7(A)に示すように、本実施の形態の第1の絶縁層104及び105の厚さbは、第1の導電層102の厚さaより薄い。代表的には、第1の絶縁層104及び105の厚さbと第1の導電層102の厚さaとの比b/a(b<a)が、0.7以上1以下であることが好ましい。第1の絶縁層104及び105の厚さbと導電層102の厚さaの比が上記の範囲にある場合、後に形成される第2の絶縁層の凹凸が少なく、膜厚の均一性が向上すると共に、段差被覆性が高まる。このため、耐圧が高く、リーク電流の少ない半導体装置を歩留まり高く作製することができる。
次に、第1の導電層102に接する第1の絶縁層104、105の形状について図4を用いて説明する。図1の第1の絶縁層104、105をそれぞれ、図4(A)では401、402と示し、図4(B)では411、412と示す。
図4(A)に示すように、第1の絶縁層401、402は、第1の導電層102の側面に沿って盛り上がってもよい。つまり、第1の導電層102に接していない第1の絶縁層の第2の領域404よりも、第1の導電層102に接している第1の絶縁層の第1の領域403が盛り上がっている。即ち、第1の絶縁層401、402は、基板101表面に対して凹状である。このような形状な第1の絶縁層401、402は、比較的粘度の低い絶縁材料を用いることで、形成することができる。
一方、図4(B)に示すように、第1の導電層102に接する第1の絶縁層411、412の領域は、第1の導電層102の側面に対して窪んでいてもよい。つまり、第1の導電層102に接していない第1の絶縁層の第2の領域414よりも、第1の導電層102に接している第1の絶縁層の第1の領域413が窪んでいる。即ち、第1の絶縁層411、412は、基板101側に対して凸状である。このような形状な第1の絶縁層411、412は、比較的粘度の高い絶縁材料を用いることで、形成することができる。
次に、図1(B)に示すように、第1の導電層102、103及び第1の絶縁層104〜106上にゲート絶縁層として機能する第2の絶縁層121、第1の半導体層122、導電性を有する第2の半導体層123を形成する。
第2の絶縁層121はプラズマCVD法またはスパッタリング法などの薄膜形成法を用い、窒化シリコン、酸化シリコン、その他の珪素を含む絶縁層の単層又は積層構造で形成する。また、第2の絶縁層をゲート電極に接する側から、窒化珪素層(窒化酸化珪素層)、酸化珪素層、及び窒化珪素層(窒化酸化珪素層)の積層構造とすることが好ましい。この構造では、ゲート電極が、窒化珪素層と接しているため、酸化による劣化を防止することができる。
また、第2の絶縁層121を、液滴吐出法、塗布法、ゾルゲル法等を用いて絶縁性を有する溶液を用いて形成することができる。絶縁性を有する溶液の代表例としては、無機酸化物の微粒子が分散された溶液、ポリイミド、ポリアミド、ポリエステル、アクリル、PSG(リンシリケートガラス)、BPSG(リンボロンシリケートガラス)、シリケート系SOG(Spin on Glass)、アルコキシシリケート系SOG、ポリシラザン系SOG、ポリメチルシロキサンに代表される、Si−CH3結合を有するSiO2を適宜用いることができる。
第1の半導体層122としては、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体(SASとも表記する)、非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有する層で形成する。特に、0.5nm〜20nmの結晶を粒観察することができる微結晶状態はいわゆるマイクロクリスタル(μc)と呼ばれている。いずれも、シリコン、シリコン・ゲルマニウム(SiGe)等を主成分とする厚さは、10〜60nmの半導体層を用いることができる。
SASは、非晶質構造と結晶構造(単結晶、多結晶を含む)との中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体である。また短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。そして少なくとも膜中の一部の領域には、0.5〜20nmの結晶領域を観測することができ、珪素を主成分とする場合にはラマンスペクトルが520cm-1よりも低波数側にシフトしている。X線回折では珪素結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。また未結合手(ダングリングボンド)の中和剤として、SASは水素或いはハロゲンを1原子%、又はそれ以上含んでいる。
SASは、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、SiH4であり、その他にもSi2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。珪化物気体を水素又はフッ素、若しくは水素又はフッ素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種又は複数種の希ガス元素とで希釈して用いることにより、SASの形成を容易なものとすることができる。このとき希釈率が10倍〜1000倍の範囲となるように、珪化物気体を希釈すると好ましい。またSi2H6及びGeF4を用い、ヘリウムガスで希釈する方法を用いてSASを形成することができる。グロー放電分解による被膜の反応生成は減圧下で行うと好ましく、圧力は概略0.1Pa〜133Paの範囲で行えばよい。グロー放電を形成するための電力は1MHz〜120MHz、好ましくは13MHz〜60MHzの高周波電力を供給すればよい。基板加熱温度は300度以下が好ましく、100〜250度の基板加熱温度が推奨される。
また、結晶性半導体層は、非晶質半導体層を又はSASを、加熱又はレーザ照射により結晶化して形成することができる。また、直接、結晶性半導体層を形成してもよい。この場合、GeF4、又はF2等のフッ素系ガスと、SiH4、又はSi2H6等のシラン系ガス
とを用い、熱又はプラズマを利用して直接、結晶性半導体層を形成することができる。
第2の半導体層123は導電性を有する。nチャネル型のTFTを形成する場合には、15属の元素、代表的にはリンまたはヒ素を添加する。また、pチャネルTFTを形成する場合には、13属の元素、代表的にはボロンを添加する。第2の半導体層は、珪化物気体にボロン、リン、ヒ素のような13属又は15属の元素を有する気体を加えたプラズマCVD法で形成する。また、半導体層を形成したのち、13属または15属の元素を有する溶液を半導体層上に塗布しレーザビームを照射して導電性を有する第2の半導体層を形成することができる。レーザビームとしては、公知のパルス発振のレーザ又は連続発振のレーザから照射されるレーザビームを適宜用いる。
次に、図1(C)に示すように、第2の半導体層123上に第1のマスクパターン131〜134を形成する。第1のマスクパターンは、耐熱性高分子材料を用いて形成することが好ましく、芳香環、複素環を主鎖にもち、脂肪族部分が少なく高極性のヘテロ原子基を含む高分子を液滴吐出法により吐出して形成することが好ましい。そのような高分子物質の代表例としてはポリイミド又はポリベンゾイミダゾールなどが挙げられる。ポリイミドを用いる場合には、ポリイミドを含む溶液を、吐出口から第2の半導体層123上に吐出し、200℃で30分焼成して形成することができる。
また、第1のマスクパターンは、撥液表面を有するマスクパターンを予め形成して、撥液表面で覆われていない領域に高分子材料を塗布又は吐出して形成することができる。
次に、第1のマスクパターン131〜134を用いて第2の半導体層123をエッチングし、第1の半導体領域(ソース領域及びドレイン領域、コンタクト層ともいう。)135〜138を形成する。この後、第1のマスクパターンを除去する。
第2の半導体層は、Cl2、BCl3、SiCl4もしくはCCl4などを代表とする塩素系ガス、CF4、SF6、NF3、CHF3などを代表とするフッ素系ガス、あるいはO2を
用いてエッチングすることができる。
次に、図1(D)に示すように、基板上に、第2のマスクパターン141、142を形成する。第2のマスクパターンは、第1のマスクパターンと同様の材料を用いて形成することができる。
次に、第2のマスクパターン141、142をマスクとして、第1の半導体層122をエッチングして、第2の半導体領域(チャネル形成領域)143、144を形成する。第1の半導体層のエッチング条件は、第2の半導体層のエッチング条件を適用することができる。この後、第2のマスクパターンを、剥離液を用いた処理又は酸素を用いたアッシング処理等により除去する。
このときの第2の半導体領域143及び第1の導電層102近傍の拡大図を図39(A)に示す。
図39(A)は、第1の導電層102及びその外側を充填する第1の絶縁層104、105、第2の絶縁層121、第2の半導体領域143が形成されている領域を示す。第2の半導体領域143は、第1の導電層102及び第2の絶縁層121を重畳する領域161と、第1の導電層102、第1の絶縁層104、105、及び第2の絶縁層121を重畳する領域162とを有する。
即ち、本発明のTFTのゲート絶縁層は、一層の絶縁層で形成されている領域と、二層の絶縁層で形成されている領域とを有する。
なお、図1(D)に示すように、第2の半導体領域143、144を、有機半導体材料を用い、印刷法、スプレー法、スピン塗布法、液滴吐出法などで形成することができる。この場合、上記エッチング工程が必要ないため、工程数を削減することが可能である。本発明に用いる有機半導体材料としては、その骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。代表的には、ポリチオフェン、ポリ(3−アルキルチオフェン)、ポリチオフェン誘導体、ペンタセン等の可溶性の高分子材料を用いることができる。
その他にも本発明に用いることができる有機半導体材料としては、可溶性の前駆体を成膜した後で処理することにより第1の半導体領域を形成することができる材料がある。なお、このような前駆体を経由する有機半導体材料としては、ポリチエニレンビニレン、ポリ(2,5−チエニレンビニレン)、ポリアセチレン、ポリアセチレン誘導体、ポリアリレンビニレンなどがある。
前駆体を有機半導体に変換する際には、加熱処理だけではなく塩化水素ガスなどの反応触媒を添加することがなされる。また、これらの可溶性有機半導体材料を溶解させる代表的な溶媒としては、トルエン、キシレン、クロロベンゼン、ジクロロベンゼン、アニソール、クロロフォルム、ジクロロメタン、γブチルラクトン、ブチルセルソルブ、シクロヘキサン、NMP(N−メチル−2−ピロリドン)、シクロヘキサノン、2−ブタノン、ジオキサン、ジメチルホルムアミド(DMF)または、THF(テトラヒドロフラン)などを適用することができる。
なお、第2の半導体領域143、144に有機半導体を用いた場合、第1の半導体領域135〜138の代わりに、ポリアセチレン、ポリアニリン、PEDOT(poly-ethylenedioxythiophen)、PSS(poly-styrenesulphonate)のような有機導電性材料で形成される導電層を形成することができる。導電層は、コンタクト層、又はソース領域及びドレイン領域として機能する。
また、第1の半導体領域135〜138の代わりに、金属元素で形成される導電層を用いることができる。この場合、多くの有機半導体材料が電荷を輸送する材料がキャリアとして正孔を輸送するp型半導体であることからその半導体層とオーミック接触を取るために仕事関数の大きい金属を用いることが望ましい。
具体的には、金や白金、クロム、パラジウム、アルミニウム、インジウム、モリブデン、ニッケル等の金属又は合金等が望ましい。これらの金属又は合金材料を用いた導電性ペーストを用いて印刷法やロールコーター法、液滴吐出法で形成することができる。
さらには、有機半導体材料で形成される第2の半導体領域、有機導電性材料で形成される導電層、及び金属元素で形成される導電層を積層してもよい。
なお、第2の半導体領域がSASで形成されている場合、本実施の形態のように、ソース領域及びドレイン領域がゲート電極を覆っている構造のほかに、ソース領域及びドレイン領域の端部とゲート電極の端部が一致しているいわゆるセルフアライン構造とすることができる。さらには、ソース領域及びドレイン領域がゲート電極を覆わず、一定の距離を隔てて形成されている構造とすることができる。この構造の場合、オフ電流を低減することができるため、該TFTを表示装置のスイッチング素子として用いた場合、コントラストを向上させることができる。さらに、第2の半導体領が域複数のゲート電極を覆ういわゆるマルチゲート構造のTFTとしても良い。この場合も、オフ電流を低減を高めることができる。
次に、図1(E)に示すように、第1の半導体領域135〜138上にソース電極及びドレイン電極151〜154を、導電材料を用いて形成する。ソース電極及びドレイン電極は、第1の導電層と同様の材料及び形成方法を用いて形成することができる。ここでは、数nmの銀粒子が分散された溶液Agペーストを選択的に吐出し、乾燥させて、ソース電極及びドレイン電極151〜154を形成する。
次に、ソース電極及びドレイン電極151〜154上に、パッシベーション層を形成することが好ましい。パッシベーション層は、プラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒化炭素(CN)、その他の絶縁性材料を用いて形成することができる。
以上の工程により、耐圧が高く、リーク電流が抑制されたチャネルエッチ型TFTを歩留まり高く形成することができる。
(実施の形態2)
本実施の形態では、実施の形態1において、第1の絶縁層の厚さが第1の導電層の厚さよ
りも厚い半導体装置の作製工程について図2、図7(B)、及び図39(B)を用いて形成する。本実施の形態では、半導体装置としてボトムゲートTFTにおいて、チャネルエッチ型TFTを用いて説明する。
図2(A)に示すように、実施の形態1と同様に基板101上に第1の導電層102、103を形成する。次に、第1の絶縁層204〜206を形成する。第1の絶縁層204〜206の厚さは第1の導電層102、103の厚さよりも厚く、第1の導電層側部及び上部の一部を覆っている。
第1の絶縁層204〜206は、実施の形態1の第1の絶縁層104〜106と同様の材料及び形成方法により形成することができる。
次に、図2(B)に示すように、実施の形態1と同様に第2の絶縁層221、第1の半導体層122、導電性を有する第2の半導体層123を順次形成する。なお、第2の絶縁層221は実施の形態1の第2の絶縁層121と同様の材料及び形成方法を用いて形成することができる。
ここで、第1の絶縁層204〜206と、第2の絶縁層221の厚さについて図7(B)を用いて説明する。図7(B)に示すように、第1の絶縁層の厚さbは、第1の導電層の厚さaよりも厚い。このため、第1の絶縁層は、第1の導電層の側面及び上部の一部を覆っている。第1の導電層の厚さより厚い第1の絶縁層の厚さ、即ち第1の絶縁層と第1の導電層との厚さ差b−aは、第2の絶縁層の厚さcよりも薄いことが好ましい。即ち、0<厚さ差(b−a)<c(b>a)の関係をみたすことが好ましい。第1の絶縁層204〜206の厚さ、第1の導電層の厚さ、及び第2の絶縁層の厚さが上記の範囲にある場合、第2の絶縁層は凹凸が少なく、膜厚の均一性が向上すると共に、段差被覆性が向上する。このため、耐圧が高く、リーク電流の少ない半導体装置を歩留まり高く作製することができる。
この後、図2(C)〜図2(E)に示すように、実施の形態1と同様の工程により、ソース領域及びドレイン領域として機能する第1の半導体領域135〜138、チャネル形成領域として機能する第2の半導体領域143、144、ソース電極及びドレイン電極151〜154を形成することができる。
ここで、第2の半導体領域143及び第1の導電層102近傍の拡大図を図39(B)に示す。
図39(B)は、第1の導電層102及びその外側を充填する第1の絶縁層204、205、第2の絶縁層221、第2の半導体領域143が形成されている。第2の半導体領域143は、第1の導電層102及び第2の絶縁層221を重畳する領域261と、第1の導電層102と、第1の絶縁層204、205と、第2の絶縁層221とを重畳する領域262とを有する。
即ち、本発明のTFTのゲート絶縁層は、一層の絶縁層で形成されている領域と、二層の絶縁層で形成されている領域とを有する。また、本実施の形態のTFTの第2の半導体領域(チャネル形成領域)は、基板表面に対して凹状である。
以上の工程により、耐圧が高く、リーク電流が抑制されたチャネルエッチ型TFTを歩留まり高く形成することができる。
(実施の形態3)
ここでは、実施の形態1又は実施の形態2において、本発明に適用できる第1の導電層
102、103の形状について、図3を用いて説明する。本実施の形態では、実施の形態2を用いて説明する。なお、実施の形態1を適宜用いることが可能である。
図3(A)に示すように、端部において基板101との接触角θ1が70〜90度の傾
斜部(テーパ)を有する導電層、即ち断面が台形状である導電層301をした後、第1の絶縁層204、205を形成する。従来、接触角θ1が70度以上の膜パターン上に膜を成膜する場合、接触角が大きくなるほど膜の段差被覆性が低下し、段切れが起きるという問題があった。しかし、第1の絶縁層204、205を形成することにより、後に形成される膜の段切れを防止することが可能であり、且つ膜厚の均一性を高めることができる。このような形状の導電層301は、公知のフォトリソグラフィー工程により形成したマスクパターンを用い、ドライエッチング法により膜をエッチングすることにより形成することができる。
図3(B)に示すように、下方端部において基板101との接触角θ2が90度であり、且つ上方端部において傾斜部又は曲率部312を有する導電層311を形成する。次に、第1の絶縁層204、205を形成する。図3(B)においては、曲率部312を有する導電層を示す。従来、接触角θが90度の膜パターン上に膜を成膜する場合、膜の段差被覆性が低下し、段切れが起きるという問題があった。しかし、第1の絶縁層204、205を形成することにより、後に形成される膜の段切れを防止することが可能であり、且つ膜厚の均一性を高めることができる。このような形状の導電層は、液滴吐出法、インクジェット法等により液滴を吐出し、乾燥及び焼成を施すことで形成することができる。
図3(C)に示すように、下方端部において基板101との接触角θ3が90度であり、且つ上方端部においての角度θ4も90度である導電層、即ち断面が矩形状である導電層321を形成する。次に、第1の絶縁層204、205を形成する。従来、矩形状の膜パターン上に膜を成膜する場合、膜の段差被覆性が低下し、段切れが起きるという問題があった。しかし、第1の絶縁層204、205を形成することにより、後に形成される膜の段切れを防止することが可能であり、且つ膜厚の均一性を高めることができる。このこうな形状の導電層321は、公知のフォトリソグラフィー工程により形成したマスクパターンを用い、ドライエッチング法により膜をエッチングすることにより形成することができる。また、印刷法、電界メッキ法等を用いることができる。
図3(D)に示すように、端部において基板101との接触角θ5が90度以上135度以下、即ち逆テーパ部を有する導電層331を形成する。次に、第1の絶縁層204、205を形成する。従来、接触角θが90度以上の膜パターン上に膜を成膜する場合、下方端部は上方端部に覆われていて、下方端部付近に成膜することが困難で、膜の段差被覆性が低下し、段切れが起きるという問題があった。しかし、第1の絶縁層204、205を形成することにより、後に形成される膜の段切れを防止することが可能であり、且つ膜厚の均一性を高めることができる。
図3(E)に示すように、導電層側面において窪んでいる、即ち凹部342を有する導電層341を形成する。次に、第1の絶縁層204、205を形成する。従来、窪みを有する膜パターン上に膜を成膜する場合、膜パターンの凹凸が激しく、膜厚の均一性が低く、段切れが生じていた。しかし、第1の絶縁層204、205を形成することにより、後に形成される膜の段切れを防止することが可能であり、且つ膜厚の均一性を高めることができる。このような形状の導電層は、公知のフォトリソグラフィ工程によって形成したマスクパターンを用いて、ウェットエッチング法により膜をエッチングすることで形成することができる。
本発明は、上記に示すように様々な形状の導電層を用いたTFTを形成することが可能であり、作製方法の適用範囲を広げることが可能である。
(実施の形態4)
本実施の形態では、本発明のボトムゲートTFTにおいて、チャネル保護型TFTの作製
工程を図5を用いて説明する。なお、実施の形態1を用いて第1の絶縁層を形成するがこれに限定されず、実施の形態2を用いることができる。また、第1の導電層は、実施の形態3に示される第1の導電層を適宜用いることができる。
図5(A)に示すように、実施の形態1を用いて基板101上に第1の導電層102、103を形成し、第1の導電層の間を充填するように第1の絶縁層104〜106を形成する。
次に、図5(B)に示すように、第1の導電層102、103及び第1の絶縁層104〜106上にゲート絶縁層として機能する第2の絶縁層121、第1の半導体層122を形成する。次に、第1の半導体層122上であって、且つ第1の導電層102、103に重畳する領域に保護層501、502を形成する。保護層501、502の形成方法及び材料は、実施の形態1に示す第1のマスクパターン131〜134と同様のものを用いることができる。
次に、第2の半導体層(導電性を有する半導体層)523を形成する。なお、第2の半導体層523は、実施の形態1の第2の半導体層123と同様の材料及び作製方法により形成することができる。
次に、図5(C)に示すように、第1のマスクパターン531、532を形成する。第1のマスクパターン531、532は、実施の形態1の第2のマスクパターン141、142と同様の材料及び形成方法に形成する。
次に、第1のマスクパターンを用いて、第1の半導体層および第2の半導体層をエッチングし、第1の半導体領域533、534及び第2の半導体領域543、544を形成する。この後、第1のマスクパターンを除去する。
次に、図5(D)に示すように、第1の半導体領域533、534上にソース電極及びドレイン電極551〜554を形成する。
次に、ソース電極及びドレイン電極551〜554をマスクとして、第1の半導体領域533、534の露出部をエッチングして分断してソース領域及びドレイン領域535〜538を形成する。この工程により、保護層501、502が露出される。
なお、ソース領域及びドレイン領域の形成方法は、本実施の形態に限られず実施の形態1に示される第1の半導体領域の作製工程を用いても良い。また、本実施の形態のソース領域及びドレイン領域の形成工程を実施の形態1に適用しても良い。
以上の工程により、耐圧が高く、リーク電流が抑制されたチャネル保護型TFTを歩留まり高く形成することができる。
(実施の形態5)
本実施の形態においては、本発明のトップゲートTFTの中でも順スタガ型TFTの作製工程について図6を用いて説明する。なお、実施の形態1を用いて第1の絶縁層を形成するがこれに限定されず、実施の形態2を用いることができる。また、第1の導電層は、実施の形態3に示される第1の導電層を適宜用いることができる。
図6(A)に示すように、基板101上にソース電極及びドレイン電極として機能する第1の導電層601、602を形成する。この材料及び作製方法は、実施の形態1の第1の導電層102、103と同様のものを適宜用いることができる。次に、第1の導電層上に導電性を有する第1の半導体層603を形成する。第1の半導体層603は、実施の形態1の第2の半導体層123と同様の材料及び作製方法を適宜用いる。次に、第1の半導体層603上に第1のマスクパターン604、605を形成する。第1のマスクパターンは、ソース領域及びドレイン領域を形成するためのマスクとして用いるため、実施の形態1の第1のマスクパターン131〜134と同様の材料及び形成工程を適宜用いる。
次に、図6(B)に示すように、第1のマスクパターンを用いて第1の半導体層をエッチングして、第1の半導体領域611、612を形成する。第1の半導体領域は、ソース領域及びドレイン領域として機能する。なお、第1の半導体領域として、実施の形態1の第1の半導体領域135〜138と同様の材料及び作製方法を適宜用いることができる。
次に、積層された第1の導電層601、602及び第1の半導体領域の間に第1の絶縁層613〜615を形成する。第1の絶縁層613〜615は、実施の形態1の第1の絶縁層104〜106と同様の材料及び作製工程を適宜用いる。
次に、図6(C)に示すように、第1の絶縁層613〜615、第1の導電層601、602、第1の半導体領域611、612上に、第2の半導体層621を形成する。第2の半導体層621は、実施の形態1の第1の半導体層122と同様の材料及び作製方法を適宜用いる。
次に、第2の半導体層621上に第2の膜パターン622を形成する。第2の膜パターンは、チャネル形成領域を形成するためのマスクであり、実施の形態1の第2のマスクパターン141、142と同様の材料及び作製工程を適宜用いる。
次に、図6(D)に示すように、第2の膜パターン622を用いて第2の半導体膜621をエッチングして第2の半導体領域631を形成する。第2の半導体領域はチャネル形成領域として機能する。
次に、第2の絶縁層632、第2の導電層633を形成する。第2の絶縁層632はゲート絶縁層として機能するため、実施の形態1の第2の絶縁層121と同様の材料及び形成工程により形成する。また、第2の導電層633はゲート電極として機能するため、実施の形態1の第1の導電層102、103と同様の材料及び方法で形成する。
以上の工程により、耐圧が高く、リーク電流が抑制された順スタガ型TFTを歩留まり高く形成することができる。
(実施の形態6)
本実施の形態では、TFTのコンタクトホールの形成方法を図38を用いて説明する。
実施の形態5に従って、図38(A)に示すような順スタガ型TFTを形成する。ここでは、基板101上に、第1の導電層601、602、第1の絶縁層613〜615、導電性を有する第1の半導体領域611、612、第2の半導体領域631、第2の絶縁層632、第2の導電層633を有する。この後、TFTを覆うように保護層715を成膜する。なお、第1の半導体領域はソース領域及びドレイン領域として機能し、第2の半導体領域はチャネル形成領域として機能して機能する。
次に、図38(B)に示すように、第1の導電層601、602と第2の絶縁層632、保護層715、第1の半導体領域、及び第2の半導体領域が重畳する領域に、撥液表面を形成する溶液を吐出して、第1のマスクパターン751を形成する。
撥液表面を有する領域とは、液体に対する表面の接触角が高い領域である。この表面上では液体は、はじかれ半球状になる。一方、親液表面を有する領域は、液体に対する表面の接触角が低い領域である。この表面上では、液体は塗れ広がる。
このため、接触角の異なる二つの領域が接している場合、相対的に接触角の高い領域が撥液表面を有する領域となり、接触角の低い方の領域が親液表面を有する領域となる。この二つの領域に溶液を塗布又は吐出した場合、溶液は、親液表面を有する領域表面に塗れ広がり、撥液表面を有する領域との界面ではじかれ半球状になる。
なお、表面が凹凸を有する場合、撥液表面を有する領域では、さらに接触角が高まる。即ち、撥液性が高まる。一方、親液表面を有する領域では、さらに接触角が低くなる。即ち、親液性が高まる。このため、凹凸を有する各表面上に組成物を有する溶液を塗布又は吐出し、焼成することにより、各々の領域の端部が均一な層を形成することができる。
ここでは、撥液表面を形成する材料を塗布又は吐出して、撥液表面を有する領域を形成する。撥液表面を形成する溶液の材料の一例としては、Rn−Si−X(4-n)(n=1、2、3)の化学式で表されるシランカップリング剤を用いる。ここで、Rは、アルキル基などの比較的不活性な基を含む物である。また、Xはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など、基質表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基からなる。
また、シランカップリング剤の代表例として、Rにフルオロアルキル基を有するフッ素系シランカップリング剤(フルオロアルキルシラン(FAS))を用いることにより、より撥液性を高めることができる。FASのRは、(CF3)(CF2)x(CH2)y(x:0以上10以下の整数、y:0以上4以下の整数)で表される構造を持ち、複数個のR又はXがSiに結合している場合には、R又はXはそれぞれすべて同じでも良いし、異なっていてもよい。代表的なFASとしては、ヘプタデカフルオロテトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフルオロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシランが挙げられる。
撥水表面を形成する溶液の溶媒としては、nーペンタン、n−ヘキサン、n−ヘプタン、n−オクタン、n−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素系溶媒、又はテトラヒドロフランなどがあげられる。
また、撥液表面を形成する溶液の材料の一例として、フッ素炭素鎖を有する材料(フッ素系樹脂)を用いることができる。フッ素系樹脂として、ポリテトラフルオロエチレン(PTFE;四フッ化エチレン樹脂)、パーフルオロアルコキシアルカン(PFA;四フッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂)、パーフルオロエチレンプロピレンコーポリマー(PFEP;四フッ化エチレン−六フッ化プロピレン共重合樹脂)、エチレン−テトラフルオロエチレンコポリマー(ETFE;四フッ化エチレン−エチレン共重合樹脂)、ポリビニリデンフルオライド(PVDF;フッ化ビニリデン樹脂)、ポリクロロトリフルオロエチレン(PCTFE;三フッ化塩化エチレン樹脂)、エチレン−クロロトリフルオロエチレンコポリマー(ECTFE;三フッ化塩化エチレン−エチレン共重合樹脂)、ポリテトラフルオロエチレン−パーフルオロジオキソールコポリマー(TFE/PDD)、ポリビニルフルオライド(PVF;フッ化ビニル樹脂)等を用いることができる。
続いて、撥液表面を形成する溶液が付着した表面をエタノール洗浄すると、極めて薄い撥液表面を形成することができる。
また、マスクパターンとして撥液表面を形成しない(すなわち、親液表面を形成する)有機物を用い、後にCF4プラズマ等による処理を行って、撥液表面を形成してもよい。例えば、有機物としてポリビニルアルコール(PVA)のような水溶性樹脂を、H2O等の溶媒に混合した材料を用いることができる。また、PVAと他の水溶性樹脂を組み合わせて使用してもよい。さらには、マスクパターンが撥液表面を有する場合であっても、該プラズマ処理等を行うことによって、撥液性をより向上させることができる。
また、誘電体が設けられた電極を用意し、誘電体が空気、酸素又は窒素を用いたプラズマに曝されるようにプラズマを発生させてプラズマ処理を行うことができる。この場合、誘電体は電極表面全体を覆う必要はない。誘電体として、フッ素系樹脂を用いることができる。フッ素系樹脂を用いる場合、被形成面にCF2結合が形成されることにより表面改
質が行われ、撥液性を示すようになる。また、プラズマ処理を行う。
次に、親液表面を形成する溶液を吐出して第2のマスクパターン752を形成する。親液性を有する溶液の代表例としては、アクリル樹脂、ポリイミド樹脂、メラミン樹脂、ポリエステル樹脂、ポリカーボネート樹脂、フェノール樹脂、エポキシ樹脂、ポリアセタール、ポリエーテル、ポリウレタン、ポリアミド(ナイロン)、フラン樹脂、ジアリルフタレート樹脂等の有機樹脂、シロキサン、ポリシラザンを用いることができる。また、水、アルコール系、エーテル系、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、N−メチルピロリドン、ヘキサメチルホスファミド、クロロホルム、塩化メチレン等の極性溶媒を用いた溶液を用いることもできる。第2のマスクパターンの形成方法としては、液滴吐出法、インクジェット法、スピンコート法、ロールコート法、スロットコート法等を適用することができる。
第1のマスクパターン751は撥液表面を有するため、第2のマスクパターン752は、第1のマスクパターンの外縁、即ち第1のマスクパターンが形成されていない領域に形成される。
なお、上記の工程に代えて、第1のマスクパターンの溶媒を乾燥した後、第2の溶液を塗布して、第2のマスクパターンを形成してもよい。これらの工程により、極めて薄い撥液表面を形成することができる。
次に、図38(C)に示すように、第2のマスクパターン752をマスクとして、第1のマスクパターン751、保護層715及び第2の絶縁層632をエッチングし、第2の半導体領域631の一部を露出する。
次に、図38(D)に示すように、第2のマスクパターン752を除去した後、第3の導電層764を形成する。第3の導電層764は、ソース配線層及びドレイン配線層として機能する。
なお、図38(E)に示すように、第2のマスクパターン752を除去せず層間絶縁層として用い、第3の導電層764を形成することもできる。
以上の工程により、フォトマスクを用いずともコンタクトホールを形成することができる。
(実施の形態7)
本実施の形態では、上記実施の形態における膜パターン形成に用いることができる液滴吐出
装置について説明する。図8において、基板1900上において、1つのパネル1930が形成される領域を破線で示す。
図8には、配線等のパターンの形成に用いる液滴吐出装置の一態様を示す。液滴吐出手段1905は、ヘッドを有し、ヘッドは複数のノズルを有する。本実施の形態では、十個のノズルが設けられたヘッドを三つ(1903a、1903b、1903c)有する場合で説明するが、ノズルの数や、ヘッドの数は処理面積や工程等により設定することができる。
ヘッドは、制御手段1907に接続され、制御手段がコンピュータ1910により制御することにより、予め設定されたパターンを描画することができる。描画するタイミングは、例えば、ステージ1931上に固定された基板1900等に形成されたマーカー1911を基準点として行えばよい。また、基板1900の縁を基準点として行ってもよい。これら基準点をCCDなどの撮像手段1904で検出し、画像処理手段1909にてデジタル信号に変換させる。デジタル変化された信号をコンピュータ1910で認識して、制御信号を発生させて制御手段1907に送る。このようにパターンを描画するとき、パターン形成面と、ノズルの先端との間隔は、0.1cm〜5cm、好ましくは0.1cm〜2cm、さらに好ましくは0.1cm前後とするとよい。このように間隔を短くすることにより、液滴の着弾精度が向上する。
このとき、基板1900上に形成されるパターンの情報は記憶媒体1908に格納されており、この情報を基にして制御手段1907に制御信号を送り、各ヘッド1903a、1903b、1903cを個別に制御することができる。すなわち、ヘッド1903a、1903b、1903cが有する各ノズルから、異なる組成物を吐出することができる。例えばヘッド1903a、1903bが有するノズルは、絶縁層材料を有する組成物を吐出し、ヘッド1903cが有するノズルは導電層材料を有する組成物を吐出することができる。
さらに、ヘッドが有する各ノズルを個別に制御することもできる。ノズルを個別に制御することができるため、特定のノズルから異なる組成物を吐出することができる。例えば同一ヘッド1903aに、導電層材料を有する組成物を吐出するノズルと、絶縁層材料を有する組成物を吐出するノズルとを設けることができる。
なお、ノズルは組成物が充填されたタンクと接続されている。
また、層間絶縁層の形成工程のように大面積に対して液滴吐出処理を行う場合、層間絶縁層材料を有する組成物を全ノズルから吐出させるとよい。さらに、複数のヘッドが有する全ノズルから、層間絶縁層材料を有する組成物を吐出するとよい。その結果、スループットを向上させることができる。もちろん、層間絶縁層形成工程において、一つのノズルから層間絶縁層材料を有する組成物を吐出し、複数回走査することにより大面積に対して液滴吐出処理を行ってもよい。
そしてヘッドをジグザグ又は往復させ、大型マザーガラスに対するパターン形成を行うことができる。このとき、ヘッドと基板とを相対的に複数回走査させればよい。ヘッドを基板に対して走査するとき、進行方向に対してヘッドを斜めに傾けるとよい。
ヘッドの幅は、大型マザーガラスから複数のパネルを形成する場合、ヘッドの幅は1つのパネルの幅と同程度とすると好ましい。1つのパネル1930が形成される領域に対して一回の走査でパターン形成することができ、高いスループットが期待できるからである。
また、ヘッドの幅は、パネルの幅より小さくしてもよい。このとき、複数の幅の小さなヘッドを直列に配置し、1つのパネルの幅と同程度としてもよい。複数の幅の小さなヘッドを直列に配置することにより、ヘッドの幅が大きくなるにつれて懸念されるヘッドのたわみの発生を防止することができる。もちろん、幅の小さなヘッドを複数回走査することにより、パターン形成を行ってもよい。
このような液滴吐出法により組成物の液滴を吐出する工程は、減圧下で行うと好ましい。組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が蒸発し、組成物の乾燥と焼成の工程を省略することができるからである。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。また溶液を滴下する工程は、窒素雰囲気中や有機ガス雰囲気中で行ってもよい。
また、液滴吐出法として、ピエゾ方式を用いることができる。ピエゾ方式は、液滴の制御性に優れインク選択の自由度の高いことからインクジェットプリンターでも利用されている。なお、ピエゾ方式には、ベンダー型、(代表的にはMLP(Multi Layer Piezo)タイプ)と、ピストン型(代表的にはMLChip(Multi Layer Ceramic Hyper Integrated Piezo Segments)タイプ)、サイドウォール型、ルーフウォール型がある。また溶液の溶媒によっては、発熱体を発熱させ気泡を生じさせ溶液を押し出すサーマル方式を用いた液滴吐出法でもよい。
次に、アクティブマトリクス基板及びそれを有する表示パネルの作製方法について図17〜図23を用いて説明する。本実施例では、表示パネルとして液晶表示パネルを用いて説明する。図17〜19は、画素部及び接続端子部の縦断面構造を模式的に示したものであり、A−B及びC−Dに対応する平面構造を図20〜23に示す。また、本実施例においては、実施の形態1を用いて第1の絶縁層を形成するがこれに限定されず、実施の形態2を用いることができる。また、ゲート配線層、ゲート電極層、及び接続導電層は、実施の形態3に示される第1の導電層を適宜用いることができる。
図17(A)に示すように、基板800表面を400度で酸化して厚さ100nmの絶縁層801を形成する。この絶縁層は、後に形成する導電層のエッチングストッパーの機能を果たす。次に、絶縁層801上に第1の導電層を形成し、第1の導電層上に液滴吐出法により第1のマスクパターンを形成する。基板には、旭硝子社製AN100ガラス基板を用い、第1の導電層には、タングステンターゲット及びアルゴンガスを用いてスパッタリング法により厚さ100nmのタングステン層を形成する。第1のマスクパターンには、ポリイミドを液滴吐出法により吐出し、200度30分加熱して焼成する。第1のマスクパターンは、後に形成されるゲート配線層、ゲート電極層及び接続導電層上に吐出する。
次に、第1のマスクパターンを用いて第1の導電層の一部をエッチングして、ゲート配線層803、ゲート電極層804、及び接続導電層805を形成する。ここでは、70〜90度のテーパ部を有する第1の導電層を形成する。この後、第1のマスクパターンを、剥離液を用いて剥離する。なお、図17(A)は縦断面構造を模式的に示し、第1のマスクパターンを除去した後のA−B及びC−Dに対応する平面構造を図20に示すので同時に参照する。
次に、ゲート配線層803、ゲート電極層804、及び接続導電層805の間を充填するように、第1の絶縁層806〜809を形成する。ここでは、ポリイミドを液滴吐出法により吐出して、第1の絶縁層を形成する。
次に、図17(B)に示すように、プラズマCVD法によりゲート絶縁層814を形成する。ゲート絶縁層814としては、400度で加熱したチャンバーでSiH4とN2O(流量比SiH4:N2O=1:200)を用いたプラズマCVD法により、厚さ110nmの酸化窒化珪素層(H:1.8%, N:2.6%, O:63.9%, Si:31.7%)を形成する。
この工程により、膜厚の均一性が高く、且つ段差被覆性の高いゲート絶縁層を形成することができる。
次に、第1の半導体層815及びn型を呈する第2の半導体層816を形成する。第1の半導体層815としては、プラズマCVD法により厚さ150nmのアモルファスシリコン層を形成する。次に、アモルファスシリコン層の表面の酸化層を除去した後、第2の半導体層816として、シランガスとフォスフィンガスを用いて厚さ50nmのセミアモルファスシリコン層を形成する。
次に、第2の半導体層816上に第2のマスクパターン817、818を形成する。第2のマスクパターンは、ポリイミドを液滴吐出法により第2の半導体層上に吐出し、200度30分加熱して形成する。第2のマスクパターン817、818は、後の第1の半導体領域が形成される領域上に吐出する。
次に、図17(C)に示すように、第2のマスクパターンを用いて第2の半導体層816をエッチングして第1の半導体領域(ソース領域及びドレイン領域、コンタクト層)821、822を形成する。第2の半導体層を、流量比がCF4:O2=10:9の混合ガス
を用いてエッチングする。この後、第2のマスクパターン817、818を剥離液を用いて剥離する。
次に、第1の半導体領域821、822及びその間に形成されている第1の半導体層815を覆う第3のマスクパターン823を形成する。第3のマスクパターンは、第2のマスクパターンと同様の材料及び手法により形成する。第3のマスクパターンを用いて、第1の半導体層815をエッチングして、図17(D)に示すような第2の半導体領域831を形成すると共にゲート絶縁層814を露出する。第1の半導体層を、流量比がCF4
:O2=10:9の混合ガスを用いてエッチングした後、酸素を用いたアッシングを行う。この後、第3のマスクパターン823を剥離液を用いて剥離する。なお、図17(D)の縦断面構造A−B及びC−Dに対応する平面構造を図21に示すので同時に参照する。
次に、図17(E)に示すように、第4のマスクパターン832を形成する。第4のマスクパターンは、液滴吐出法によりゲート絶縁層814と接続導電層805とが重畳する領域に、撥液表面を形成する溶液を吐出する。ここでは、撥液表面を形成する溶液として、フッ素系シランカップリング剤をアルコール溶媒に溶解した溶液を用いる。第4のマスクパターン832は、後のドレイン電極と接続導電層813とが接続する領域にコンタクトホールを形成するために用いる第5のマスクパターンを形成するための保護層である。
次に、第5のマスクパターン833を形成する。第5のマスクパターンは、第1のコンタクトホールを形成するためのマスクであり、ポリイミドを液滴吐出法により吐出し、200度で30分加熱して形成する。このとき、第4のマスクパターン832は撥液性であり、第5のマスクパターン833は親液性であるため、第4のマスクパターンが形成される領域には、第5のマスクパターン833は形成されない。
次に、酸素アッシングにより第4のマスクパターン832を除去してゲート絶縁層814の一部を露出する。次に、第5のマスクパターン833を用いて、露出されたゲート絶縁層の一部をエッチングする。ゲート絶縁層は、CHF3を用いてエッチングする。この後、酸素アッシング及び剥離液を用いたエッチングにより第5のマスクパターンを剥離する。
次に、図18(A)に示すように、第2の導電層841、842を液滴吐出法で形成する。第2の導電層は、後のソース配線層及びドレイン配線層となる。ここでは、第2の導電層841は第1の半導体領域821と接続するように形成し、第2の導電層842は、第1の半導体領域822及び接続導電層805に接続するように形成する。第2の導電層841、842は、Ag(銀)粒子が分散された溶液を吐出し、100度30分加熱して乾燥した後、酸素濃度10%の雰囲気中で230度1時間加熱して焼成する。なお、図18(A)の縦断面構造A−B及びC−Dに対応する平面構造を図22に示すので同時に参照する。
次に、保護層843を形成する。保護層は、シリコンターゲット、及びスパッタリングガスとしてアルゴン並びに窒素(流量比Ar:N2=1:1)を用いたスパッタリング法
により、厚さ100nmの窒化珪素層を形成する。
次に、図18(B)に示すように、保護層843と接続導電層805とが重畳する領域、及びゲート配線層並びにソース配線層が接続端子と接続する領域と保護層843とが重畳する領域に第6のマスクパターン851、852を形成した後、層間絶縁層853を形成する。第6のマスクパターンは、後に形成する層間絶縁層を形成するために用いるマスクである。第6のマスクパターンとして、撥液表面を形成する溶液(フッ素系シランカップリング剤を溶媒に溶解した溶液)を吐出し、層間絶縁層853として、液滴吐出法によりポリイミドを吐出した後、200度30分の加熱及び300℃1時間の加熱により、吐出した両方を焼成する。
なお、層間絶縁層853の材料として、ポリイミド、アクリル、ポリアミドや、シロキサン等の耐熱性有機樹脂の他、無機材料、低誘電率(low−k)材料、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、PSG(リンガラス)、BPSG(リンボロンガラス)、アルミナ等を用いることができる。
次に、図18(C)に示すように、CF4、O2、及びHeの混合ガス(流量比CF4:
O2:He=8:12:7)を用いて第6のマスクパターン851、852をエッチングした後、保護層843及びゲート絶縁層814の一部をエッチングして、第2のコンタクトホールを形成する。このエッチング工程において、ゲート配線層並びにソース配線層が接続端子と接続する領域の保護層843及びゲート絶縁層814もエッチングする。
次に、第3の導電層861を形成した後、第7のマスクパターン862を形成する。第3の導電層は、スパッタリング法により厚さ110nmの酸化珪素を含むインジウム錫酸化物(ITO)を形成し、後に画素電極を形成する領域に第8のマスクパターンであるポリイミドを液滴吐出法により滴下し、200度で30分加熱する。
本実施例では、透過型の液晶表示パネルを作製するため、画素電極を、酸化珪素を含むITOで形成したが、これに代わって酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)、酸化珪素を含む酸化インジウムスズなどを含む溶液により所定のパターンを形成し、焼成によって画素電極を形成しても良い。また、反射型の液晶表示パネルを作製する場合には、Ag(銀)、Au(金)、Cu(銅))、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした溶液を用いることができる。
次に、図18(D)に示すように、第7のマスクパターンを用いて第3の導電層861をエッチングして第1の画素電極871を形成する。このエッチング工程において、ゲート配線層並びにソース配線層が接続端子と接続する領域に形成された第3の導電層もエッチングする。この後、第7のマスクパターンを、剥離液を用いて剥離する。なお、図18(D)のA−B及びC−Dに対応する平面図を図23に示す。
第1の画素電極871は、第2のコンタクトホールにおいて、接続導電層805と接続している。接続導電層805は、第2の導電層842と接続しているため、第1の画素電極871と第2の導電層842とは、電気的に接続している。本実施例においては、第2の導電層842は銀(Ag)で形成されており、第1の画素電極871は酸化珪素を含むITOで形成されているが、これらが直接接続していないため銀が酸化されず、コンタクト抵抗を高めずとも、ドレイン配線層と画素電極とを電気的に接続することができる。
また、第1の画素電極871を形成する他の方法としては、選択的に導電材料を含む溶液を液滴吐出法で滴下して、エッチング工程無しに画素電極を形成することができる。さらには、撥液表面を形成する溶液をマスクパターンとして後に画素電極が形成されない領域に形成した後、導電性を有する溶液を吐出して、画素電極を形成することができる。この場合、マスクパターンは、酸素を用いたアッシングで除去することができる。また、マスクパターンを除去せず、残存させておいてもよい。
以上の工程により、アクティブマトリクス基板を形成することができる。
次に、図19(A)に示すように、第1の画素電極871を覆うように印刷法やスピンコート法により、絶縁層を形成し、ラビングを行って配向膜872を形成する。なお、配向膜872は、斜方蒸着法により形成することもできる。
次に、画素を形成した周辺の領域に液滴吐出法により閉ループ状のシール材873を形成する。ディスペンサ式(滴下式)により、シール材873で形成された閉ループ内側に、液晶材料を滴下する。
ここで、図25を用いて、液晶材料を滴下する工程を示す。図25(A)は、ディスペンサ2701によって液晶材料を滴下する工程の斜視図であり、図25(B)は、図25(A)のA―Bにおける断面図である。
シール材2702で囲まれた画素部2703を覆うように液晶材料2704を液晶ディスペンサ2701から滴下、または、吐出させている。液晶ディスペンサ2701を移動させてもよいし、液晶ディスペンサ2701を固定し、基板2700を移動させることによって液晶層を形成することができる。また、複数の液晶ディスペンサ2701を設置して、同時に複数の画素部に液晶材料を滴下してもよい。
図25(B)に示すように、シール材2702で囲まれた領域のみに選択的に液晶材料2704を滴下、または吐出させることができる。
また、ここでは画素部に液晶材料を滴下したが、対向基板側に液晶材料を滴下した後、画素部を有する基板を張り合わせても良い。
次に、図19(B)に示すように、真空中で、配向膜883及び第2の画素電極(対向電極)882が設けられた対向基板881と基板800とを貼り合わせ、紫外線硬化を行って、液晶材料が充填された液晶層884を形成する。
シール材873には、フィラーが混入されていてもよく、さらに、対向基板881にはカラーフィルタや遮蔽層(ブラックマトリクス)などが形成されていても良い。また、液晶層884を形成する方法として、ディスペンサ式(滴下式)の代わりに、対向基板を貼り合わせてから毛細管現象を用いて液晶材料を注入するディップ式(汲み上げ式)を用いることができる。
次に、図19(C)に示すように、ゲート配線層803、ソース配線層(図示しない)それぞれの端部上に絶縁層が形成されている場合、該絶縁層を除去した後、異方性導電層885を介して接続端子(ゲート配線層に接続される接続端子886、ソース配線層に接続される接続端子は図示せず。)を貼り付ける。さらに、各配線層と接続端子との接続部を封止樹脂で封止することが好ましい。この構造により、断面部からの水分が画素部に侵入し、劣化することを防ぐことができる。以上の工程により、液晶表示パネルを形成することができる。
以上の工程により液晶表示パネルを作製することができる。なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線(ゲート配線)の間または画素部に設けてもよい。この場合、上記したTFTと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン又はソース配線層とを接続することにより、ダイオードとして動作させることができる。
なお、実施の形態1乃至実施の形態7のいずれをも本実施例に適用することができる。
本実施例では、表示パネルとして発光表示パネルの作製方法について図27〜図34を用いて説明する。図27〜図30は、画素部及び接続端子部の縦断面構造を模式的に示したものであり、C−D、及びE−Fに対応する平面構造を図31〜図34に示す。なお、図27〜30のA−Bは、接続端子部を表し、図27〜34のC−D、及びE−Fは、画素部の各画素においてスイッチングTFT、駆動用TFT、及び発光素子が設けられる領域を示す。また、本実施例においては、実施の形態1を用いて第1の絶縁層を形成するがこれに限定されず、実施の形態2を用いることができる。また、第1の導電層は、実施の形態3に示される第1の導電層を適宜用いることができる。
図27(A)に示すように、実施例1と同様に基板2001表面を400度で酸化して厚さ100nmの絶縁層2002を形成する。次に、第1の導電層2003〜2006を形成する。本実施例では、液滴吐出法により、Agペーストを吐出し、乾燥及び焼成して、次に第1の導電層2003〜2006を形成する。なお、第1の導電層2003はゲート配線層、第1の導電層2004、2006はゲート電極層、第1の導電層2005は容量電極層としてそれぞれ機能する。
次に、ゲート配線層2003、ゲート電極層2004、2006、及び容量電極層2005の間を充填するように、第1の絶縁層2007〜2012を形成する。ここでは、ポリイミドを液滴吐出法により吐出して、第1の絶縁層を形成する。
次に、図28(B)に示すように、実施例1と同様にプラズマCVD法によりゲート絶縁層2021、第1の半導体層2022及びn型を呈する第2の半導体層2023を形成する。第2の半導体層上に第1のマスクパターン2024〜2027を、後の第1の半導体領域が形成される領域上に形成する。第1のマスクパターンは、実施例1の第2のマスクパターン817、818と同様に形成することができる。
この工程により、膜厚の均一性が高く、且つ段差被覆性の高いゲート絶縁層2021を形成することができる。
次に、実施例1と同様に、第1のマスクパターンを用いて第2の半導体層2023をエッチングして、図27(C)に示すように、第1の半導体領域2031〜2034を形成する。この後、第1のマスクパターンを剥離液を用いて剥離する。
次に、第1の半導体領域2031〜2034及びその間に形成されている第1の半導体層2022を覆う第2のマスクパターン2035、2036を形成する。次に、第2のマスクパターンを用いて、第1の半導体層2022をエッチングして、図28(A)に示すような第2の半導体領域2041、2042を形成すると共にゲート絶縁層2021の一部を露出する。この後、第2のマスクパターン2035、2036を、剥離液を用いて剥離する。なお、このときの縦断面構造C−D及びE−Fに対応する平面構造を図31に示すので同時に参照する。
次に、実施例1と同様に、第3のマスクパターン2043、2044を形成する。第3のマスクパターンは、ゲート絶縁層2021と容量電極層2005とが重畳する領域と、ゲート絶縁層2021及びゲート配線層2003が重畳する領域とに、液滴吐出法により撥液表面を形成する溶液を吐出する。次に、第4のマスクパターン2045、2046を形成する。第4のマスクパターンは、第1のコンタクトホールを形成するために用いるマスクであり、ポリイミドを液滴吐出法により吐出し、200度で30分加熱して形成する。このとき、第3のマスクパターン2043、2044は撥液性であり、第4のマスクパターン2045、2046は親液性であるため、第3のマスクパターンが形成される領域には、第4のマスクパターン2045、2046は形成されない。
次に、酸素アッシングにより第3のマスクパターン2043、2044を除去してゲート絶縁層2021の一部を露出する。次に、第4のマスクパターン2045、2046を用いて、露出されたゲート絶縁層2021を実施例1と同様にエッチングする。この後、酸素アッシング及び剥離液を用いたエッチングにより第4のマスクパターンを剥離する。
次に、図28(C)に示すように、第2の導電層2051〜2054を液滴吐出法で形成する。第2の導電層は、後のソース配線層及びドレイン配線層となる。ここでは、第2の導電層2051は第1の半導体領域2031と接続され、第2の導電層2052は第1の半導体領域2032と容量電極層2005に接続され、第2の導電層2053は第1の半導体領域2033と接続され、第2の導電層2054は第1の半導体領域2034と接続されるように形成する。なお、図28(C)のC−D及びE−Fに対応する平面図を図32に示す。なお図32に示すように、第2の導電層2053は電源線及び容量配線として機能する。
以上の工程により、スイッチング用TFT2060a、駆動用TFT2060c、容量素子2060b、及びそれらを有するアクティブマトリクス基板を形成することができる。
次に、図29(A)に示すように、第3の導電層を形成したのち、第5のマスクパターンを用いて所望の形状にエッチングして、駆動用TFT2060cの第2の導電層2054に接続される第1の画素電極2055を形成する。第3の導電層は、実施例1と同様に厚さ110nmの酸化珪素を含むインジウム錫酸化物(ITO)を形成し、所望の形状にエッチングして第1の画素電極2055を形成する。このエッチング工程において、ゲート配線層並びにソース配線層が接続端子と接続する領域に形成された第3の導電層をエッチングしてもよい。
また、画素電極を形成する他の方法としては、選択的に導電材料を含む溶液を液滴吐出法で滴下して、エッチング工程無しに画素電極を形成することができる。さらには、撥液表面を形成する溶液をマスクパターンとして後に画素電極が形成されない領域に形成した後、導電性を有する溶液を吐出して、画素電極を形成することができる。この場合、マスクパターンは、酸素を用いたアッシングで除去することができる。また、マスクパターンを除去せず、残存させておいてもよい。
また、画素電極の材料としてこれに代わって酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)、酸化珪素を含む酸化インジウムスズを用いてもよい。
また、本実施例では、発光した光を基板2001側に放射させる構造、即ち透過型の発光表示パネルのため、画素電極を透光性を有する導電層で形成したが、発光した光を基板2001とは反対側に放射させる構造、即ち反射型の発光表示パネルを作製する場合には、Ag(銀)、Au(金)、Cu(銅))、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした溶液を用いることができる。
この後、第5のマスクパターンを、剥離液を用いて剥離する。なお、図29(A)のC−D及びE−Fに対応する平面図を図33に示す。
次に、全面に窒化珪素若しくは窒化酸化珪素の保護層2061と、絶縁体層2062を形成する。絶縁体層2062は、次に、スピンコート法やディップ法により全面に絶縁層を形成した後、エッチング加工によって図29(B)に示すように開孔を形成する。このエッチングは、絶縁体層の下層にある保護層もエッチングすることで、第1の画素電極2055が露出するように加工する。また、液滴吐出法により絶縁体層2062を形成すれば、エッチング加工は必ずしも必要ない。
絶縁体層2062は、第1の画素電極2055に対応して画素が形成される位置の周りに形成される。この絶縁体層2062は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちSi−O−Si結合を含む無機シロキサン、珪素に結合する水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて絶縁層を形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。また、層間絶縁層を着色顔料を含む絶縁層、レジスト等で形成することができる。この場合、層間絶縁層は、遮光層として機能するため後に形成される表示装置のコントラストが向上する。なお、図29(B)のC−D及びE−Fに対応する平面図を図34に示す。
次に、図30(A)に示すように、蒸着法またはスピンコート法、インクジェット等の塗布法により発光物質を含む層2073を形成した後、第2の画素電極2074を形成して発光素子2075を形成する。この発光素子2075は駆動用TFT2060cと接続された構造となる。この後、発光素子2075を封止するために保護積層(図示しない。)を形成する。保護積層は、第1の無機絶縁層と、応力緩和層と、第2の無機絶縁層との積層からなっている。
なお、発光物質を含む層2073を形成する前に、大気圧中で200℃の熱処理を行い絶縁体層2062中若しくはその表面に吸着している水分を除去する。また、減圧下で200〜400℃、好ましくは250〜350℃に熱処理を行い、そのまま大気に晒さずに発光物質を含む層2073を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。
また、第1の画素電極2055の表面を酸素プラズマに晒したり、紫外線光を照射して、表面処理を加えても良い。
発光物質を含む層2073は、有機化合物又は無機化合物を含む電荷注入輸送物質及び発光材料で形成し、その分子数から低分子系有機化合物、デンドリマー、オリゴマー等に代表される中分子系有機化合物、高分子系有機化合物から選ばれた一種又は複数種の層を含み、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせても良い。
電荷注入輸送物質のうち、特に電子輸送性の高い物質としては、例えばトリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等が挙げられる。
また、正孔輸送性の高い物質としては、例えば4,4'−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称:α−NPD)や4,4'−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(略称:TPD)や4,4',4''−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4',4''−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)などの芳香族アミン系(即ち、ベンゼン環−窒素の結合を有する)の化合物が挙げられる。
また、電荷注入輸送物質のうち、特に電子注入性の高い物質としては、フッ化リチウム(LiF)、フッ化セシウム(CsF)、フッ化カルシウム(CaF2)等のようなアルカリ金属又はアルカリ土類金属の化合物が挙げられる。また、この他、Alq3のような電子輸送性の高い物質とマグネシウム(Mg)のようなアルカリ土類金属との混合物であってもよい。
電荷注入輸送物質のうち、正孔注入性の高い物質としては、例えば、モリブデン酸化物(MoOx)やバナジウム酸化物(VOx)、ルテニウム酸化物(RuOx)、タングステン酸化物(WOx)、マンガン酸化物(MnOx)等の金属酸化物が挙げられる。また、この他、フタロシアニン(略称:H2Pc)や銅フタロシアニン(CuPc)等のフタロシアニン系の化合物が挙げられる。
発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、R(赤)、G(緑)、B(青)の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルター(着色層)を設けた構成とすることで、色純度の向上や、画素部の鏡面化(映り込み)の防止を図ることができる。フィルター(着色層)を設けることで、従来必要であるとされていた円偏光版などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部(表示画面)を見た場合に起こる色調の変化を低減することができる。
発光層を形成する発光材料には様々な材料がある。低分子系有機発光材料では、4−ジシアノメチレン−2−メチル−6−[2−(1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCJT)、4−ジシアノメチレン−2−t−ブチル−6−[2−(1,1,7,7−テトラメチルジュロリジル−9−イル)エテニル] −4H−ピラン、ペリフランテン、2,5−ジシアノ−1,4−ビス[2−(10−メトキシ−1,1,7,7−テトラメチルジュロリジル−9−イル)エテニル]ベンゼン、N,N'−ジメチルキナクリドン(略称:DMQd)、クマリン6、クマリン545T、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、9,9'−ビアントリル、9,10−ジフェニルアントラセン(略称:DPA)や9,10−ビス(2−ナフチル)アントラセン(略称:DNA)等を用いるこ
とができる。また、この他の物質でもよい。
一方、高分子系有機発光材料は低分子系に比べて物理的強度が高く、発光素子の耐久性を高く作成できる。また塗布により形成することが可能であるので、素子の作製が比較的容易である。高分子系有機発光材料を用いた発光素子の構造は、低分子系有機発光材料を用いたときと基本的には同じであり、陰極、発光物質を含む層、及び陽極の構造となる。しかし、高分子系有機発光材料を用いた発光物質を含む層を形成する際には、低分子系有機発光材料を用いたときのような積層構造を形成させることは難しく、多くの場合2層構造となる。具体的には、陰極、発光層、正孔輸送層、及び陽極という構造である。
発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。
ポリパラフェニレンビニレン系発光材料には、ポリ(パラフェニレンビニレン) [PPV] の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレンビニレン) [RO−PPV]、ポリ(2−(2'−エチル−ヘキソキシ)−5−メトキシ−1,4−フェニレンビニレン)[MEH−PPV]、ポリ(2−(ジアルコキシフェニル)−1,4−フェニレンビニレン)[ROPh−PPV]等が挙げられる。ポリパラフェニレン系発光材料には、ポリパラフェニレン[PPP]の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレン)[RO−PPP]、ポリ(2,5−ジヘキソキシ−1,4−フェニレン)等が挙げられる。ポリチオフェン系発光材料には、ポリチオフェン[PT]の誘導体、ポリ(3−アルキルチオフェン)[PAT]、ポリ(3−ヘキシルチオフェン)[PHT]、ポリ(3−シクロヘキシルチオフェン)[PCHT]、ポリ(3−シクロヘキシル−4−メチルチオフェン)[PCHMT]、ポリ(3,4−ジシクロヘキシルチオフェン)[PDCHT]、ポリ[3−(4−オクチルフェニル)−チオフェン][POPT]、ポリ[3−(4−オクチルフェニル)−2,2ビチオフェン][PTOPT]等が挙げられる。ポリフルオレン系発光材料には、ポリフルオレン[PF]の誘導体、ポリ(9,9−ジアルキルフルオレン)[PDAF]、ポリ(9,9−ジオクチルフルオレン)[PDOF]等が挙げられる。
なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の発光材料との積層が可能である。正孔輸送性の高分子系有機発光材料としては、PEDOTとアクセプター材料としてのショウノウスルホン酸(CSA)の混合物、ポリアニリン[PANI]とアクセプター材料としてのポリスチレンスルホン酸[PSS]の混合物等が挙げられる。
また、発光層は単色又は白色の発光を呈する構成とすることができる。白色発光材料を用いる場合には、画素の光放射側に特定の波長の光を透過するフィルター(着色層)を設けた構成としてカラー表示を可能にすることができる。
白色に発光する発光層を形成するには、例えば、Alq3、部分的に赤色発光色素であるナイルレッドをドープしたAlq3、p−EtTAZ、TPD(芳香族ジアミン)を蒸着法により順次積層することで白色を得ることができる。また、スピンコートを用いた塗布法により発光層を形成する場合には、塗布した後、真空加熱で焼成することが好ましい。例えば、正孔注入層として作用するポリ(エチレンジオキシチオフェン)及びポリ(スチレンスルホン酸)水溶液(PEDOT及びPSS)を全面に塗布、焼成し、その後、発光層として作用する発光中心色素(1,1,4,4−テトラフェニル−1,3−ブタジエン(TPB)、4−ジシアノメチレン−2−メチル−6−(p−ジメチルアミノ−スチリル)−4H−ピラン(DCM1)、ナイルレッド、クマリン6など)ドープしたポリビニルカルバゾール(PVK)溶液を全面に塗布、焼成して発光層を形成する。
発光層は単層で形成することもでき、ホール輸送性のポリビニルカルバゾール(PVK)に電子輸送性の1,3,4−オキサジアゾール誘導体(PBD)を分散させてもよい。また、30wt%のPBDを電子輸送剤として分散し、4種類の色素(TPB、クマリン6、DCM1、ナイルレッド)を適当量分散することで白色発光が得られる。ここで示した白色発光が得られる発光素子の他にも、発光層の材料を適宜選択することによって、赤色発光、緑色発光、または青色発光が得られる発光素子を作製することができる。
さらに、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第三遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などが知られている。三重項励起発光材料としては、これらの化合物に限られることはなく、上記構造を有し、且つ中心金属に周期表の8〜10属に属する元素を有する化合物を用いることも可能である。
以上に掲げる発光物質を含む層を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電子注入輸送層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光素子を形成することができる。また、これらの各層を合わせた混合層又は混合接合を形成しても良い。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光装置の信頼性を向上させることができる。
次に、図30(B)に示すように、シール材2081を形成し、封止基板2082を用いて封止する。その後、ゲート配線層2003、ソース配線層(図示しない)それぞれの端部に、異方性導電層2083を介して接続端子(ゲート配線層に接続される接続端子2084、ソース配線層に接続される接続端子は図示せず。)を貼り付ける。さらに、各配線層と接続端子との接続部を封止樹脂2085で封止することが好ましい。この構造により、断面部からの水分が発光素子に侵入し、劣化することを防ぐことができる。
以上の工程により、発光表示パネルを作製することができる。なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線層(ゲート配線層)の間または画素部に設けてもよい。この場合、上記したTFTと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン配線層又はソース配線層とを接続することにより、ダイオードとして動作させることができる。
なお、実施の形態2乃至実施の形態10のいずれをも本実施例に適用することができる。また、表示パネルとして実施例1及び実施例2において、液晶表示パネル及び発光表示パネルを例に挙げて説明したが、これに限られるものではなく、DMD(Digital Micromirror Device;デジタルマイクロミラーデバイス)、PDP(Plasma Display Panel;プラズマディスプレイパネル)、FED(Field Emission Display;フィールドエミッションディスプレイ)、電気泳動表示装置(電子ペーパー)等のアクティブ型表示パネルに、本発明を適宜適用することができる。
上記実施例において適用可能な発光素子の形態を、図36を用いて説明する。
図36(A)は第1の画素電極11を透光性の酸化物導電性材料で形成した例であり、酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で形成している。その上に正孔注入層若しくは正孔輸送層41、発光層42、電子輸送層若しくは電子注入層43を積層した発光物質を含む層16を設けている。第2の画素電極17は、LiFやMgAgなどアルカリ金属又はアルカリ土類金属を含む第1の電極層33とアルミニウムなどの金属材料で形成する第2の電極層34で形成している。この構造の画素は、図中に矢印で示したように第1の画素電極11側から光を放射することが可能となる。
図36(B)は第2の画素電極17から光を放射する例を示し、第1の画素電極11はアルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第1の電極層35と、酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で形成する第2の電極層32で形成している。その上に正孔注入層若しくは正孔輸送層41、発光層42、電子輸送層若しくは電子注入層43を積層した発光物質を含む層16を設けている。第2の画素電極17は、LiFやCaFなどのアルカリ金属又はアルカリ土類金属を含む第3の電極層33とアルミニウムなどの金属材料で形成する第4の電極層34で形成するが、いずれの層も100nm以下の厚さとして光を透過可能な状態としておくことで、第2の電極17から光を放射することが可能となる。
なお、図36(A)または図36(B)の構造を有する発光素子において、両方向、即ち第1の電極及び第2の電極から光を放射する場合には、第1の画素電極11に、透光性を有し且つ仕事関数の大きい導電層を用い、第2の画素電極17に、透光性を有し且つ仕事関数の小さい導電層を用いる。代表的には、第1の画素電極11を、酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で形成し、第2の画素電極17を、それぞれ100nm以下の厚さのLiFやCaFなどのアルカリ金属又はアルカリ土類金属を含む第3の電極層33とアルミニウムなどの金属材料で形成する第4の電極層34で形成すればよい。
図36(C)は第1の画素電極11から光を放射する例を示し、かつ、発光物質を含む層を電子輸送層若しくは電子注入層43、発光層42、正孔注入層若しくは正孔輸送層41の順に積層した構成を示している。第2の画素電極17は、発光物質を含む層16側から酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で形成する第2の電極層32、アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第1の電極層35で形成している。第1の画素電極11は、LiFやCaFなどのアルカリ金属又はアルカリ土類金属を含む第3の電極層33とアルミニウムなどの金属材料で形成する第4の電極層34で形成するが、いずれの層も100nm以下の厚さとして光を透過可能な状態としておくことで、第1の画素電極11から光を放射することが可能となる。
図36(D)は第2の画素電極17から光を放射する例を示し、かつ、発光物質を含む層16を電子輸送層若しくは電子注入層43、発光層42、正孔注入層若しくは正孔輸送層41の順に積層した構成を示している。第1の画素電極11は図35(A)の第2の画素電極17と同様な構成とし、膜厚は発光物質を含む層で発光した光を反射可能な程度に厚く形成している。第2の画素電極17は、酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で構成している。この構造において、正孔注入層41を無機物である金属酸化物(代表的には酸化モリブデン若しくは酸化バナジウム)で形成することにより、第2の電極層17を形成する際に導入される酸素が供給されて正孔注入性が向上し、駆動電圧を低下させることができる。
なお、図36(C)または図36(D)の構造を有する発光素子において、両方向、即ち第1の画素電極及び第2の画素電極から光を放射する場合には、第1の画素電極11に、透光性を有し且つ仕事関数の小さい導電層を用い、第2の画素電極17に、透光性を有し且つ仕事関数の大きい導電層を用いる。代表的には、第1の画素電極11を、それぞれ100nm以下の厚さのLiFやCaFなどのアルカリ金属又はアルカリ土類金属を含む第3の電極層33とアルミニウムなどの金属材料で形成する第4の電極層34で形成し、第2の画素電極17を、酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で形成すればよい。
上記実施例で示す発光表示パネルの画素回路、及びその動作構成について、図37を用いて説明する。発光表示パネルの動作構成は、ビデオ信号がデジタルの表示装置において、画素に入力されるビデオ信号が電圧で規定されるのものと、電流で規定されるのものとがある。ビデオ信号が電圧によって規定されるものには、発光素子に印加される電圧が一定のもの(CVCV)と、発光素子に印加される電流が一定のもの(CVCC)とがある。また、ビデオ信号が電流によって規定されるものには、発光素子に印加される電圧が一定のもの(CCCV)と、発光素子に印加される電流が一定のもの(CCCC)とがある。本実施例では、CVCV動作をする画素を図37(A)及び(B)用いて説明する。また、CVCC動作をする画素を図37(C)〜(F)を用いて説明する。
図37(A)及び(B)に示す画素は、列方向に信号線3710及び電源線3711、行方向に走査線3714が配置される。また、スイッチング用TFT3701、駆動用TFT3703、容量素子3702及び発光素子3705を有する。
なお、スイッチング用TFT3701及び駆動用TFT3703は、オンしているときは線形領域で動作する。また駆動用TFT3703は発光素子3705に電圧を印加するか否かを制御する役目を有する。両TFTは同じ導電型を有していると作製工程上好ましく、本実施例ではnチャネル型TFTとして形成する。また駆動用TFT3703には、エンハンスメント型だけでなく、ディプリーション型のTFTを用いてもよい。また、駆動用TFT3703のチャネル幅Wとチャネルと長Lの比(W/L)は、TFTの移動度にもよるが1〜1000であることが好ましい。W/Lが大きいほど、TFTの電気特性が向上する。
図37(A)、(B)に示す画素において、TFT3701は、画素に対するビデオ信号の入力を制御するものであり、TFT3701がオンとなると、画素内にビデオ信号が入力される。すると、容量素子3702にそのビデオ信号の電圧が保持される。
図37(A)において、電源線3711がVssで発光素子3705の対向電極がVddの場合、即ち図36(C)及び(D)の場合、発光素子の対向電極は陽極であり、駆動用TFT3703に接続される電極は陰極である。この場合、駆動用TFT3703の特性バラツキによる輝度ムラを抑制することが可能である。
図37(A)において、電源線3711がVddで発光素子3705の対向電極がVssの場合、即ち図36(A)及び(B)の場合、発光素子の対向電極は陰極であり、駆動用TFT3703に接続される電極は陽極である。この場合、Vddより電圧の高いビデオ信号を信号線3710に入力することにより、容量素子3702にそのビデオ信号の電圧が保持され、駆動用TFT3703が線形領域で動作するので、TFTのバラツキによる輝度ムラを改善することが可能である。
図37(B)に示す画素は、TFT3706と走査線3715を追加している以外は、図37(A)に示す画素構成と同じである。
TFT3706は、新たに配置された走査線3715によりオン又はオフが制御される。TFT3706がオンとなると、容量素子3702に保持された電荷は放電し、TFT3703がオフとなる。つまり、TFT3706の配置により、強制的に発光素子3705に電流が流れない状態を作ることができる。そのためTFT3706を消去用TFTと呼ぶことができる。従って、図37(B)の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、発光のデューティ比を向上することが可能となる。
上記動作構成を有する画素において、発光素子3705の電流値は、線形領域で動作する駆動用TFT3703により決定することができる。上記構成により、TFTの特性のバラツキを抑制することが可能であり、TFT特性のバラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
次に、CVCC動作をする画素を図37(C)〜(F)を用いて説明する。図37(C)に示す画素は、図37(A)に示す画素構成に、電源線712、電流制御用TFT3704が設けられている。
図37(E)に示す画素は、駆動用TFT3703のゲート電極が、行方向に配置された電源線3712に接続される点が異なっており、それ以外は図37(C)に示す画素と同じ構成である。つまり、図37(C)、(E)に示す両画素は、同じ等価回路図を示す。しかしながら、列方向に電源線3712が配置される場合(図37(C))と、行方向に電源線3712が配置される場合(図37(E))とでは、各電源線は異なるレイヤーの導電層で形成される。ここでは、駆動用TFT3703のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図37(C)、(E)として分けて記載する。
なお、スイッチング用TFT3701は線形領域で動作し、駆動用TFT 3703は飽和領域で動作する。また駆動用TFT3703は発光素子3705に流れる電流値を制御する役目を有し、TFT3704は飽和領域で動作し発光素子3705に対する電流の供給を制御する役目を有する。
図37(D)及び(F)示す画素はそれぞれ、図37(C)及び(E)に示す画素に、消去用TFT3706と走査線3715を追加している以外は、図37(C)及び(E)に示す画素構成と同じである。
なお、図37(A)及び(B)に示される画素でも、CVCC動作をすることは可能である。また、図37(C)〜(F)に示される動作構成を有する画素は、図37(A)及び(B)と同様に、発光素子の電流の流れる方向によって、Vdd及びVssを適宜変えることが可能である。
上記構成を有する画素は、TFT3704が線形領域で動作するために、TFT3704のVgsの僅かな変動は、発光素子3705の電流値に影響を及ぼさない。つまり、発光素子3705の電流値は、飽和領域で動作する駆動用TFT3703により決定することができる。上記構成により、TFTの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
特に、非晶質半導体等を有する薄膜トランジスタを形成する場合、駆動用TFTの半導体層の面積を大きくすると、TFTのバラツキの低減が可能であるため好ましい。このため、図37(A)及び図37(B)に示す画素は、TFTの数が少ないため開口率を増加させることが可能である。
なお、容量素子3702を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などで、まかなうことが可能な場合には、容量素子3702を設けなくてもよい。
また、非晶質半導体層で形成される薄膜トランジスタは、しきい値がシフトしやすいため、しきい値を補正する回路を画素内又は画素周辺に設けることが好ましい。
このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にTFTが設けられているため低電圧駆動でき、有利であると考えられている。一方、一列毎にTFTが設けられるパッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にTFTが設けられていないため、高開口率となる。
また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
以上のように、多様な画素回路を採用することができる。
本実施例では、上記実施例に示した表示パネルへの駆動回路(信号線駆動回路1402及び走査線駆動回路1403a、1403b)の実装について、図9を用いて説明する。
図9(A)に示すように、画素部1401の周辺に信号線駆動回路1402、及び走査線駆動回路1403a、1403bを実装する。図9(A)では、信号線駆動回路1402、及び走査線駆動回路1403a、1403b等として、COG方式により、基板1400上にICチップ1405を実装する。そして、FPC(フレキシブルプリントサーキット)1406を介して、ICチップと外部回路とを接続する。
また、図9(B)に示すように、SASや結晶性半導体でTFTを形成する場合、画素部1401と走査線駆動回路1403a、1403b等を基板上に一体形成し、信号線駆動回路1402等を別途ICチップとして実装する場合がある。図9(B)において、信号線駆動回路1402として、COG方式により、基板1400上にICチップ1405を実装する。そして、FPC1406を介して、ICチップと外部回路とを接続する。
さらに、図9(C)に示すように、COG方式に代えて、TAB方式により信号線駆動回路1402等を実装する場合がある。そして、FPC1406を介して、ICチップと外部回路とを接続する。図9(C)において、信号線駆動回路をTAB方式により実装しているが、走査線駆動回路をTAB方式により実装してもよい。
ICチップをTAB方式により実装すると、基板に対して画素部を大きく設けることができ、狭額縁化を達成することができる。
ICチップは、シリコンウェハを用いて形成するが、ICチップの代わりにガラス基板上にICを形成したIC(以下、ドライバICと表記する)を設けてもよい。ICチップは、円形のシリコンウェハからICチップを取り出すため、母体基板形状に制約がある。一方ドライバICは、母体基板がガラスであり、形状に制約がないため、生産性を高めることができる。そのため、ドライバICの形状寸法は自由に設定することができる。例えば、ドライバICの長辺の長さを15〜80mmとして形成すると、ICチップを実装する場合と比較し、必要な数を減らすことができる。その結果、接続端子数を低減することができ、製造上の歩留まりを向上させることができる。
ドライバICは、基板上に形成された結晶質半導体を用いて形成することができ、結晶質半導体は連続発振型のレーザ光を照射することで形成するとよい。連続発振型のレーザ光を照射して得られる半導体層は、結晶欠陥が少なく、大粒径の結晶粒を有する。その結果、このような半導体層を有するトランジスタは、移動度や応答速度が良好となり、高速駆動が可能となり、ドライバICに好適である。
本実施例では、上記実施例に示した表示パネルへの駆動回路(信号線駆動回路1402及び走査線駆動回路1403a、1403b)の実装方法について、図10を用いて説明する。この実装方法としては、異方性導電材を用いた接続方法やワイヤボンディング方式等を採用すればよく、その一例について図10を用いて説明する。なお、本実施例では、信号線駆動回路1402及び走査線駆動回路1403a、1403bにドライバICを用いた例を示す。ドライバICの代わりに、適宜ICチップを用いることができる。
図10(A)はアクティブマトリクス基板1701に、ドライバIC1703が異方性導電材を用いて実装された例を示す。アクティブマトリクス基板1701上には、ソース配線又はゲート配線等の各配線(図示しない。)と該配線の取り出し電極である電極パット1702a、1702bが形成されている。
ドライバIC1703表面には、接続端子1704a、1704bが設けられ、その周辺部には保護絶縁層1705が形成される。
アクティブマトリクス基板1701上には、ドライバIC1703が異方性導電接着剤1706で固定されており、接続端子1704a、1704bと電極パット1702a、1702bはそれぞれ、異方性導電接着剤中に含まれる導電性粒子1707で電気的に接続されている。異方性導電接着剤は、導電性粒子(粒径が数〜数百μm程度)を分散、含有する接着性樹脂であり、エポキシ樹脂、フェノール樹脂等が挙げられる。また、導電性粒子(粒径が数〜数百μm程度)は、金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素の合金粒子で形成される。また、これらの元素の多層構造を有する粒子でも良い。さらには、樹脂粒子に金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素の合金がコーティングされた粒子でもよい。
また、異方性導電接着剤の代わりに、ベースフィルム上にフィルム状に形成された異方性導電フィルムを転写して用いても良い。異方性導電フィルムも、異方性導電接着剤と同様の導電性粒子が分散されている。異方性導電接着剤1706中に混入された導電性粒子1707の大きさと密度を適したものとすることにより、このような形態でドライバICをアクティブマトリクス基板に実装することができる。本実装方法は、図9(A)及び図9(B)のドライバICの実装方法に適している。
図10(B)は有機樹脂の収縮力を用いた実装方法の例であり、ドライバICの接続端子表面にTaやTiなどでバッファ層1711a、1711bを形成し、その上に無電解メッキ法などによりAuを約20μm形成しバンプ1712a、1712bとする。ドライバICとアクティブマトリクス基板との間に光硬化性絶縁樹脂1713を介在させ、光硬化して電極間を圧接して実装することができる。本実装方法は、図9(A)及び図9(B)のドライバICの実装方法に適している。
また、図10(C)で示すように、アクティブマトリクス基板1701にドライバIC1703を接着剤1721で固定して、ワイヤ1722a、1722bによりCPUの接続端子1704a、1704bとアクティブマトリクス基板上の電極パット1702a、1702bとを接続しても良い。そして有機樹脂1723で封止する。本実装方法は、図9(A)及び図9(B)のドライバICの実装方法に適している。
また、図10(D)で示すように、FPC(Flexible printed circuit)1731上の配線1732と、導電性粒子1707を含有する異方性導電接着剤1706を介してドライバIC1703を設けてもよい。この構成は、携帯端末等の筐体の大きさが限られた電子機器に用いる場合に大変有効である。本実装方法は、図9(C)のドライバICの実装方法に適している。
なお、ドライバICの実装方法は、特に限定されるものではなく、公知のCOG方法やワイヤボンディング方法、或いはTAB方法、半田バンプを用いたリフロー処理を用いることができる。なお、リフロー処理を行う場合は、ドライバIC又はアクティブマトリクス基板に用いられる基板が耐熱性の高いプラスチック、代表的にはポリイミド基板、HT基板(新日鐵化学社製)、極性基のついたノルボルネン樹脂からなるARTON(JSR製)等を用いることが好ましい。
実施例6に示される発光表示パネルにおいて、半導体層をSASで形成することによって、図9(B)及び図9(C)に示すように、走査線側の駆動回路を基板1400上に形成した場合の、駆動回路について説明する。
図14は、1〜15cm2/V・secの電界効果移動度が得られるSASを使ったnチャネル型のTFTで構成する走査線側駆動回路のブロック図を示している。
図14において、1500で示すブロックが1段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはn個のパルス出力回路により構成される。バッファ回路1501、1502の先に画素が接続される。
図15は、パルス出力回路1500の具体的な構成を示したものであり、nチャネル型のTFT3601〜3613で回路が構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を8μmとすると、チャネル幅は10〜80μmの範囲で設定することができる。
また、バッファ回路1501の具体的な構成を図16に示す。バッファ回路も同様にnチャネル型のTFT3621〜3636で構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を10μmとすると、チャネル幅は10〜1800μmの範囲で設定することとなる。
本実施例では、表示モジュールについて説明する。ここでは、表示モジュールの一例として、液晶モジュールを、図26を用いて示す。
アクティブマトリクス基板1601と対向基板1602とが、シール材1600により固着され、それらの間には画素部1603と液晶層1604とが設けられ表示領域を形成している。
着色層1605は、カラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。アクティブマトリクス基板1601と対向基板1602との外側には、偏光板1606、1607が配設されている。また、偏光板1606の表面には、保護層1616が形成されており、外部からの衝撃を緩和している。
アクティブマトリクス基板1601に設けられた接続端子1608には、FPC1609を介して配線基板1610が接続されている。FPCには画素駆動回路(ICチップ、ドライバIC等)1611が設けられ、配線基板1610には、コントロール回路や電源回路などの外部回路1612が組み込まれている。
冷陰極管1613、反射板1614、及び光学フィルム1615はバックライトユニットであり、これらが光源となって液晶表示パネルへ光を投射する。液晶パネル、光源、配線基板、FPC等は、ベゼル1617で保持及び保護されている。
なお、実施の形態1乃至実施の形態9のいずれをも本実施例に適用することができる。
本実施例では、表示モジュールの一例として、発光表示モジュールの断面図を、図35を用いて示す。
図35(A)は、アクティブマトリクス基板1201と対向基板1202とが、シール材1200により固着された発光表示モジュールの断面を示しており、これらの間には画素部1203とが設けられた表示領域を形成している。
対向基板1202と、画素部1203との間には、空間1204が形成される。空間には、不活性ガス、例えば窒素ガスを充填したり、吸水性の高い材料を有する透光性樹脂を形成して、さらに水分や酸素の侵入の防止を高めることができる。透光性を有する樹脂により、発光素子からの光が対向基板側へ出射される場合であっても、透過率を低減することなく形成することができる。
また、コントランスを高めるため、モジュールの少なくとも画素部に偏光板、又は円偏光板(偏光板、1/4λ板及び1/2λ板)を備えるとよい。対向基板1202側から表示を認識する場合、対向基板1202から順に、1/4λ板及び1/2λ板1205、偏光板1206を設けるとよい。さらに偏光板上に反射防止層を設けてもよい。
また、対向基板1202及びアクティブマトリクス基板1201の両方から表示を認識する場合、アクティブマトリクス基板の表面にも同様に、1/4λ板及び1/2λ板、偏光板を設けるとよい。
アクティブマトリクス基板1201に設けられた接続端子1208には、FPC1209を介して配線基板1210が接続されている。FPC又は接続配線には画素駆動回路(ICチップ、ドライバIC等)1211が設けられ、配線基板1210には、コントロール回路や電源回路などの外部回路1212が組み込まれている。
また、図35(B)に示すように、画素部1203と偏光板の間、又は画素部と円偏光板の間に着色層1207を設けることができる。この場合、画素部に白色発光が可能な発光素子を設け、RGBを示す着色層を別途設けることでフルカラー表示することができる。また、画素部に青色発光が可能な発光素子を設け、色変換層などを別途設けることによってフルカラー表示することができる。また、各画素部、赤色、緑色、青色の発光を示す発光素子を形成し、且つ着色層を用いることもできる。このような表示モジュールは、各RBGの色純度が高く、高精細な表示が可能となる。
図35(C)においては、図35(A)と異なり、対向基板を用いずフィルム又は樹脂等の保護層1221を用いてアクティブマトリクス基板及び発光素子を封止する場合を示す。画素部1203の第2の画素電極を覆って、保護層1221が設けられている。第2の保護層として、エポキシ樹脂、ウレタン樹脂、又はシリコーン樹脂等の有機材料を用いることができる。また第2の保護層は、液滴吐出法によりポリマー材料を滴下して形成してもよい。本実施の形態では、ディスペンサを用いてエポキシ樹脂を吐出し、乾燥させる。さらに保護層上に、対向基板を設けてもよい。その他の構成は、図35(A)と同様である。
このように対向基板を用いず封止すると、表示装置の軽量化、小型化、薄膜化を向上させることができる。
本実施例のモジュールは、配線基板1210がFPC1209を用いて実装されているが、必ずしもこの構成に限定されない。COG(Chip on Glass)方式を用い、画素駆動回
路1211、外部回路1212を直接基板上に実装させるようにしてもよい。
なお、実施の形態1乃至実施の形態9のいずれをも本実施例に適用することができる。また、表示モジュールとして液晶表示モジュール及び発光表示モジュールの例を示したが、これに限られるものではなく、DMD(Digital Micromirror Device;デジタルマイクロミラーデバイス)、PDP(Plasma Display Panel;プラズマディスプレイパネル)、FED(Field Emission Display;フィールドエミッションディスプレイ)、電気泳動表示装置(電子ペーパー)等の表示モジュールに適宜適用することができる。
本実施例では、上記実施例で示す表示パネルの乾燥剤について、図24を用いて説明する。
図24(A)は、表示パネルの表面図であり、図24(B)は、図24(A)の(A)−(B)における断面図、図24(C)は図24(A)の(C)−(D)における断面図を示す。
図24(A)に示すように、アクティブマトリクス基板1800と対向基板1801とが、シール材1802によって封止されている。アクティブマトリクス基板と対向基板との間には、画素領域が設けられている。画素領域には、ソース配線1805及びゲート配線1806が交差する領域において、画素1807が形成されている。画素領域とシール材1802との間には、乾燥剤1804が設けられている。また、画素領域において、ゲート配線又はソース配線、上に乾燥剤1814が設けられている。なお、ここは、ゲート配線上に乾燥剤1814を設けているが、ゲート配線及びソース配線上に設けることもできる。
乾燥剤1804としては、酸化カルシウム(CaO)や酸化バリウム(BaO)等のようなアルカリ土類金属の酸化物のような化学吸着によって水(H2O)を吸着する物質を用いるのが好ましい。但し、これに限らずゼオライトやシリカゲル等の物理吸着によって水を吸着する物質を用いても構わない。
また、乾燥剤を、透湿性の高い樹脂に粒状の物質として含まれた状態で基板に固定することができる。ここで、透湿性の高い樹脂としては、例えば、エステルアクリレート、エーテルアクリレート、エステルウレタンアクリレート、エーテルウレタンアクリレート、ブタジエンウレタンアクリレート、特殊ウレタンアクリレート、エポキシアクリレート、アミノ樹脂アクリレート、アクリル樹脂アクリレート等のアクリル樹脂を用いることができる。この他、ビスフェノールA型液状樹脂、ビスフェノールA型固形樹脂、含ブロムエポキシ樹脂、ビスフェノールF型樹脂、ビスフェノールAD型樹脂、フェノール型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビス型エポキシ樹脂、グリシジルエステル樹脂、グリシジルアミン系樹脂、複素環式エポキシ樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。また、この他の物質を用いても構わない。また、例えばシロキサン等の無機物等を用いてもよい。
さらに、吸水性を有する物質としては、化学吸着によって水を吸着することのできる分子を有機溶媒中に混合した溶液を固化させたもの等を用いることができる。
なお、上記のような透湿性の高い樹脂若しくは無機物としては、シール材として用いる物質よりも透湿性の高い物質を選択することが好ましい。
以上のような、本発明の発光装置では、外部から発光装置内部に混入した水を、当該水が発光素子が形成された領域に至る前に吸水することができる。その結果、水に起因した画素に設けられた素子、代表的には発光素子の劣化を抑制することができる。
図24(B)に示すように、表示パネルの周辺部において、乾燥剤1804はシール材1802と画素領域1803の間に設けられている。また、対向基板又はアクティブマトリクス基板に凹部を設け、そこに乾燥剤1804を設けることにより、表示パネルを薄型化することが可能となる。
また、図24(C)に示すように、画素1807においては、表示素子を駆動する半導体素子の一部である半導体領域1811、ゲート配線1806、ソース配線1805、及び画素電極1812が形成されている。表示パネルの画素部において、乾燥剤1804は、対向基板においてゲート配線1806と重畳する領域に設けられている。ソース配線と比較して、ゲート配線の幅は2〜4倍であるため、非表示領域であるゲート配線1806上に乾燥剤1814を設けることにより、開口率を低下せず、かつ表示素子への水分の侵入及びそれに起因する劣化を抑制することができる。また、対向基板に凹部を設け、そこに乾燥剤を設けることにより、表示パネルを薄型化することが可能である。
本発明により、オフ電流を低減することが可能で、信頼性の高い半導体素子を高集積した回路、代表的には、信号線駆動回路、コントローラ、CPU、音声処理回路のコンバータ、電源回路、送受信回路、メモリ、音声処理回路のアンプ等の半導体装置を形成することができる。さらには、MPU(マイクロコンピュータ)、メモリ、I/Oインターフェースなどひとつのシステム(機能回路)を構成する回路がモノリシックに搭載され、高速化、高信頼性、低消費電力化が可能なシステムオンチップを、低コストで形成することができる。
上記実施例に示される半導体装置を筺体に組み込むことによって様々な電子機器を作製することができる。電子機器としては、テレビジョン装置、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。ここでは、これらの電子機器の代表例としてテレビジョン装置を及びそのブロック図をそれぞれ図11及び図12に、デジタルカメラを図13に示す。
図11は、アナログのテレビジョン放送を受信するテレビジョン装置の一般的な構成を示す図である。図11において、アンテナ1101で受信されたテレビ放送用の電波は、チューナ1102に入力される。チューナ1102は、アンテナ1101より入力された高周波テレビ信号を希望受信周波数に応じて制御された局部発振周波数の信号と混合することにより、中間周波数(IF)信号を生成して出力する。
チューナ1102により取り出されたIF信号は、中間周波数増幅器(IFアンプ)1103により必要な電圧まで増幅された後、映像検波回路1104によって映像検波されると共に、音声検波回路1105によって音声検波される。映像検波回路1104により出力された映像信号は、映像系処理回路1106により、輝度信号と色信号とに分離され、さらに所定の映像信号処理が施されて映像信号となり、本発明の半導体装置である表示装置、代表的には液晶表示装置、発光表示装置、DMD(Digital Micromirror Device;デジタルマイクロミラーデバイス)、PDP(Plasma Display Panel;プラズマディスプレイパネル)、FED(Field Emission Display;フィールドエミッションディスプレイ)、電気泳動表示装置(電子ペーパー)等の映像系出力部1108に出力される。なお、表示装置に液晶表示装置を用いたものは、液晶テレビジョンとなり、発光表示装置を用いたものはELテレビジョンとなる。また、他の表示装置を用いた場合も同様である。
また、音声検波回路1105により出力された信号は、音声系処理回路1107により、FM復調などの処理が施されて音声信号となり、適宜増幅されてスピーカ等の音声系出力部1109に出力される。
なお、本発明を用いたテレビジョン装置は、VHF帯やUHF帯などの地上波放送、ケーブル放送、又はBS放送などのアナログ放送に対応するものに限らず、地上波デジタル放送、ケーブルデジタル放送、又はBSデジタル放送に対応するものであっても良い。
図12はテレビジョン装置を前面方向から見た斜視図であり、筐体1151、表示部1152、スピーカ部1153、操作部1154、ビデオ入力端子1155等を含む。また、図11に示すような構成となっている。
表示部1152は、図11の映像系出力部1108の一例であり、ここで映像を表示する。
スピーカ部1153は、図11の音声系出力部の一例であり、ここで音声を出力する。
操作部1154は、電源スイッチ、ボリュームスイッチ、選局スイッチ、チューナースイッチ、選択スイッチ等が設けられており、該ボタンの押下によりテレビジョン装置の電源のON/OFF、映像の選択、音声の調整、及びチューナの選択等を行う。なお、図示していないが、リモートコントローラ型操作部によって、上記の選択を行うことも可能である。
ビデオ入力端子1155は、VTR、DVD、ゲーム機等の外部からの映像信号をテレビジョン装置に入力する端子である。
本実施例で示されるテレビジョン装置を壁掛け用テレビジョン装置の場合、本体背面に壁掛け用の部位が設けられている。
テレビジョン装置の表示部に本発明の半導体装置の一例である表示装置を用いることにより、コントラストが高く、高精細なテレビジョン装置を、低コストで、スループットや歩留まり高く作製することができる。また、テレビジョン装置の映像検波回路、映像処理回路、音声検波回路、音声処理回路を制御するCPUに本発明の半導体装置を用いることにより、低コストで、スループットや歩留まり高くテレビジョン装置を作製することができる。このため、壁掛けテレビジョン装置、鉄道の駅や空港などにおける情報表示板や、街頭における広告表示板など特に大面積の表示媒体として様々な用途に適用することができる。
図13(A)及び図13(B)は、デジタルカメラの一例を示す図である。図13(A)は、デジタルカメラの前面方向から見た斜視図、図13(B)は、後面方向から見た斜視図である。図13(A)において、デジタルカメラには、リリースボタン1301、メインスイッチ1302、ファインダー窓1303、フラッシュ1304、レンズ1305、鏡胴1306、筺体1307が備えられている。
また、図13(B)において、ファインダー接眼窓1311、モニター1312、操作ボタン1313が備えられている。
リリースボタン1301は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
メインスイッチ1302は、押下又は回転によりデジタルカメラの電源のON/OFFを切り替える。
ファインダー窓1303は、デジタルカメラの前面のレンズ1305の上部に配置されており、図13(B)に示すファインダー接眼窓1311から撮影する範囲やピントの位置を確認するための装置である。
フラッシュ1304は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。
レンズ1305は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、CCD(Charge Coupled Device)等の撮像
素子が設けられている。
鏡胴1306は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ1305を手前に移動させる。また、携帯時は、レンズ1305を沈胴させてコンパクトにする。なお、本実施例においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体1307内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
ファインダー接眼窓1311は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
操作ボタン1313は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
本発明の半導体装置の一実施例である表示装置をモニターに用いることにより、コントラストが高く、高精細なデジタルカメラを、低コストで、スループットや歩留まり高く作製することが可能である。また、各種機能ボタン、メインスイッチ、リレーズボタン等の操作入力を受けて関連した処理を行うCPU、自動焦点動作及び自動焦点調整動作を行う回路、ストロボ発光の駆動制御、CCDの駆動を制御するタイミング制御回路、CCD等の撮像素子によって光電変換された信号から画像信号を生成する撮像回路、撮像回路で生成された画像信号をデジタル信号に変換するA/D変換回路、メモリへの画像データの書き込み及び画像データの読み出しを行うメモリインターフェース等の各回路を制御するCPU等に本発明の半導体装置を用いることにより、低コストで、スループットや歩留まり高くデジタルカメラを作製することが可能である。
本発明に係る半導体装置の作製工程を説明する断面図。
本発明に係る半導体装置の作製工程を説明する断面図。
本発明に係る半導体装置の第1の導電層の構造を説明する断面図。
本発明に係る半導体装置の第1の絶縁層の構造を説明する断面図。
本発明に係る半導体装置の作製工程を説明する断面図。
本発明に係る半導体装置の作製工程を説明する断面図。
本発明に係る半導体装置の構造を説明する断面図。
本発明に適用することのできる液滴吐出装置の構成を説明する図。
本発明に係る表示装置の駆動回路の実装方法を説明する上面図。
本発明に係る表示装置の駆動回路の実装方法を説明する断面図。
電子機器の構成を説明するブロック図。
電子機器の一例を説明する図。
電子機器の一例を説明する図。
本発明に係る液晶表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を示す図。
本発明に係る液晶表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を示す図(シフトレジスタ回路)。
本発明に係る液晶表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を示す図(バッファ回路)。
本発明に係る半導体装置の作製工程を説明する断面図。
本発明に係る半導体装置の作製工程を説明する断面図。
本発明に係る半導体装置の作製工程を説明する断面図。
本発明に係る半導体装置の作製工程を説明する上面図。
本発明に係る半導体装置の作製工程を説明する上面図。
本発明に係る半導体装置の作製工程を説明する上面図。
本発明に係る半導体装置の作製工程を説明する上面図。
本発明の発光表示パネルの構成を説明する上面図及び断面図
本発明に適用することのできる液晶滴下方法を説明する図。
本発明に係る液晶表示モジュールの構成を説明する図。
本発明に係る半導体装置の作製工程を説明する断面図。
本発明に係る半導体装置の作製工程を説明する断面図。
本発明に係る半導体装置の作製工程を説明する断面図。
本発明に係る半導体装置の作製工程を説明する断面図。
本発明に係る半導体装置の作製工程を説明する上面図。
本発明に係る半導体装置の作製工程を説明する上面図。
本発明に係る半導体装置の作製工程を説明する上面図。
本発明に係る半導体装置の作製工程を説明する上面図。
本発明に係る発光表示モジュールの構成を説明する図。
本発明に適用可能な発光素子の形態を説明する図。
本発明の発光表示パネルに適用できる画素の構成を説明する断面図。
本発明に係る半導体装置の構造を説明する表面図。
本発明に係る半導体装置の構造を説明する断面図。