JP2005311341A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005311341A5 JP2005311341A5 JP2005085195A JP2005085195A JP2005311341A5 JP 2005311341 A5 JP2005311341 A5 JP 2005311341A5 JP 2005085195 A JP2005085195 A JP 2005085195A JP 2005085195 A JP2005085195 A JP 2005085195A JP 2005311341 A5 JP2005311341 A5 JP 2005311341A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- conductive
- conductive layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (16)
- 基板の上方に複数の第1の導電層を形成し、
前記複数の第1の導電層の間を充填するように第1の絶縁層を形成し、
前記第1の絶縁層及び前記複数の第1の導電層の上方に前記複数の第1の導電層に接する第2の絶縁層を形成し、
前記第2の絶縁層の上方に半導体領域を形成し、
前記半導体領域の上方に第2の導電層を形成することを特徴とする半導体装置の作製方法。 - 基板の上方に複数の第1の導電層を形成し、
前記複数の第1の導電層の側部を覆う第1の絶縁層を形成し、
前記第1の絶縁層及び前記複数の第1の導電層の上方に前記複数の第1の導電層に接する第2の絶縁層を形成し、
前記第2の絶縁層の上方に半導体領域を形成し、
前記半導体領域の上方に第2の導電層を形成することを特徴とする半導体装置の作製方法。 - 基板の上方に複数の第1の導電層を形成し、
前記複数の第1の導電層の間に絶縁材料を塗布又は吐出して第1の絶縁層を形成し、
前記第1の絶縁層及び前記複数の第1の導電層の上方に前記複数の第1の導電層に接する第2の絶縁層を形成し、
前記第2の絶縁層の上方に半導体領域を形成し、
前記半導体領域の上方に第2の導電層を形成することを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項3のいずれか一項において、前記第1の導電層はゲート電極であり、前記第2の絶縁層はゲート絶縁層であり、前記第2の導電層はソース電極及びドレイン電極であることを特徴とする半導体装置の作製方法。
- 基板の上方に複数の第1の導電層を形成し、
前記複数の第1の導電層の間を充填するように第1の絶縁層を形成し、
前記第1の絶縁層及び前記複数の第1の導電層の上方に半導体領域を形成し、
前記半導体領域の上方に第2の絶縁層を形成し、
前記第2の絶縁層の上方に第2の導電層を形成することを特徴とする半導体装置の作製方法。 - 請求項5において、前記第1の導電層はソース電極及びドレイン電極であり、前記第2の絶縁層はゲート絶縁層であり、前記第2の導電層はゲート電極であることを特徴とする半導体装置の作製方法。
- 絶縁表面の上方に複数の第1の導電層と、
前記絶縁表面の上方であり且つ前記複数の第1の導電層の間に位置する第1の絶縁層と、
前記複数の第1の導電層及び前記第1の絶縁層の表面に接して形成される第2の絶縁層と、前記第2の絶縁層の上方に半導体領域と、
前記半導体領域の上方に第2の導電層と、を有し、
前記半導体領域は前記第1の導電層、前記第1の絶縁層及び第2の絶縁層に重畳する第1の領域と、前記第1の導電層及び第2の絶縁層に重畳する第2の領域とを有することを特徴とする半導体装置。 - 請求項7において、前記第1の絶縁層の厚さより前記第1の導電層の厚さが厚く、前記第1の絶縁層の厚さbと、前記第1の導電層の厚さaとの比b/a(b<a)は、0.7以上1以下であることを特徴とする半導体装置。
- 請求項7において、前記第1の絶縁層の厚さより前記第1の導電層の厚さが薄いことを特徴とする半導体装置。
- 請求項7において、前記第1の導電層に接する前記第1の絶縁層の領域は、前記第1の導電層に接しない前記第1の絶縁層の領域より盛り上がっていることを特徴とする半導体装置。
- 請求項7において、前記第1の絶縁層は、前記絶縁表面に対して凹状であることを特徴とする半導体装置。
- 請求項7において、前記第1の導電層に接する前記第1の絶縁層の領域は、前記第1の導電層に接しない前記第1の絶縁層の領域より窪んでいることを特徴とする半導体装置。
- 請求項7において、前記第1の絶縁層は、前記絶縁表面に対して凸状であることを特徴とする半導体装置。
- 請求項7乃至請求項13のいずれか一項において、前記半導体領域と前記第2の導電層の間にソース領域及びドレイン領域が形成されることを特徴とする半導体装置。
- 請求項7乃至請求項14のいずれか一項において、前記第1の導電層はゲート電極であり、前記第2の絶縁層はゲート絶縁層であり、前記第2の導電層はソース電極及びドレイン電極であることを特徴とする半導体装置。
- 請求項7乃至請求項15のいずれか一項に記載される半導体装置を有する液晶テレビジョン又はELテレビジョン。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005085195A JP4785396B2 (ja) | 2004-03-26 | 2005-03-24 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004091223 | 2004-03-26 | ||
JP2004091223 | 2004-03-26 | ||
JP2005085195A JP4785396B2 (ja) | 2004-03-26 | 2005-03-24 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005311341A JP2005311341A (ja) | 2005-11-04 |
JP2005311341A5 true JP2005311341A5 (ja) | 2008-05-01 |
JP4785396B2 JP4785396B2 (ja) | 2011-10-05 |
Family
ID=35439689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005085195A Expired - Fee Related JP4785396B2 (ja) | 2004-03-26 | 2005-03-24 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4785396B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101243809B1 (ko) | 2006-06-30 | 2013-03-18 | 엘지디스플레이 주식회사 | 박막트랜지스터의 제조방법 및 이를 이용한 tft 어레이기판의 제조방법 |
US20110274234A1 (en) * | 2008-11-20 | 2011-11-10 | Sharp Kabushiki Kaisha | Shift register |
CN102598283B (zh) | 2009-09-04 | 2016-05-18 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
WO2011033911A1 (en) * | 2009-09-16 | 2011-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9466725B2 (en) * | 2013-01-24 | 2016-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US11674919B2 (en) * | 2019-07-17 | 2023-06-13 | Taiwan Semiconductor Manufacturing Company Ltd. | Detector, detection device and method of using the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01165127A (ja) * | 1987-12-22 | 1989-06-29 | Nippon Telegr & Teleph Corp <Ntt> | 表面平坦化法 |
JPH05341321A (ja) * | 1992-06-12 | 1993-12-24 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板の製造方法 |
-
2005
- 2005-03-24 JP JP2005085195A patent/JP4785396B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006313906A5 (ja) | ||
JP2006505950A5 (ja) | ||
JP2011044517A5 (ja) | ||
JP2009033145A5 (ja) | ||
JP2008294408A5 (ja) | ||
WO2008007331A3 (en) | Semiconductor devices and methods of manufacture thereof | |
JP2009503856A5 (ja) | ||
JP2015072770A5 (ja) | ||
JP2004343118A5 (ja) | ||
JP2009038368A5 (ja) | ||
JP2006100808A5 (ja) | ||
JP2006041354A5 (ja) | ||
JP2011049540A5 (ja) | ||
JP2007523481A5 (ja) | ||
JP2004111721A5 (ja) | ||
TW200802885A (en) | Thin film transistor, method for fabricating the same and display device | |
JP2008508718A5 (ja) | ||
JP2008305843A5 (ja) | ||
JP2007512680A5 (ja) | ||
JP2006113568A5 (ja) | ||
JP2005311341A5 (ja) | ||
JP2009224386A5 (ja) | ||
JP2009278072A5 (ja) | ||
JP2006344943A5 (ja) | ||
JP2005506704A5 (ja) |