JP2007512680A5 -

Info

（ａ）ゲート電極と、ゲート誘電体と、ソースおよびドレイン電極と、半導体層とを含む薄膜トランジスタを提供する工程と、
（ｂ）封止材料をアパーチャマスクのパターンを通して前記半導体層の少なくとも一部の上に蒸着する工程と、
を含む、薄膜トランジスタの封止方法。
薄膜トランジスタの製造方法であって、
（ａ）基板を提供する工程と、
（ｂ）ゲート電極材料をアパーチャマスクのパターンを通して前記基板の上に堆積する工程と、
（ｃ）ゲート誘電体をアパーチャマスクのパターンを通して前記ゲート電極材料の上に堆積する工程と、
（ｄ）半導体層をアパーチャマスクのパターンを通して前記ゲート誘電体に隣接して堆積する工程と、
（ｅ）ソース電極およびドレイン電極をアパーチャマスクのパターンを通して前記半導体層に接触して堆積する工程と、
（ｆ）封止材料をアパーチャマスクのパターンを通して前記半導体層の少なくとも一部の上に蒸着する工程と、
を含む方法。
基板と、ゲート電極と、ゲート誘電体と、ソースおよびドレイン電極と、半導体層と、前記半導体層の少なくとも一部の上の蒸着された封止層とを含むトランジスタ。