KR20060079195A - 박막 트랜지스터의 밀봉 방법 - Google Patents

박막 트랜지스터의 밀봉 방법 Download PDF

Info

Publication number
KR20060079195A
KR20060079195A KR1020067003277A KR20067003277A KR20060079195A KR 20060079195 A KR20060079195 A KR 20060079195A KR 1020067003277 A KR1020067003277 A KR 1020067003277A KR 20067003277 A KR20067003277 A KR 20067003277A KR 20060079195 A KR20060079195 A KR 20060079195A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
sealing material
layer
pattern
mask
Prior art date
Application number
KR1020067003277A
Other languages
English (en)
Inventor
던 브이. 머이레스
토미 더블유. 켈리
마이클 에이. 하세
폴 에프. 버드
스티븐 디. 테이스
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 컴파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 컴파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 컴파니
Publication of KR20060079195A publication Critical patent/KR20060079195A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

박막 트랜지스터를 밀봉하는 방법은 게이트 전극, 게이트 유전체, 소스 및 드레인 전극, 및 반도체 층을 포함하는 박막 트랜지스터를 제공하고; 상기 반도체 층의 적어도 일부 위에 천공 마스크의 패턴을 통해 밀봉 재료를 증착하는 것을 포함한다.
박막 트랜지스터, 밀봉, 게이트 전극, 천공, 증착

Description

박막 트랜지스터의 밀봉 방법 {Method for Sealing Thin Film Transistors}
본 발명은 박막 트랜지스터의 제조 및 밀봉 방법에 관한 것이다.
박막 트랜지스터 (TFT)의 성질은 그 반도체 층이 특정 환경 (예, 습윤 공정 도중의 용매)에 노출될 때 저해될 수 있다. 따라서, TFT 반도체를 보호하기 위해 적합한 밀봉 재료가 물색되어 왔다. 특히, 유기 반도체를 보호 또는 밀봉하는 것이 관심의 대상이었다. 유기 박막 트랜지스터 (OTFT)(즉, 유기 반도체를 갖는 TFT)가 저가 전자제품을 중심으로 하는 각종 응용을 가능하게 하는 기술로서 주목을 받고 있다. 광범하게 다양한 장치를 위해 필요한 전자적 성질을 도입하기 위한 유기 반도체가 합성될 수 있는 전망이다. 이러한 장치는 또한 결정성 규소 극소 전자공학을 위해 현재에는 가능하지 않은 저-비용의, 오픈 릴식의 (reel-to-reel) 공정을 가능하게 하도록 구성될 수 있다. 그러나 유기 반도체 물질은 일반적으로 습윤 공정에는 견디지 못한다. 따라서 유기 TFT를 위한 가공 접근은 제한되어 왔다.
반도체 물질을 보호 또는 밀봉하기 위한 종전의 노력은 특히 유기 반도체의 경우 감소된 반도체 성능을 초래할 수 있다. 예를 들면, 유기 반도체 장치에 그들을 붕괴로부터 보호하기 위해 등각 (conformal) 피복이 적용되었으나, 상기 피복은 전형적으로 장치 성능을 감소시키거나 파손을 일으켰다. 다수의 공지 방법은 또한 둘 이상의 공정 단계를 필요로 한다. 예를 들면, 몇 가지 방법은 TFT 전체를 캡슐화제로 감싼 다음, 포토레지스트를 남기고자 하는 면적에 적용하고 상기 포토레지스트에 의해 보호되지 않은 면적을 부식시켜 버리고, 선택적으로 상기 포토레지스트를 제거하는 것을 수반하는 사진평판술을 이용하는 것을 포함한다. 다른 공지의 방법들은 반도체 층에 감광성이 부여된 재료의 얇은 층 (예를 들면, 감광성이 부여된 폴리비닐 알코올)을 적용하고, 상기 감광성이 부여된 재료를 자외선에 노출시킨 다음, 노출되지 않은 상기 감광성이 부여된 재료를 제거하는 것을 수반한다.
요약
전술한 바를 참작하여, 본 발명자들은 환경에 대한 장벽을 제공하여 장치의 상단에 수행될 습윤 공정을 포함하는 추가의 가공을 가능하게 하도록 TFT 반도체 층을 밀봉하는 신속하고 용이하며 손상이 적은 방법에 대한 요구가 존재한다는 점을 인식하였다. 요약하면, 하나의 국면에서, 본 발명은 박막 트랜지스터를 밀봉하는 방법을 제공한다. 상기 방법은 (a) 게이트 전극, 게이트 유전체, 소스 및 드레인 전극, 및 반도체 층을 포함하는 박막 트랜지스터를 제공하고; (b) 상기 반도체 층의 적어도 일부 위에 천공 마스크의 패턴을 통해 밀봉 재료를 증착하는 것을 포함한다.
또 하나의 국면에서, 본 발명은 (a) 기판을 제공하고; (b) 상기 기판 상에 천공 마스크의 패턴을 통해 게이트 전극 재료를 침착시키고; (c) 상기 게이트 전극 재료 위에 천공 마스크의 패턴을 통해 게이트 유전체를 침착시키고; (d) 상기 게이 트 유전체에 인접하여 천공 마스크의 패턴을 통해 반도체 층을 침착시키고; (e) 상기 반도체 층에 인접하여 천공 마스크의 패턴을 통해 소스 전극 및 드레인 전극을 침착시키고; (f) 상기 반도체 층의 적어도 일부 위에 천공 마스크의 패턴을 통해 밀봉 재료를 증착하는 단계를 포함하는 박막 트랜지스터의 제조 방법을 제공한다. 바람직하게는, 박막 트랜지스터를 제조하는 상기 방법의 단계들은 나열된 순서로 수행된다. (b)에서 (e)의 각 단계는 증착될 수 있고, 상기 침착 단계들은 언급된 순서대로 수행될 수 있다.
또 다른 국면에서, 본 발명은 기판, 게이트 전극, 게이트 유전체, 소스 및 드레인 전극, 반도체 층, 및 상기 반도체 층의 적어도 일부 위에 증착된 밀봉 층을 포함하는 박막 트랜지스터를 제공한다.
상기 밀봉 층은 장치를 다른 전자적 요소로부터 절연하고 습기나 물과 같은 환경의 오염물로부터 격리시킨다. 유리하게는, 상기 밀봉 재료는 상기 언급된 천공 마스크를 이용하여 단일 단계로 침착 및 패턴 형성될 수 있다. 이제까지, 패턴을 가진 밀봉 재료는 여러 단계를 통해서만 침착될 수 있었다. 또한, 전술한 방법은 증가된 내용매성 및 내긁힘성을 갖는 TFT를 제공한다는 것이 발견되었다. 놀랍게도, 본 발명의 방법에 따라 제조된 OTFT는 성능에 있어서 상대적으로 적은 감소를 나타낸다.
뿐만 아니라, 밀봉 층을 포함하는 TFT 전체가 천공 마스킹 기술을 이용하여 제조될 수 있다. 본 발명의 방법은 표준의 천공 마스킹 과정에 단 하나의 추가 공정 단계를 더할 수 있다. 또한, 전체 TFT가 진공을 해제하지 않고 그 전체로서 제 조될 수 있다.
따라서, 본 발명의 방법은 TFT 반도체 층을 밀봉하는 신속하고 용이하며 손상이 적은 방법에 대한 당 분야에서의 요구에 부합한다.
도 1은 본 발명의 밀봉된 박막 트랜지스터를 나타낸다.
박막 트랜지스터(TFT)는 일반적으로 게이트 전극, 상기 게이트 전극 위에 게이트 유전체, 상기 게이트 유전체에 인접한 소스 전극 및 드레인 전극, 및 상기 게이트 유전체 및 상기 소스 및 드레인 전극에 인접한 반도체 층을 포함한다 (예를 들면, 문헌 [S. M. Sze, Physics of Semiconductor Devices, 2nd edition, John Wiley and Sons, page 492, New York (1981)]을 참고). 이들 요소는 다양한 배열로 조립될 수 있다.
게이트 전극
TFT의 게이트 전극은 임의의 유용한 전도성 물질일 수 있다. 예를 들면, 상기 게이트 전극은 도핑된 규소, 또는 알루미늄, 구리, 크롬, 금, 은, 니켈, 팔라듐, 백금, 탄탈룸 및 티탄과 같은 금속, 및 인듐 주석 산화물과 같은 투명한 전도성 산화물을 포함할 수 있다. 예를 들면 폴리아닐린 또는 폴리(3,4-에틸렌디옥시티오펜)/폴리(스티렌 술포네이트)(PEDOT:PSS)와 같은 전도성 중합체도 사용될 수 있다. 뿐만 아니라, 상기 재료의 합금, 조합 및 다층이 유용할 수 있다. 일부 TFT에서는, 동일한 재료가 게이트 전극 기능을 제공하면서 또한 기판의 지지 기능을 제공할 수 있다. 예를 들면, 도핑된 규소는 게이트 전극으로서 기능하면서 TFT를 지지할 수 있다.
게이트 유전체
게이트 유전체는 일반적으로 상기 게이트 전극 위에 구비된다. 게이트 유전체는 상기 게이트 전극을 TFT 장치의 나머지로부터 전기적으로 절연한다. 이는 TFT 위에 별도의 층으로 침착되거나 상기 게이트 재료를 산화 (양극 처리를 포함하여)시켜 게이트 유전체를 형성함으로써 게이트 상에 형성될 수 있다. 상기 게이트 유전체는 바람직하게는 약 2를 초과하는 (더욱 바람직하게는, 약 5를 초과하는) 상대적 유전 상수를 갖는다. 상기 게이트 유전체의 유전 상수는 예를 들면 80 내지 100 또는 그 이상으로 상대적으로 높을 수 있다. 게이트 유전체를 위해 유용한 재료는 예를 들면 유기 또는 무기 전기 절연 재료를 포함할 수 있다.
무기 재료가 상기 장치 내 유일한 유전체로서 사용될 수 있다. 게이트 유전체로 유용한 유기 재료의 구체적인 예로서, 폴리비닐리덴플루오라이드 (PVDF), 시아노셀룰로오스, 폴리이미드, 에폭시화물 등과 같은 중합체성 물질을 들 수 있다. 다른 유용한 유기 재료가 2003년 5월 8일자 출원되어 함께 계류 중인 출원 USSN 10/434,377에 기재되어 있으며, 이는 여기에 참고문헌으로 도입된다. 무기 덮개 층은 다른 중합체성 게이트 유전체의 외부 층을 포함할 수 있다.
상기 게이트 유전체로 유용한 무기 재료의 구체적인 예로서 스트론티에이트, 탄탈레이트, 티타네이트, 지르코네이트, 산화 알루미늄, 산화 규소, 산화 탄탈룸, 산화 티탄, 질화 규소, 티탄산 바륨, 티탄산 바륨 스트론튬, 및 티탄산 지르콘산 바륨을 들 수 있다. 뿐만 아니라, 상기 재료의 합금, 조합 및 다층이 게이트 유전체로서 사용될 수 있다.
게이트 유전체를 위해 바람직한 무기 재료는 산화 알루미늄, 산화 규소 및 질화 규소를 포함한다.
소스 및 드레인 전극
소스 전극 및 드레인 전극은 상기 게이트 유전체에 의해 상기 게이트 전극으로부터 분리되는 한편, 상기 반도체 층은 상기 소스 전극 및 드레인 전극의 위 또는 아래에 있을 수 있다. 소스 및 드레인 전극은 임의의 유용한 전도성 재료일 수 있다. 유용한 재료는 상기 게이트 전극에 대하여 전술한 물질의 대부분, 예를 들면, 알루미늄, 바륨, 칼슘, 크롬, 구리, 금, 은, 니켈, 팔라듐, 백금, 티탄, 인듐 주석 산화물과 같은 투명 전도성 산화물, 폴리아닐린, PEDOT:PSS, 기타 전도성 중합체, 이들의 합금, 이들의 조합 및 이들의 다층을 포함한다. 상기 재료의 일부는 당 분야에 공지된 바와 같이, n-형 반도체 재료와 함께 사용되기 적절하며, 다른 것들은 p-형 반도체 재료와 함께 사용되기 적절하다.
반도체
반도체 층은 유기 또는 무기 반도체 재료를 포함할 수 있다. 유용한 무기 반도체 재료는 무정형 규소, 텔루륨, 산화 아연, 셀렌화 아연, 황화 아연, 황화 카드뮴, 및 셀렌화 카드뮴을 포함한다 (바람직하게는, 무정형 규소). 유용한 유기 반도체 재료는 아센 (acene) 및 그의 치환된 유도체를 포함한다. 아센의 특정 예는 안트라센, 나프탈렌, 테트라센, 펜타센, 및 치환된 펜타센을 포함한다 (바람직하게는 펜타센 또는 플루오르화된 펜타센을 포함하는 치환된 펜타센). 다른 예로서 반도체성 중합체, 페릴렌, 풀레렌, 프탈로시아닌, 올리고티오펜, 폴리티오펜, 폴리페닐비닐렌, 폴리아세틸렌, 메탈로프탈로시아닌 및 치환된 유도체를 들 수 있다. 유용한 비스-(2-아세닐) 아세틸렌 반도체 재료가 2003년 7월 15일자 출원되어 함께 계류 중인 출원 USSN 10/620027에 기재되어 있으며, 이는 여기에 참고문헌으로 도입된다.
아센의 치환된 유도체로서 적어도 하나의 전자-공여 기, 할로겐 원자 또는 이들의 조합으로 치환된 아센, 또는 선택적으로 적어도 하나의 전자-공여 기, 할로겐 원자 또는 이들의 조합으로 치환된 벤조-어닐화된 (benzo-annellated) 아센 또는 폴리벤조-어닐화된 아센을 들 수 있다. 상기 전자-공여 기는 1 내지 24 개의 탄소 원자를 갖는 알킬, 알콕시 또는 티오알콕시 기에서 선택된다. 알킬 기의 바람직한 예는 메틸, 에틸, n-프로필, 이소프로필, n-부틸, sec-부틸, n-펜틸, n-헥실, n-헵틸, 2-메틸헥실, 2-에틸헥실, n-옥틸, n-노닐, n-데실, n-도데실, n-옥타데실 및 3,5,5-트리메틸헥실이다. 치환된 펜타센 및 이들의 제조 방법은 둘 다 2002년 9월 27일자 출원되어 함께 계류 중인 출원 USSN 10/256489 및 USSN 10/256616에 기재되어 있으며, 이는 여기에 참고문헌으로 도입된다.
벤조-어닐화된 및 폴리벤조-어닐화된 아센의 추가의 세부사항은 당 분야에서, 예를 들면 문헌 [NIST Special Publication 922 "Polycyclic Aromatic Hydrocarbon Structure Index", U.S. Govt. Printing Office, by Sander and Wise (1997)]에서 찾아볼 수 있다.
밀봉재
본 발명에 따라 제조된 TFT는 밀봉 층을 포함한다. 밀봉 층으로 유용한 재료는, 증착될 수 있고 반도체 층의 저항율의 10 배 이상 (바람직하게는 100 배 이상)의 저항율을 갖는 재료를 포함한다. 일반적으로 상기 밀봉 층은 1 × 106 ohm-cm 이상의 저항율을 갖는다. 상기 밀봉 층은 반도체 층의 적어도 일부 위에 존재한다 (바람직하게는, 상기 밀봉 재료는 상기 소스 및 드레인 전극의 적어도 일부를 또한 덮으며; 더욱 바람직하게는, 상기 밀봉 재료는 TFT의 활성 부분을 덮는다). 상기 밀봉 층은 유기 또는 무기 재료, 또는 그 모두를 포함할 수 있다.
밀봉 층으로 유용한 유기 재료의 구체적인 예로서, 예를 들면 폴리비닐리덴플루오라이드 (PVDF), 폴리스티렌, 폴리이미드, 에폭시화물 등과 같은 증착 가능한 중합체성 재료를 들 수 있다. 상기 밀봉 층으로 유용한 무기 재료의 구체적인 예로서 스트론티에이트, 탄탈레이트, 티타네이트, 지르코네이트, 산화 알루미늄, 산화 규소, 산화 탄탈룸, 산화 티탄, 질화 규소, 티탄산 바륨, 티탄산 바륨 스트론튬, 및 티탄산 지르콘산 바륨을 들 수 있다. 뿐만 아니라, 상기 재료의 합금, 조합 및 다층이 밀봉 재료로서 사용될 수 있다.
바람직하게는, 상기 밀봉 재료는 금속 산화물, 금속 질화물, 산화 규소, 질화 규소 또는 파릴렌이다. 파릴렌은 다음 화학식의 구조를 갖는 이량체로부터 유래되는 폴리-p-크실렌의 부류를 서술하는 데 사용되는 일반적 용어이다:
Figure 112006011749631-PCT00001
(상기 식에서, X는 H 또는 할로겐이다.) 파릴렌 피복은 일반적으로 그 각각의 이량체로부터 침착 공정에 의해 적용되는데, 여기에서 상기 이량체는 증발되고, 열처리되어 (즉, 단량체 증기 형태로 절단됨), 침착 쳄버로 공급된다. 상기 침착 공정은 당 분야에 공지되어 있으며 예를 들면 미국 특허 제 5,536,319 호에 기재되어 있다.
여기에서 사용되는 "파릴렌"이란 예를 들면
Figure 112006011749631-PCT00002
,
Figure 112006011749631-PCT00003
,
Figure 112006011749631-PCT00004
,
Figure 112006011749631-PCT00005
및 치환된 파릴렌과 같은 파릴렌 피복을 모두 포함한다.
일부 구현예에서는, 투명한 밀봉 재료가 바람직하다. 예를 들면, 금속 산화물의 밀봉 층은 광전자 방출기 및 광검출기와 같은 장치에 바람직한 투명도를 제공할 수 있다.
본 발명에 따라 제조된 TFT는 더 나은 장벽 성질을 제공하기 위해 밀봉 재료의 여러 층을 포함할 수 있다. 예를 들면, 본 발명에 따라 제조된 TFT는 상기 밀봉 재료의 상단에 금속 층을 선택적으로 포함할 수 있다. 일반적으로, 금속은 우수한 장벽 성질을 제공한다. 그러나, 금속이 장치 상에 직접 놓일 경우에 상기 TFT는 단락될 것이다. 그러므로, 상기 밀봉 층이 금속 층과 TFT 사이에 있을 필요가 있다. 금속 층으로 적합한 재료는 예를 들면 알루미늄, 크롬, 금, 은, 니켈, 팔라듐, 백금, 탄탈룸, 아연, 주석, 인듐 및 티탄을 포함한다.
어쩌면 추가된 장치를 포함하는 추가의 활성 층이 밀봉 재료의 상단에 쌓일 수 있음도 고려된다. 상기 쌓여진 장치를 또한 상기 더미의 상단에서 밀봉 재료로 감쌀 수 있다. 따라서 밀봉 재료에 의해 분리된 장치의 여러 층이 본 발명의 방법을 이용하여 제조될 수 있는 것이 가능하다.
기판
본 발명에 따라 제조된 TFT는 기판 상에 구비될 수 있다. 상기 기판은 제조, 시험 및(또는) 사용 도중 TFT를 전형적으로 지지한다. 예를 들면, 하나의 기판이 여러 구현예를 시험 또는 검사하기 위해 선택되는 한편 또 다른 기판이 상업적 구현예를 위해 선택될 수 있다. 선택적으로, 상기 기판은 TFT를 위한 전기적 기능을 제공할 수 있다. 유용한 기판 재료는 유기 및 무기 재료를 포함한다. 예를 들면, 상기 기판은 무기 유리, 세라믹 포일, 중합체성 재료 (예를 들면, 아크릴계, 에폭시화물, 폴리아미드, 폴리카보네이트, 폴리이미드, 폴리케톤, 폴리(옥시-1,4-페닐렌옥시-1,4-페닐렌카르보닐-1,4-페닐렌) (종종 폴리(에테르 에테르 케톤) 또는 PEEK라고 칭함), 폴리노르보넨, 폴리페닐렌옥사이드, 폴리(에틸렌 나프탈렌디카르복실레이트) (PEN), 폴리(에틸렌 테레프탈레이트) (PET), 폴리(페닐렌 설파이드) (PPS)), 충진된 중합체성 재료 (예를 들면, 섬유-보강된 플라스틱 (FRP)), 종이 및 직물과 같은 섬유성 재료, 및 피복되거나 피복되지 않은 금속 포일을 포함할 수 있다.
본 발명의 일부 구현예에서는 굴곡성 기판이 사용된다. 이는 연속적일 수 있는 롤 공정을 가능하게 하여, 편평한 및(또는) 강성의 기판에 비하여 규모의 경제성 및 제조의 경제성을 제공한다. 선택된 굴곡성 기판은 뒤틀리거나 파열되지 않고 바람직하게는 약 50 cm 직경 미만 (바람직하게는, 약 25 cm 직경 미만; 더욱 바람직하게는 약 10 cm 미만; 가장 바람직하게는 약 5 cm 미만)의 원통 주위를 감쌀 수 있다. 특정 원통의 주위로 본 발명의 굴곡성 기판을 감싸는 데 사용되는 힘은 전형적으로 적으며, 도움을 받지 않은 맨손 등에 의한다 (즉, 지레, 기계, 수압 등의 도움이 없이). 바람직한 굴곡성 기판은 그 자신 위로 권취될 수 있다.
제조
박막 전극 (즉, 게이트 전극, 소스 전극 및 드레인 전극)은 예를 들면 도금, 잉크 젯 인쇄, 또는 증착 (예를 들면, 열적 증발 또는 스퍼터링)과 같은 임의의 유용한 수단에 의해 제공될 수 있다. 바람직하게는, 상기 박막 전극은 증착에 의해 구비된다. 반도체 층은 예를 들면, 용액 침착, 스핀 피복, 인쇄 기술 또는 증착과 같은 임의의 유용한 수단에 의해 (바람직하게는, 증착에 의해) 구비될 수 있다. 밀봉 재료는 증착에 의해 구비되고, 천공 마스킹을 이용하여 패턴형성될 수 있다.
박막 전극 및 반도체 층의 패턴형성은 천공 마스킹, 부가적 사진평판술, 삭감적 사진평판술, 인쇄, 미세접촉 (microcontact) 인쇄, 및 패턴 피복과 같은 공지 방법에 의해 (바람직하게는, 천공 마스킹에 의해) 수행될 수 있다. 상기 밀봉 재료의 패턴형성은 천공 마스킹을 이용하여 수행될 수 있다.
본 발명의 일부 구현예에서는, 상기 게이트 전극, 게이트 유전체, 반도체 층, 소스 전극 및 드레인 전극, 및 밀봉 재료가 하나 이상의 천공 마스크의 패턴을 통해 각각 증착된다. 성분 층의 침착을 위해 하나 이상의 천공 마스크를 포함하는 다수의 패턴이 사용될 수 있다. 개개의 층이 하나 이상의 천공 마스크 상의 동일 또는 상이한 패턴을 통해 침착될 수 있다. Y 천공 마스크는 원하는 재료의 침착과 동시에 상기 재료의 원하는 패턴으로의 형성을 가능하게 한다. 따라서, 침착 이전 또는 이후에 별도의 패턴형성 단계가 필요하지 않다.
바람직하게는, 상기 TFT 층 또는 형태는 예를 들면 폴리이미드 또는 폴리에스테르와 같은 중합체 재료로부터 형성된 천공 마스크의 패턴을 통해 침착된다. 중합체 천공 마스크는 전형적으로 약 5 미크론 내지 약 50 미크론 사이의 두께를 갖는다. 천공 마스크로 중합체성 재료를 사용하는 것은 다른 재료에 비하여, 천공 마스크의 제조 용이성, 천공 마스크의 감소된 비용 및 기타 장점을 포함하는 장점을 제공한다. 그러나, 예를 들면 규소, 금속 또는 결정성 물질과 같은 비-중합체성 재료가 사용될 수도 있다. 그렇지만 중합체 천공 마스크가 굴곡성이며 일반적으로 주름 또는 영구적 구부림의 우연한 형성으로 인한 손상의 우려가 적다. 뿐만 아니라, 중합체 천공 마스크는 존재하는 침착된 층에 손상을 덜 준다. 더욱이, 일부 중합체 마스크는 산으로 세척될 수 있다.
하나 이상의 천공 마스크를 통해 둘 이상의 TFT 층 또는 형태가 침착되거나, TFT 층 또는 형태의 각각이 하나의 천공 마스크를 통해 침착될 수 있다. 침착 구멍의 배열 및 형태는 사용자에 의해 계획된 TFT 및 회로의 설계에 의존하여 광범하게 변할 수 있다. 하나 이상의 침착 구멍이 약 1000 미크론 미만 (바람직하게는, 약 50 미크론 미만; 더욱 바람직하게는 약 20 미크론 미만; 더 더욱 바람직하게는 약 10 미크론 미만; 가장 바람직하게는 약 5 미크론 미만)의 폭을 갖도록 형성될 수 있다. 상기 범위의 폭을 갖도록 침착 구멍을 형성함으로써, TFT 또는 회로 요소의 크기가 축소될 수 있다. 또한, 두 침착 구멍 사이의 거리(간격)는 각종 TFT 또는 회로 요소의 크기를 축소하기 위해 약 1000 미크론 미만 (바람직하게는 약 50 미크론 미만; 더욱 바람직하게는 약 20 미크론 미만; 가장 바람직하게는 약 10 미크론 미만)일 수 있다. 상기 천공 마스크를 제조하거나 사용하거나 재사용하거나 재배치할 경우, 형태들 사이의 거리, 예를 들면 구멍 사이의 거리 또는 부속-패턴 사이의 거리 등은 약 1.0％ 내로 (바람직하게는 약 0.5％, 더욱 바람직하게는 약 0.1％) 재현가능할 수 있다.
중합체 천공 마스크에서 침착 구멍의 패턴을 정의하기 위해 레이저 절제술(laser ablation technique)이 사용될 수 있다. 따라서, 중합체성 필름으로부터 천공 마스크를 형성하는 것은 예를 들면 실리콘 마스크 또는 금속성 마스크와 같은 여타 천공 마스크에 대하여 일반적으로 요구되는 것보다 덜 고가이고, 덜 복잡하고(하거나) 더 정밀할 수 있는 제조 방법을 사용하는 것을 가능케 할 수 있다. 또한, 패턴을 만들기 위해 레이저 절제술이 사용될 수 있으므로, 패턴의 폭은 종래의 패턴보다 훨씬 더 크게 만들어질 수 있다. 예를 들면, 레이저 절제술은 패턴의 폭이 약 1 센티미터보다 크도록, 약 25 센티미터보다 크도록, 약 100 센티미터보다 크도록, 또는 심지어는 약 500 센티미터보다 크도록 패턴을 형성하는 것을 용이하게 할 수 있다. 이어서, 웹의 폭을 가지며 매우 긴 (예를 들면 롤의 길이) 이러한 대형 마스크를, 커다란 표면적에 걸쳐 분포하거나 먼 거리만큼 떨어져 있는 TFT 또는 회로 요소를 만들기 위한 침착 공정에 사용할 수 있다.
그렇지 않으면, 천공 마스크를 실리콘 웨이퍼로부터 형성할 경우, 천공의 패턴은 반응성 이온 에칭 또는 레이저 절제를 이용하여 만들어질 수 있다. 금속 마스크는 예를 들면 종래의 기계가공, 마이크로기계가공, 다이아몬드 기계가공, 플라스마 또는 반응성 이온 에칭 및 전기 방전 기계가공 (EDM) 또는 스파크-부식 기계가공을 포함하는 다양한 기술에 의해 제조될 수 있다.
TFT 층 또는 형태의 각각은 마스크 세트 중 하나 이상의 별도 천공 마스크를 통해 침착될 수도 있다. 마스크 세트는 침착 공정에 사용하기 위한 다수의 천공 마스크를 포함한다. 마스크 세트는 예를 들면 상기 침착 공정에서 제조되는 TFT 또는 회로 요소에 따라 임의의 수의 천공 마스크를 포함할 수 있다. 마스크는 각각의 마스크가 TFT 또는 집적된 회로 내에서 특정 층 또는 세트의 TFT 또는 회로 요소에 해당할 수 있도록 "세트"를 형성한다. 각각의 천공 마스크는 TFT 또는 회로의 층의 적어도 일부를 정의하는 침착 구멍의 패턴으로 형성될 수 있다.
마스크 세트 중 각각의 천공 마스크는 중합체를 바람직하게 포함한다. 다음, 레이저 절제술을 이용하여 전술한 바와 같이 하나 이상의 침착 구멍을 형성할 수 있다.
침착 스테이션은 재료가 증발되어 천공 마스크를 통해 기판 상에 침착되는 증착 공정을 수행하는 데 사용될 수 있다. 상기 침착 스테이션은 전형적으로 진공 쳄버이다. 천공 마스크를 기판에 근접하게 위치시킨 후, 침착될 재료를 침착 단위에 의해 증발시킨다. 상기 침착 단위는 가열되어 상기 재료를 증발시키는 재료의 보트를 포함할 수 있다. 증발된 재료는 천공 마스크의 구멍(들)을 통해 기판 상에 침착되어, 기판 상에 TFT 또는 회로 층의 적어도 일부를 정의한다. 침착 시, 상기 재료는 천공 마스크에 의해 정의된 패턴을 형성한다. 본 발명의 TFT의 각 층 (즉, 게이트 전극, 게이트 유전체, 반도체, 소스 및 드레인 전극, 및 밀봉 재료)가 진공 쳄버에서 증착될 경우, 상기 TFT는 진공을 해제하지 않고 그 전체로서 제조될 수 있다.
예를 들면 커다란 치수를 갖는 패턴을 포함하도록, 굴곡성 천공 마스크가 충분히 크게 제조될 경우에는, 늘어짐 (sag)의 문제가 발생할 수 있다. 특히, 그러한 굴곡성 천공 마스크가 침착 기판에 근접하여 위치할 경우, 상기 굴곡성 천공 마스크는 상기 굴곡성 천공 마스크 상의 중력에 의한 당김의 결과 늘어질 수 있다. 이러한 문제는 통상적으로 상기 천공 마스크가 상기 침착 기판의 아래에 위치하는 경우에 가장 확실하다. 또한, 늘어짐의 문제는 상기 굴곡성 천공 마스크가 더 크게 만들어질수록 더 나빠질 수 있다.
침착 공정 도중 천공 마스크 중 늘어짐의 문제에 조처하기 위해서 또는 달리 늘어짐을 제어하기 위해서 다양한 기술이 사용될 수 있다. 예를 들면, 굴곡성 천공 마스크는 침착 공정 도중 침착 기판의 표면에 분리가능하게 접착되어 천공 마스크와 침착 기판 사이에 긴밀한 접촉을 용이하게 할 수 있는 첫 번째 면을 가질 수 있다. 특히, 상기 첫 번째 면은 침착 공정 후 제거될 수 있는 감압 접착제를 포함할 수 있다.
늘어짐을 제어할 수 있는 또 하나의 방법은 자력을 사용하는 것이다. 예를 들면, 천공 마스크가 중합체 및 자성 물질의 양자를 포함할 수 있다. 상기 자성 물질이 중합체 상에 피복 또는 적층되거나 중합체 내에 함침될 수 있다. 예를 들면, 자성 입자가 상기 천공 마스크를 형성하는 데 사용된 중합체성 물질 내에 분산될 수 있다. 자력을 사용할 경우, 자기장이 침착 스테이션 내에 적용되어 상기 천공 마스크에서 늘어짐을 제어하는 방식으로 자성 물질을 끌어 당기거나 물리칠 수 있다.
늘어짐을 제어하기 위한 또 다른 방법은 정전기를 이용하는 것이다. 천공 마스크는 정전기적으로 피복되거나 처리된 중합체를 포함할 수 있다. 상기 천공 마스크, 침착 기판, 또는 그 양자에 전하를 인가하여 상기 천공 마스크 중 늘어짐을 제어하는 방식으로 정전기적 인력을 촉진할 수 있다.
늘어짐을 제어하는 또 다른 방법은 천공 마스크를 신장시키는 것이다. 신장 단위는 늘어짐을 감소시키거나 제거하거나 또는 달리 제어하기 충분한 정도로 상기 천공 마스크를 신장시키기 위해 작동될 수 있다. 마스크가 단단히 신장될 때, 늘어짐은 감소될 수 있다. 신장을 이용하여 늘어짐을 제어하기 위해, 상기 천공 마스크는 허용가능한 탄성 계수를 가져야 한다.
뿐만 아니라, 중합체성 천공 마스크를 신장시키는 개념은 침착 공정을 위해 천공 마스크를 적절하게 정렬시키도록 사용될 수도 있다.
천공 마스크 침착 기술을 사용하는 TFT 및 회로 제조에 대한 또 하나의 도전은 상기 천공 마스크를 상기 침착 기판 상에 침착된 층과 정렬시킴에 있어서의 어려움에 관한 것이다. 더욱이, TFT 또는 회로의 더 많은 층이 침착될수록, 상기 정렬의 문제는 악화될 수 있다.
따라서 천공 마스크는 정렬 연부를 갖는 마스크 기판을 포함할 수 있다. 침착 구멍의 패턴은, 마스크 기판의 연부의 공간적 정렬이 침착 공정을 위한 패턴을 정렬하도록 정렬 연부에 관하여 상기 마스크 기판에서 정의될 수 있다. 마스크 세트의 각 마스크가 같은 정렬 연부를 가지고 형성될 경우, 상기 마스크들은 이어지는 침착 도중 침착된 층에 대하여 쉽게 정렬될 수 있다.
침착 기판은 상기 천공 마스크의 정렬 연부에 실질적으로 상응하는 정렬 연부를 포함할 수 있다. 이러한 방식으로, 천공 마스크의 연부 및 침착 기판의 연부의 공간적 정렬이 침착 구멍에 대한 패턴을 상기 침착 공정을 위한 침착 기판에 대하여 적절하게 정렬시킨다. 또한, 상기 언급된 바와 같이, 마스크 세트 중 각각의 마스크가 유사한 정렬 연부를 갖는 경우, 각 마스크의 침착된 층에 대한 정렬이 이어지는 침착에서 쉽게 이루어질 수 있다.
천공 마스크 패턴은 굴곡성 필름의 하나 이상의 신장된 웹에서 형성될 수도 있다. 재료들은 TFT 또는 회로의 층 또는 요소를 정의하기 위해 웹에 형성된 천공 마스크 패턴을 통해 순차적으로 침착될 수 있다. 침착 기판은 신장된 웹으로부터 형성될 수도 있고, 상기 침착 기판 웹은 일련의 침착 스테이션을 통해 공급될 수 있다. 각각의 침착 스테이션은 천공 마스크 패턴을 가지고 형성된 그 자체의 신장된 웹을 가질 수 있다.
바람직하게는, 상기 굴곡성 마스크는 그것이 권취되어 손상없이 롤을 형성할 수 있도록 충분히 굴곡성이다. 상기 굴곡성 마스크는 또한 그것이 신장되어 정밀한 정렬을 이룰 수 있도록 신장가능할 수 있다 (예를 들면, 웹-횡단 방향, 웹-하향 방향 또는 양자에서 신장가능). 상기 굴곡성 마스크는 예를 들면 폴리이미드, 폴리에스테르, 폴리스티렌, 폴리메틸 메타크릴레이트, 폴리카보네이트 등과 같은 광범하게 다양한 중합체의 1종 이상으로 이루어질 수 있다. 바람직하게는, 상기 굴곡성 마스크는 폴리이미드를 포함한다. 굴곡성 필름의 웹은 전형적으로 약 3 cm 이상의 폭, 약 200 미크론 미만의 두께 (바람직하게는, 약 30 미크론 미만; 더욱 바람직하게는 약 10 미크론 미만)를 갖는다.
굴곡성 필름의 웹에서 침착 구멍 패턴을 정의하기 위해서 레이저 절제술이 사용될 수 있다. 상기 천공 마스크 패턴은 광범하게 다양한 형태 및 크기를 가질 수 있다. 굴곡성 재료의 웹에 형성된 각각의 천공 마스크가 다수의 패턴을 정의할 수 있다. 상이한 패턴이 TFT 또는 회로의 상이한 층을 정의할 수 있거나, 상이한 패턴이 같은 TFT 또는 회로 층의 상이한 부분을 정의할 수 있다.
다른 경우에, 상이한 패턴은 실질적으로 동일할 수 있다. 다음, 상이한 패턴 각각을 사용하여 상이한 TFT 또는 회로를 위한 실질적으로 유사한 침착 층을 제조할 수 있다. 예를 들면, 인-라인 웹 공정에서, 침착 기판의 웹은 상기 천공 마스크에 수직으로 통과할 수 있다. 각각의 침착 후, 침착 기판의 웹은 다음 침착을 위해 라인-내에서 이동할 수 있다. 따라서, 침착 기판의 웹 상에 층을 침착하기 위해 첫 번째 패턴을 사용한 다음 유사한 침착 공정으로 침착 기판의 웹의 더 아래로 두 번째 패턴을 사용할 수 있다. 패턴을 포함하는 천공 마스크의 각 부분은 또한 침착 기판의 다른 부분 또는 하나 이상의 상이한 침착 기판 상에 재사용될 수 있다.
인-라인 천공 마스크 침착 기술은 예를 들면 침착 기판을 지나서 천공 마스크 패턴으로 형성된 중합체성 필름의 웹을 이동시킴으로써 수행될 수 있다. 중합체성 필름의 웹에서 첫 번째 패턴은 침착 기판과 정렬될 수 있고, 침착 공정은 상기 첫 번째 패턴에 따라 침착 기판 상에 재료를 침착시키도록 수행될 수 있다. 다음, 두 번째 패턴이 상기 침착 기판과 정렬되도록 중합체 필름의 웹을 이동시킬 수 있고, 두 번째 침착 공정을 수행할 수 있다. 상기 공정은 중합체 필름의 웹에 형성된 임의의 수의 패턴에 대하여 반복될 수 있다. 중합체 필름의 천공 마스크 패턴은 다양한 침착 기판 또는 동일 기판의 상이한 부분 위에 상기 단계를 반복함으로써 재사용될 수 있다.
인-라인 천공 마스크 침착 기술은 웹을 포함하는 침착 기판을 사용하여 수행될 수도 있다. 즉, 천공 마스크 및 침착 기판이 둘 다 웹을 포함할 수 있다. 웹은 예를 들면 중합체성 재료로부터 만들어질 수 있다. 그렇지 않으면, 침착 기판 웹은 일련의 불연속성 기판을 담지하는 운반 웹을 포함할 수 있다. 천공 마스크 웹의 첫 번째 패턴은 첫 번째 침착 공정을 위한 침착 기판 웹과 함께 정렬될 수 있다. 다음, 천공 마스크 웹의 하나 또는 양자 및 상기 침착 기판 웹을, 상기 천공 마스크 웹의 두 번째 패턴이 상기 침착 기판 웹과 함께 정렬되어 두 번째 침착 공정이 수행되도록 이동시킬 수 있다. 상기 천공 마스크 웹의 천공 마스크 패턴의 각각이 실질적으로 유사할 경우, 이 기술은 상기 침착 기판 웹을 따라서 다수의 연속적인 위치에서 유사한 침착 층을 침착시키는 데 사용될 수 있다.
천공 마스크에 관한 추가의 세부사항은 모두 2002년 2월 14일자 출원되어 함께 계류 중인 출원 10/076003, 10/076005 및 10/076174에서 찾아볼 수 있으며, 이들은 여기에 참고문헌으로 도입된다.
선택적 층들
본 발명은 또한 기재된 유기 반도체 및 게이트 유전체 사이에 배치된 표면 처리 층을 포함하는 박막 트랜지스터를 제공한다. 상기 표면 처리 층은 플루오르화되지 않은 중합체성 층, 자가-조립된 단일층, 또는 실록산 중합체성 층에서 선택될 수 있다. 상기 표면 처리 층은 공지의 장치에 비하여, 문턱 전압, 문턱이하 기울기, 온/오프 비율 및 전하-담체 이동성과 같은 성질에서의 개선을 포함하는 한 가지 이상의 개선점을 갖는 OTFT를 제공한다. 뿐만 아니라, 전하-담체 이동성과 같은 적어도 하나의 성질에서의 대폭 개선은, 다른 OTFT 성질들을 바람직한 범위 내로 유지하면서 표면 처리 층을 이용하여 성취될 수 있다. 본 발명에 의해 수득되는 장치 성능의 개선은 상기 표면 처리 층이 없이 제조된 OTFT에 비하여 더 높은 작업 속도를 갖는 복잡한 회로의 더욱 간단한 가공 조건에 의한 제조를 가능하게 한다. 상기 표면 처리 층은 또한 매우 작은 형태를 갖는 장치에 비교할 만한 성능을 갖는 보다 큰 회로 요소의 생산을 가능하게 한다. 보다 큰 형태 크기를 갖는 장치는 고가의 정밀 패턴형성 방법을 필요로 하지 않기 때문에 덜 고가일 수 있다.
상기 표면 처리 층은 게이트 유전체와 반도체 층 사이에 끼인 실질적으로 플루오르화되지 않은 중합체성 층 ("중합체성 층")을 포함할 수 있다. 여기에서 사용된 "실질적으로 플루오르화되지 않은"이란 중합체성 층에서 약 5％ 미만 (바람직하게는 약 1％ 미만; 더욱 바람직하게는 0％)의 탄소가 플루오르 치환체를 갖는 것을 의미한다. 상기 중합체성 층은 문턱 전압, 문턱이하 기울기, 온/오프 비율, 및 전하-담체 이동성과 같은 하나 이상의 성질을 개선할 수 있다.
상기 중합체성 층에 적합한 재료로서, 방향족-작용기 부분을 포함하는 단량체성 전구체, 단량체 및 올리고머로부터 유래된 중합체 (예를 들면, 폴리아릴렌과 같은 방향족 열경화성 중합체); 및 개환 중합으로부터 유래된 중합체 (예를 들면, 직쇄 또는 분지쇄 C1-C18 알킬-치환된 노르보넨, 트리알콕시실릴-치환된 노르보넨, 5-노르보넨-2-카르복실산의 에스테르, 2-포스포노-5-노르보넨의 에스테르, 1,4-시클로옥타디엔 및 디시클로펜타디엔)를 들 수 있다.
상기 중합체 층은 또한 하기 화학식 I에 따르는 공중합된 단위를 공중합된 단위의 약 50 내지 100％의 양으로, 및 하기 화학식 II에 따르는 공중합된 단위 0 내지 약 50％를 갖는 중합체를 포함할 수 있다:
Figure 112006011749631-PCT00006
Figure 112006011749631-PCT00007
상기 식에서, R1 및 R2는 각각 수소, C1-C20 지방족 기, 클로로, 브로모, 카르복시, 아실옥시, 니트릴, 아미도, 알콕시, 카보알콕시, 아릴옥시, 염소화된 지방족 기, 브롬화된 지방족 기, C6-C20 아릴, C7-C20 아릴알킬, R1과 X가 상이할 경우 히드록시, 및 하나 이상의 헤테로원자 및 하나 이상의 작용기를 함유할 수 있는 이들의 조합에서 독립적으로 선택된 기를 포함하며; X는 각각 독립적으로 상기 게이트 유전체에 결합할 수 있는 작용기 (예를 들면, -PO3H2, -OPO3H2, 및 트리메톡시실릴)를 포함한다. 뿐만 아니라, 둘 이상의 R1, R2 및(또는) X 기의 임의 조합은 함께 고리형 또는 폴리시클릭 지방족, 방향족 또는 폴리시클릭 방향족 기를 형성할 수 있다.
화학식 I, 및 선택적으로 화학식 II의 공중합된 단위를 갖는 재료의 구체적인 예로서 폴리스티렌, 폴리(1-헥센), 폴리(메틸 메타크릴레이트), 폴리(아세나프틸렌), 폴리(비닐나프탈렌), 폴리(부타디엔), 폴리(비닐 아세테이트), 및 α-메틸스티렌, 4-t-부틸스티렌, 2-메틸스티렌, 3-메틸스티렌 및 4-메틸스티렌으로부터 유래된 것들과 같은 단독 중합체를 들 수 있다. 그러한 단독 중합체의 예에서, 상기 중합체성 층은 화학식 II에 따르는 공중합된 단위 0％를 포함한다.
상기 중합체성 층은 일반적으로 약 400 옹스트롬(Å) 미만 (바람직하게는 약 200 Å 미만; 더욱 바람직하게는 약 100 Å 미만) 및 약 5 Å 이상 (바람직하게는 약 10 Å 이상)의 두께를 갖는다. 이는 증착에 의해 상기 게이트 유전체 상에 구비될 수 있다.
본 발명에 따라 제조된 TFT는 선택적으로 상기 게이트 유전체와 반도체 층 사이에 끼인 자가-조립된 단일층을 포함할 수도 있다. 여기에서 사용되는 "자가-조립된 단일층" 또는 "SAM"이라는 용어는 약 5 Å 내지 약 30 Å 정도의 두께의 단일-분자 층을 의미한다. SAM은 게이트 유전체와 SAM에 대한 전구체 사이의 반응 생성물이다. SAM 전구체는 전형적으로 다음 화학식을 갖는 조성을 포함한다:
X - Y- Zn
상기 식에서,
X는 H 또는 CH3이고;
Y는 직쇄 또는 분지쇄의 C5-C50 지방족 또는 지환족 연결 기, 또는 방향족 기를 포함하는 직쇄 또는 분지쇄의 C8-C50 기 및 C3-C44 지방족 또는 지환족 연결 기이며;
Z는 -PO3H2, -OPO3H2, 벤조트리아조일릴(-C6H4N3), 카르보닐옥시벤조트리아졸(-OC(=O)C6H4N3), 옥시벤조트리아졸 (-O-C6H4N3), 아미노벤조트리아졸(-NH-C6H4N3), -CONHOH, -COOH, -OH, -SH, -COSH, -COSeH, -C5H4N, -SeH, -SO3H, 이소니트릴 (-NC), 클로로디메틸실릴 (-SiCl(CH3)2), 디클로로메틸실릴 (-SiCl2CH3), 아미노 및 포스피닐에서 선택되고;
n은 1, 2 또는 3이다 (단, Z가 -SiCl(CH3)2 또는 -SiCl2CH3일 경우, n은 1이다).
적합한 SAM 전구체는 예를 들면 1-포스포노옥탄, 1-포스포노헥산, 1-포스포노-2-에틸헥산, 1-포스포노-2,4,4-트리메틸펜탄, 및 1-포스포노-3,5,5-트리메틸헥산, 및 1-포스포노-3,7,11,15-테트라메틸헥사데칸을 포함한다.
SAM 전구체는 예를 들면 분무, 스핀, 침지, 그라비어, 미세접촉 인쇄, 잉크젯 인쇄, 스탬핑, 전이 인쇄 또는 증착과 같은 공지 방법에 의해 상기 게이트 유전체 상에 구비될 수 있다. 단일층 전구체가 상기 게이트 유전체 표면과 상호작용하도록 허용된다. 상기 상호작용 또는 반응은 순간적이거나 시간을 필요로 할 수 있 으며, 이러한 경우 온도의 증가는 필요한 시간을 감축할 수 있다. SAM 전구체의 용액이 게이트 유전체 층 위에 구비될 경우, 상기 용매는 수반되는 재료와 조화되는 방법에 의해, 예를 들면 가열에 의해 제거된다. 임의의 과량의 SAM 전구체는 전형적으로 상기 유기 반도체의 침착 이전에 헹굼으로 제거된다.
TFT에 SAM을 가하는 것은 SAM이 없는 장치에 비해 문턱 전압, 문턱이하 기울기, 온/오프 비율, 및 전하-담체 이동성과 같은 성질에 있어서 개선을 제공할 수 있다.
상기 표면 처리 층은 OTFT의 게이트 유전체와 유기 반도체 층 사이에 끼인 약 400 Å 미만의 두께를 갖는 실질적으로 실록산 중합체성 층 ("실록산 중합체성 층")을 포함할 수도 있다. 실록산 중합체성 층은 다음 화학식에 따르는 공중합된 단위를 갖는 실질적으로 플루오르화되지 않은 중합체를 포함한다:
Figure 112006011749631-PCT00008
R3는 각각 독립적으로 수소, C1-C20 지방족, C4-C20 지환족, 아릴알킬 또는 아릴에서 선택된 기, 및 하나 이상의 헤테로원자(들) 및(또는) 하나 이상의 작용기(들)를 함유할 수 있는 이들의 조합을 포함한다. 여기에서 사용되는 "헤테로원자"는 O, P, S, N 및 Si와 같은 비-탄소 원자를 의미하며, "실질적으로 플루오르화되지 않은"이란 중합체성 층에서 탄소의 약 5％ 미만 (바람직하게는, 약 1％ 미만; 더욱 바람직하게는 0％)이 플루오르 치환체를 갖는 것을 의미한다.
실록산 중합체성 층은 약 400 옹스트롬 (Å) 미만, 더욱 바람직하게는 약 200 Å 미만, 가장 바람직하게는 약 100 Å 미만의 최대 두께를 갖는다. 상기 실록산 중합체성 층은 일반적으로 약 5 Å 이상, 더욱 바람직하게는 약 10 Å 이상의 두께를 갖는다. 상기 두께는 예를 들면 엘립소메트리 (ellipsometry)를 통해 측정될 수 있다.
R3기를 위한 특정의 선택은 예를 들면 메틸, 페닐, 2-페닐에틸, C2-C18 지방족 기, 및 히드록실, 비닐, 5-헥세닐, 수소, 클로로, 3-(메트)아크릴옥시프로필, 3-머캅토프로필, 3-글리시독시프로필, 2-(3,4-에폭시시클로헥실)에틸, 3-아미노프로필, 3-아세톡시프로필, 3-클로로프로필, 3-카르복시프로필, 3-시아노프로필, 클로로페닐, C1-C6 2-(디알킬포스포노)에틸을 비제한적으로 포함하는 작용기-함유 잔기를 포함한다.
실록산 중합체성 층을 위해 유용한 중합체성 재료의 예로서 폴리(디메틸실록산), 폴리(디메틸실록산-코-디페닐실록산), 폴리(메틸페닐실록산-코-디페닐실록산), 및 폴리(디메틸실록산-코-메틸페닐실록산)을 들 수 있다.
본 발명의 실시에 유용한 실록산 중합체는 예를 들면 음이온성, 축합 또는 개환 중합을 포함하는 당업자에게 친숙한 다수의 방법 중 임의의 것에 의해 제조될 수 있다. 본 발명에 유용한 실록산 중합체는 또한 작용성 말단-기 또는 작용성 부속 기의 도입으로 제조될 수도 있다. 이는 작용성 단량체, 작용성 개시제, 또는 작용성 사슬 종결제를 사용하는 것에 의해, 예를 들면 클로로트리알콕시실란을 이용하여 음이온적으로 중합된 폴리디유기실록산을 종결시키는 것에 의해 수행될 수 있다. 이들은 또한 존재하는 실록산 중합체의 개질에 의해, 예를 들면 올레핀계 작용성 폴리디유기실록산을, 예를 들면 트리클로로실란과 같은 규소 수소화물과 반응시킴으로써 제조될 수 있다.
본 발명은 실록산 중합체 중 각 단위가 2-작용성 전구체로부터 유래된 직쇄 폴리디유기실록산의 사용에 중점을 두고 있지만, 3-작용성 또는 4-작용성 전구체로부터 유래된 소량이 실록산 단위를 도입하는 폴리유기실록산을 사용하는 것도 본 발명의 범위 내에 있는 것으로 고려된다. 3-작용기 및 4-작용기로부터 유래된 실록산 단위의 수는 약 10％를 넘어서는 아니되며, 바람직하게는 중합체 중 실록산 단위의 총 평균 수의 약 5％ 이하여야 한다.
집적 회로
복수의 TFT가 상호접속되어 집적 회로 (IC)를 형성할 수 있다. 집적 회로는 예를 들면 고리형 진자 (ring oscillator), 무선-주파수 확인 (RFID) 회로, 로직 요소, 증폭기 및 시계를 비제한적으로 포함한다. 따라서, 본 발명의 방법에 따라 제조된 밀봉된 TFT는 IC를 형성하기 위해 당 분야에 공지된 수단에 의해 다른 TFT에 상호접속될 수 있다. 밀봉된 TFT는 또한 예를 들면 RFID 태그, 디스플레이용 배면판 (예를 들면 개인용 컴퓨터, 휴대폰 또는 포켓용 장치에 사용하기 위한), 스마트 카드, 메모리 장치 등과 같은 각종 전자 제품에 사용될 수 있다. 본 발명에 따라 제조된 밀봉된 TFT는 상기 밀봉 층이 디스플레이에 종종 사용되는 액체에 대 한 장벽을 제공하기 때문에 디스플레이용 배면판으로 사용하기 특히 적합하다.
전형적으로, TFT IC가 천공 마스킹 기술을 이용하여 제조될 경우, 스텐실된 패턴과 관련된 한계를 극복하기 위해 짧은 라인 부분을 둘 이상의 전도성 TFT 층 (예를 들면, 게이트 전극 층 및 소스 및 드레인 전극 층)에 연결하여 긴 전기 도선이 만들어진다. 많은 응용에서, 특히 디스플레이 배면판 (예를 들면, 액정 또는 유기 발광 다이오드 (OLED) 활성 매트릭스 디스플레이를 위한)에서, 픽셀 전극을 제외하고는 회로의 전체를 절연 재료로 덮는 것이 바람직하다. 절연 재료는 TFT와 도선을 디스플레이 매질 (예를 들면, 액정 또는 OLED)로부터 전기적으로 절연함으로써 TFT와 도선의 시야를 최소화한다. 그러나, 픽셀 전극을 제외한 모든 것을 천공 마스킹 기술을 이용하여 덮는 절연 재료를 침착하는 것은, 픽셀 전극이 서로로부터 끊어지고 고립되기 때문에 불가능하다. 놀랍게도, 천공 마스킹 기술을 이용하여 게이트 유전체 층과 TFT 밀봉 층만을 갖는 디스플레이 매질로부터 상기 도선 및 TFT를 완전히 절연하는 것이 가능하다. 본 발명은 예를 들면, 두 번째 절연 층(예를 들면, 게이트 절연체 층)과 협력하는 밀봉 층을 사용하여 집적 회로의 선택된 부분을 절연 재료로 완전히 덮도록 함으로써 적용될 수 있다.
그러므로, IC의 부분인 밀봉되지 않은 TFT가 본 발명의 방법을 이용하여 밀봉될 수 있다. 또한, 전술한 것과 같은 방법이 IC의 요소 (예를 들면, 납 또는 상호접속)를 밀봉하기 위해 사용될 수 있다.
본 발명의 목적 및 장점을 이하의 실시예에 의해 더 설명하지만, 이들 실시 예에 인용된 그 특정 재료 및 양, 뿐만 아니라 다른 조건 및 세부사항이 본 발명을 부당하게 제한하는 것으로 여겨서는 아니된다.
밀봉된 유기 박막 트랜지스터 (OTFT)의 제조
2002년 2월 14일자 출원되어 함께 계류 중인 출원 10/076003에 기재된 것과 실질적으로 동일하게 2 인치 × 2 인치 캡톤 (KaptonTM) 폴리이미드 천공 마스크 4 개를 제조하였다. 상기 천공 마스크는 20 미크론의 채널 길이 및 30 미크론의 라인 폭을 갖는 TFT를 제공하도록 고안되었다.
2 인치 사방의 부유 유리 슬라이드는 프리시전 글래스 앤 옵틱스 (Precision Glass and Optics, 미국 캘리포니아주 산타 아나 소재)로부터 구입하였다. 유리 슬라이드(22)를 진한 염산에 약 1 분 동안 두었다. 다음, 상기 슬라이드를 산으로부터 꺼내고, 탈이온수로 헹구고, 질소를 불어 건조시켰다. 이어서, 건조된 슬라이드를 TX1009 텍스와이프 (TexWipeTM, 아이티더블유 텍스와이프 (ITW Texwipe, 미국 뉴저지주 어퍼 새들리버 소재))를 이용하여 이소프로판올로 닦았다. 그 후, 상기 슬라이드를 100℃의 고온 판 위에 2 분 동안 놓아두었다. 다음, 첫 번째 천공 마스크를 상기 슬라이드 상에 놓고 작은 핸드 지그 (hand jig)를 이용하여 제 자리에 고정시켰다. 슬라이드를 침착을 위한 첫 번째 진공 쳄버 내에 넣었다.
2 × 10-6 토르 압력의 진공 쳄버에서 Ti를 (석영 결정 미량천칭에 의해 측정할 때 20 Å의 두께에 도달하도록 3 Å/초의 속도로) 전자 빔 증발시킨 다음, 같은 진공 쳄버 및 같은 압력에서 (600 Å의 두께에 도달하도록 5 Å/초의 속도로) Au를 열적 증발시킴으로써 티탄/금 (Ti/Au) 게이트 층 (24)을 상기 천공 마스크를 통하여 유리 슬라이드 (22) 상에 침착시켰다. 수득되는 시료를 진공 쳄버에서 꺼내었다. 첫 번째 천공 마스크를 상기 시료로부터 제거하였다. 다음 두 번째 천공 마스크를 현미경을 이용하여 상기 시료 상에 정렬시키고 지그를 이용하여 제 자리에 고정하였다. 시료를 상기 첫 번째 진공 쳄버 내에 다시 넣었다.
2000 Å의 두께에 도달하도록 3 Å/초의 속도로 전자 빔 증발에 의해 산화 알루미늄 유전체 층 (26)을 두 번째 천공 마스크를 통해 게이트 층(24) 위에 침착시켰다. 침착 도중, 작은 물 저장용기를 상기 진공 쳄버로 개방하여 압력을 약 5 × 10-5 토르에서 유지시켰다. 시료를 다시 진공 쳄버로부터 꺼내고, 두 번째 천공 마스크를 제거하였다. 몇 밀리리터의 톨루엔 중 0.1 중량％ 폴리(α-메틸스티렌) 용액 (평균 분자량, Mw, 680,000 g/mol)을 상기 유전체 층 (26) 위에 적용한 다음, 상기 시료를 500 rpm에서 20 초 및 1500 rpm에서 40 초 동안 회전시킴으로써 중합체성 표면-개질 층 (27)을 수득하였다. 이어서, 처리된 시료를 120℃의 오븐에서 30 분 동안 구웠다. 현미경을 이용하여 상기 시료 위에 세 번째 천공 마스크를 정렬시키고 지그를 이용하여 제 자리에 고정시켰다. 반도체 침착을 위해 상기 첫 번째 진공 쳄버 내로 상기 시료를 다시 넣었다.
펜타센 (알드리치 케미컬 코. (Aldrich Chemical Co., 미국 위스콘신주 밀워키 소재))을 3-영역 로 (써모린 (Thermolyne) 79500 관형 로, 브란스테드 써모린 (Barnstead Thermolyne, 미국 아이오와주 더뷰크 소재))에서, 96％ 질소 및 4％ 수 소 기체의 일정한 흐름 하에 300℃의 최대 온도에서 감압 하에 정제하였다. 정제된 펜타센을 세 번째 천공 마스크를 통해 진공 하에 (약 10-6 토르) 승화에 의해 상기 중합체성 표면-개질 층 (27) 위에 0.5 Å/초의 속도로, 원자력 현미경 단계 높이 이미지에 의해 측정할 때 300 Å의 두께에 도달할 때까지 침착시켜 펜타센 반도체 층 (28)을 수득하였다. 상기 시료를 진공 쳄버로부터 꺼내었다. 세 번째 천공 마스크를 시료로부터 제거하였다. 다음, 현미경을 이용하여 네 번째 천공 마스크를 상기 시료 상에 정렬시키고 지그를 이용하여 제 자리에 고정시켰다. 상기 시료를 두 번째 진공 쳄버 내에 다시 넣었다.
금(Au) 소스 (30) 및 드레인 (32) 층을 열적 증발 (2 x 10-6 토르의 진공에서)에 의해 네 번째 천공 마스크를 통하여 5 Å/초의 속도로 침착시켜 600 Å의 두께를 갖는 층을 수득하였다. 상기 시료를 진공 쳄버로부터 꺼내었다. 상기 네 번째 천공 마스크를 시료로부터 제거하였다. 다음, 두 번째 천공 마스크를 현미경을 이용하여 시료 상에 다시 정렬시키고 지그를 이용하여 제 자리에 고정하였다. 시료를 다시 첫 번째 진공 쳄버 내에 넣었다.
2 x 10-5 토르의 압력 및 3 Å/초의 속도에서 전자 빔 증발에 의해 상기 두 번째 천공 마스크를 통해 산화 알루미늄을 침착시켜 2000 Å의 두께를 갖는 밀봉재 층 (34)을 수득하였다. 시료를 첫 번째 진공 쳄버로부터 꺼내고, 상기 두 번째 마스크를 제거하였다.
밀봉된 OTFT의 성능 시험 방법
트랜지스터 성능을, 예를 들면 문헌 [S. M. Sze, Physics of Semiconductor Devices, page 442, John Wiley & Sons, New York, 1981]에 나타난 바와 같이 당 분야의 기술을 이용하여 공기 중 실온에서 시험하였다. 반도체 변수 분석기 (휼렛-패커드 (Hewlett-Packard, 미국 캘리포니아주 펠러 앨토 소재)의 제품인 모델 4145A)를 사용하여 결과를 수득하였다. 드레인 전류 (Id)의 제곱근을, -40V의 일정한 소스-드레인 바이어스에 대하여 +10V에서 -40V까지 게이트-소스 바이어스 (Vg)의 함수로서 플롯하였다. 포화 장 효과 이동성은 상기 게이트 유전체의 비용량, 채널 폭 및 채널 길이를 이용하여 곡선의 직선 부분으로부터 계산되었다. 상기 직선 맞춤의 x-축 외삽법을 문턱 전압 (Vth)으로 취하였다. 또한, Id를 Vg의 함수로 플롯한 것은 Vt를 포함하는 곡선의 일부를 따라 직선 맞춤이 그려지는 곡선의 결과를 가져왔다. 상기 선의 기울기의 역수가 문턱이하 기울기 (S)였다. "온-오프" 비율은 Id-Vg 곡선의 최소 및 최대 드레인 전류 값 사이의 차이로서 취했다.
실시예 1
밀봉된 트랜지스터 OTFT 1을 제조하고 전술한 방법에 따라 성능을 시험하였다. 표 I은 22일에 걸쳐 OTFT 1의 성능 특성을 나타낸다.
시간 이동성 (cm2/V·sec) Vth 기울기 (V/decade) 온/오프
0 일 2.194 -13.34 1.851 3e+5
10 일 2.405 -5.864 1.366 1.3e+7
22 일 2.452 -7.219 1.353 3e+7
실시예 2 - 3
전술한 방법에 따라 밀봉된 트랜지스터 OTFT 2 및 OTFT 3을 제조하고, 다양한 환경에 노출시킨 다음 성능을 시험하였다. 성능 시험을 다음과 같이 변화시켜 전술한 바와 같이 수행하였다: 드레인 전류 (Id)의 제곱근을 -30V의 일정한 소스-드레인 바이어스 (Vd)에 대하여 +10V에서 -30V까지 게이트-소스 바이어스 (Vg)의 함수로서 플롯하였다. 시험 결과를 표 2에 나타낸다.
다음, OTFT 2를 아세톤으로 약 1 분 동안 세척하였다. 그 후 OTFT 2를 질소로 불어 건조시키고 다시 성능을 시험하였다. 결과를 표 2에 나타낸다. OTFT 3를 약 1 분 동안 수증기에 노출시키고, 질소로 불어 건조시킨 다음, 성능을 재차 시험하였다. 상기 결과 또한 표 2에 나타낸다.
이동성 (cm2/V·sec) Vth 기울기 (V/decade) 온/오프
OTFT 2 1.035 -8.831 1.852 2.3e+5
OTFT 2 아세톤 처리 0.776 -7.852 2.553 6.7e+5
OTFT 3 1.011 -9.79 1.457 1.9e+6
OTFT 3 수증기 처리 1.027 -10.39 1.103 3.1e+6
본 발명에 대한 다양한 수정 및 변법은 본 발명의 범위와 정신을 벗어나지 않고 당업자에게 명백해질 것이다. 본 발명은 여기에 기재된 예시적인 구현예에 의해 부당하게 제한되도록 의도되지 않으며, 상기 실시예 및 구현예는 단지 예로서 나타낸 것이고 본 발명의 범위는 이하에 기재하는 청구항에 의해서만 한정되도록 의도되는 것임이 이해되어야 한다.

Claims (30)

  1. (a) 게이트 전극, 게이트 유전체, 소스 및 드레인 전극, 및 반도체 층을 포함하는 박막 트랜지스터를 제공하고;
    (b) 상기 반도체 층의 적어도 일부 위에 천공 마스크의 패턴을 통해 밀봉 재료를 증착하는 단계를 포함하는, 박막 트랜지스터의 밀봉 방법.
  2. 제1항에 있어서, 상기 밀봉 재료가 상기 반도체 층의 적어도 일부 위에 미리 선택된 패턴을 형성하는 방법.
  3. 제1항에 있어서, 상기 밀봉 재료가 상기 반도체 층의 저항율의 10 배 이상의 저항율을 갖는 방법.
  4. 제1항에 있어서, 상기 밀봉 재료가 상기 반도체 층의 저항율의 100 배 이상의 저항율을 갖는 방법.
  5. 제1항에 있어서, 상기 밀봉 재료가 1 × 106 ohm-cm 이상의 저항율을 갖는 방법.
  6. 제1항에 있어서, 상기 밀봉 재료가 금속 산화물, 금속 질화물, 산화 규소, 질화 규소 또는 중합체인 방법.
  7. 제6항에 있어서, 상기 중합체가 파릴렌인 방법.
  8. 제1항에 있어서, 상기 밀봉 재료가 투명한 것인 방법.
  9. 제1항에 있어서, 상기 반도체 층이 유기 반도체인 방법.
  10. 제9항에 있어서, 상기 유기 반도체가 펜타센 또는 치환된 펜타센을 포함하는 방법.
  11. 제1항에 있어서, 상기 천공 마스크가 중합체성 천공 마스크인 방법.
  12. 제9항에 있어서, 상기 박막 트랜지스터가 상기 유전체 층 및 상기 반도체 층 사이에 끼인 표면 처리 층을 더 포함하는 방법.
  13. 제1항에 있어서, 상기 천공 마스크의 상기 패턴을 통하여 상기 밀봉 재료 상에 금속 층을 증착하는 단계를 더 포함하는 방법.
  14. 제1항에 있어서, 적어도 하나의 다른 박막 트랜지스터에 상기 박막 트랜지스터를 상호접속하여 집적 회로를 형성하는 단계를 더 포함하는 방법.
  15. 제1항에 있어서, 상기 박막 트랜지스터가 집적 회로의 부분인 방법.
  16. 제15항에 있어서, 상기 밀봉 재료가 상기 집적 회로의 적어도 일부를 덮는 방법.
  17. 제16항에 있어서, 상기 밀봉 재료가 상기 집적 회로의 도선의 적어도 일부를 덮는 방법.
  18. (a) 기판을 제공하고;
    (b) 상기 기판 상에 천공 마스크의 패턴을 통해 게이트 전극 재료를 침착시키고;
    (c) 상기 게이트 전극 재료 위에 천공 마스크의 패턴을 통해 게이트 유전체를 침착시키고;
    (d) 상기 게이트 유전체에 인접하여 천공 마스크의 패턴을 통해 반도체 층을 침착시키고;
    (e) 상기 반도체 층에 인접하여 천공 마스크의 패턴을 통해 소스 전극 및 드레인 전극을 침착시키고;
    (f) 상기 반도체 층의 적어도 일부 위에 천공 마스크의 패턴을 통해 밀봉 재료를 증착하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
  19. 제18항에 있어서, 상기 침착 단계 (b)에서 (e)의 적어도 하나가 진공 하의 증착 단계인 방법.
  20. 제19항에 있어서, 상기 침착 단계 (b)에서 (e)가 모두 진공 하의 증착 단계인 방법.
  21. 제20항에 있어서, 상기 방법이 진공을 해제하지 않고 그 전체로서 수행되는 방법.
  22. 제18항에 있어서, 상기 단계가 나열된 순서로 수행되는 방법.
  23. 제18항에 있어서, 상기 밀봉 재료가 상기 반도체 층의 저항율의 10 배 이상의 저항율을 갖는 방법.
  24. 제23항에 있어서, 상기 밀봉 재료가 투명한 방법.
  25. 제18항에 있어서, 상기 반도체 층이 유기 반도체인 방법.
  26. 제25항에 있어서, 상기 유기 반도체 층이 펜타센 또는 치환된 펜타센을 포함하는 방법.
  27. 제18항에 있어서, 상기 게이트 전극 재료, 게이트 유전체, 반도체 층, 소스 및 드레인 전극, 및 밀봉 재료가 침착 구멍의 패턴을 가지고 형성된 하나의 천공 마스크를 통해 침착되는 방법.
  28. 제18항에 있어서, 상기 게이트 전극 재료, 게이트 유전체, 반도체 층, 소스 및 드레인 전극, 및 밀봉 재료가 마스크 세트의 별도 천공 마스크를 통해 각각 침착되는 방법.
  29. 제18항에 있어서, 상기 유전체 층과 상기 반도체 층 사이에 표면 처리 층을 침착하는 단계를 더 포함하는 방법.
  30. 기판, 게이트 전극, 게이트 유전체, 소스 및 드레인 전극, 반도체 층, 및 상기 반도체 층의 적어도 일부 위에 증착된 밀봉 층을 포함하는 트랜지스터.
KR1020067003277A 2003-08-18 2004-06-10 박막 트랜지스터의 밀봉 방법 KR20060079195A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/642,919 US20070178710A1 (en) 2003-08-18 2003-08-18 Method for sealing thin film transistors
US10/642,919 2003-08-18

Publications (1)

Publication Number Publication Date
KR20060079195A true KR20060079195A (ko) 2006-07-05

Family

ID=34216368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067003277A KR20060079195A (ko) 2003-08-18 2004-06-10 박막 트랜지스터의 밀봉 방법

Country Status (6)

Country Link
US (1) US20070178710A1 (ko)
EP (1) EP1656695A1 (ko)
JP (1) JP2007512680A (ko)
KR (1) KR20060079195A (ko)
CN (1) CN1839491A (ko)
WO (1) WO2005020343A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110061118A (ko) * 2009-12-01 2011-06-09 엘지디스플레이 주식회사 유기발광 표시장치의 제조방법
KR101322192B1 (ko) * 2006-08-30 2013-10-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR102271091B1 (ko) * 2020-03-04 2021-06-29 성균관대학교산학협력단 비휘발성 메모리 소자 및 이의 제조 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560796B1 (ko) * 2004-06-24 2006-03-13 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법
DE102004052266A1 (de) * 2004-10-27 2006-06-01 Infineon Technologies Ag Integrierte Analogschaltung in Schaltkondesatortechnik sowie Verfahren zu deren Herstellung
US7282735B2 (en) * 2005-03-31 2007-10-16 Xerox Corporation TFT having a fluorocarbon-containing layer
US20090142227A1 (en) * 2005-07-01 2009-06-04 Manfred Fuchs Parylene Coating and Method for the Production Thereof
JP5188046B2 (ja) * 2005-09-06 2013-04-24 キヤノン株式会社 半導体素子
KR101172666B1 (ko) * 2005-09-29 2012-08-08 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR100708720B1 (ko) * 2005-10-19 2007-04-17 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 표시 장치
KR101219046B1 (ko) 2005-11-17 2013-01-08 삼성디스플레이 주식회사 표시장치와 이의 제조방법
US8097877B2 (en) 2005-12-20 2012-01-17 Northwestern University Inorganic-organic hybrid thin-film transistors using inorganic semiconducting films
JP5216276B2 (ja) * 2006-08-30 2013-06-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI323039B (en) * 2006-10-24 2010-04-01 Micro-casting lithography and method for fabrication of organic thin film transistor
JP5151122B2 (ja) * 2006-11-22 2013-02-27 ソニー株式会社 電極被覆材料、電極構造体、及び、半導体装置
US7767589B2 (en) 2007-02-07 2010-08-03 Raytheon Company Passivation layer for a circuit device and method of manufacture
US8173906B2 (en) * 2007-02-07 2012-05-08 Raytheon Company Environmental protection coating system and method
JP5286826B2 (ja) * 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
KR101643442B1 (ko) * 2009-05-28 2016-07-27 데이진 가부시키가이샤 알킬실란 적층체 및 그 제조 방법, 그리고 박막 트랜지스터
WO2011034012A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
JP6061858B2 (ja) * 2010-10-07 2017-01-18 ジョージア・テック・リサーチ・コーポレーション 電界効果トランジスタおよびその製造方法
US8875067B2 (en) * 2013-03-15 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reusable cut mask for multiple layers
KR102636749B1 (ko) * 2016-11-28 2024-02-14 엘지디스플레이 주식회사 유기발광소자를 이용한 조명장치 및 그 제조방법
CN106847741B (zh) * 2016-12-30 2019-11-22 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板制造方法、真空气相蒸发台及其控制方法
CN113241422A (zh) * 2021-06-17 2021-08-10 京东方科技集团股份有限公司 显示基板和显示装置

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE632998A (ko) * 1962-05-31
US3657613A (en) * 1970-05-04 1972-04-18 Westinghouse Electric Corp Thin film electronic components on flexible metal substrates
US4065781A (en) * 1974-06-21 1977-12-27 Westinghouse Electric Corporation Insulated-gate thin film transistor with low leakage current
JPS56122130A (en) * 1980-02-28 1981-09-25 Sharp Corp Method for forming pattern of thin film transistor
JPS56161676A (en) * 1980-05-16 1981-12-12 Japan Electronic Ind Dev Assoc<Jeida> Electrode structure for thin film transistor
US4389481A (en) * 1980-06-02 1983-06-21 Xerox Corporation Method of making planar thin film transistors, transistor arrays
US4335161A (en) * 1980-11-03 1982-06-15 Xerox Corporation Thin film transistors, thin film transistor arrays, and a process for preparing the same
US4459739A (en) * 1981-05-26 1984-07-17 Northern Telecom Limited Thin film transistors
US4404731A (en) * 1981-10-01 1983-09-20 Xerox Corporation Method of forming a thin film transistor
US4558340A (en) * 1983-06-29 1985-12-10 Stauffer Chemical Company Thin film field effect transistors utilizing a polypnictide semiconductor
JPS60100173A (ja) * 1983-11-07 1985-06-04 セイコーインスツルメンツ株式会社 液晶表示装置の製造方法
US4793692A (en) * 1984-12-14 1988-12-27 Canon Kabushiki Kaisha Color filter
JPH0650778B2 (ja) * 1985-08-20 1994-06-29 松下電器産業株式会社 薄膜トランジスタおよびその製造方法
JPH0691253B2 (ja) * 1987-12-29 1994-11-14 株式会社精工舎 薄膜トランジスタアレイ基板の製造方法
US6406544B1 (en) * 1988-06-23 2002-06-18 Jeffrey Stewart Parylene deposition chamber and method of use
US5060066A (en) * 1989-02-21 1991-10-22 Visage, Inc. Integrating-phase lock method and circuit for synchronizing overlay displays on cathode-ray-tube monitors of digital graphic information and video image information and the like
US5536319A (en) * 1995-10-27 1996-07-16 Specialty Coating Systems, Inc. Parylene deposition apparatus including an atmospheric shroud and inert gas source
US5711987A (en) * 1996-10-04 1998-01-27 Dow Corning Corporation Electronic coatings
JP3999837B2 (ja) * 1997-02-10 2007-10-31 Ｔｄｋ株式会社 有機エレクトロルミネッセンス表示装置
KR100303934B1 (ko) * 1997-03-25 2001-09-29 포만 제프리 엘 낮은작동전압을필요로하는유기반도체를갖는박막전장효과트랜지스터
US5981970A (en) * 1997-03-25 1999-11-09 International Business Machines Corporation Thin-film field-effect transistor with organic semiconductor requiring low operating voltages
US6592933B2 (en) * 1997-10-15 2003-07-15 Toray Industries, Inc. Process for manufacturing organic electroluminescent device
EP1105772B1 (en) * 1998-04-10 2004-06-23 E-Ink Corporation Electronic displays using organic-based field effect transistors
EP0996176B8 (en) * 1998-10-13 2005-10-19 Sony Deutschland GmbH Method of fabricating an active matrix light-emitting display device
TW439308B (en) * 1998-12-16 2001-06-07 Battelle Memorial Institute Environmental barrier material for organic light emitting device and method of making
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6573124B1 (en) * 1999-05-03 2003-06-03 Hughes Electronics Corp. Preparation of passivated chip-on-board electronic devices
ATE549753T1 (de) * 1999-07-21 2012-03-15 E Ink Corp Reaktive herstellung von dielektrischen schichten und schutz von organischen schichten in organischen halbleiteranordnungen
JP4948726B2 (ja) * 1999-07-21 2012-06-06 イー インク コーポレイション 電子ディスプレイを制御するための電子回路素子を作製する好適な方法
US6335539B1 (en) * 1999-11-05 2002-01-01 International Business Machines Corporation Method for improving performance of organic semiconductors in bottom electrode structure
US6443359B1 (en) * 1999-12-03 2002-09-03 Diebold, Incorporated Automated transaction system and method
GB9929614D0 (en) * 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Method of manufacturing a transistor
US6500604B1 (en) * 2000-01-03 2002-12-31 International Business Machines Corporation Method for patterning sensitive organic thin films
US6678018B2 (en) * 2000-02-10 2004-01-13 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same
GB0013473D0 (en) * 2000-06-03 2000-07-26 Univ Liverpool A method of electronic component fabrication and an electronic component
JP2002204012A (ja) * 2000-12-28 2002-07-19 Toshiba Corp 有機トランジスタ及びその製造方法
US7439096B2 (en) * 2001-02-21 2008-10-21 Lucent Technologies Inc. Semiconductor device encapsulation
US20030097010A1 (en) * 2001-09-27 2003-05-22 Vogel Dennis E. Process for preparing pentacene derivatives
US6864396B2 (en) * 2001-09-27 2005-03-08 3M Innovative Properties Company Substituted pentacene semiconductors
US6946676B2 (en) * 2001-11-05 2005-09-20 3M Innovative Properties Company Organic thin film transistor with polymeric interface
US6821348B2 (en) * 2002-02-14 2004-11-23 3M Innovative Properties Company In-line deposition processes for circuit fabrication
US20030151118A1 (en) * 2002-02-14 2003-08-14 3M Innovative Properties Company Aperture masks for circuit fabrication
US6897164B2 (en) * 2002-02-14 2005-05-24 3M Innovative Properties Company Aperture masks for circuit fabrication
JP2003282241A (ja) * 2002-03-25 2003-10-03 Pioneer Electronic Corp 有機エレクトロルミネッセンス表示パネル及び製造方法
US6949389B2 (en) * 2002-05-02 2005-09-27 Osram Opto Semiconductors Gmbh Encapsulation for organic light emitting diodes devices
US7109519B2 (en) * 2003-07-15 2006-09-19 3M Innovative Properties Company Bis(2-acenyl)acetylene semiconductors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101322192B1 (ko) * 2006-08-30 2013-10-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
US8659014B2 (en) 2006-08-30 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20110061118A (ko) * 2009-12-01 2011-06-09 엘지디스플레이 주식회사 유기발광 표시장치의 제조방법
KR102271091B1 (ko) * 2020-03-04 2021-06-29 성균관대학교산학협력단 비휘발성 메모리 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
EP1656695A1 (en) 2006-05-17
JP2007512680A (ja) 2007-05-17
WO2005020343A1 (en) 2005-03-03
CN1839491A (zh) 2006-09-27
US20070178710A1 (en) 2007-08-02

Similar Documents

Publication Publication Date Title
KR20060079195A (ko) 박막 트랜지스터의 밀봉 방법
US6617609B2 (en) Organic thin film transistor with siloxane polymer interface
Reichmanis et al. Plastic electronic devices: From materials design to device applications
EP1425806A2 (en) Surface modifying layers for organic thin film transistors
US8202759B2 (en) Manufacturing method of organic semiconductor device
EP1878066A1 (en) Polymeric gate dielectrics for thin film transistors
CN107408510B (zh) 薄膜晶体管、薄膜晶体管的制造方法及使用了薄膜晶体管的图像显示装置
JP2009260340A (ja) 薄膜トランジスタ
EP2110856A1 (en) Thin film semiconductor device fabrication method and thin film semiconductor device
KR20100055410A (ko) 유기 반도체 소자의 제조 방법, 유기 반도체 소자 및 유기 반도체 장치
EP2117059A2 (en) Organic Thin Film Transistors
JP5103448B2 (ja) 半導体ポリマー
KR20150004878A (ko) 반도체 장치 및 제조 방법
JP2006060113A5 (ko)
KR101643442B1 (ko) 알킬실란 적층체 및 그 제조 방법, 그리고 박막 트랜지스터
JP2010123951A (ja) 薄膜トランジスタおよび半導体組成物
JP5106489B2 (ja) 半導体ポリマーを備える電子デバイス
US20100090200A1 (en) Organic thin film transistors
JP2010123952A (ja) 薄膜トランジスタおよび半導体組成物
JP5630364B2 (ja) 有機半導体素子の製造方法および有機半導体素子
JP5757142B2 (ja) 有機半導体素子の製造方法
JP5534945B2 (ja) アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ
Seong et al. Electrical and Optical Properties of Polymer Field-Effect Transistors Fabricated on a Paper-based Flexible Substrate.
JP2007096289A (ja) トランジスタ、有機半導体素子及びこれらの製造方法
Ji et al. Design of pentacene thin film transistors on flexible substrates

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid