KR20150004878A - 반도체 장치 및 제조 방법 - Google Patents

반도체 장치 및 제조 방법 Download PDF

Info

Publication number
KR20150004878A
KR20150004878A KR1020147032828A KR20147032828A KR20150004878A KR 20150004878 A KR20150004878 A KR 20150004878A KR 1020147032828 A KR1020147032828 A KR 1020147032828A KR 20147032828 A KR20147032828 A KR 20147032828A KR 20150004878 A KR20150004878 A KR 20150004878A
Authority
KR
South Korea
Prior art keywords
organic
mol
dielectric
substituted
group
Prior art date
Application number
KR1020147032828A
Other languages
English (en)
Inventor
디팩 슈클라
더글라스 로버트 로벨로
마크 알 미스
웬디 지 어헌
다이안 메이어
Original Assignee
이스트맨 코닥 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이스트맨 코닥 캄파니 filed Critical 이스트맨 코닥 캄파니
Publication of KR20150004878A publication Critical patent/KR20150004878A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명의 유기 막-형성 중합체는 70℃ 이상의 Tg를 갖고 본원에 기재된 구조식 (A)의 반복 단위를 포함하는 골격을 포함한다. 상기 유기 막-형성 중합체는, 개선된 이동성과 같은 개선된 특성을 갖는 유전체 물질로서 다양한 장치에 사용될 수 있다.

Description

반도체 장치 및 제조 방법{SEMICONDUCTOR DEVICES AND METHODS OF PREPARATION}
본 발명은 개선된 성능을 갖는 유기 전계 효과 트랜지스터(OFET)에 관한 것이다. 특히, 본 발명은 중합체성 게이트 유전체를 갖는 유기 전계 효과 트랜지스터 및 이러한 트랜지스터의 제조 방법에 관한 것이다. 중합체성 게이트 유전체는 특정 유기 막-형성 중합체를 사용하여 제조하고, 조성물은 이 유기 막-형성 중합체를 함유한다.
전형적인 전계 효과 트랜지스터(FET)는 다수의 층을 포함하고, 이들은 다양한 방식으로 구성될 수 있다. 예를 들어, FET는 기판, 유전체, 반도체, 이 반도체에 연결된 소스 및 드레인 전극, 및 게이트 전극을 포함할 수 있다. 게이트와 소스 전극 사이에 전압이 인가되는 경우, 유전체와의 계면에서 전하 캐리어가 반도체 층에 축적되어 소스와 드레인 사이에 전도성 채널을 형성하고, 드레인 전극에 전위가 적용되면 소스와 드레인 전극 사이에 전류가 흐른다.
FET는 전자기기 예를 들어 능동 매트릭스 액정 디스플레이, 스마트 카드, 및 각종 다른 전자 장치 및 그 구성요소에서 스위칭 소자로서 널리 사용된다. 박막 트랜지스터(TFT)는 전계 효과 트랜지스터(FET)의 일례이다. FET의 가장 잘 알려진 예는 현재 고속 제품에 통상적인 스위칭 소자인 MOSFET(금속-산화물-반도체-FET)이다. 현재, 대부분의 박막 반도체 장치는 반도체로서 비정질 규소를 사용하여 제조된다. 비정질 규소는 결정질 규소에 대해 덜 비싼 대체재이다. 이러한 사실은 대면적 제품에서의 트랜지스터 비용을 절감하는 데 특히 중요하다. 그러나, 비정질 규소의 최대 이동성(0.5 내지 1.0 ㎠/V·sec)이 결정질 규소의 이동성보다 약 1000배 작기 때문에, 비정질 규소의 적용은 저속 장치에 국한된다.
비정질 규소가 TFT에 사용하기에 고 결정질 규소보다 저렴하지만, 비정질 규소는 여전히 단점이 있다. 비정질 규소의 침착은, 트랜지스터 제조시, 디스플레이 제품에 충분한 전기적 특성을 달성하기 위해 플라즈마 강화 화학 증착 및 고온(약 360℃)과 같은 비교적 값비싼 공정을 필요로 한다. 이러한 높은 처리 온도는 가요성 디스플레이와 같은 제품에 사용하기에 바람직할 수 있는 특정 플라스틱으로 제조된, 침착용, 기판의 사용을 허용하지 않는다.
지난 20년 동안, 유기 물질은, FET의 반도체 채널에 사용되는 비정질 규소와 같은 무기 물질에 대한 잠재적 대안으로서 상당한 주목을 받아왔다. 고온 진공 과정을 필요로 하는 무기 물질에 비해, 특히 유기 용매에 가용성인 유기 반도체 물질을 처리하기가 더 간단하며, 따라서 훨씬 덜 비싼 공정 예컨대 롤-투-롤 코팅, 스핀 코팅, 침지 코팅 및 미세접촉 인쇄에 의해 대면적에 적용될 수 있다. 또한, 유기 물질은 비교적 저온에서 침착될 수 있으며, 가요성 전자 장치를 위한 다양한 기판 물질 예컨대 플라스틱 등에 사용될 수 있다. 따라서, 유기 물질로 제조된 박막 트랜지스터는, 제조 용이성, 기계적 유연성 및/또는 적당한 작동 온도가 중요한 고려 사항인 디스플레이 플레이어, 휴대용 컴퓨터, 페이저, 거래 카드의 메모리 소자 및 식별 태그의 플라스틱 회로에 잠재적인 핵심 기술로 볼 수 있다. 그러나, 이러한 목적을 실현하기 위해, 이상적으로는 높은 처리량의 대기압 용액 처리 방법 예를 들어 스핀 코팅, 캐스팅 또는 인쇄 기법을 사용하여 OFET 반도체 및 유전체 구성요소들을 쉽게 제조해야 한다.
유기 전계 효과 트랜지스터(OFET)의 발전에 있어서 지금까지 새로운 유기 반도체 물질을 발견하고 이러한 물질의 특성을 최적화하는 데 상당한 노력을 기울여왔다. 이러한 노력들은 꽤 결실을 맺어왔고, 다수의 유기 반도체 물질이 설계되었으며, 이보다 낮은 정도로, 상기 물질의 구조-특성 관계가 연구되었다.
따라서, 융합 아센 예를 들어 테트라센 및 펜타센; 티오펜 또는 플루오렌 단위를 함유하는 올리고머성 물질; 및 중합체성 물질 예컨대 위치규칙성 폴리(3-알킬티오펜)이 "p-형" 또는 "p-채널" 반도체로서 OFET에서 수행되는 것으로 나타났으며, 이는 장치의 채널 영역에 양전하(정공)를 유도하기 위해 소스 전압에 대해 음성 게이트 전압을 인가하는 것을 의미한다. 아센 및 헤테로아센-계 반도체의 예는 종래 기술에 잘 알려져 있다.
p-형 유기 반도체 물질에 대한 대안으로, n-형 유기 반도체 물질을 FET에 사용할 수 있으며, 이때 "n-형" 또는 "n-채널"이라는 용어는 장치의 채널 영역에 음전하를 유도하기 위해 소스 전압에 대해 양성 게이트 전압을 인가하는 것을 의미한다. 예를 들어, 다이이미드 물질에 기초한 n-형 반도체는 당해 분야에 공지되어 있다.
OFET의 전반적인 성능은 결정화도 및 유기 반도체 층의 순서, 전하 특성, 유전체 및 유기 반도체 층들 사이의 계면에서의 트랩 밀도, 소스/드레인 전극과 유기 반도체 층 사이의 계면의 캐리어 주입 능력 등 다수의 인자에 의존한다. 게이트 유전체 층은 반도체와 게이트 전극 사이에 충분히 양호한 전기 절연성을 보장하기 위한 것이지만, 이는 OFET의 전반적인 성능에 중요한 역할을 제공한다. 특히, 게이트 유전체는 게이트 전계의 생성 및 2-차원 채널 충전 시트의 설치를 허용한다. 소스-드레인 바이어스 인가시, 축적된 전하는 소스 전극으로부터 드레인 전극까지 유전체-반도체 계면에 매우 근접하게 이동한다.
유기 반도체에서의 전하 흐름이 유전체 계면에 매우 가깝게(약 1 nm) 발생하기 때문에, 유전체 층의 전기적 화학적 거동을 최적화하는 것이 중요하다. 이러한 요인 외에도, 유전체 표면 형태는 반도체의 캐리어 또는 전하 이동성에 큰 영향을 미친다. 유전체 물질의 표면 형태 및 그 표면 에너지의 변화(예컨대, 자기-조립 단분자막(SAM)을 이용한 표면 처리)는 증기/용액-침착된 반도체의 성장, 형태 및 미세구조를 변형시키는 것으로 알려져 있으며, 이들 각각의 인자는 이동성 및 전류 온(on)/오프(off) 비율(이는 또 다른 중요한 FET 장치 파라미터인 "온"과 "오프" 상태 간의 드레인-소스 전류 비율이다)에 영향을 미친다. 유전체 물질의 특성은 비정질 및 단결정 반도체 모두에 대한 상태 분포의 밀도에 영향을 줄 수 있다.
OFET에서 게이트 유전체로 사용되는 공지의 물질은 무기 및 유기 물질을 모두 포함한다. 무기 유전체 물질 예를 들어 산화 규소(SiO2), 질화 규소(SiNx), 산화 알루미늄(AlOx) 및 산화 탄탈륨(TaOx)은 일반적으로 고온(300℃ 초과) 공정이고 중합체성 기판과 비-상용성인 화학 기상 증착(CVD) 및 플라즈마 강화 CVD 방법을 사용하여 침착된다. 낮은 가공 온도는 일반적으로 핀홀(pinhole)이 있는 불량한 품질 필름을 형성하고, 그 결과 불량한 절연 특성으로 이어진다. 따라서, 이와 같은 회로의 작동에 증가된 공급 전압을 제공하기에 충분한 절연체 특성을 보장하기 위해서는 두꺼운 층(100 nm 이상)을 사용할 필요가 있다. 널리 사용되는 또 다른 방법은 이온 빔 증착이지만, 이는 매우 낮은 비용으로 생산하려는 목적과는 양립되지 않는 고 진공 및 고가의 장비를 필요로 한다. 유사하게, 다른 고 유전 상수 무기 물질 예컨대 바륨 지르코네이트 티타네이트(BZT) 및 바륨 스트론튬 티타네이트(BST) 등의 사용은, 또한 진공 장비를 필요로 하며 화학양론적 문제를 일으킬 수도 있는 라디오파 마그네트론 스퍼터링 또는 졸-겔 공정에서의 높은 소성 온도(400℃)를 필요로 한다.
고온 처리 외에도, 무기 절연 층은 일반적으로 유기 반도체와 함께 사용하기 전에 계면 변형을 필요로 할 수 있다. 유전체-유기 반도체 계면에서의 극성 작용기(예컨대, SiO2 표면상의 하이드록시 기)의 존재는 전하를 포집시키는 결과, 유기 반도체의 캐리어 이동성을 낮추는 것으로 알려져 있다. 이는 n-형 유기 반도체 및 n-형 반도체를 포함하는 OFET 장치에서 특히 그러하다. 예를 들어, 이산화규소 유전체 표면은 통상적으로 용액 상 자기 조립 공정을 사용하여 긴 알킬 쇄 실란(일반적으로 옥타도데실 트라이클로로실란(OTS))으로 작용화된다. 이는 OFET 장치 성능에 악영향을 미칠 수 있는 극소수의 화학적 결함 또는 반응성 작용기를 갖는 저 에너지 유전체 표면을 초래한다.
OFET에 사용되는 대부분의 유기 물질은 공지의 무기 물질과 함께 사용되는 높은 처리 온도를 견딜 수 없다. 예를 들어, 통상적인 무기 물질을 처리하는 데 필요한 200℃를 초과하는 온도는 적어도 중합체 기판의 변형을 일으킬 것이며, 중합체를 추가로 붕괴시키거나, 심지어는 충분히 높은 온도에서 발화할 수도 있다. 구조물의 각 층은 그 아래층과 함께 조심스럽게 놓여져야 하는데, 이는 그 아래층이 가공 온도로 인해 변형되는 경우에 어렵거나 불가능하게 되기 때문에, 변형은 매우 바람직하지 못하다.
무기 게이트 유전체에 대한 대안으로서, OFET의 제조에 절연 중합체를 사용하는 것이 제안되었다. 중합체는 일반적으로 약 200℃ 미만의 비교적 낮은 온도에서 처리될 수 있는 장점을 갖는다. 그러나, 무기 유전체에 비해, 중합체성 유전체의 박층의 절연 특성은 일반적으로 누설 전류 때문에 불량하다. 그러므로, 비교적 두꺼운 층(100 nm 이상)의 중합체성 유전체가 OFET의 제조에 일반적으로 사용된다. 따라서, 중합체성 게이트 유전체를 갖는 OFET를 갖는 집적 회로는 비교적 높은 공급 전압을 사용할 필요가 있다. 중합체성 유전체 상에 침착된 펜타센 층에서, 전하 캐리어의 이동성은 무기 유전체와 비교하여 유사하거나 더 높다.
다수의 중합체가 OFET에서 게이트 유전체로서 사용되어왔다. 할리크(Halik) 등은 문헌[Journal of Applied Physics 93, 2977 (2003)]에서 게이트 유전체 층으로서 폴리멜라민-코-폼알데하이드와 열적으로 가교-결합된 폴리(비닐 페놀)(PVP)을 사용하여 p-형 OFET를 제조하는 것에 대해 기재하고 있다. 그러나, 가교 결합을 달성하기 위해서는 약 200℃의 고온을 필요로 하기 때문에 이러한 시도는 한계가 있다. 유사하게, 미국 특허 출원 공개 제2010-0084636호(린(Lin) 등)는 폴리(비닐 페놀)-계 중합체, 가교결합제 및 광산 발생제를 포함하는 감광성 유전체 물질을 기술하고 있다. 그러나, 산의 존재는 OFET의 성능에 악영향을 미칠 수 있기 때문에 바람직하지 않다.
미국 특허 제7,298,023호(길레(Guillet) 등)는 OFET 및 유기 커패시터에 사용하기 위한 화학식 (-CH2Cl2-)x-(-CH2CH(CN)-)y-(CH2C(CH3)(CO2CH3))z(여기서, x, y 및 z는 각각의 경우에 (서로 독립적으로) 0 내지 1의 값으로 가정할 수 있다)을 갖는 PVDC-PAN-PMMA의 베이스 공중합체를 포함하는 무기 절연체(또는 유전체)의 사용에 대해 기술하고 있다. 그러나, 유전체 계면에서의 극성 기의 존재는 캐리어 이동성을 낮추는 쌍극성 장애를 일으킨다.
미국 특허 출원 공개 제2008-0283829호(김(Kim) 등)는 가교결합제 및 하이드록실 기-함유 올리고머 또는 하이드록실 기-함유 중합체를 포함하는 유기 절연체 조성물을 개시하고 있다. 그러나, 유기 반도체 게이트 유전체 계면에서의 하이드록실 기의 존재는 하이드록실 트랩(trap) 전하로서 바람직하지 않다.
미국 특허 제6,232,157호(도다발라퍼(Dodabalapur) 등)는 유기 절연 필름용 물질로서 폴리이미드의 사용에 대해 개시하고 있다. 미국 특허 제7,482,625호(김(Kim) 등)는 OFET의 유기 중합체성 게이트 절연 층을 위한 열경화성 조성물을 개시하고 있다. 미국 특허 제7,482,625호는 또한 물리적, 화학적 및 전기적 특성을 고려하여 폴리비닐 페놀을 또 다른 중합체와 블렌딩시키는 것에 대해 기술하고 있다. 블렌딩될 수 있는 중합체는 폴리아크릴레이트, 폴리(비닐 알코올), 폴리에폭시, 폴리스타이렌 및 폴리(비닐 피롤리돈)을 포함한다. 미국 특허 제7,741,635호(김 등)는 절연성 유기 중합체 예컨대 폴리(메틸메타크릴레이트)(PMMA), 폴리(비닐 알코올)(PVA), 폴리(비닐 피롤리돈)(PVP) 또는 폴리(비닐 페놀)(PVPh) 및 이들의 공중합체, 2개 이상의 이중 결합을 갖는 가교결합성 단량체 및 광개시제를 포함하는 광-가교결합가능한 중합체성 유전체를 기술하고 있다. 미국 특허 출원 공개 제2008-0161464호(막스(Marks) 등)는 게이트 유전체 물질로서 가교결합된 중합체성 조성물을 개시하고 있다.
유럽 특허 제1,679,754호 A1(김 등)는 가교결합된 폴리(비닐 페놀) 게이트 유전체를 불소 함유 중합체의 박막으로 코팅하는 방법에 대해 기술하고 있다. OFET 장치 성능은 불소 함유 중합체의 존재 하에 개선될 수 있지만, 이러한 방법은 바람직스럽지 못하게도 다중 중합체 층을 코팅해야 하는 것을 필요로 한다. 미국 특허 제7,352,038호(켈리(Kelley) 등)는 게이트 유전체와 유기 반도체 층 사이에 개재된 실질적으로 비-플루오르화된 중합체 층을 포함하는 OFET에 대해 기술하고 있다.
미국 특허 제7,528,448호(베일리(Bailey) 등)는 하나 이상의 유전체 중합체 예컨대 아크릴계 및 스타이렌계 중합체, 및 헤테로원자-치환된 스타이렌계 중합체를 포함하는 유전체 층의 다층 열 화상 유전체 도너(donor) 조성물에 대해 기술하고 있다.
국제 공개 WO 제2007-129832호(리(Lee) 등)는 아크릴레이트 중합체를 포함하는 OFET의 게이트 절연 층을 형성하기 위한 조성물에 대해 기술하고 있으며, 0.19 내지 0.25 ㎠/V·sec 범위의 이동성을 보이는데, 이는 폴리(메틸 메타크릴레이트) 유전체에 대해 보고된 것보다 훨씬 더 낮다.
다수의 유전체 조성물 및 물질이 OFET 장치에 사용하기 위해 제안되었지만, p-형 또는 p-채널 OFET에서 잘 작동하는 중합체성 유전체 물질이 일반적으로 반드시 n-형 반도체를 포함하는 OFET에 의해서도 잘 작동할 필요는 없다. 반도체-중합체성 유전체 계면에서의 반응성 화학 작용기 및 쌍극자의 존재가 p-형 반도체보다 n-형 반도체에 훨씬 더 큰 영향을 미치는 것으로 고려되었다. 미국 특허 제7,638,793호(추아(Chua) 등)는 n-채널 또는 양극성 OFET에 있어서 반도체 층과 계면을 형성하는 유기 게이트 유전체 층이 1018 cm-3 미만의 벌크 농도의 트래핑(trapping) 기를 가져야 하는 것에 대해 그리고 유전체 물질로서 폴리(실록산)(예컨대 사이클로텐(Cyclotene®) 중합체), 폴리(알켄) 및 폴리(옥시알킬렌)을 사용하는 것에 대해 기술하고 있다.
다양한 중합체성 유전체 조성물이 공지되어 있지만, 상기 유전체 층을 제조하고 OFET의 전반적인 성능을 개선하는 방법과 관련해서는 문제점이 여전히 많다. 앞서 논의된 바와 같이, 몇몇 중합체성 유전체 조성물은 어렵고 비용이 많이 드는 과정인 다층 코팅을 필요로 한다. 유전체 조성물의 다른 예는 주성분으로서 폴리(비닐 페놀)을 포함하는 열경화성 중합체를 포함하고 고온 어닐링 및 가교결합 공정을 필요로 한다. 열적 어닐링 동안 모든 페놀 기를 가교시키기는 어려우며, 따라서 유전체 내 페놀 기의 존재는 바람직하지 않다.
정공-수송(p-형) 및 전자-수송(n-형) 유기 반도체 모두에서 동일하게 잘 작동하는 중합체성 유전체 물질은 매우 적다. 따라서, 단일 층으로서 적용하기 쉬운 환경 친화적인 용매에 가용성이고, 양호한 전기적 절연 특성을 나타내며, 낮은 온도와 대기압에서 용액 공정을 사용하여 시판되는 중합체 또는 분자 전구체로부터 제조될 수 있는 중합체성 유전체 물질들이 필요하다. 또한, 이들은 p-형 및 n-형 반도체 모두와 상용성이고, 다양한 기판에 잘 부착되며, 주위의 수분 흡수에 저항성인 것이 바람직하다. 몇몇 중합체가 일부 특성에서는 개선을 보이지만 다른 특성에서는 더 나쁜 효과를 나타내기 때문에, 이들 특성을 모두 갖는 중합체성 물질을 찾기가 어렵다.
목적하는 모든 특성들 간의 균형을 이루기는 어렵기 때문에, 유용한 중합체성 유전체 물질을 찾기 위한 연구는 계속되고 있다.
본 발명은 유기 반도체 층 및 유기 반도체 층과 물리적으로 접해 있는 단일 유전체 층을 포함하는 장치를 제공하며, 이때 상기 단일 유전체 층은 본질적으로 70℃ 이상의 유리 전이 온도(Tg) 및 20,000 이상의 수 평균 분자량(Mw)을 갖는 유기 막-형성 중합체로 이루어지고, 상기 유기 막-형성 중합체는 전체 유기 막-형성 중합체 반복 단위를 기준으로 0.5 몰% 이상 25 몰% 이하의 하기 구조식 (A)로 표시되는 반복 단위를 포함하는 골격을 포함한다.
Figure pct00001
상기 식에서,
X는 유기 골격 단위이고, n은 0 또는 1이고, G는, 옥시아릴렌이 아닌, 치환되거나 비치환된 2가 유기 연결 기이고, R1은 6개 이상의 탄소 원자를 포함하는 치환되거나 비치환된 지방족 기이다.
본 발명의 장치의 몇몇 실시양태에서, 유기 막-형성 중합체는 70℃ 이상 250℃ 이하의 유리 전이 온도를 갖고, 전체 유기 막-형성 중합체 반복 단위를 기준으로 5 몰% 이상 20 몰% 이하의 상기 구조식 (A)로 표시되는 반복 단위 및 80 몰% 이상 95 몰% 이하의 하기 구조식 (B)로 표시되는 반복 단위를 포함한다:
Figure pct00002
상기 식에서,
X 및 X'은 동일하거나 상이한 유기 골격 단위를 나타내고, G 및 G'은 각각 카보닐옥시 기이고, m 및 n은 독립적으로 0 또는 1이고, R1은 12 내지 40개의 탄소 원자를 갖는 1가 탄화수소 기이고, R2는 1 내지 40개의 탄소 원자를 갖는 치환되거나 비치환된 탄화수소이고, 구조식 (A)로 표시되는 반복 단위는, 특히 R1 및 R2가 상이한 기인 경우에, 후술하는 바와 같이, 구조식 (B)로 표시되는 반복 단위와 상이하다.
또한, 본 발명은, 용매, 및 70℃ 이상의 유리 전이 온도(Tg)를 갖고 0.5 몰% 이상 25 몰% 이하의 본원에 기재된 구조식 (A)로 표시되는 반복 단위를 포함하는 골격을 포함하는 유기 막-형성 중합체를 포함하는 유기 중합체성 유전체 층을 위한 조성물을 제공한다.
또한, 본 발명은 신규의 유기 막-형성 중합체를 제공하고, 이들 각각은 70℃ 이상의 유리 전이 온도(Tg)를 갖고, 전체 유기 막-형성 중합체 반복 단위를 기준으로 0.5 몰% 이상 25 몰% 이하의 하기 구조식 (A)로 표시되는 반복 단위를 포함하는 골격을 포함한다:
Figure pct00003
상기 식에서,
X는 유기 골격 단위이고, n은 0 또는 1이고, G는, 옥시아릴렌이 아닌, 치환되거나 비치환된 2가 유기 연결 기이고, R1은 6개 이상의 탄소 원자를 포함하는 치환되거나 비치환된 지방족 기이다.
또한, 본 발명은 기판에 유전체 조성물 및 유기 반도체 조성물을 독립적으로 적용하여, 건조시, 상기 적용된 유전체 조성물이 상기 적용된 유기 반도체 조성물과 물리적으로 접해 있는 단일 유전체 층을 형성하는 단계를 포함하는 전자 장치의 제조 방법을 제공하며, 이때 상기 유전체 조성물은 70℃ 이상의 유리 전이 온도(Tg)를 갖고 전체 유기 막-형성 중합체 반복 단위를 기준으로 0.5 몰% 이상 25 몰% 이하의 하기 구조식 (A)로 표시되는 반복 단위를 포함하는 골격을 포함한다:
Figure pct00004
상기 식에서,
X는 유기 골격 단위이고, n은 0 또는 1이고, G는, 옥시아릴렌이 아닌, 치환되거나 비치환된 2가 유기 연결 기이고, R1은 6개 이상의 탄소 원자를 포함하는 치환되거나 비치환된 지방족 기이다.
상기 방법은 또한 전기 전도성인 기판에 상기 유전체 조성물을 적용하여 게이트 유전체 층을 형성하는 단계, 상기 코팅된 게이트 유전체 층으로부터 용매를 제거하여 건조시키는 단계, 상기 게이트 유전체 층에 상기 유기 반도체 조성물을 적용하여 유기 반도체 층을 형성하는 단계, 및 상기 유기 반도체 층 위에 하나 이상의 전기 전도성 소스 및 드레인 전극 세트를 형성하는 단계를 포함할 수 있다.
또한, 박막 반도체 장치의 제조 방법은, 기판을 제공하는 단계, 기판 위에 게이트 전극 물질을 제공하는 단계, 게이트 전극 물질 위에 유기 막-형성 중합체성 유전체 게이트 층을 제공하는 단계, 유기 반도체 물질의 박막을 침착시키는 단계, 및 유기 반도체 물질의 박막에 인접한 소스 전극 및 드레인 전극을 제공하는 단계를 포함하며, 이때 유기 막-형성 중합체성 유전체 게이트 층은 70℃ 이상의 유리 전이 온도(Tg)를 갖고 전체 유기 막-형성 중합체 반복 단위를 기준으로 0.5 몰% 이상 25 몰% 이하의 하기 구조식 (A)로 표시되는 반복 단위를 포함하는 골격을 포함한다:
Figure pct00005
상기 식에서,
X는 유기 골격 단위이고, n은 0 또는 1이고, G는, 옥시아릴렌이 아닌, 치환되거나 비치환된 2가 유기 연결 기이고, R1은 6개 이상의 탄소 원자를 포함하는 치환되거나 비치환된 지방족 기이다.
본 발명은 당해 분야에 공지된 유전체 층으로서 사용되는 유기 중합체의 다양한 결함과 단점을 해소하는 유기 막-형성 중합체성 유전체 물질, 관련 조성물 및 관련 반도체 장치를 제공한다. 본 발명은 개선된 유기 막-형성 중합체성 유전체 물질을 사용하여 n-형 또는 p-형 유기 전계 효과 박막 트랜지스터를 비롯한 유기 전계 효과 트랜지스터(OFET)의 특성을 개선하기 위한 물질 및 방법을 제공한다. 본 발명에서 얻어진 장치는 저-비용 공정을 사용하여 용이하게 제조될 수 있다.
몇몇 실시양태에서, 본 발명은 OFET 뿐만 아니라 커패시터와 같은 유기 전자 부품에 사용하기 위한 유기 중합체성 유전체 물질을 제공한다. 본 발명의 방법은 기판을 제공하는 단계, 기판 위에 게이트 전극을 형성하는 단계, 게이트 전극과 유기 반도체 층 사이에 개재된 (예를 들어, 1 ㎛ 미만의 두께를 갖는) 유전체 층에 본 발명의 유기 막-형성 중합체를 사용하여 게이트 전극 위에 게이트 유전체를 형성하는 단계, 중합체 층에 인접하여 유기 반도체 층을 침착시키는 단계, 및 기판상의 유기 반도체 층에 인접하여 소스 전극 및 드레인 전극을 침착시키는 단계를 포함하는 OFET의 제조 방법을 제공한다.
상기 장점은 70℃ 이상의 유리 전이 온도(Tg)를 갖고 0.5 몰% 이상 25 몰% 이하의 구조식 (A)로 표시되는 반복 단위를 포함하는 골격을 포함하는 본 발명 고유의 중합체에 의해 제공된다. 예를 들어, 구조식 (A) 반복 단위의 긴 측쇄는 OFET 장치에 개선된 캐리어 이동성 및 온/오프 비율을 제공한다.
도 1a 내지 1d는 본 발명의 하나의 실시양태인 유기 전계 효과 트랜지스터에 가능한 4가지 구성 단면도를 도시한다. 도 1a 및 1b는 하부 게이트 구성이고, 도 1c 및 1d는 상부 게이트 구성을 갖는다.
도 2는 본 발명의 실시예 6 및 비교예 3에서 후술하는 바와 같은 (Id)1/2 대 VG 도표를 도시한 그래프이다.
도 3은 본 발명의 실시예 7에서 후술하는 바와 같은 (Id)1/2 대 VG 도표를 도시한 그래프이다.
정의
장치, 조성물 및 층의 다양한 구성요소를 정의하기 위해서 본원에 사용된 단수 형태는, 달리 언급하지 않는 한, 하나 이상의 구성 요소(즉, 복수의 지시 대상을 포함함)를 포함하도록 의도된다.
본원에서 명시적으로 정의되지 않은 각각의 용어는 당해 분야 숙련자에 의해 통상적으로 인식되는 의미를 갖는 것으로 이해하여야 한다. 용어 해석이 그 문맥상 의미가 없거나 또는 본질적으로 무의미한 경우, 그 용어의 정의는 표준 사전으로부터 가져와야 한다.
본원에 명시된 다양한 수치 범위 값의 사용은, 달리 명시적으로 언급하지 않는 한, 언급된 범위 안의 최대값 및 최소값이 모두 "약"이라는 용어에 의해 수식되는 것처럼 근사치로 간주된다. 이러한 방식으로, 언급된 범위 위 아래 약간의 편차는 그 범위 안의 값과 실질적으로 동일한 결과를 달성하기 위해 사용될 수 있다. 또한, 이러한 범위의 개시는 최소값과 최대값 사이의 모든 값을 포함하는 연속적인 범위로 의도된다.
본 발명의 장치의 층과 관련하여 본원에 사용된 용어 "위", "아래" 및 이와 유사한 다른 용어는 층들의 순서를 지칭하며, 여기서 유기 박막 층이 게이트 전극 위에 있다고 할 때, 반드시 상기 층들이 바로 인접해 있거나 중간층이 없다는 것을 의미하지는 않는다.
또한, 달리 기재되지 않으면, 백분율은 전체 건조 중량을 기준으로 한 퍼센트, 예를 들어 층의 전체 고형분 또는 층 제조에 사용되는 제형의 전체 고형분을 기준으로 한 중량%를 지칭한다. 달리 언급하지 않는 한, 백분율은 건조 층에 대해 또는 건조 층 제조에 사용되는 제형의 전체 고형분에 대해 동일할 수 있다.
중합체와 관련된 임의의 용어에 대한 정의를 명확히 하기 위해, 문헌["Glossary of Basic Terms in Polymer Science" as published by the International Union of Pure and Applied Chemistry ("IUPAC"), Pure Appl . Chem . 68, 2287-2311 (1996)]을 참조한다. 그러나, 본원에 명시적으로 제시된 임의의 정의가 지배적인 것으로 간주해야 한다.
"중합체"라는 용어는 올리고머를 비롯한 고 및 저 분자량 중합체를 지칭하며 단독중합체 및 공중합체를 포함한다. "공중합체"라는 용어는 2종 이상의 상이한 단량체로부터 유도된 중합체를 의미한다.
"골격"이라는 용어는 복수 개의 펜던트 기가 부착되어 있는 중합체에서의 원자들(탄소 또는 헤테로원자들)의 쇄를 의미한다. 이러한 골격의 한 예는 하나 이상의 에틸렌형 불포화 중합성 단량체의 중합으로부터 얻어진 "단일 탄소(all carbon)" 골격이다. 그러나, 다른 골격은 헤테로원자를 포함할 수 있으며, 이때 중합체는 축합 반응 또는 몇몇 다른 수단에 의해 형성된다.
본 발명의 상기 기술된 특징 및 장점들은 하기 상세한 설명을 도면과 함께 읽었을 때 더욱 명백해질 것이며, 이때 도면에 공통적인 동일하거나 유사한 특징부를 가리키기 위해 가능한 한 동일한 참조 번호를 사용하였다.
유기 막-형성 중합체
본 발명의 유기 막-형성 중합체는 에멀젼 또는 용액 중합 기법 및 출발 물질로서 하나 이상의 에틸렌형 불포화 중합성 단량체를 사용하여 형성된 비닐 중합체이거나, 또는 당해 분야에 공지된 적절한 합성 방법을 사용하여 형성된 축합 중합체 예를 들어 폴리에스터, 폴리아마이드, 폴리카보네이트, 폴리우레탄, 폴리이미드, 폴리케톤, 폴리설폰, 폴리에터케톤 또는 폴리알킬렌옥사이드일 수 있다. 비닐 중합체가 특히 유용하며, 중합체 특성 및 합성 방법에 관한 논의의 대부분은 이들 중합체에 관한 것이지만, 본 발명의 범주를 비닐 중합체로만 한정하려는 것은 아니다. 동일하거나 상이한 유형의 유기 막-형성 중합체들의 혼합물이 본 발명의 장치의 유전체 층에 사용될 수 있다.
따라서, 본 발명의 유기 막-형성 중합체는, 일단 출발 물질 및 특정 구조식 (A) 반복 단위가 선택되기만 하면, 당해 분야에 널리 공지된 다양한 중합 기법을 사용하여 형성될 수 있다.
본 발명의 조성물 및 장치에 사용될 수 있는 본 발명의 유기 막-형성 중합체들은 각각 일반적으로 시차 주사 열량계(DSC)로 측정시 70℃ 이상 또는 전형적으로 70℃ 이상 250℃ 이하의 유리 전이 온도(Tg)를 갖는다.
본 발명에 유용한 유기 막-형성 중합체는 일반적으로 20,000 이상 2,000,000 이하, 전형적으로 50,000 이상 500,000 이하의 중량 평균 분자량(Mw)을 갖는다. Mn은 예를 들어 겔 투과 크로마토그래피(폴리스타이렌 표준시료)에 의하는 것과 같은 공지된 절차를 사용하여 결정될 수 있다.
각각의 유기 막-형성 중합체는 중합체 골격 내 반복 단위의 총 몰수를 기준으로 0.5 몰% 이상 25 몰% 이하, 전형적으로 5 몰% 이상 20 몰% 이하의 후술하는 바와 같은 구조식 (A) 반복 단위를, 임의의 순서로, 포함하는 골격을 포함한다. 구조식 (A) 반복 단위는 중합체 골격에 걸쳐 동일할 필요는 없다. 따라서, 구조식 (A)로 표시되는 다수의 상이한 반복 단위는 특정 유기 막-형성 중합체의 골격을 따라 존재할 수 있다.
유기 막-형성 중합체 내 구조식 (A) 반복 단위는 하기와 같다:
Figure pct00006
상기 식에서,
X는 유기 골격 단위 예를 들어 비치환되거나 또는 하나 이상의 할로 원자 또는 1 내지 3개의 탄소 원자를 갖는 알킬 기에 의해 추가로 치환될 수 있는 탄소-탄소 단일 결합 단위를 나타낸다. 또한, X는 폴리에스터, 폴리아마이드, 폴리우레탄, 폴리이미드, 폴리아릴렌옥사이드, 폴리설폰, 폴리에터, 폴리에터케톤 또는 비닐 중합체의 반복 단위를 나타낼 수 있다.
구조식 (A)에서, n은 0 또는 1이고, 비닐 중합체의 많은 실시양태에서, n은 1이다.
G는 유기 연결 기 쇄에 하나 이상의 산소, 황 또는 질소 헤테로원자를 가질 수 있는 치환되거나 비치환된 2가 유기 연결 기이다. 예를 들어, 유용한 G 기는 카보닐옥시[-C(=O)-O-], 설포닐옥시[-SO2-O-], 옥시(-O-), 다이옥시(-O-O-), 티오(-S-), 다이티오(-S-S-), 셀레노(-Se-), 설피닐(-SO-), 설포닐(-SO2-), 카본아미도[-C(=O)-NH-], 설폰아마이드[-SO2-NH-], 치환되거나 비치환된 아릴렌(예컨대 치환되거나 비치환된 페닐렌), 쇄에 5 내지 8개의 탄소 원자를 갖는 치환되거나 비치환된 사이클로알킬렌(예컨대, 펜틸렌, 1,3-헥실렌, 1,4-헥실렌 및 3-메틸-1,4-헥실렌), 이미도(-NH-), 비닐렌-카보닐옥시[-CR=CR'-C(=O)-O-](여기서, R 및 R'은 독립적으로 수소, 메틸 또는 에틸임), 아세틸이미노[CH3C(=O)-N<], 알킬렌카보닐옥시[예컨대, -CH=CH-CH2-C(=O)-O-], 알킬렌이미노(예컨대, -CH2-NH-), 알킬렌카보닐옥시[예컨대, -CH2-C(=O)-O-], 벤질렌, 카보닐다이옥시[-O-C(=O)-O-], 다이아조[-N=N-] 및 우레일렌[-NH-C(=O)-NH-]을 포함하나 이들에 국한되지 않는다. 옥시아릴렌 기를 배제시키는 것을 제외하고는, 이들 열거된 기들 중 2개 이상의 조합을 사용하여 G 2가 연결을 형성할 수 있다. 이들 임의의 화학적 기들은 유기 막-형성 중합체 특성에 나쁜 영향을 끼치지 않는 한 치환될 수 있다. 카보닐옥시 및 치환되거나 비치환된 페닐렌 기가 특히 유용하다. 치환될 수 있는 이들 임의의 기의 경우, 적합한 치환체는 알킬 기, 알콕시 기, 하이드록시 기, 카복시 기, 설포 기, 할로 기 및 다른 치환기들을 포함하나 이들에 국한되지 않으며, 숙련자는 유기 막-형성 중합체의 유전체 특성에 나쁜 영향을 끼치지 않도록 어떤 치환기가 가능할 것인지를 알 것이다.
구조식 (A) 반복 단위의 몇몇 실시양태에서, n은 0 또는 1이고, n이 1인 경우, G는 카보닐옥시 기, 아마이드 기, 치환되거나 비치환된 페닐렌 기, 옥시 기 또는 티오 기이다.
구조식 (A)에서, R1은 치환되거나 비치환된 선형 또는 환형 1가 탄화수소를 포함하나 이들에 국한되지 않는 탄소수 6 이상의 치환되거나 비치환된 지방족 기이다. 유용한 1가 탄화수소 기는 포화되거나 불포화된 것일 수 있지만, 포화 탄화수소가 특히 유용하다. 또한, 유용한 R1 1가 탄화수소 기는 탄소 수 12 이상 40 이하, 또는 전형적으로 탄소수 18 이상 30 이하의 선형 또는 환형 기일 수 있다. 쇄에 12개 이상 30개 이하의 탄소 원자를 갖는 선형 장쇄 알킬 기가 특히 유용하다.
본 발명의 유기 막-형성 중합체를 제조하는 데 사용될 수 있고 구조식 (A)로 표시되는 반복 단위를 제공하는 데 사용될 수 있는 몇몇 특히 유용한 에틸렌형 불포화 중합성 단량체는 헥실 메타크릴레이트, 헵틸 메타크릴레이트, 옥틸 메타크릴레이트, 옥타데실 메타크릴레이트, 데실 메타크릴레이트, 헥사데실 메타크릴레이트, 도데실 메타크릴레이트, 사이클로헥실 메타크릴레이트, 사이클로옥틸 메타크릴레이트, 4-옥틸페닐 메타크릴레이트, 도코소닐 메타크릴레이트, 2-옥틸-1-도데카닐 메타크릴레이트, 4-옥틸사이클로헥실 메타크릴레이트, 2-에틸헥실 메타크릴레이트, 에이코사닐 메타크릴레이트 및 상응하는 아크릴레이트를 포함하나 이들에 국한되지 않는다.
본 발명의 유기 막-형성 중합체는 구조식 (A)로 정의되는 단지 25 몰% 이하의 반복 단위만을 갖기 때문에, 중합체 골격의 나머지는, 구조식 (A) 반복 단위와 함께, 일반적으로 서로 임의의 순서로 임의의 적절한 "추가적인" 반복 단위를 가질 수 있다. 이러한 추가적인 반복 단위는, 어떤 점에서는, 예를 들어 상이한 연결 기 또는 측쇄 면에서, 구조식 (A)로 정의되는 반복 단위와는 다르다. 특히, 유기 막-형성 중합체는 중합체 골격 내 반복 단위의 총 몰수를 기준으로 75 몰% 이상 99.5 몰% 이하, 또는 전형적으로 80 몰% 이상 95 몰% 이하의 이들 추가적인 반복 단위를 가질 수 있다. 이러한 추가적인 반복 단위는 예를 들어 치환되거나 비치환될 수 있는 에틸렌형 불포화 중합성 단량체로부터 유도될 수 있다. 따라서, 중합성 올레핀이 추가적인 반복 단위를 제공하는 데 사용될 수 있다.
더욱 일반적으로, 유용한 추가적인 반복 단위는, 단독중합체 내 유일한 반복 단위로서 존재하는 경우, 상기 단독중합체가 100℃ 이상 및 본 발명의 생성 유기 막-형성 중합체가 본 발명의 장치에 바람직한 유전체 특성을 갖도록 하는 실제적 한계인 임의의 온도 이하의 유리 전이 온도(Tg)를 가져야 하는 것으로 정의될 수 있다. 이러한 "단독중합체 Tg 특징"은 DSC를 사용하여 결정될 수 있다.
추가의 반복 단위는 중합체 골격에 걸쳐 동일할 필요는 없다. 예를 들어, 하기 구조식 (B)로 표시되는 다수의 상이한 반복 단위는 특정 유기 막-형성 중합체의 골격을 따라 존재할 수 있다.
많은 실시양태에서, 추가의 반복 단위는 하기 구조식 (B)로 표시될 수 있다:
Figure pct00007
상기 식에서,
X'은 X 유기 골격 단위와는 다른 유기 골격 단위이고, 이는 중합체의 유형, 즉 비닐 중합체인지, 축합 중합체인지 또는 다른 유형의 중합체인지에 의해 정의될 것이다.
G'은, 옥시아릴렌 기가 G'에 대해 배제되지 않는 것을 제외하고는, G의 정의에서 사용된 것과 같은 2가 유기 연결 기이다. 주어진 유기 막-형성 중합체 내 G 및 G' 기는 동일하거나 상이할 수 있고, 예를 들어, 많은 실시양태에서, G 및 G'은 동일한 2가 유기 연결 기이다. 몇몇 실시양태에서, G 및 G' 중 적어도 하는 카보닐옥시 기이고, 다른 실시양태에서, G 및 G'은 모두 카보닐옥시 기이다.
구조식 (B)에서, m은 0 또는 1이고, 많은 실시양태에서, m은 1이다.
R2는, 전술한 "단독중합체" Tg 특징이 주어진 반복 단위를 충족시키고 일반적으로 R2 및 R1이 서로 다른 기인 한, 당해 분야 숙련자에게 자명한 임의의 지방족, 방향족, 지환족 또는 환형 기를 나타낼 수 있다. 많은 실시양태에서, R2는 치환되거나 비치환된 선형 또는 분지형 탄화수소 예를 들어 비-제한적으로 알킬 기, 아다만틸 및 다이아다만틸 기, 및 카보사이클릭 방향족 기를 비롯한 1개 내지 40개의 탄소 원자를 갖는 선형 또는 환형 탄화수소 기이다.
구조식 (B)로 표시되는 반복 단위를 제공하는 데 사용될 수 있는 몇몇 특히 유용한 에틸렌형 불포화 중합성 단량체는 1-다이아다만틸 메타크릴레이트, 1-아다만틸 메타크릴레이트, 메틸 메타크릴레이트, n-부틸 메타크릴레이트, t-부틸 메타크릴레이트, n-부틸 아크릴레이트, 페닐 메타크릴레이트, 2-페닐에틸 메타크릴레이트, 1-다이아다만틸 아크릴레이트, 1-아다만틸 아크릴레이트, 스타이렌, 4-메틸스타이렌, 노보닐 메타크릴레이트, 4-t-부틸스타이렌, 2-비닐 나프탈렌, 1-비닐 나프탈렌 및 4-비닐 바이페닐을 포함하나 이들에 국한되지 않는다.
본 발명의 유기 막-형성 중합체는 적절한 출발 물질(예컨대, 에틸렌형 불포화 중합성 단량체) 및 중합 개시제에 의해 통상적인 유리 라디칼 중합 기법을 사용하여 제조될 수 있다. 유사하게, 리빙 유리 라디칼 중합 기법, 예를 들어 원자 이동 라디칼 중합(ATRP), 니트록사이드-매개 중합(NMP) 또는 가역적 부가-단편화 연쇄 이동(RAFT) 중합이 사용될 수 있다. 대표적인 합성 제제는 하기 본 발명의 실시예 1 내지 4에 제공된다. 본 발명의 다른 유기 막-형성 중합체는 적절한 출발 물질(예컨대, 폴리에스터의 경우 다이올 및 이산)을 가지고 축합 중합 기법을 사용하여 제조될 수 있다. 중합체 화학 분야 숙련자는 본 발명의 범주 내의 임의의 유기 막-형성 중합체를 제조하고 이를 본원에 기재된 조성물 및 장치에 사용하기 위한 지침서로서 본 발명의 실시예에 나타낸 특정 제제를 비롯한 본원에서의 상세한 설명을 이용할 수 있을 것이다.
전술한 바와 같이, 본 발명의 중합체의 일부는 축합 중합 기법을 사용하여 제조되는 폴리에스터이다. 대표적인 본 발명의 실시예는 하기 본 발명의 실시예 11에 표시된다.
예를 들어, 하기 화학식 1의 화합물을 축합 반응에 사용하여, 하기 화학식 2의 반복 단위를 제공하는 본 발명의 범주 내에 있는 폴리에스터를 제조할 수 있다:
[화학식 1]
Figure pct00008
[화학식 2]
Figure pct00009
예를 들어, 본 발명의 범주 내에 있는 폴리에스터는 하기 구조식으로 표시된다:
Figure pct00010
상기 식에서, x는 분자량 및 유리 전이 온도에 바람직한 임의의 수를 나타낸다.
본 발명의 범주 밖의 폴리에스터는 하기 구조식으로 표시된다:
Figure pct00011
상기 식에서, x는 상술한 바와 같다.
본 발명의 유기 막-형성 중합체는, 코팅 조성물로서, 톨루엔, 클로로폼, 1,2,3-트라이클로로프로판, 클로로벤젠, 테트라하이드로푸란, 아니솔, N-메틸 폼아마이드, N-메틸피롤리돈, 에틸 아세테이트, 프로필렌 글리콜 메틸 에터 아세테이트, 아세톤, 2-부탄온, 사이클로펜탄온, 사이클로헥산온, 부티로락톤, 아세토니트릴 또는 벤조니트릴, 또는 이들의 혼합물과 같은 용매 중의 용액으로서 제공될 수 있다.
이러한 신규의 유기 막-형성 중합체 및 조성물은 본원에 기재된 다양한 장치에서의 유전체 층을 제조하는 데 유용하지만, 본원의 개시내용은 상기 용도로 국한되는 것을 의미하지는 않으며, 다른 제품, 기술 또는 산업에도 유기 막-형성 중합체를 적용할 수 있다.
전자 장치
도 1a 내지 1d의 실시양태에서 각각의 유기 전계 효과 트랜지스터(OFET)는 소스 전극(40), 드레인 전극(50), 게이트 전극(60), 게이트 유전체(20), 기판(10), 및 소스 전극(40)을 드레인 전극(50)에 연결하는 막 형태의 유기 반도체 층(30)을 함유하며, 이때 유기 반도체 층은 하기 기재되는 바와 같은 화합물을 포함한다. OFET가 축적 모드에서 작동할 때, 소스 전극(40)으로부터 유기 반도체 층(30)으로 주입되는 전하들이 이동해서, 주로 약 100 Å의 반도체-유전체 계면 내의 얇은 채널 영역에서 소스(40)로부터 드레인(50)으로 전류가 흐른다. 도 1a의 구성에서, 상기 채널을 형성하기 위해, 전하는 단지 소스 전극(40)으로부터 측면 방향으로 주입될 필요가 있다. 도 1b의 구성에서, 상기 채널을 형성하기 위해, 전하는 소스 전극(40)에 대해 수직으로 유기 반도체 층(30) 내로 주입된다. 게이트 전계가 없는 경우, 채널은 이상적으로 전하 캐리어를 거의 갖지 않으며, 따라서 이상적으로는 소스-드레인 전도는 없다. 전하가 의도적으로 게이트 전압의 인가에 의해 채널로 주입되지 않는 경우, "오프(off)" 전류는 소스 전극(40)과 드레인 전극(50) 사이에 흐르는 전류로서 정의된다. 축적-모드 TFT의 경우, 이는 문턱 전압으로 알려진 소정의 전압보다, n-채널이라 가정하면, 더 음성인 게이트-소스 전압에서 발생한다. 적절한 전압이 게이트 전극(60)에 인가되는 것에 의해 전하 캐리어가 의도적으로 채널에 축적되고 상기 채널이 전도성인 경우, "온(on)" 전류는 소스 전극(40)과 드레인 전극(50) 사이에 흐르는 전류로서 정의된다. n-채널 축적-모드 TFT인 경우, 이는 문턱 전압보다 더 양성인 게이트-소스 전압에서 발생한다. 상기 문턱 전압은 n-채널 작동의 경우 제로(0)이거나 또는 약간 양성인 것이 바람직하다. 온과 오프 사이의 스위칭은 게이트 전극(60)으로부터 게이트 유전체(20)를 가로질러 반도체-유전체 계면으로 전기장을 인가 및 제거하여 커패시터를 효과적으로 충전시킴으로써 달성된다.
본 발명에 따르면, 본 발명의 유기 막-형성 중합체를 사용하여, 본원에 기재된 장치에 유전체 층(또는 게이트 유전체 또는 게이트 절연체 층이라고도 함)을 제공함으로써, 추가적인 표면 처리할 필요 없이 또는 상기 유기 막-형성 중합체가 적용되는 표면에 다른 층을 코팅할 필요 없이 전기적 특성을 향상시킬 수 있다.
예를 들어, 게이트 유전체 또는 게이트 절연체 층은, 본질적으로 본 발명의 하나 이상의 유기 막-형성 중합체 및 임의로 하나 이상의 적합한 용매로 이루어진 본 발명의 액체 조성물을 적합한 기판에 침착시키거나 적용하는 단계, 및 상기 적용된 액체 층으로부터 임의의 용매를 제거하여 고체 게이트 유전체 또는 게이트 절연체 층을 형성하는 단계에 의해 제조될 수 있다. 이러한 공정은 이하에서 더욱 상세히 기재된다.
몇몇 실시양태에서, 본 발명의 장치는 액정 표시 장치, 광전지 소자, 유기 발광 소자, 센서, 메모리 소자 또는 집적 회로를 포함하나 이들에 국한되지 않는다.
본 발명의 장치는 본원에 기재된 중합체성 유전체 물질을 포함할 수 있고, 이러한 장치는 유기 전계 효과 트랜지스터(OFET), 광학 소자 예컨대 유기 발광 다이오드(OLED), 광검출기, 센서, 논리 회로, 메모리 소자, 커패시터 및 광전지(PV) 셀 등을 포함하나 이들에 국한되지 않는다. 특히 유용한 전자 장치는 이하에서 더 상세히 기재되는 OFET이다. 그러나, 다른 장치들이 상세히 기재되지 않았다고 해서, 본 발명이 단지 OFET에만 유용한 것으로 간주해서는 안 된다. 다양한 분야의 숙련자들은 본원에 기재된 중합체성 유전체 물질을 다른 유형의 장치에 대해서도 사용하는 방법을 알 것이다.
따라서, 본 발명은 또한 중합체성 유전체 층의 제조 방법 및 상기 구성요소를 포함하는 전자 장치를 제공한다. 하나의 실시양태에서, 적합한 기판을 제공하고, 본 발명의 유기 막-형성 중합체의 용액 또는 분산액을 기판에 적용하고, 건조하고, 적합한 전기적 접촉을 층과 형성한다. 사용되는 특정 방법은 목적하는 반도체 구성요소의 구조에 의해 결정될 수 있다. 유기 전계 효과 트랜지스터의 제조에서, 예를 들면, 게이트 전극을 먼저 가요성 기판에 적용하고, 이어서 그 위에 본 발명의 유기 막-형성 중합체의 용액 또는 분산액을 적용하여 유전체 층을 형성하고, 이어서 그 유전체 층 위에 소스 및 드레인 전극 및 적합한 반도체 물질의 층을 적용할 수 있다. 이러한 트랜지스터의 구조 및 그 제조 순서는 당해 분야 숙련자에게 공지된 통상의 방식으로 변할 수 있다. 따라서, 다른 실시양태에서는, 다르게는, 게이트 전극을 먼저 형성하고, 이어서 유기 막-형성 중합체의 게이트 중합체 유전체 및 이어서 유기 반도체 층을 형성할 수 있고, 최종적으로 유기 반도체 층 위에 소스 전극과 드레인 전극 간의 접촉을 형성할 수 있다. 제 3 실시양태는 소스 및 드레인 전극을 먼저 형성하고, 이어서 유기 반도체 층을 형성하고, 이어서 유전체 층을 형성하고, 그 유전체 층 위에 게이트 전극을 형성할 수 있다.
당업자는 다른 유용한 구조를 구성할 수 있거나 또는 중간 표면 개질 층을 박막 트랜지스터의 상기 기재된 구성요소들 사이에 개재시킬 수 있음을 알 것이다. 대부분의 실시양태에서, 전계 효과 트랜지스터는 유기 막-형성 중합체성 유전체 층, 게이트 전극, 유기 반도체 층, 소스 전극 및 드레인 전극을 포함하며, 이때 게이트 전극 및 유기 반도체 층 모두가 유기 막-형성 중합체성 유전체 층과 접해 있고, 소스 전극과 드레인 전극 모두가 유기 반도체 층과 접해 있는 한, 유기 막-형성 중합체성 유전체 층, 게이트 전극, 유기 반도체 층, 소스 전극 및 드레인 전극은 임의의 순서로 배열된다.
기판
기판(지지체라고도 함)은 제조, 시험 또는 사용 중에 본 발명의 OFET 또는 다른 장치를 지지하기 위해 사용될 수 있다. 당업자는 상업적 실시양태를 위해 선택되는 기판은 다양한 실시양태를 시험하거나 선별하기 위해 선택되는 기판과 상이할 수 있음을 알 것이다. 다른 실시양태에서는, 임시 기판을 다른 기판에 탈착가능하게 접착시키거나 또는 기계적으로 부착시킬 수 있다. 예를 들어, 제거될 수 있는 강성 유리 기판에 가요성 중합체성 기판을 접착시킬 수 있다.
몇몇 실시양태에서, 기판은 유기 전계 효과 트랜지스터와 같은 장치에 필요한 임의의 전기적 기능(예컨대, 전기 전도성)을 제공하지 않는다. 이러한 유형의 지지체를 "비-참여 지지체(non-participating support)"로 간주한다.
유용한 기판 물질은 무기 유리, 규소 웨이퍼, 세라믹 호일, 중합체성 필름, 충전된 중합체성 물질, 코팅된 금속성 호일, 아크릴, 에폭시, 폴리아마이드, 폴리카보네이트, 폴리이미드, 폴리케톤, 폴리(옥시-1,4-페닐렌옥시)-1,4-페닐렌카보닐-1,4-페닐렌)[때로는 폴리(에터 에터 케톤) 또는 PEEK라고 함], 폴리노보넨, 폴리페닐렌옥사이드, 폴리(에틸렌 나프탈렌다이카복실레이트)(PEN), 폴리(에틸렌 테레프탈레이트)(PET), 폴리(페닐렌 설파이드)(PPS) 및 섬유-강화 플라스틱(FRP)을 포함하나 이들에 국한되지 않는 유기 및 무기 물질을 모두 포함한다.
몇몇 실시양태에서, 연속 공정일 수 있는 롤 가공을 가능하게 하고 평평하거나 강성 지지체에 비해 규모 및 제조의 경제를 제공할 수 있는 가요성 기판을 사용할 수 있다. 가요성 기판은, 낮은 힘을 사용하여, 왜곡시키거나 파괴하지 않고, 50 cm 미만의 직경, 또는 전형적으로 25 cm 미만의 직경을 갖는 실린더의 둘레를 감싸도록 설계될 수 있다. 가요성 기판은 그 자체 위로 롤링될 수 있다.
본 발명의 일부 장치에서, 기판은 임의적이다. 예를 들어, 도 1b에 도시된 바와 같은 상부 구조에서, 게이트 전극 또는 게이트 유전체가 생성 TFT의 목적하는 용도에 충분한 지지력을 제공하는 경우, 기판은 필요하지 않다.
게이트 전극
본 발명의 OFET에 대한 게이트 전극은 임의의 유용한 전도성 물질로 구성될 수 있다. 각종 유용한 게이트 물질로는 금속, 축퇴 도핑된 반도체, 전도성 중합체 및 인쇄가능한 물질 예컨대 카본 잉크 또는 실버-에폭시가 포함되나 이들에 국한되지 않는다. 예를 들어, 게이트 전극은 도핑된 규소, 또는 금속 예컨대 알루미늄, 크롬, 금, 은, 니켈, 팔라듐, 백금, 탄탈 또는 티탄, 또는 이들의 혼합물을 포함할 수 있다. 폴리아닐린, 폴리피롤 및 폴리(3,4-에틸렌다이옥시티오펜)/폴리(스타이렌 설포네이트)(PEDOT:PSS)를 포함하나 이들에 국한되지 않는 전도성 중합체를 또한 사용할 수 있다. 또한, 이들 물질의 합금, 조합 및 다층을 게이트 전극에 사용할 수 있다.
본 발명의 몇몇 실시양태에서, 동일한 물질이 게이트 전극 기능을 제공할 수 있고 또한 지지 (기판) 기능을 제공할 수 있다. 예를 들어, 도핑된 규소는 OFET에 대한 게이트 전극 및 기판으로서 작용할 수 있다.
게이트 유전체
게이트 유전체는 게이트 전극을 전자 장치(예컨대, OFET 장치)의 나머지로부터 전기적으로 절연시키기 위해 게이트 전극 위에 제공될 수 있다. 게이트 전극은 하나 이상의 본 발명의 유기 막-형성 중합체를 포함하는 분리된 층으로서 제공된다. 대부분의 실시양태에서, 유전체 층은 본질적으로 하나 이상의 이러한 유기 막-형성 중합체로 이루어진다. 또 다른 실시양태에서, 유전체 층은 단지 본 발명의 유기 막-형성 중합체로만 이루어진다.
본 발명에 사용되는 게이트 유전체 층은 1 Hz에서 4 이상 1 kHz에서 3.3 이하, 또는 1 Hz에서 6 이상 1 kHz에서 2.5 이하의 적절한 유전 상수를 나타낸다. 게이트 유전체 층은 일반적으로 OFET 장치의 경우 1014 Ω·cm 이상의 비저항을 갖는다.
몇몇 실시양태에서, 본 발명의 유기 막-형성 중합체 게이트 전극은 용액 밖 코팅성, 가교 결합성, 광-패턴화가능성, 높은 열 안정성(예컨대, 최대 250℃ 이상의 온도에서의 안정성), 낮은 가공 온도(예컨대, 150℃ 미만, 또는 100℃ 미만), 및 가요성 기판과의 상용성 중 하나 이상의 특징을 가질 수 있다.
가교 결합성이거나 광-패터닝가능한 유기 막-형성 중합체는 특히 제조 방법에 유연성을 제공하기 때문에 게이트 유전체 층에 유용하고, 용액 중에 쉽게 적용되고, 고속 롤-투-롤(roll-to-roll) 가공을 가능하게 한다. 본 발명의 유기 막-형성 중합체는, 적절한 복사선(가장 일반적으로는 UV 광선)에 노출시 가교결합된 네트워크를 형성하도록 유도될 수 있는 하나 이상의 가교성(즉, 가교 결합성) 기를 포함하는 경우에 광-패터닝가능하다. 노출된(유기 막-형성 중합체의 가교 결합된 부분)은 소정의 용매에 불용성이고, 비-노출된 중합체는 전개 용매를 사용하여 세척해낼 수 있다. 이것은 음성-작용성 광-패터닝가능한 유기 막-형성 중합체의 예이다. 초기에는 특정 용매에 불용성이고 UV-노출된 영역에서 가용성인 유기 막-형성 중합체를 광-패터닝시키는 것이 또한 가능하다. 이것은 양성-작용성 광-패터닝가능한 유기 막-형성 중합체의 예이다.
예를 들어, OFET의 경우, 중합체성 유전체 층은 일반적으로 3,500 옹스트롬(Å) 이상 15,000 Å 이하, 또는 전형적으로 10,000 Å 이하, 또는 5,000 Å 이상의 건조 두께를 갖는다. 건조 두께는 타원계측법(ellipsometry) 및 외형분석법(profilometry)과 같은 공지의 방법을 사용하여 결정할 수 있다. 내장형 커패시터 및 인쇄 회로 기판 제품의 경우, 건조 유전체 층 두께는 OEFT에 대해 상기 기재된 것들을 포함하지만, 또한 10 ㎛ 이상 또는 20 ㎛ 이상 및 50 ㎛ 이하일 수 있다.
소스 전극 및 드레인 전극
소스 전극 및 드레인 전극은 게이트 유전체에 의해 게이트 전극과 분리되지만, 유기 반도체 층은 소스 전극 및 드레인 전극 위 또는 아래에 있을 수 있다. 소스 전극 및 드레인 전극은 상기 게이트 전극에 대해 상술한 물질, 예를 들어 알루미늄, 바륨, 칼슘, 크롬, 금, 은, 니켈, 팔라듐, 백금, 티탄, 폴리아닐린, PEDOT:PSS, 그래핀, 환원 그래핀 산화물(r-GO), 그래핀의 복합체, 환원 그래핀 산화물의 복합체, 다른 전도성 중합체, 이들의 복합체, 이들의 합금, 이들의 조합 및 이들의 다층을 포함하나 이들에 국한되지 않는 임의의 유용한 전도성 물질로 구성될 수 있다.
박막 전극(예컨대, 게이트 전극, 소스 전극 및 드레인 전극)은 임의의 유용한 수단 예를 들어 물리적 기상 증착(예컨대, 열 증발, 스퍼터링), 미세접촉 인쇄 또는 잉크젯 인쇄 등에 의해 제공될 수 있다. 이들 전극의 패터닝은 쉐도우 마스킹, 가산형 포토리쏘그래피, 감산형 포토리쏘그래피, 인쇄, 미세접촉 인쇄 및 패턴 코팅과 같은 공지의 방법에 의해 달성될 수 있다.
유기 반도체 층은 박막 트랜지스터 제품에 대해 상술한 바와 같은 소스 및 드레인 전극 위 또는 아래에 제공될 수 있다.
n-형 또는 p-형 유기 반도체 층으로 형성될 수 있는 유용한 물질은 다수가 있으며 각종 간행물에 기술되어 있다. 예를 들어, 유용한 반도체 물질은 폴리(3-헥실티오펜)(P3HT) 및 이의 유도체, 미국 특허 제7,422,777호(슈클라(Shukla) 등)에 기재된 테트라카복실산 다이이미드 나프탈렌-계 화합물, 미국 특허 제7,629,605호(슈클라 등)에 기재된 전자 끄는 기를 가진 N,N'-다이아릴-치환된 1,4,5,8-나프탈렌 테트라카복실산 다이이미드, 미국 특허 제7,649,199호(슈클라 등)에 기재된 플루오로알킬-치환된 사이클로알킬 기를 가진 N,N'-1,4,5,8-나프탈렌 테트라카복실산 다이이미드, 미국 특허 제7,781,076호(슈클라 등)에 기재된 p-형 반도체에서의 헤테로피렌, 미국 특허 제7,804,087호(슈클라 등)에 기재된 사이클로헥실-치환된 나프탈렌 테트라카복실산 다이이미드, 미국 특허 제7,858,970호(슈클라 등)에 기재된 헤테로사이클릴-치환된 나프탈렌 테트라카복실산 다이이미드 및 미국 특허 제7,981,719호(슈클라 등)에 기재된 N,N'-아릴알킬-치환된 나프탈렌-계 테트라카복실산 다이이미드를 사용하여 제조될 수 있다.
본 발명은 또한 본 발명에 따라 제조된 복수의 OFET를 포함할 수 있는 집적 회로를 제공한다.
가공 공정
본 발명의 유기 막-형성 중합체 유전체 층은 쉽게 처리될 수 있으며, 고온 또는 저온 유기 용매에 용해될 수 있는 정도로 열적으로 및 화학적으로 안정하다. 게이트 유전체 내의 이러한 유전체 층(들)은 스핀 코팅, 잉크 젯 또는 블레이드 코팅에 의해 침착될 수 있다. 본 발명의 박막 트랜지스터 또는 집적 회로의 전체적인 제조 방법은 일반적으로 450℃ 이하, 또는 전형적으로 250℃ 이하, 또는 심지어 150℃ 이하의 최대 지지 온도 이하에서 수행될 수 있다. 온도 선택은 일반적으로 당업자가 이와 관련된 지식이 있는 경우라면 주어진 기판에 대해 선택된 기판 및 공정 파라미터에 의존한다. 이러한 온도는 종래의 집적 회로 및 반도체 공정 온도보다 충분히 낮으며, 이는 예를 들어 가요성 중합체성 지지체 등과 같은 임의의 각종 비교적 저렴한 지지체의 사용을 가능하게 한다. 따라서, 본 발명은 유기 박막 트랜지스터(OFET)를 함유한 비교적 저렴한 집적 회로를 상당히 개선된 성능으로 제조할 수 있도록 한다.
반도체 층의 물질이 코팅 용매에 가용성인 실시양태에서, 유기 반도체 층 및 유기 막-형성 중합체 게이트 유전체 층 모두를 용액으로부터 침착시킬 수 있으며, 따라서 대면적 코팅을 덜 어렵게 할 수 있다.
하나의 실시양태에서, 도 1a에 도시된 OFET 구조는, 사전-패터닝된 소스 및 드레인 전극을 갖는 본 발명에 따라 제조된 유전체 층 위로 유기 반도체 층을 스핀 코팅함으로써 제조된다. 또 다른 실시양태에서, 도 1c에 도시된 OFET 구조는, 사전-패터닝된 소스 및 드레인 전극을 갖는 기판 위로 유기 반도체 층을 스핀 코팅함으로써 제조된다. 이어서, 유기 반도체 층 위로 각각 본 발명에 따라 제조된 유기 막-형성 중합체 유전체 층을 스핀 코팅한 후, 전도성 금속 또는 금속 분산물의 진공 침착 또는 액체 침착에 의해 게이트 전극을 침착시킨다.
OFET 및 다른 장치가 유용한 전자 장치는 예를 들어 더 복잡한 회로 예컨대 시프트 레지스터, 집적 회로, 논리 회로, 스마트 카드, 메모리 소자, 고주파 식별 태그, 능동 매트릭스 디스플레이에 대한 후면판(backplane), 능동-매트릭스 디스플레이(예컨대, 액정 또는 OLED), 태양 전지, 링 발진기 및 상보적 회로 예컨대 인버터 회로를 포함한다. 능동 매트릭스 디스플레이에서, 본 발명의 박막 트랜지스터는 디스플레이의 픽셀의 전압 유지 회로의 일부로 사용될 수 있다. OFET를 함유한 장치에서, OFET는 당해 분야에 공지된 수단에 의해 작동가능하게 연결된다.
예를 들어, 박막 반도체 장치의 제조 방법은, 반드시 다음과 같은 순서는 아니지만, 기판을 제공하는 단계, 기판 위에 게이트 전극 물질을 제공하는 단계, 게이트 전극 물질 위에 (본 발명에 따른) 유기 막-형성 중합체 유전체 게이트 층을 제공하는 단계, 유기 반도체의 박막을 침착시키는 단계, 및 유기 반도체의 박막에 인접한 소스 전극 및 드레인 전극을 제공하는 단계를 포함한다.
몇몇 실시양태에서, 상기 단계들은 열거된 순서로 수행되며, 기판은 (전술한 바와 같이) 가요성이다.
본 발명은 적어도 하기 실시양태 및 이들의 조합을 제공하지만, 특징들의 다른 조합을 당해 분야 숙련자가 본원의 교시내용으로부터 알 수 있는 한 본 발명의 범주 내에 드는 것으로 간주한다.
1. 70℃ 이상의 유리 전이 온도(Tg)를 갖고, 전체 유기 막-형성 중합체 반복 단위를 기준으로 0.5 몰% 이상 25 몰% 이하의 하기 구조식 (A)로 표시되는 반복 단위를 포함하는 유기 막-형성 중합체:
Figure pct00012
상기 식에서,
X는 유기 골격 단위이고, n은 0 또는 1이고, G는, 옥시아릴렌이 아닌, 치환되거나 비치환된 2가 유기 연결 기이고, R1은 6개 이상의 탄소 원자를 포함하는 치환되거나 비치환된 지방족 기이다.
2. 실시양태 1의 유기 막-형성 중합체 및 용매를 포함하는 유기 중합체 유전체 층을 위한 조성물.
3. 유기 반도체 층 및 상기 유기 반도체 층과 물리적으로 접해 있는 단일 유전체 층을 포함하되, 상기 단일 유전체 층이 본질적으로 실시양태 1의 유기 막-형성 중합체로 이루어진, 장치.
4. 실시양태 1 내지 3 중 어느 한 실시양태에 있어서, n은 0 또는 1이고, n이 1인 경우, G는 카보닐옥시 기, 아마이드 기, 치환되거나 비치환된 페닐렌 기, 옥시 기 또는 티오 기이다.
5. 실시양태 1 내지 4 중 어느 한 실시양태에 있어서, R1은 12 내지 40개의 탄소 원자를 갖는 1가 탄화수소 기이다.
6. 실시양태 1 내지 5 중 어느 한 실시양태에 있어서, R1은 12 내지 30개의 탄소 원자를 갖는 1가 포화 장쇄 알킬 기이다.
7. 실시양태 1 내지 6 중 어느 한 실시양태에 있어서, 유기 막-형성 중합체 골격은 전체 유기 막-형성 중합체 반복 단위를 기준으로 75 몰% 이상의 하기 구조식 (B)로 표시되는 반복 단위를 추가로 포함한다:
Figure pct00013
상기 식에서,
X'은 유기 골격 단위이고, m은 0 또는 1이고, G'은 2가 유기 연결 기이고, R2는, 구조식 (B)로 표시되는 반복 단위가 단독중합체의 일부인 경우, 상기 단독중합체가 100℃ 이상의 유리 전이 온도를 갖고, R1 및 R2가 상이한 기가 되도록 하는 지방족, 방향족, 지환족 또는 환형 기이다.
8. 실시양태 7에 있어서, R2는 1 내지 40개의 탄소 원자를 갖는 탄화수소이다.
9. 실시양태 7 또는 8에 있어서, G 및 G'은 모두 카보닐옥시이다.
10. 실시양태 3 내지 9 중 어느 한 실시양태에 있어서, 유기 반도체 층 및 단일 유전체 층을 포함하는 n-형 또는 p-형 유기 전계 효과 박막 트랜지스터인 장치.
11. 실시양태 3 내지 10 중 어느 한 실시양태에 있어서, 기판 위에 형성된 게이트 전극, 유전체 층, 유기 반도체 층, 및 소스 및 드레인 전극을 포함하는 박막 트랜지스터인 장치.
12. 실시양태 3 내지 11 중 어느 한 실시양태에 있어서, 기판이 유리 기판, 규소 웨이퍼 또는 중합체성 필름인, 장치.
13. 실시양태 3 내지 12 중 어느 한 실시양태에 있어서, 액정 디스플레이 소자, 광전지 소자, 유기 발광 소자, 센서, 메모리 소자 또는 집적 회로인 장치.
14. 유전체 조성물 및 유기 반도체 조성물을 기판에 독립적으로 적용하여, 건조되는 경우, 상기 적용된 유전체 조성물이 상기 적용된 유기 반도체 조성물과 물리적으로 접해 있는 단일 유전체 층을 형성하는 단계를 포함하며, 이때 상기 유전체 조성물은 실시양태 2 또는 4 내지 9 중 어느 한 실시양태 기재된 것인, 전자 장치의 제조 방법.
15. 실시양태 14에 있어서, 상기 유전체 조성물을 전기 전도성인 기판에 적용하여 게이트 유전체 층을 형성하는 단계, 상기 코팅된 게이트 유전체 층으로부터 용매를 제거하여 건조시키는 단계, 상기 게이트 유전체 층에 상기 유기 반도체 조성물을 적용하여 유기 반도체 층을 형성하는 단계, 및 상기 유기 반도체 층 위에 하나 이상의 세트의 전기 전도성 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 방법.
16. 기판을 제공하는 단계, 상기 기판 위에 게이트 전극 물질을 제공하는 단계, 상기 게이트 전극 물질 위에 유기 막-형성 중합체 유전체 게이트 층을 제공하는 단계, 유기 반도체 물질의 박막을 침착시키는 단계, 및 상기 유기 반도체 물질의 박막에 인접한 소스 전극 및 드레인 전극을 제공하는 단계를 포함하며, 이때 상기 유기 막-형성 중합체 유전체 게이트 층은 실시양태 1의 유기 막-형성 중합체를 포함하는, 박막 반도체 장치의 제조 방법.
17. 실시양태 16에 있어서, 상기 기판이 가요성 기판인, 방법.
하기 실시예는 본 발명의 실시를 예시하기 위해 제공된 것으로, 어떠한 방식으로도 한정적인 것을 의미하지는 않는다.
본 발명의 유기 막-형성 중합체는 하기 합성 절차에 의해 제조하였다.
다이아다만탄은 군트(Gund) 등의 문헌[Org . Synth . 1973, 53, 30]에 기술된 방법으로 합성하였다. 1-브로모다이아다만탄은 군트 등의 문헌[Tetrahedron Lett . 1971, 1583]에 기술된 방법으로 합성하였다. 다이아다만탄-1-올은 장쿠(Janku) 등의 문헌[Z. Chem . 1981, 21, 325]에 기술된 방법에 따라 합성하였다.
1- 다이아다만틸 메타크릴레이트의 합성:
아르곤 하에 1-다이아다만탄-1-올(4.4 g, 22 mmol), 메타크릴산 무수물(8.3 g, 54 mmol), 에틸 아세테이트(25 mL) 및 몇 mg의 1-하이드록시-2-메틸-6-3급-부틸페닐설파이드(억제제)의 교반된 혼합물을 75℃ 오일 욕에서 가열하였다. 몰리브덴 다이옥시다이클로라이드(0.11 g, 0.5 mmol)를 가하고, 혼합물을 4일 동안 75℃로 유지하였다. 추가 0.13 g(0.6 mmol)의 몰리브덴 다이옥시다이클로라이드를 가하고, 1일 동안 반응을 지속시켰다. 메탄올(10 mL)을 가하고, 혼합물을 75℃에서 2시간 유지하고, 이어서 실온으로 냉각시켰다. 반응 혼합물을 100 mL의 다이클로로메탄 중의 분말 탄산 칼륨의 슬러리와 함께 1시간 동안 교반하고, 여과시키고, 농축시켜, 조 생성물을 서서히 결정화되는 오일로서 침착시켰다. 생성물을 칼럼 크로마토그래피(실리카 겔, 헵탄/다이클로로메탄)으로 정제한 후 아세토니트릴로부터 재결정화하였다. 목적 생성물을 백색 고체(2.86 g, 49%)로서 수득하였다.
옥타데실 4- 비닐벤조에이트의 합성:
2.91 g(20 mmol)의 4-비닐벤조산, 5.84 g(22 mmol)의 1-옥타데칸올, 0.17 g(1 mmol)의 4-톨루엔설폰산 및 75 mL의 톨루엔의 교반된 혼합물을 가열 환류시키고, 딘-스타크(Dean-Stark) 트랩을 사용하여 물을 공비증류시켜 분리하였다. 16시간 후, 혼합물을 주위 온도로 냉각시키고, 테트라하이드로푸란으로 용리되는 염기성 알루미나의 짧은 칼럼을 통해 여과시켰다. 여액을 농축시켜 고체 생성물을 침착시키고, 이를 실리카 겔 상의 크로마토그래피(헵탄/다이클로로메탄 용리액)로 정제한 후 아세토니트릴로부터 재결정화하였다. 백색 고체 물질(3.98 g, 51% 수율)을 수득하였다.
하기 중합체 합성에서, 각 단량체의 출발 몰%는 단량체들의 총 몰수를 기준으로 기록하고, 최종 중합체 생성물은 각 단량체에 대한 실제 몰%를 결정하기 위해 NMR로 분석하였다.
실시예 1: 1- 다이아다만틸 메타크릴레이트(92 몰%)와 옥타데실 메타크릴레 이트( 8 몰%)의 공중합
1-다이아다만틸 메타크릴레이트(1.26 g, 4.6 mmol), 옥타데실 메타크릴레이트(0.14 g, 0.42 mmol) 및 클로로벤젠(10 mL)의 혼합물을 5분 동안 아르곤으로 살포하여 탈기한 후, 18시간 동안 70℃ 오일 욕에서 아르곤 하에 가열하였다. 혼합물을 실온으로 냉각시키고, 중합체를 과잉의 메탄올에 침전시켰다. 얻어진 백색 분말을 수집하고, 메탄올로 세척하고, 공기-건조시켰다. 이 중합체를 다이클로로메탄에 재용해시키고, 다시 과잉의 메탄올에 침전시키고, 수집하고, 메탄올로 세척하고, 24시간 동안 60℃에서 진공 오븐에서 건조시켰다. 생성물을 백색 분말(1.06 g, 76%)로서 수득하였다.
크기 배제 크로마토그래피(SEC)에 의한 분석에 의해 Mw는 34,200(폴리스타이렌 표준시료)로 나타났다. 목적 중합체의 유리 전이 온도는 시차 주사 열량계(DSC)에 의해 161℃로 측정되었다. NMR에 의해, 목적 중합체는 전체 중합체 반복 단위를 기준으로 1-다이아다만틸 메타크릴레이트로부터 유도된 반복 단위를 약 8 몰% 및 옥타데실 메타크릴레이트로부터 유도된 반복 단위를 약 92 몰% 갖는 것으로 결정되었다.
실시예 2: 1- 다이아다만틸 메타크릴레이트(96 몰%)와 옥타데실 메타크릴레이트(4 몰%)의 공중합
1-다이아다만틸 메타크릴레이트(1.33 g, 4.9 mmol), 옥타데실 메타크릴레이트(0.07 g, 0.21 mmol), 2,2'-아조비스(2-메틸부티로니트릴)(9.4 mg, 0.05 mmol) 및 클로로벤젠(10 mL)을 사용하여 실시예 1의 절차를 따랐다. 생성물을 백색 분말(1.06 g, 76 %)로서 수득하였다.
크기 배제 크로마토그래피(SEC)에 의한 분석에 의해 Mw는 25,800(폴리스타이렌 표준시료)로 나타났다. 목적 중합체의 유리 전이 온도는 시차 주사 열량계(DSC)에 의해 195℃로 측정되었다. NMR에 의해, 목적 중합체는 전체 중합체 반복 단위를 기준으로 1-다이아다만틸 메타크릴레이트로부터 유도된 반복 단위를 약 4 몰% 및 옥타데실 메타크릴레이트로부터 유도된 반복 단위를 약 94 몰% 갖는 것으로 결정되었다.
실시예 3: 메틸 메타크릴레이트(98 몰%)와 옥틸 메타크릴레이트(2 몰%)의 공중합
메틸 메타크릴레이트(20.0 g, 199.80 mmol), 옥틸 메타크릴레이트(0.80 g, 3.99 mmol), 2,2'-아조비스(2-메틸부티로니트릴)(335 mg, 2.03 mmol) 및 클로로벤젠(75 mL)을 사용하여 실시예 1의 절차를 따랐다. 생성물을 백색 분말(15.8 g, 80%)로서 수득하였다.
크기 배제 크로마토그래피(SEC)에 의한 분석에 의해 Mw는 37,900(폴리스타이렌 표준시료)로 나타났다. 목적 중합체의 유리 전이 온도는 시차 주사 열량계(DSC)에 의해 103℃로 측정되었다. NMR에 의해, 목적 중합체는 전체 중합체 반복 단위를 기준으로 메틸 메타크릴레이트로부터 유도된 반복 단위를 약 2.5 몰% 및 옥틸 메타크릴레이트로부터 유도된 반복 단위를 약 97.5 몰% 갖는 것으로 결정되었다.
실시예 4: 메틸 메타크릴레이트(98 몰%)와 옥타데실 메타크릴레이트(2 몰%)의 공중합
메틸 메타크릴레이트(20.0 g, 199.80 mmol), 옥타데실 메타크릴레이트(1.35 g, 3.99 mmol), 2,2'-아조비스(2-메틸부티로니트릴)(335 mg, 2.03 mmol) 및 클로로벤젠(75 mL)을 사용하여 실시예 1의 절차를 따랐다. 목적 중합체 생성물을 백색 분말(15.5 g, 73%)로서 수득하였다.
크기 배제 크로마토그래피(SEC)에 의한 분석에 의해 Mw는 33,900(폴리스타이렌 표준시료)로 나타났다. 목적 중합체의 유리 전이 온도는 시차 주사 열량계(DSC)에 의해 97℃로 측정되었다. NMR에 의해, 목적 중합체는 전체 중합체 반복 단위를 기준으로 메틸 메타크릴레이트로부터 유도된 반복 단위를 98.4 몰% 및 옥타데실 메타크릴레이트로부터 유도된 반복 단위를 1.6 몰% 갖는 것으로 결정되었다.
실시예 5: 가교 결합된 메틸 메타크릴레이트(87 몰%)와 에틸렌 글리콜 다이메타크릴레이트(13 몰%)의 공중합
메틸 메타크릴레이트(4.00 g, 39.95 mmol), 에틸렌 글리콜 다이메타크릴레이트(1.19 g, 5.99 mmol), 1-도데칸티올(0.89 g, 4.4 mmol), 2,2'-아조비스(2-메틸부티로니트릴)(85 mg, 0.52 mmol) 및 톨루엔(20 mL)의 혼합물을 5분 동안 아르곤으로 살포하여 탈기한 후, 5시간 동안 80℃ 오일 욕에서 아르곤 하에 가열하였다. 혼합물을 실온으로 냉각시키고, 중합체를 과잉의 저온 헵탄에 침전시켰다. 얻어진 백색 분말을 수집하고, 헵탄으로 세척하고, 공기-건조시켰다. 이 중합체를 다이클로로메탄에 재용해시키고, 다시 과잉의 헵탄에 침전시키고, 수집하고, 헵탄으로 세척하고, 24시간 동안 60℃에서 진공 오븐에서 건조시켰다. 목적 중합체를 백색 분말(3.20 g, 62%)로서 수득하였다.
크기 배제 크로마토그래피(SEC)에 의한 분석에 의해 Mw는 259,000(폴리스타이렌 표준시료)로 나타났다. NMR에 의해, 목적 중합체는 전체 중합체 반복 단위를 기준으로 메틸 메타크릴레이트로부터 유도된 반복 단위를 86.5 몰% 및 에틸렌 글리콜 다이메타크릴레이트로부터 유도된 반복 단위를 13.5 몰% 갖는 것으로 결정되었다.
비교예 1: 1- 다이아다만틸 메타크릴레이트의 단독중합
1-다이아다만틸 메타크릴레이트(0.96 g, 3.5 mmol), 2,2'-아조비스(2-메틸부티로니트릴)(6.8 mg, 0.04 mmol) 및 클로로벤젠(5 mL)을 사용하여 실시예 1의 절차를 따랐다. 생성물을 백색 분말(0.79 g, 82%)로서 수득하였다. 크기 배제 크로마토그래피(SEC)에 의한 분석에 의해 중량 평균 분자량은 29,200(폴리스타이렌 표준시료)로 나타났다. 유리 전이 온도는 시차 주사 열량계(DSC)에 의해 250℃보다 높은 것으로 측정되었다.
유기 반도체
실시예 및 비교예에서 OFET 장치를 제조하는 데 사용되는 n-형 유기 반도체 A-1 및 A-2는 앞서 미국 특허 제7,422,777호(슈클라 등) 및 미국 특허 제7,804,087호(슈클라 등)에 기술되어 있다. 화합물 A-1 및 A-2는 이들 2개의 특허문헌에 기재된 절차에 따라 제조하고 정제하였다. p-형 유기 반도체 A-3은 앞서 미국 특허 제7,781,076호(슈클라 등)에 개시된 방법에 따라 제조하고 정제하였다.
Figure pct00014
장치 제조:
다양한 유기 막-형성 중합체의 전기적 특성을 시험하기 위해, 도 1c 및 1d에 도시된 바와 같은 상단-접촉 기하구조를 사용하여 유기 전계 효과 트랜지스터를 제조하였다. 사용된 기판은 각 트랜지스터의 게이트 역할도 하는 고농도로 도핑된 규소 웨이퍼였다. 게이트 유전체 층은, 300 내지 400 nm의 건조 두께를 갖는 기판 위로 스핀 코팅된 중합체 층이었다.
본 발명의 유전체 층의 제조:
아니솔 중의 본 발명의 유기 막-형성 중합체(하기 실시예에 기재됨, 7 내지 8 중량%)의 용액을 와트만(Whatman) 0.45 ㎛ 유리 마이크로섬유 필터를 통해 깨끗한 유리 바이알 또는 용기 내로 여과시켰다. 상기 중합체의 여액을 2000 rpm에서 10초 동안 고농도로 도핑된 규소 웨이퍼 기판 위로 스핀 캐스팅 처리하고, 그 코팅 속도를 30초에 걸쳐 4,000 rpm으로 증가시키고, 이 속도에서 40초 동안 방사시켰다. 이어서, 중합체를 코팅한 후, 도핑된 규소 웨이퍼를 고온 플레이트 위에 올려놓고, 15분에 걸쳐 50℃에서 120℃로 서서히 가열하였다. 마지막으로, 온도를 150℃로 증가시키고, 30분 동안 유지하였다. 각 샘플을 30분에 걸쳐 서서히 실온으로 냉각시켰다. 각각의 유기 막-형성 중합체 층의 두께는 300 nm 내지 380 nm 범위였다.
유기 반도체 층의 제조:
나프탈렌 테트라카복실산 다이이미드-계 유기 반도체의 활성층을 열 증발기에서 진공 증착법을 사용하여 침착시켰다. 침착 속도는 초당 0.1 Å이었고, 기판 온도는 대부분의 실험에서 25℃로 유지하였다. 얻어진 유기 반도체 층의 두께는 몇몇 실험에서 가변적이지만, 전형적으로 25 nm였다.
접촉물 침착
50 nm의 두께를 갖는 금 접촉물을 쉐도우 마스크를 통해 침착시켰다. 채널 길이가 50 ㎛ 내지 150 ㎛의 범위에서 변하는 동안, 채널 폭은 1000 ㎛로 유지하였다. 몇몇 실험은 은과 같은 다른 접촉 물질의 효과를 보기 위해 수행하였다.
장치 측정 및 분석
제조 장치의 전기적 특성 분석을 휴렛 팩커드 HP 4145B® 파라미터 분석기를 사용하여 수행하였다. 공기 내 장치의 안정성을 실험하기 위해 의도적으로 사용한 것을 제외하고는, 프로브 측정 스테이션은 모든 측정에서 양성 아르곤 환경 하에 유지하였다. 백색 광에 대한 민감도가 조사되지 않는 한, 상기 측정은 황 조명 아래에서 수행하였다. 장치는 시험하기 전에 공기에 노출시켰다.
수행된 각각의 실험마다, 각각 제조된 유기 반도체 층을 사용하여 4 내지 12개 각각의 장치를 시험하고, 그 결과의 평균을 구했다. 각각의 장치에 있어서, 드레인 전류(Id)를 다양한 게이트 전압(Vg) 값에 대해 소스-드레인 전압(Vd)의 함수로서 측정하였다. 대부분의 장치에서, Vd는 측정된 게이트 전압 각각에 대해 O V 내지 80 V의 범위, 전형적으로 0 V, 20 V, 40 V, 60 V 및 80 V에 이른다. 상기 측정에서, 장치를 통하는 임의의 누설 전류를 검출하기 위해 게이트 전류(Ig)를 또한 기록하였다. 또한, 각각의 장치에서, 드레인 전류를 다양한 소스-드레인 전압 값에 대해 게이트 전압의 함수로서 측정하였다. 대부분의 장치에서, Vg는 측정된 드레인 전압 각각에 대해 0 V 내지 80 V의 범위, 전형적으로 40 V, 60 V 및 80 V에 이른다.
데이터로부터 추출한 파라미터는 전계 효과 이동도(μ), 문턱 전압(Vt), 문턱전압-이하 기울기(sub-threshold slope)(S), 및 측정된 드레인 전류에 대한 Ion/Ioff의 비를 포함한다. 전계 효과 이동도는 포화 영역(여기서, Vd>Vg-Vt)에서 추출하였다. 이 영역에서, 드레인 전류는 하기 수학식으로 주어진다(문헌[Sze, Semiconductor Devices - Physics and Technology, John Wiley & Sons (1981)] 참조).
Figure pct00015
상기 식에서,
W 및 L은 각각 채널 폭 및 길이이고, C0은 유전체 층의 커패시턴스이고, 물질의 산화물 두께 및 유전 상수의 함수이다.
상기 수학식을 감안할 때, 포화 전계-효과 이동도는
Figure pct00016
대 Vg 곡선(상기 기재된 바와 같음)의 선형 부분에 적합한 직선으로부터 추출하였다. 문턱 전압(Vt)은 상기 직선 배치의 x-교점이다. 이동도는 또한 선형 영역(여기서, Vd≤Vg-Vt)으로부터 추출할 수도 있다. 여기서, 드레인 전류는 하기 수학식으로 주어진다(상기 문헌[Sze]).
Figure pct00017
이 실험에서, 선형 지역에서의 이동도는 접점에서의 어떤 주입 문제에 의해 매우 많은 영향을 받기 때문에 추출되지 않았다. 일반적으로, 낮은 Vd에서 Id 대 Vd 곡선의 비-선형성은, 접점에 의한 전하 주입에 의해 장치의 성능이 제한됨을 나타낸다. 주어진 장치의 접촉 결함과 거의 독립적인 결과를 얻기 위해, 선형 이동도보다 포화 이동도를 장치 성능의 특징적 파라미터로서 추출하였다.
드레인 전류의 로그를 게이트 전압의 함수로서 표시하였다. log Id 도표로부터 추출한 파라미터는 Ion/Ioff 비 및 문턱전압-이하 기울기(S)를 포함한다. Ion/Ioff 비는 단순히 최소 드레인 전류에 대한 최대 드레인 전류의 비율이고, S는 드레인 전류가 증가하는 영역(즉, 장치를 켠 상태)에서의 Id 곡선 기울기의 역이다.
하기 실시예는 본 발명에 따른 유기 막-형성 중합체 게이트 유전체를 포함하는 OFET 장치가 폴리(메틸 메타크릴레이트)와 같이 당해 분야에 공지된 중합체 유전체에 비해 높은 이동도 및 온/오프 비를 나타내는 것을 보여주고 있다. 개선된 성능뿐만 아니라, 상기 장치는 또한 우수한 재현성을 나타내었다.
비교예 2 및 3은 각각 사이클로텐 실록산 전자 수지 또는 폴리(메틸 메타크릴레이트) 중합체 유전체 층을 함유하였고, 실시예 6 내지 9는 중합체 유전체 층으로서 본 발명의 유기 막-형성 중합체를 사용하였다.
비교예 2: n-형 OFET 장치
미국 특허 제7,638,793호(추아(Chua) 등)에 기재된 바와 같은 OFET 장치의 유전체 층으로서 사이클로텐 실록산 전자 수지를 사용하였다. 고농도로 도핑된 규소 웨이퍼를 기판으로서 사용하였다. 웨이퍼를 피라냐(piranha) 용액에서 10분 동안 세정한 후, UV/오존 챔버에서 6분간 노광시켰다. 먼저, VM651(에이치디 마이크로시스템스(HD MicroSystems)) 접착 촉진 층의 박층을 Si 웨이퍼 위에 코팅하였다. 이 코팅된 층을 1 내지 2시간 동안 80℃에서 어닐링하고, 이어서 3022-35(다우 케미칼(Dow Chemical))의 용액(이 용액을 메시틸렌을 가해 희석시켰다)을 5000 rpm에서 도핑된 규소 웨이퍼 위로 스핀 코팅하였다. 이 코팅된 규소 웨이퍼를 초기에 5 분 동안 150℃에서 진공 하에 가열하고, 이어서 온도를 15분 동안 200℃로 상승시키고, 마지막으로 온도를 270℃로 상승시키고, 코팅된 샘플을 추가 1시간 동안 어닐링한 후, 실온으로 서서히 냉각시켰다. 코팅된 사이클로텐-함유 유전체 층의 두께는 타원계측법으로 측정시 300 내지 350 nm 범위였다.
이어서, 코팅된 웨이퍼를 고온 플레이트 위에 올려놓고, 15분 동안 50℃에서 180℃까지 서서히 가열하였다. 마지막으로, 온도를 180℃로 증가시키고 30분 동안 유지하였다. 각각의 샘플을 30분에 걸쳐 실온으로 냉각시켰다. 코팅된 유전체 층의 두께는 보통 250 내지 350 nm 범위였다.
나프탈렌 테트라카복실산 다이이미드-계 유기 반도체 A-1의 반도체 층을 열 증발기에서 진공 증착법을 사용하여 침착시켰다. 침착 속도는 초당 0.1 Å이었고, 기판 온도는 대부분의 실험에서 25℃로 유지하였다. 반도체 층의 두께는 몇몇 실험에서 가변적이지만, 전형적으로 25 nm였다. 50 nm의 두께를 갖는 금 접촉물을 쉐도우 마스크를 통해 침착시켰다. 채널 폭은 650 ㎛로 유지되었지만, 채널 길이는 50 ㎛ 내지 150 ㎛의 범위에서 변하였다. 다른 접촉 물질의 효과를 보기 위해 몇몇 실험을 수행하였다. 몇몇 장치는 하단-접촉 기하구조로 만들어졌고, 이때 접촉물은 반도체 층에 앞서 침착시켰다. 다중 OFET를 제조하고, 4 내지 12개의 대표적인 샘플을 각각의 침착 수행에 대해 시험하였다. 장치의 전기적 파라미터를 휴렛 팩커드 4145B 반도체 파라미터 분석기를 사용하여 아르곤 분위기에서 측정하였다. 각각의 박막 트랜지스터에서, 전계 효과 이동도(μ)는 (Id)1/2 대 Vg 도표의 기울기로부터 계산하였다. 평균 이동도는 포화 영역에서 0.007 ㎠/V·sec로 확인되었고, 평균 온-오프 비는 3×103이었고, 평균 문턱 전압은 60 V였다. 0.01 ㎠/V·sec 이하의 포화 이동도가 이들 장치에서 측정되었다. 평균 결과를 하기 표 I에 나타내었다.
비교예 3: 게이트 유전체로서 폴리(메틸 메타크릴레이트)(PMMA)를 함유한 n-형 OFET 장치
고농도로 도핑된 규소 웨이퍼를 기판으로서 사용하였다. 웨이퍼를 피라냐 용액에서 10분 동안 세정한 후, UV/오존 챔버에서 6분 노광시켰다. 아니솔 중의 PMMA(Mw는 약 120,000)의 7 중량% 용액을 와트만 0.45 ㎛ 유리 마이크로섬유 필터를 통해 여과시키고, 고농도로 도핑된 Si 웨이퍼 위에 스핀 코팅하였다. PMMA 용액을 2000 rpm에서 10초 동안 방사시키고, 방사 속도를 30초에 걸쳐 4000 rpm으로 증가시키고, 이 속도에서 45초 동안 방사시켰다. 이어서, 코팅된 기판을 고온 플레이트 위에 올려놓고, 15분에 걸쳐 50℃에서 120℃로 서서히 가열하였다. 마지막으로, 온도를 150℃로 증가시키고, 30분 동안 유지하였다. 각 샘플을 30분에 걸쳐 서서히 실온으로 냉각시켰다. PMMA 유전체 층의 두께는 타원계측법으로 측정하고 300 내지 350 nm 범위인 것을 확인하였다.
나프탈렌 테트라카복실산 다이이미드-계 유기 반도체 A-1의 반도체 층을 열 증발기에서 진공 증착법을 사용하여 침착시켰다. 침착 속도는 초당 0.1 Å이었고, 기판 온도는 대부분의 실험에서 25℃로 유지하였다. 반도체 층의 두께는 몇몇 실험에서 가변적이지만, 전형적으로 25 nm였다. 50 nm의 두께를 갖는 금 접촉물을 쉐도우 마스크를 통해 침착시켰다. 채널 폭은 650 ㎛로 유지되었지만, 채널 길이는 50 ㎛ 내지 150 ㎛의 범위에서 변하였다. 다른 접촉 물질의 효과를 보기 위해 몇몇 실험을 수행하였다. 몇몇 장치는 하단-접촉 기하구조로 만들어졌고, 이때 접촉물은 활성 물질에 앞서 침착시켰다. 다중 OFET를 제조하고, 4 내지 12개의 대표적인 샘플을 각각의 침착 수행에 대해 시험하였다. 장치의 전기적 파라미터를 휴렛 팩커드 4145B 반도체 파라미터 분석기를 사용하여 아르곤 분위기에서 측정하였다. 각각의 박막 트랜지스터에서, 전계 효과 이동도(μ)는 (Id)1/2 대 Vg 도표의 기울기로부터 계산하였다(도 2의 파선 참조). 평균 이동도는 포화 영역에서 0.17 ㎠/V·sec로 확인되었고, 평균 온-오프 비는 1×106이었고, 평균 문턱 전압은 20 V였다. 0.2 ㎠/V·sec 이하의 포화 이동도가 이들 장치에서 측정되었다. 평균 결과를 하기 표 I에 나타내었다.
실시예 6: 게이트 유전체로서 실시예 4 중합체를 함유한 n-형 OFET 장치
고농도로 도핑된 규소 웨이퍼를 기판으로서 사용하였다. 웨이퍼를 피라냐 용액에서 10분 동안 세정한 후, UV/오존 챔버에서 6분 노광시켰다. 아니솔 중의 실시예 4 중합체(Mw는 약 33,900)의 7 중량% 용액을 와트만 0.45 ㎛ 유리 마이크로섬유 필터를 통해 여과시키고, 고농도로 도핑된 Si 웨이퍼 위에 스핀 코팅하였다. 중합체 용액을 2000 rpm에서 10초 동안 방사시키고, 방사 속도를 30초에 걸쳐 4000 rpm으로 증가시키고, 이 속도에서 45초 동안 방사시켰다. 이어서, 코팅된 기판을 고온 플레이트 위에 올려놓고, 15분에 걸쳐 50℃에서 120℃로 서서히 가열하였다. 마지막으로, 온도를 150℃로 증가시키고, 30분 동안 유지하였다. 각 샘플을 30분에 걸쳐 서서히 실온으로 냉각시켰다. 중합체 유전체 층의 두께는 타원계측법으로 측정하고 300 내지 350 nm 범위인 것을 확인하였다.
나프탈렌 테트라카복실산 다이이미드-계 유기 반도체 A-1의 반도체 층을 열 증발기에서 진공 증착법을 사용하여 침착시켰다. 침착 속도는 초당 0.1 Å이었고, 기판 온도는 대부분의 실험에서 25℃로 유지하였다. 반도체 층의 두께는 몇몇 실험에서 가변적이지만, 전형적으로 25 nm였다. 50 nm의 두께를 갖는 금 접촉물을 쉐도우 마스크를 통해 침착시켰다. 채널 폭은 650 ㎛로 유지되었지만, 채널 길이는 50 ㎛ 내지 150 ㎛의 범위에서 변하였다. 다른 접촉 물질의 효과를 보기 위해 몇몇 실험을 수행하였다. 몇몇 장치는 하단-접촉 기하구조로 만들어졌고, 이때 접촉물은 활성 물질에 앞서 침착시켰다. 다중 OFET를 제조하고, 4 내지 12개의 대표적인 샘플을 각각의 침착 수행에 대해 시험하였다. 장치의 전기적 파라미터를 휴렛 팩커드 4145B 반도체 파라미터 분석기를 사용하여 아르곤 분위기에서 측정하였다. 각각의 박막 트랜지스터에서, 전계 효과 이동도(μ)는 (Id)1/2 대 Vg 도표의 기울기로부터 계산하였다. 평균 이동도는 포화 영역에서 0.9 ㎠/V·sec로 확인되었고, 평균 온-오프 비는 1×107이었고, 평균 문턱 전압은 24 V였다(도 2의 실선 참조). 1.5 ㎠/V·sec 이하의 포화 이동도가 이들 장치에서 측정되었다. 평균 결과를 하기 표 I에 나타내었다.
실시예 7: 게이트 유전체로서 실시예 3 중합체를 함유한 n-형 OFET 장치
고농도로 도핑된 규소 웨이퍼를 기판으로서 사용하였다. 웨이퍼를 피라냐 용액에서 10분 동안 세정한 후, UV/오존 챔버에서 6분 노광시켰다. 아니솔 중의 실시예 3 중합체(Mw는 약 37,900)의 7 중량% 용액을 와트만 0.45 ㎛ 유리 마이크로섬유 필터를 통해 여과시키고, 고농도로 도핑된 Si 웨이퍼 위에 스핀 코팅하였다. 중합체 용액을 2000 rpm에서 10초 동안 방사시키고, 방사 속도를 30초에 걸쳐 4000 rpm으로 증가시키고, 이 속도에서 45초 동안 방사시켰다. 이어서, 코팅된 기판을 고온 플레이트 위에 올려놓고, 15분에 걸쳐 50℃에서 120℃로 서서히 가열하였다. 마지막으로, 온도를 150℃로 증가시키고, 30분 동안 유지하였다. 각 샘플을 30분에 걸쳐 서서히 실온으로 냉각시켰다. 중합체 유전체 층의 두께는 타원계측법으로 측정하고 300 내지 350 nm 범위인 것을 확인하였다.
나프탈렌 테트라카복실산 다이이미드-계 유기 반도체 A-1의 반도체 층을 열 증발기에서 진공 증착법을 사용하여 침착시켰다. 침착 속도는 초당 0.1 Å이었고, 기판 온도는 대부분의 실험에서 25℃로 유지하였다. 활성층의 두께는 몇몇 실험에서 가변적이지만, 전형적으로 25 nm였다. 50 nm의 두께를 갖는 금 접촉물을 쉐도우 마스크를 통해 침착시켰다. 채널 폭은 650 ㎛로 유지되었지만, 채널 길이는 50 ㎛ 내지 150 ㎛의 범위에서 변하였다. 다른 접촉 물질의 효과를 보기 위해 몇몇 실험을 수행하였다. 몇몇 장치는 하단-접촉 기하구조로 만들어졌고, 이때 접촉물은 활성 물질에 앞서 침착시켰다. 다중 OFET를 제조하고, 4 내지 12개의 대표적인 샘플을 각각의 침착 수행에 대해 시험하였다. 장치의 전기적 파라미터를 휴렛 팩커드 4145B 반도체 파라미터 분석기를 사용하여 아르곤 분위기에서 측정하였다. 각각의 박막 트랜지스터에서, 전계 효과 이동도(μ)는 (Id)1/2 대 Vg 도표의 기울기로부터 계산하였다(도 3 참조). 평균 이동도는 포화 영역에서 0.4 ㎠/V·sec로 확인되었고, 평균 온-오프 비는 1×106이었고, 평균 문턱 전압은 24 V였다. 0.5 ㎠/V·sec 이하의 포화 이동도가 이들 장치에서 측정되었다. 평균 결과를 하기 표 I에 나타내었다.
[표 I] OFET 장치 내 유전체 층의 비교
Figure pct00018
표 I의 데이터는, 미국 특허 제7,638,793호(위에 언급됨)로부터 공지된 사이클로텐 폴리(메틸 메타크릴레이트)의 사용에 대해 유전체 층으로서 본 발명의 유기 막-형성 중합체를 사용하는 이점을 명확히 보여주고 있다. 게이트 유전체로서 본 발명의 유기 막-형성 중합체를 포함하는 OFET 장치의 전체적인 성능은 개선된 이동성(μ) 및 전류 온/오프 비로 판단하건대 대폭 향상되었다.
실시예 8: 게이트 유전체로서 실시예 3 중합체를 함유한 p-형 OFET 장치
이 실시예는 본 발명의 중합체의, p-형 OFET 내 유전체 층으로서의 사용례를 보여준다. 고농도로 도핑된 규소 웨이퍼를 기판으로서 사용하였다. 웨이퍼를 피라냐 용액에서 10분 동안 세정한 후, UV/오존 챔버에서 6분 노광시켰다. 아니솔 중의 실시예 3 중합체(Mw는 약 33,900)의 7 중량% 용액을 와트만 0.45 ㎛ 유리 마이크로섬유 필터를 통해 여과시키고, 고농도로 도핑된 Si 웨이퍼 위에 스핀 코팅하였다. 중합체 용액을 2000 rpm에서 10초 동안 방사시키고, 코팅 속도를 30초에 걸쳐 4000 rpm으로 증가시키고, 이 속도에서 45초 동안 스핀 코팅하였다. 이어서, 코팅된 기판을 고온 플레이트 위에 올려놓고, 15분에 걸쳐 50℃에서 120℃로 서서히 가열하였다. 마지막으로, 온도를 150℃로 증가시키고, 30분 동안 유지하였다. 각 샘플을 30분에 걸쳐 서서히 실온으로 냉각시켰다. 중합체 유전체 층의 두께는 타원계측법으로 측정하고 300 내지 350 nm 범위인 것을 확인하였다.
다이옥사피렌 A-3 유기 반도체의 반도체 층을 열 증발기에서 진공 증착법을 사용하여 침착시켰다. 침착 속도는 초당 0.1 Å이었고, 기판 온도는 대부분의 실험에서 25℃로 유지하였다. 광전도체 층의 두께는 몇몇 실험에서 가변적이지만, 전형적으로 25 nm였다. 50 nm의 두께를 갖는 금 접촉물을 쉐도우 마스크를 통해 침착시켰다. 채널 폭은 650 ㎛로 유지되었지만, 채널 길이는 50 ㎛ 내지 150 ㎛의 범위에서 변하였다. 다른 접촉 물질의 효과를 보기 위해 몇몇 실험을 수행하였다. 몇몇 장치는 하단-접촉 기하구조로 만들어졌고, 이때 접촉물은 활성 물질에 앞서 침착시켰다. 다중 OFET를 제조하고, 4 내지 12개의 대표적인 샘플을 각각의 침착 수행에 대해 시험하였다. 장치의 전기적 파라미터를 휴렛 팩커드 4145B 반도체 파라미터 분석기를 사용하여 아르곤 분위기에서 측정하였다. 각각의 박막 트랜지스터에서, 전계 효과 이동도(μ)는 (Id)1/2 대 Vg 도표의 기울기로부터 계산하였다. 평균 이동도는 포화 영역에서 0.016 ㎠/V·sec로 확인되었고, 평균 온-오프 비는 1×105이었고, 평균 문턱 전압은 16 V였다. 0.05 ㎠/V·sec 이하의 포화 이동도가 이들 장치에서 측정되었다.
비교예 4: A-2 반도체 층 및 게이트 유전체로서 PMMA 를 갖는 n-형 OFET
PMMA 유전체 층은 상기 비교예 2에 기재된 바와 같이 제조하였다. 유기 반도체 A-3을 열 증발기에서 진공 증착법을 사용하여 침착시켰다. 침착 속도는 초당 0.1 Å이었고, 기판 온도는 대부분의 실험에서 25℃로 유지하였다. 반도체 층의 두께는 몇몇 실험에서 가변적이지만, 전형적으로 25 nm였다. 50 nm의 두께를 갖는 금 접촉물을 쉐도우 마스크를 통해 침착시켰다. 채널 폭은 650 ㎛로 유지되었지만, 채널 길이는 50 ㎛ 내지 150 ㎛의 범위에서 변하였다. 다중 OFET를 제조하고, 4 내지 12개의 대표적인 샘플을 각각의 침착 수행에 대해 시험하였다. 장치의 전기적 파라미터를 휴렛 팩커드 4145B 반도체 파라미터 분석기를 사용하여 아르곤 분위기에서 측정하였다. 각각의 박막 트랜지스터에서, 전계 효과 이동도(μ)는 (Id)1/2 대 Vg 도표의 기울기로부터 계산하였다. 평균 이동도는 포화 영역에서 1.2 ㎠/V·sec로 확인되었고, 평균 온-오프 비는 3×106이었고, 평균 문턱 전압은 19 V였다. 1.4 ㎠/V·sec 이하의 포화 이동도가 이들 장치에서 측정되었다. 평균 결과를 하기 표 II에 나타내었다.
실시예 9: A-2 반도체 층 및 게이트 유전체로서 실시예 3을 포함하는 n-형 OFET
실시예 3 중합체 유전체 층은 상술된 바와 같이 제조하였다. 유기 반도체 A-2를 열 증발기에서 진공 증착법을 사용하여 침착시켰다. 침착 속도는 초당 0.1 Å이었고, 기판 온도는 대부분의 실험에서 25℃로 유지하였다. 활성층의 두께는 몇몇 실험에서 가변적이지만, 전형적으로 25 nm였다. 50 nm의 두께를 갖는 금 접촉물을 쉐도우 마스크를 통해 침착시켰다. 채널 폭은 650 ㎛로 유지되었지만, 채널 길이는 50 ㎛ 내지 150 ㎛의 범위에서 변하였다. 다른 접촉 물질의 효과를 보기 위해 몇몇 실험을 수행하였다. 몇몇 장치는 하단-접촉 기하구조로 만들어졌고, 이때 접촉물은 활성 물질에 앞서 침착시켰다. 다중 OFET를 제조하고, 4 내지 12개의 대표적인 샘플을 각각의 침착 수행에 대해 시험하였다. 장치의 전기적 파라미터를 휴렛 팩커드 4145B 반도체 파라미터 분석기를 사용하여 아르곤 분위기에서 측정하였다. 각각의 박막 트랜지스터에서, 전계 효과 이동도(μ)는 (Id)1/2 대 Vg 도표의 기울기로부터 계산하였다. 평균 이동도는 포화 영역에서 2.8 ㎠/V·sec로 확인되었고, 평균 온-오프 비는 4×107이었고, 평균 문턱 전압은 17 V였다. 1.5 ㎠/V·sec 이하의 포화 이동도가 이들 장치에서 측정되었다. 평균 결과를 하기 표 II에 나타내었다.
[표 II] OFET 장치에서 본 발명의 중합체 유전체 및 비교예 유전체의 비교
Figure pct00019
표 II의 데이터는, 유전체 층으로서 PMMA의 사용에 대해 본 발명의 중합체를 사용하는 이점을 명확히 보여주고 있다. 게이트 유전체로서 본 발명의 중합체를 포함하는 OFET 장치의 전체적인 성능은 개선된 이동도로 판단하건대 2배 이상으로 향상되었다.
실시예 10: 폴리( 스타이렌 -코- 옥타데실 4- 비닐벤조에이트 )의 합성
스타이렌(4.00 g, 38 mmol), 옥타데실 4-비닐벤조에이트(0.40 g, 1 mmol), 2,2'-아조비스(2-메틸부티로니트릴)(52 mg, 0.03 mmol) 및 클로로벤젠(15 mL)의 용액을 10분 동안 아르곤으로 살포하여 탈기한 후, 18시간 동안 70℃ 오일 욕에서 아르곤 하에 가열하였다. 혼합물을 실온으로 냉각시키고, 중합체를 과잉의 메탄올에 침전시켰다. 얻어진 백색 분말을 수집하고, 메탄올로 세척하고, 24시간 동안 60℃에서 진공 오븐에서 건조시켰다. 생성물 중합체를 백색 분말(2.02 g, 46%)로서 수득하였다. 크기 배제 크로마토그래피(SEC)에 의한 분석에 의해 중량 평균 분자량은 17,400(폴리스타이렌 표준시료)로 나타났다. 유리 전이 온도는 시차 주사 열량계(DSC)에 의해 71℃로 측정되었다.
실시예 11: 폴리에스터의 합성
비스페놀 A(4.05 g, 18 mmol), 4,4'-(1-메틸옥타데실리덴)비스페놀(0.87 g, 2 mmol), 트라이에틸아민(4.49 g, 44 mmol) 및 50 mL의 무수 다이클로로메탄의 교반된 혼합물을 아르곤 하에서 25 mL 무수 다이클로로메탄 중의 테레프탈로일 클로라이드(3.00 g, 15 mmol) 및 이소프탈로일 클로라이드(0.99 g, 5 mmol)의 현탁액으로 처리하였다. 잔사를 추가의 다이클로로메탄 30 mL로 세척하였다. 3시간 동안 교반한 후, 반응 혼합물을 2% 수성 HCl(100 mL씩 2회) 및 물(100 mL씩 2회)로 차례로 세척하였다. 얻어진 본 발명의 중합체를 과잉의 메탄올에 침전시킨 후, 60℃에서 진공 오븐에서 건조시켰다. 본 발명의 폴리에스터를 6.66 g(89%)의 백색 고체로서 수득하였다. 크기 배제 크로마토그래피(SEC)에 의한 분석은 중량 평균 몰 질량(Mw)을 13,000(폴리스타이렌 표준시료)으로 나타냈다. 폴리에스터 유리 전이 온도는 시차 주사 열량계(DSC)에 의해 144℃로 측정되었다.
비교예 5: 폴리에스터의 합성
4,4'-(1-메틸옥타데실리덴)비스페놀을 생략하고 비스페놀 A의 양을 4.49 g(20 mmol)으로 증가시킨 것을 제외하고는 실시예 11의 합성 절차를 따랐다. 얻어진 비교예 폴리에스터를 6.30 g(86%)의 백색 고체로서 수득하였다. 폴리에스터 유리 전이 온도는 시차 주사 열량계(DSC)에 의해 171℃로 측정되었다.

Claims (18)

  1. 유기 반도체 층 및
    상기 유기 반도체 층과 물리적으로 접해 있는 단일 유전체 층
    을 포함하는 장치로서,
    상기 단일 유전체 층이, 70℃ 이상의 유리 전이 온도(Tg) 및 20,000 이상의 수 평균 분자량(Mw)을 갖는 유기 막(film)-형성 중합체로 본질적으로 이루어지고,
    상기 유기 막-형성 중합체가, 전체 유기 막-형성 중합체 반복 단위를 기준으로 0.5 몰% 이상 25 몰% 이하의 하기 구조식 (A)로 표시되는 반복 단위를 포함하는 골격(backbone)을 포함하는, 장치:
    Figure pct00020

    상기 식에서,
    X는 유기 골격 단위이고,
    n은 0 또는 1이고,
    G는, 옥시아릴렌이 아닌, 치환되거나 비치환된 2가 유기 연결 기이고,
    R1은 6개 이상의 탄소 원자를 포함하는 치환되거나 비치환된 지방족 기이다.
  2. 제 1 항에 있어서,
    n이 0 또는 1이고,
    n이 1인 경우, G는 카보닐옥시 기, 아마이드 기, 치환되거나 비치환된 페닐렌 기, 옥시 기 또는 티오 기인, 장치.
  3. 제 1 항에 있어서,
    R1이 12개 내지 40개의 탄소 원자를 갖는 1가 탄화수소 기인, 장치.
  4. 제 1 항에 있어서,
    R1이 12개 내지 30개의 탄소 원자를 갖는 1가 포화 장쇄 알킬 기인, 장치.
  5. 제 1 항에 있어서,
    상기 유기 막-형성 중합체 골격이, 전체 유기 막-형성 중합체 반복 단위를 기준으로 75 몰% 이상의 하기 구조식 (B)로 표시되는 반복 단위를 추가로 포함하는, 장치:
    Figure pct00021

    상기 식에서,
    X'은 유기 골격 단위이고,
    m은 0 또는 1이고,
    G'은 2가 유기 연결 기이고,
    R2는, 구조식 (B)로 표시되는 반복 단위가 단독중합체의 일부인 경우, 상기 단독중합체가 100℃ 이상의 유리 전이 온도를 갖고, R1 및 R2가 상이한 기가 되도록 하는 지방족, 방향족, 지환족 또는 환형 기이다.
  6. 제 5 항에 있어서,
    R2가 1개 내지 40개의 탄소 원자를 갖는 탄화수소인, 장치.
  7. 제 5 항에 있어서,
    G 및 G'이 모두 카보닐옥시인, 장치.
  8. 제 1 항에 있어서,
    상기 유기 반도체 층 및 상기 단일 유전체 층을 포함하는 n-형 또는 p-형 유기 전계 효과 박막 트랜지스터를 포함하는 장치.
  9. 제 1 항에 있어서,
    상기 유기 막-형성 중합체가 70℃ 이상 250℃ 이하의 유리 전이 온도(Tg)를 갖고, 상기 유기 막-형성 중합체가 전체 유기 막-형성 중합체 반복 단위를 기준으로 5 몰% 이상 20 몰% 이하의 구조식 (A)로 표시되는 반복 단위 및 80 몰% 이상 95 몰% 이하의 하기 구조식 (B)로 표시되는 반복 단위를 포함하는, 장치:
    Figure pct00022

    상기 식에서,
    X 및 X'은 동일하거나 상이한 유기 골격 단위를 나타내고,
    m은 0 또는 1이고,
    G 및 G'은 각각 카보닐옥시 기이고,
    R1은 12개 내지 40개의 탄소 원자를 갖는 1가 탄화수소 기이고,
    R2는 1 내지 40개의 탄소 원자를 갖는 치환되거나 비치환된 탄화수소이고,
    R1 및 R2는 상이한 기이다.
  10. 제 1 항에 있어서,
    기판 위에 형성된 게이트 전극, 상기 유전체 층, 상기 유기 반도체 층, 및 소스 및 드레인 전극을 포함하는 박막 트랜지스터인 장치.
  11. 제 10 항에 있어서,
    상기 기판이 유리 기판, 규소 웨이퍼 또는 중합체성 필름인, 장치.
  12. 제 1 항에 있어서,
    액정 디스플레이 소자, 광전지 소자, 유기 발광 소자, 센서, 메모리 소자 또는 집적 회로인 장치.
  13. 용매 및
    70℃ 이상의 유리 전이 온도(Tg)를 갖고, 전체 유기 막-형성 중합체 반복 단위를 기준으로 0.5 몰% 이상 25 몰% 이하의 하기 구조식 (A)로 표시되는 반복 단위를 포함하는 골격을 포함하는 유기 막-형성 중합체
    를 포함하는, 유기 중합체 유전체 층을 위한 조성물:
    Figure pct00023

    상기 식에서,
    X는 유기 골격 단위이고,
    n은 0 또는 1이고,
    G는, 옥시아릴렌이 아닌, 치환되거나 비치환된 2가 유기 연결 기이고,
    R1은 6개 이상의 탄소 원자를 포함하는 치환되거나 비치환된 지방족 기이다.
  14. 70℃ 이상의 유리 전이 온도(Tg)를 갖고, 전체 유기 막-형성 중합체 반복 단위를 기준으로 0.5 몰% 이상 25 몰% 이하의 하기 구조식 (A)로 표시되는 반복 단위를 포함하는 골격을 포함하는 유기 막-형성 중합체:
    Figure pct00024

    상기 식에서,
    X는 유기 골격 단위이고,
    n은 0 또는 1이고,
    G는, 옥시아릴렌이 아닌, 치환되거나 비치환된 2가 유기 연결 기이고,
    R1은 6개 이상의 탄소 원자를 포함하는 치환되거나 비치환된 지방족 기이다.
  15. 유전체 조성물 및 유기 반도체 조성물을 기판에 독립적으로 적용하여, 건조되는 경우, 상기 적용된 유전체 조성물이 상기 적용된 유기 반도체 조성물과 물리적으로 접해 있는 단일 유전체 층을 형성하는 단계
    를 포함하며, 이때
    상기 유전체 조성물이, 70℃ 이상의 유리 전이 온도(Tg)를 갖고 전체 유기 막-형성 중합체 반복 단위를 기준으로 0.5 몰% 이상 25 몰% 이하의 하기 구조식 (A)로 표시되는 반복 단위를 포함하는 골격을 포함하는 유기 막-형성 중합체를 포함하는,
    전자 장치의 제조 방법:
    Figure pct00025

    상기 식에서,
    X는 유기 골격 단위이고,
    n은 0 또는 1이고,
    G는, 옥시아릴렌이 아닌, 치환되거나 비치환된 2가 유기 연결 기이고,
    R1은 6개 이상의 탄소 원자를 포함하는 치환되거나 비치환된 지방족 기이다.
  16. 제 15 항에 있어서,
    상기 유전체 조성물을 전기 전도성인 상기 기판에 적용하여 게이트 유전체 층을 형성하는 단계,
    코팅된 게이트 유전체 층으로부터 용매를 제거하여 건조시키는 단계,
    상기 게이트 유전체 층에 상기 유기 반도체 조성물을 적용하여 유기 반도체 층을 형성하는 단계, 및
    상기 유기 반도체 층 위에 하나 이상의 세트의 전기 전도성 소스 및 드레인 전극을 형성하는 단계
    를 포함하는, 전자 장치의 제조 방법.
  17. 기판을 제공하는 단계,
    상기 기판 위에 게이트 전극 물질을 제공하는 단계,
    상기 게이트 전극 물질 위에 유기 막-형성 중합체 유전체 게이트 층을 제공하는 단계,
    유기 반도체 물질의 박막을 침착시키는 단계, 및
    상기 유기 반도체 물질의 박막에 인접하는 소스 전극 및 드레인 전극을 제공하는 단계
    를 포함하며, 이때
    상기 유기 막-형성 중합체 유전체 게이트 층이, 70℃ 이상의 유리 전이 온도(Tg)를 갖고 전체 유기 막-형성 중합체 반복 단위를 기준으로 0.5 몰% 이상 25 몰% 이하의 하기 구조식 (A)로 표시되는 반복 단위를 포함하는 골격을 포함하는 유기 막-형성 중합체를 포함하는,
    박막 반도체 장치의 제조 방법:
    Figure pct00026

    상기 식에서,
    X는 유기 골격 단위이고,
    n은 0 또는 1이고,
    G는, 옥시아릴렌이 아닌, 치환되거나 비치환된 2가 유기 연결 기이고,
    R1은 6개 이상의 탄소 원자를 포함하는 치환되거나 비치환된 지방족 기이다.
  18. 제 17 항에 있어서,
    상기 기판이 가요성 기판인, 박막 반도체 장치의 제조 방법.
KR1020147032828A 2012-04-25 2013-04-15 반도체 장치 및 제조 방법 KR20150004878A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/455,398 2012-04-25
US13/455,398 US8692238B2 (en) 2012-04-25 2012-04-25 Semiconductor devices and methods of preparation
PCT/US2013/036525 WO2013162929A1 (en) 2012-04-25 2013-04-15 Semiconductor devices and methods of preparation

Publications (1)

Publication Number Publication Date
KR20150004878A true KR20150004878A (ko) 2015-01-13

Family

ID=48191032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147032828A KR20150004878A (ko) 2012-04-25 2013-04-15 반도체 장치 및 제조 방법

Country Status (5)

Country Link
US (1) US8692238B2 (ko)
EP (1) EP2842178A1 (ko)
KR (1) KR20150004878A (ko)
CN (1) CN104488103A (ko)
WO (1) WO2013162929A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI493765B (zh) * 2012-08-07 2015-07-21 E Ink Holdings Inc 有機半導體元件及其製作方法
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
CN206512268U (zh) * 2017-03-10 2017-09-22 合肥鑫晟光电科技有限公司 一种蒸镀源盖板、蒸镀源及蒸镀装置
US20210018780A1 (en) * 2018-03-27 2021-01-21 Corning Incorporated Methods for forming thin film transistors on a glass substrate and liquid crystal displays formed therefrom
US11183638B2 (en) * 2018-05-29 2021-11-23 Purdue Research Foundation Semiconducting polymer blends for high temperature organic electronics

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215130B1 (en) 1998-08-20 2001-04-10 Lucent Technologies Inc. Thin film transistors
US6265243B1 (en) 1999-03-29 2001-07-24 Lucent Technologies Inc. Process for fabricating organic circuits
US6372877B1 (en) 1999-06-01 2002-04-16 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Poly(aryl ether ketones) bearing alkylated side chains
DE10151036A1 (de) 2001-10-16 2003-05-08 Siemens Ag Isolator für ein organisches Elektronikbauteil
US6946676B2 (en) 2001-11-05 2005-09-20 3M Innovative Properties Company Organic thin film transistor with polymeric interface
US7279777B2 (en) 2003-05-08 2007-10-09 3M Innovative Properties Company Organic polymers, laminates, and capacitors
GB0400997D0 (en) 2004-01-16 2004-02-18 Univ Cambridge Tech N-channel transistor
DE102004025423B4 (de) 2004-05-24 2008-03-06 Qimonda Ag Dünnfilm-Feldeffekt-Transistor mit Gate-Dielektrikum aus organischem Material und Verfahren zu dessen Herstellung
KR100593300B1 (ko) 2004-11-10 2006-06-26 한국전자통신연구원 열경화성 유기고분자 게이트 절연막 조성물 및 이를 이용한 유기박막 트랜지스터
KR101086159B1 (ko) 2005-01-07 2011-11-25 삼성전자주식회사 불소계 고분자 박막을 포함하는 유기 박막 트랜지스터
US7579619B2 (en) 2005-04-20 2009-08-25 Eastman Kodak Company N,N′-di(arylalkyl)-substituted naphthalene-based tetracarboxylic diimide compounds as n-type semiconductor materials for thin film transistors
US7629605B2 (en) 2005-10-31 2009-12-08 Eastman Kodak Company N-type semiconductor materials for thin film transistors
US7422777B2 (en) 2005-11-22 2008-09-09 Eastman Kodak Company N,N′-dicycloalkyl-substituted naphthalene-based tetracarboxylic diimide compounds as n-type semiconductor materials for thin film transistors
JP2009535838A (ja) 2006-05-04 2009-10-01 エルジー・ケム・リミテッド 有機薄膜トランジスタのゲート絶縁膜形成用組成物およびそれを用いた有機薄膜トランジスタ
US20080161464A1 (en) 2006-06-28 2008-07-03 Marks Tobin J Crosslinked polymeric dielectric materials and methods of manufacturing and use thereof
US7528448B2 (en) 2006-07-17 2009-05-05 E.I. Du Pont De Nemours And Company Thin film transistor comprising novel conductor and dielectric compositions
KR101151106B1 (ko) 2006-09-15 2012-06-01 삼성전자주식회사 유기 절연 고분자, 이를 이용하여 제조된 유기 절연층 및유기 박막 트랜지스터
US7804087B2 (en) 2006-12-07 2010-09-28 Eastman Kodak Company Configurationally controlled N,N'-Dicycloalkyl-substituted naphthalene-based tetracarboxylic diimide compounds as N-type semiconductor materials for thin film transistors
JP2008244362A (ja) 2007-03-28 2008-10-09 Seiko Epson Corp 半導体装置の製造方法、半導体装置、半導体回路、電気光学装置および電子機器
KR101364275B1 (ko) 2007-05-19 2014-02-18 삼성전자주식회사 히드록시기 포함 폴리머를 포함하는 유기 절연체 조성물 및이를 이용한 절연막 및 유기박막 트랜지스터
US7781076B2 (en) 2007-06-26 2010-08-24 Eastman Kodak Company Heteropyrene-based semiconductor materials for electronic devices and methods of making the same
US7858970B2 (en) 2007-06-29 2010-12-28 Eastman Kodak Company Heterocycloalkyl-substituted naphthalene-based tetracarboxylic diimide compounds as N-type semiconductor materials for thin film transistors
KR20090065254A (ko) 2007-12-17 2009-06-22 한국전자통신연구원 광반응성 유기고분자 게이트 절연막 조성물 및 이를 이용한유기 박막 트랜지스터
GB2458940B (en) 2008-04-03 2010-10-06 Cambridge Display Tech Ltd Organic thin film transistors
US7649199B2 (en) 2008-04-11 2010-01-19 Eastman Kodak Company N-type semiconductor materials in thin film transistors and electronic devices
US8476621B2 (en) 2008-08-28 2013-07-02 Sumitomo Chemical Company, Limited Resin composition, gate insulating layer, and organic thin film transistor
TWI375119B (en) 2008-10-02 2012-10-21 Ind Tech Res Inst Composition for forming photosensitive dielectric material and application thereof
DE112010004463T5 (de) 2009-11-17 2012-10-31 Sumitomo Chemical Co., Ltd. Durch optische und thermische Energie vernetzbares Isolatorschichtmaterial für organischen Dünnschichttransistor
WO2011088343A2 (en) 2010-01-17 2011-07-21 Polyera Corporation Dielectric materials and methods of preparation and use thereof

Also Published As

Publication number Publication date
US20130285061A1 (en) 2013-10-31
CN104488103A (zh) 2015-04-01
WO2013162929A1 (en) 2013-10-31
EP2842178A1 (en) 2015-03-04
US8692238B2 (en) 2014-04-08

Similar Documents

Publication Publication Date Title
JP4668916B2 (ja) 有機高分子、電子デバイス、および方法
JP4607888B2 (ja) 有機ポリマー、ラミネート、およびコンデンサー
EP1629544B1 (en) Polymer transistor
KR20070122203A (ko) 박막 트랜지스터용 중합체성 게이트 유전체
CN101501080B (zh) 绝缘层、电子元件、场效应晶体管和聚乙烯基苯硫酚
KR20150004878A (ko) 반도체 장치 및 제조 방법
US7863694B2 (en) Organic thin film transistors
US9721697B2 (en) Organic polymeric bi-metallic composites
Ahn et al. Hybridization of a low-temperature processable polyimide gate insulator for high performance pentacene thin-film transistors
US9453095B2 (en) Photocurable and thermally curable thiosulfate-containing polymers
US9637581B2 (en) Thiosulfate-containing polymers associated with photosensitizer component
US10374178B2 (en) Method for making devices having dielectric layers with thiosulfate-containing polymers
KR101674645B1 (ko) 화상형성용 하층막
US9653694B2 (en) Precursor dielectric composition with thiosulfate-containing polymers
US8779415B2 (en) Devices containing organic polymeric multi-metallic composites
Kim et al. Excellent heat resistance polymeric gate insulator for thin-film transistor by low temperature and solution processing
EP3155623B1 (en) Devices having dielectric layers with thiosulfate-containing polymers
US20140128551A1 (en) Organic polymeric multi-metallic composites
Kim et al. Surface energy control of soluble polyimide gate insulators by copolymerization method for high performance pentacene thin-film transistors
JP2009278087A (ja) 有機薄膜トランジスター

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid