JP2008244362A - 半導体装置の製造方法、半導体装置、半導体回路、電気光学装置および電子機器 - Google Patents

半導体装置の製造方法、半導体装置、半導体回路、電気光学装置および電子機器 Download PDF

Info

Publication number
JP2008244362A
JP2008244362A JP2007086099A JP2007086099A JP2008244362A JP 2008244362 A JP2008244362 A JP 2008244362A JP 2007086099 A JP2007086099 A JP 2007086099A JP 2007086099 A JP2007086099 A JP 2007086099A JP 2008244362 A JP2008244362 A JP 2008244362A
Authority
JP
Japan
Prior art keywords
semiconductor device
gate insulating
insulating layer
polymer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007086099A
Other languages
English (en)
Inventor
Takashi Masuda
貴史 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007086099A priority Critical patent/JP2008244362A/ja
Priority to US12/056,366 priority patent/US8105870B2/en
Publication of JP2008244362A publication Critical patent/JP2008244362A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/15Deposition of organic active material using liquid deposition, e.g. spin coating characterised by the solvent used
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115Polyfluorene; Derivatives thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/151Copolymers

Abstract

【課題】絶縁破壊を起さない半導体特性に優れた半導体装置、かかる半導体装置を確実に製造する方法、当該半導体装置を備える高性能な半導体回路、電気光学装置および信頼性の高い電子機器を提供すること。
【解決手段】半導体装置1の製造方法は、基板2上にソース電極4およびドレイン電極5を形成する工程と、少なくともソース電極4およびドレイン電極5との間に、π共役系の有機化合物を含む有機半導体層7を形成する工程と、有機半導体層7上に、芳香族性をもたない炭素環式化合物である脂環式化合物の高分子がパラフィン炭化水素溶媒に溶解した塗布液を塗布した後、当該塗布液を脱溶媒処理することにより、前記脂環式化合物の高分子含むゲート絶縁層6を形成する工程と、ゲート絶縁層6上にゲート電極3を形成する工程とを有する。
【選択図】図1

Description

本発明は、半導体装置の製造方法、半導体装置、半導体回路、電気光学装置および電子機器に関する。
近年、軽量、柔軟性、低コスト化が期待される有機デバイスの研究活動はますます活性化している。特に、有機薄膜トランジスタ(Thin Film Transistor、以下、「TFT」と略す。)は、電子ペーパー、無線タグ、プラスチックICカード、さらにはバイオセンサなどの医療応用分野に実用化への期待が高まっている。
有機TFTの製造プロセスには、蒸着のような真空プロセスを用いるものと、スピンコートやインクジェット法のような塗布プロセスを用いるものがある。
塗布プロセスは大気中で簡便に作製でき、大面積化やコストの面で真空プロセスよりも有利であるといわれている。
このような塗布プロセスにおいて形成されるゲート絶縁膜は、TFTの高い特性(ON/OFF比、S値、ON電流値)、低吸湿性、耐熱性、高分子量、溶媒選択性、良好な製膜性等の条件が求められている(例えば、特許文献1)。
例えば、ポリスチレンをゲート絶縁膜の構成材料に用いた場合、ゲート絶縁膜は大気中ですぐに絶縁破壊を起こしてしまう。
また、ポリメチルメタクリレート(以下、「PMMA」と略す。)をゲート絶縁膜の構成材料に用いた場合、PMMAは吸湿性が高いため、大気中でTFT特性の劣化を起こす。
さらに、耐熱性の高い高分子などをゲート絶縁層の構成材料に用いた場合、当該高分子は剛直性を有するため、溶媒に溶解しにくくなる。その結果、ゲート絶縁膜を形成することができないこととなる。
このように、ゲート絶縁膜の前記条件を満足する塗布可能な材料は、未だ見つかっていないのが現状である。
一方で、TFT特性の向上のために、ゲート絶縁膜を薄膜化する方法が知られている。
しかし、ゲート絶縁膜の薄膜化は、絶縁破壊の発生率が高く、デバイスの信頼性を欠くという問題を有している。そのため、薄くても絶縁破壊し難い(耐圧性のある)絶縁材料を用いた有機TFTが望まれている。
特開2006−297694号公報
本発明の目的は、絶縁破壊を起さない半導体特性に優れた半導体装置、かかる半導体装置を確実に製造する方法、当該半導体装置を備える高性能な半導体回路、電気光学装置および信頼性の高い電子機器を提供することにある。
このような目的は、下記の本発明により達成される。
本発明に係る半導体装置の製造方法は、基板上にソース電極およびドレイン電極を形成する工程と、
少なくとも前記ソース電極および前記ドレイン電極との間に、π共役系の有機化合物を含む有機半導体層を形成する工程と、
前記有機半導体層上に、芳香族性をもたない炭素環式化合物である脂環式化合物の高分子がパラフィン炭化水素溶媒に溶解した塗布液を塗布した後、当該塗布液を脱溶媒処理することにより、前記脂環式化合物の高分子を含むゲート絶縁層を形成する工程と、
前記ゲート絶縁層上にゲート電極を形成する工程とを有することを特徴とする。
これにより、ゲート絶縁層が非極性物質と非極性溶媒とを含んで構成されるので、有機半導体材料およびゲート電極材料のゲート絶縁層への拡散を防止できる。その結果、絶縁破壊を起さず、かつ、半導体特性に優れる半導体装置を簡単かつ確実に得ることができる。
本発明に係る半導体装置の製造方法は、基板上にゲート電極を形成する工程と、
前記ゲート電極を覆うように前記基板上に、芳香族性をもたない炭素環式化合物である脂環式化合物の高分子がパラフィン炭化水素溶媒に溶解した塗布液を塗布した後、当該塗布液を脱溶媒処理することにより、前記脂環式化合物の高分子を含むゲート絶縁層を形成する工程と、
前記ゲート絶縁層上に、π共役系の有機化合物を含む有機半導体層を形成する工程と、
前記有機半導体層上にソース電極およびドレイン電極を形成する工程とを有することを特徴とする。
これにより、ゲート絶縁層が非極性物質と非極性溶媒とを含んで構成されるので、有機半導体材料およびゲート電極材料のゲート絶縁層への拡散を防止できる。その結果、絶縁破壊を起さず、かつ、半導体特性に優れる半導体装置を簡単かつ確実に得ることができる。
本発明の半導体装置の製造方法では、前記脂環式化合物の高分子は、その側鎖に環状の原子配列を有するものであることが好ましい。
これにより、側鎖が剛直になるので、耐熱性が向上し、ミクロ分子運動が抑制される。その結果、ゲート電極からのイオンの拡散を抑制することができ、絶縁破壊を防止することができる。
本発明の半導体装置の製造方法では、前記脂環式化合物の高分子は、その主鎖に環状の原子配列を有するものであることが好ましい。
これにより、主鎖が剛直になるので、ガラス転移温度が高くなり、ゲート電極からのイオンの拡散を抑制することができる。
本発明の半導体装置の製造方法では、前記環状の原子配列は、ノルボルネン構造を有するものであることが好ましい。
これにより、脂環式化合物の立体障害が大きくなり、アモルファス構造になり易く、均質で透明なゲート絶縁層を得ることができる。
本発明の半導体装置の製造方法では、前記環状の原子配列は、シクロヘキサン構造を有するものであることが好ましい。
これにより、脂環式化合物の立体障害が大きくなり、アモルファス構造になり易く、均質で透明なゲート絶縁層を得ることができる。
本発明の半導体装置の製造方法では、前記脂環式化合物の高分子は、前記環状の原子配列を有する構造体とエチレンとの共重合体であることが好ましい。
これにより、ガラス転移温度や特性を調節することができるので、ゲート電極からのイオンの拡散を効率的に抑制することができる。
本発明の半導体装置の製造方法では、前記パラフィン炭化水素溶媒は、常温、常圧で液体のものであることが好ましい。
これにより、液相プロセスで半導体装置を製造することができるので、容易に半導体装置を得ることができる。
本発明の半導体装置の製造方法では、前記パラフィン炭化水素溶媒は、ヘプタン、オクタン、ノナン、デカン、ウンデカン、ドデカン、トリデカン、テトラデカン、ペンタデカン、ヘキサデカンおよびヘプタデカンの少なくとも1種で構成されるものであることが好ましい。
これにより、沸点が100〜310℃程度であるので、スピンコート法やインクジェット法で良好なゲート絶縁膜を得ることができる。
本発明の半導体装置の製造方法では、前記脱溶媒処理は、前記パラフィン炭化水素溶媒が、前記脂環式化合物の高分子に対して0.1重量%以下残存するように行われることが好ましい。
これにより、ゲート絶縁層の吸水性が低下するので、ゲート電極からのイオンの解離、拡散を防止することができる。
本発明の半導体装置の製造方法では、前記ゲート電極は、銀で構成されていることが好ましい。
これにより、十分な導電性を有するので、確実に駆動する半導体装置を得ることができる。
本発明に係る半導体装置は、ゲート電極と、
チャネル領域を有する有機半導体層と、
前記ゲート電極と前記有機半導体層との間に位置するゲート絶縁層と、
前記チャネル領域を介してキャリアの移動を行うソース電極及びドレイン電極と、を備え、
前記有機半導体層がπ共役系の有機化合物を含み、前記ゲート絶縁層が、パラフィン炭化水素溶媒に可溶な脂環式化合物の高分子と前記溶媒とを含み、前記溶媒が前記脂環式化合物の高分子に対して0.1重量%以下である、ことを特徴とする。
これにより、ゲート絶縁層が非極性物質と非極性溶媒とを含んで構成されるので、ゲート電極からのイオンの解離、拡散が防止されるとともに、有機半導体層からの有機半導体材料の拡散を防止することができる。その結果、ゲート絶縁層を薄膜化することができ、半導体特性を向上させることができる。また、これによりゲート絶縁層の吸水率を低下することができるので、ゲート電極からのイオンの解離、拡散をより確実に防止することができる。
本発明の半導体装置では、前記ゲート絶縁層の吸水率は、0.5%以下であることが好ましい。
これにより、ゲート絶縁層とゲート電極由来のイオンとの親和性が低下するので、ゲート絶縁層への当該イオンの拡散を確実に防止することができる。
本発明に係る半導体回路は、本発明の半導体装置を備えることを特徴とする。
これにより、設計の自由度が高く、高性能かつ小型の半導体回路が得られる。
本発明に係る電気光学装置は、本発明の半導体回路を備えることを特徴とする。
これにより、高性能な電気光学装置が得られる。
本発明に係る電子機器は、本発明の電気光学装置を備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
以下、本発明の半導体装置、半導体装置の製造方法、半導体回路、電気光学装置および電子機器について、図示の好適実施形態に基づいて詳細に説明する。
<第1実施形態>
まず、本発明の半導体装置の第1実施形態について説明する。
図1は、本発明の半導体装置の第1実施形態を示す概略縦断面図、図2は、図1に示す半導体装置の製造方法を説明するための図(縦断面図)である。
なお、以下の説明では、図1、2中の上側を「上」、下側を「下」と言う。
図1に示す半導体装置1は、基板2の上面にソース電極4およびドレイン電極5が互いに離間して形成され、それらを覆うように有機半導体層7が形成されている。この有機半導体層7の上面には、ゲート絶縁層6が形成されている。そして、ゲート絶縁層6の上面にゲート電極3が形成されている。すなわち、図1に示す半導体装置1は、トップゲートボトムコンタクト型の半導体装置1である。
以下、各部の構成について、順次説明する。なお、ゲート絶縁層6は後に詳細に説明する。
基板2は、半導体装置1を構成する各層(各部)を支持するものである。
基板2には、例えば、ガラス基板、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、芳香族ポリエステル(液晶ポリマー)ポリイミド(PI)等で構成されるプラスチック基板(樹脂基板)、石英基板、シリコン基板、金属基板、ガリウム砒素基板等を用いることができる。
半導体装置1に可撓性を付与する場合、基板2には、プラスチック基板、あるいは、薄い(比較的膜厚の小さい)金属基板が選択される。
基板の平均厚さは、特に限定されないが、0.5〜500μmであることが好ましく、10〜300μmであることがより好ましい。
基板2上には、ソース電極4およびドレイン電極5が設けられている。
ソース電極4およびドレイン電極5の構成材料としては、特に限定されるものではないが、例えば、Cr、Al 、Ta、Mo、Nb、Cu、Ag、Au、Pd、In、Ni、Nd、Co、これらを含む合金のような金属材料、金属酸化物、導電性有機材料等を用いることができる。
ソース電極4およびドレイン電極5の平均厚さは、特に限定されないが、それぞれ、10〜2000nmであることが好ましく、50〜1000nmであることがより好ましい。
ソース電極4およびドレイン電極5を含む基板2上には、ソース電極4およびドレイン電極5を覆うように、ソース電極4およびドレイン電極5と接触して有機半導体層7が設けられている。この有機半導体層7は、ゲート電極3によって付与された電界により、ソース電極4からドレイン電極5に電気を流す機能を有する。
有機半導体層7の構成材料としては、π共役系の有機半導体材料(半導体的な電気伝導を示す有機材料)を主材料として構成されている。
π共役系の有機半導体材料は、芳香族環を有するために凝集エネルギーがパラフィン炭化水素溶媒よりも多く、後述するゲート絶縁層6の形成に用いられるパラフィン炭化水素溶媒にほとんど溶解しない。そのため、有機半導体層7とゲート絶縁層6との界面において、有機半導体材料とゲート絶縁材料との相互拡散が生じない。その結果、均質な有機半導体層7およびゲート絶縁層6を得ることができる。
このような有機半導体材料としては、低分子の有機半導体材料と高分子の有機半導体材料とが挙げられる。
低分子の有機半導体材料としては、例えば、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミンまたはこれらの誘導体などが挙げられる。
高分子の有機半導体材料としては、例えば、ポリ−N−ビニルカルバゾール、ポリビニルピレン、フルオレン−ビチオフェン共重合体(F8T2)もしくはこれらの誘導体、ポリビニルアントラセン、ポリチオフェン、ポリ(p−フェニレンビニレン)、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂などが挙げられる。
有機半導体材料は、低分子の有機半導体材料および/または高分子の有機半導体材料のうちの1種または2種以上を組み合わせて用いることができる。
特に、高分子の有機半導体材料は、有機半導体層7の薄型化・軽量化が可能であり、可撓性にも優れるため、フレキシブルディスプレイのスイッチング素子等として用いられる薄膜トランジスタに適している。
有機半導体層7の平均厚さは、0.1〜1000nm程度であるのが好ましく、1〜500nm程度であるのがより好ましく、1〜100nm程度であるのがさらに好ましい。
なお、有機半導体層7は、ソース電極4およびドレイン電極5を覆うように設けられていなくてもよく、少なくともソース電極4およびドレイン電極5との間の領域(チャネル領域71)に設けられていればよい。
ゲート絶縁層6のソース電極4とドレイン電極5との間の領域に対応する位置には、ゲート電極3が設けられている。
このゲート電極3の構成材料としては、前記ソース電極4およびドレイン電極5で挙げた材料と同様のものを用いることができる。
ゲート電極3の平均厚さは、特に限定されないが、0.1〜2000nmであるのが好ましく、1〜1000nmであるのがより好ましい。
なお、ゲート絶縁層6上には、ポリビニルフェノール、ポリメチルメタクリレート、ポリスチレン、ポリビニルアルコールなどのポリオレフィン系ポリマーで構成された受容層(図示しない)が設けられていてもよい。
さて、ゲート絶縁層6は、有機半導体層7の上面に形成されている。このゲート絶縁層6は、ゲート電極3に対してソース電極4とドレイン電極5とを絶縁する機能を有している。
ゲート絶縁層6は、有機半導体層7とゲート電極3に接している。そのため、一般的に用いられている絶縁材料、例えば、PMMAをエステル系の溶媒に溶解した塗布液を用いてゲート絶縁層6を形成した場合、半導体特性の低下や絶縁破壊が生じることがある。これらのことは、次に示す現象により生じると考えられる。
すなわち、有機半導体層7を構成する有機半導体材料もエステル系溶媒に溶解する。そのため、ゲート絶縁層6を形成する際に、有機半導体層7の上部から有機半導体材料が溶け出す。そして、ゲート絶縁層6と有機半導体層7との界面でゲート絶縁層材料と半導体材料との相互拡散が生じる。その結果、ゲート絶縁層6および有機半導体層7が不均質な層となり、半導体特性が低下している。
また、極性基を有する絶縁性材料、例えばPMMAは、カルボニル基を有するため、水分を吸収する性質がある。そのため、ゲート絶縁層6上に接触して形成されたゲート電極の材料が、ゲート絶縁層6に吸収された水分でイオン化し、ゲート電極3からゲート絶縁層6へのイオンの拡散が生じる。その結果、絶縁破壊が生じている。
本発明者らは、このような半導体特性の低下、絶縁破壊の問題を解決すべく鋭意研究した結果、ゲート絶縁層6の構成材料を非極性物質とし、用いる溶媒を非極性溶媒に変更することで、上記問題点を一挙に解決できることを見出した。
すなわち、本実施形態のゲート絶縁層6は、芳香族性を持たない炭素環式化合物である脂環式化合物の高分子を含む材料で構成され、かつ、脂環式化合物の高分子を溶解していた溶媒が少量残存している。
この脂環式化合物の高分子は、環状の原子配列を主鎖および/または側鎖に有している。
このような脂環式化合物の高分子は、極性基を有しない非極性物質であるので、ゲート電極3の形成時に用いられるアルコール系溶媒や水系溶媒に溶解しない。その結果、均質かつ均一なゲート絶縁層6を得ることができる。
また、脂環式化合物の高分子は、高耐圧性、低吸湿性、高耐熱性、高分子量と優れた特性を有している。
脂環式化合物の高分子が環状の原子配列を主鎖、もしくは側鎖に有している、いわゆるシクロオレフィンポリマーには、凝集エネルギーが小さいものもあるため、それらはパラフィン炭化水素溶媒に溶解することができる。
また、主鎖が剛直なので、ガラス転移温度が高くなる。炭素原子、水素原子のみからなる脂環式化合物は極性基を有しないため、吸水性が低下する。そのため、ゲート絶縁層6に積層されるゲート電極3からのイオンの拡散を防止することができる。その結果、ゲート絶縁層6を薄膜化することができる。
脂環式化合物の高分子は、炭素原子と水素原子のみからなる環状の原子配列を側鎖に有しているため、側鎖には極性基がなく、剛直であるので、いわゆる側鎖のアシスト効果が弱まり、ミクロ分子運動が抑制される。その結果、ゲート電極3からのイオンの拡散を抑制することができ、絶縁破壊を防止することができる。
脂環式化合物の高分子に含まれる環状の原子配列は、その炭素数が3〜20であることが好ましく、炭素数が4〜15であることがより好ましい。例えば、シクロペンタン、シクロヘキサン、シクロヘプタン、シクロデカン、ノルボルネン、ジシクロペンタジエン、テトラシクロドデセンなどが挙げられる。これらは、2種以上組み合せて用いることができる。
このような環状の原子配列は、ノルボルネン、もしくはシクロヘキサンを含むものが好ましい。両者は、分子構造がかさ高いので、立体障害により、シクロオレフィンポリマーの膜を容易にアモルファス構造にすることができる。その結果、均質で透明なゲート絶縁層を得ることができる。
脂環式化合物の高分子は、環状の原子配列を有する構造体とエチレンやプロピレンなどの構造とのブロック共重合体であることが好ましい。これにより、エチレンなどの分子と、環状の原子配列を有する構造体との重合割合を調節することができるので、パラフィン炭化水素溶媒に溶解する共重合体を容易に調製することができる。
脂環式化合物の高分子のガラス転移温度(Tg)は、80℃以上であることが好ましく、120℃以上であることがより好ましい。一般に高分子は、ガラス転移温度以下の温度になると運動性、流動性が低下し、物質の拡散が遅くなる。そのため、脂環式化合物の高分子が前記のようなTgであることにより、ゲート電極3からのイオンの拡散を効率的に抑制することができる。
脂環式化合物の高分子の屈折率(n)は、1.29〜1.51であることが好ましい。屈折率がこのような範囲であることにより、脂環式化合物の高分子の凝集エネルギーが小さくなるので、当該高分子を確実に溶解することができる。
脂環式化合物の高分子の分子量は、ゲルパーミネーションクロマトグラフィー(GPC)で測定したときに、ポリスチレン換算の重量平均分子量(Mw)が、1×10〜1×10であることが好ましく、1×10〜1×10であることがより好ましい。
分子量が前記範囲の下限値よりも小さすぎると、末端基の影響により凝集エネルギーおよびガラス転移温度がともに低下するおそれがある。その結果、ゲート電極3からのイオンの拡散を抑制しにくくなる。
分子量が前記範囲の上限値よりも大きすぎると、バラフィン炭化水素溶媒に溶解し難くなるおそれがある。
このような脂環式化合物の高分子としては、例えば、以下に示す高分子化合物(1)〜(6)が挙げられる。
Figure 2008244362
(式中、m、nは、m+nが10〜100000を示し、mは0でもよい。)
Figure 2008244362
(式中、m、nは、m+nが10〜100000を示し、mは0でもよい。)
Figure 2008244362
(式中、R、Rは、それぞれ水素原子または炭素数1〜20のアルキル基を示し、m、nは、m+nが10〜100000を示し、mは0でもよい。)
Figure 2008244362
(式中、R、Rは、それぞれ水素原子または炭素数1〜20のアルキル基を示し、m、nは、m+nが10〜100000を示し、mは0でもよい。)
Figure 2008244362
(式中、R、Rは、それぞれ水素原子または炭素数1〜20のアルキル基を示し、m、nは、m+nが10〜100000を示し、mは0でもよい。)
Figure 2008244362
(式中、R、Rは、それぞれ水素原子または炭素数1〜20のアルキル基を示し、m、nは、m+nが10〜100000を示し、mは0でもよい。)
高分子化合物(1)〜(6)は、いずれも凝集エネルギー小さく、屈折率が前記範囲に含まれるので、パラフィン炭化水素溶媒に確実に溶解することができる。
ゲート絶縁層6に残存している溶媒は、パラフィン炭化水素溶媒であれば特に限定されないが、常温(20℃)、常圧で液体のもの、すなわち、炭素数5〜17の炭化水素であることが好ましい。これにより、容易に脂環式炭化水素含有ポリマーを溶解することができる。
炭素数5〜17の炭化水素の中でも、特に、ヘプタン、オクタン、ノナン、デカン、ウンデカン、ドデカン、トリデカン、テトラデカン、ペンタデカン、ヘキサデカン、ヘプタデカンであることがより好ましい。これらの炭化水素は、常温、常圧で沸点が約100〜310℃であるので、スピンキャスト法やインクジェット方によって良好な膜質を得ることができる。
なお、パラフィン炭化水素溶媒は、2種以上組み合せて用いることもできる。
ゲート絶縁層6中におけるパラフィン炭化水素溶媒の残存量は、脂環式化合物の高分子に対して0.1重量%以下であることが好ましい。
パラフィン炭化水素溶媒がゲート絶縁層6にこのような量残存していることにより、ゲート絶縁層6の吸水性が低下する。そのため、パラフィン炭化水素溶媒とゲート電極3由来のイオンとの親和性が低下し、ゲート電極3からイオンの解離と拡散を抑制することができる。
パラフィン炭化水素溶媒の残存量が前記上限値よりも大きすぎると、ゲート電極3を適切に積層できないおそれがある。
ゲート絶縁層6の吸水率は、0.5%以下であることが好ましく、0.2%以下であることがより好ましい。これにより、ゲート絶縁層6は水との親和性が極めて低いので、ゲート電極3からのイオンの拡散を確実に防止することができる。
ゲート絶縁層6の平均厚さは、10〜300nmであることが好ましく、50〜250nmであることがより好ましい。一般的な絶縁性材料のPMMAを用いた場合、前述したように絶縁性破壊が生じる。そのため、ゲート絶縁層の膜厚を500nm以上にする必要がある。しかし、本実施形態では、前述したように絶縁破壊が生じないので、ゲート絶縁層6の平均厚さを前記範囲にすることができる。その結果、ゲート絶縁層6が薄膜化されるので、ON電流値やS値等、半導体特性を向上させることができる。
このような半導体装置1では、ソース電極4およびドレイン電極5の間に電圧を印加した状態で、ゲート電極3にゲート電圧を印加すると、有機半導体層7のゲート絶縁層6との界面付近にチャネルが形成され、チャネル領域71をキャリア(正孔)が移動することで、ソース電極4およびドレイン電極5の間に電流が流れる。
すなわち、ゲート電極3に電圧が印加されていないOFF状態では、ソース電極4およびドレイン電極5との間に電圧を印加しても、有機半導体層7中にほとんどキャリアが存在しないため、微少な電流しか流れない。
一方、ゲート電極3に電圧が印加されているON状態では、有機半導体層7のゲート絶縁層6に面した部分に電荷が誘起され、チャネル(キャリアの流路)が形成される。この状態でソース電極4およびドレイン電極5の間に電圧を印加すると、チャネル領域71を通って電流が流れる。
このような半導体装置1は、例えば、次のようにして製造することができる。以下、半導体装置1の製造方法について説明する。
図1に示す半導体装置1の製造方法1は、基板2上にソース電極4およびドレイン電極5を形成する工程[A1]と、ソース電極4とドレイン電極5とを覆うように、基板2上にπ共役系の有機化合物を含む材料で構成された有機半導体層7を形成する工程[A2]と、有機半導体層7の基板2と反対の面側に、ゲート絶縁層6を形成する工程[A3]と、ゲート絶縁層6上にゲート電極3を形成する工程[A4]とを有している。
[A1] ソース電極およびドレイン電極形成工程
まず、図2(a)に示すように、基板2の上面に、ソース電極4およびドレイン電極5を形成する。
ソース電極4およびドレイン電極5は、例えば、プラズマCVD、熱CVD、レーザーCVDのような化学蒸着法(CVD)、真空蒸着、電子ビーム蒸着、パルスレーザー蒸着、スパッタリング(低温スパッタリング)、イオンプレーティング等の乾式メッキ法、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、溶射法、ゾル・ゲル法、MOD法、金属箔の接合、フォトリソグラフィ法等により形成することができる。
なお、ソース電極4およびドレイン電極5は、基板2上に、例えば、導電性粒子や、導電性有機材料を含む導電性材料を塗布(供給)して塗膜を形成した後、必要に応じて、この塗膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより形成することもできる。
導電性粒子を含む導電性材料としては、金属微粒子を分散させた溶液、導電性粒子を含むポリマー混合物等が挙げられる。
また、導電性有機材料を含む導電性材料としては、導電性有機材料の溶液または分散液が挙げられる。
基板2上に導電性材料を塗布(供給)する方法としては、例えば、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディップコート法、スプレーコート法のような塗布法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット法、マイクロコンタクトプリンティング法のような印刷法等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
[A2] 有機半導体層形成工程
次に、図2(b)に示すように、ソース電極4とドレイン電極5とを覆うように、基板2の上面に有機半導体層7を形成する。
有機半導体層7を高分子の有機半導体材料で構成する場合、スピンコート方式やディップ方式等を用いた塗布法、インクジェット方式やスクリーン印刷方式等を用いた印刷法等を用いて形成することができる。
また、有機半導体層7を低分子の有機半導体材料で構成する場合、蒸着法あるいは、前駆体を用いて可溶性にすることで、スピンコート方式やディップ方式等を用いた塗布法、インクジェット方式やスクリーン印刷方式等を用いた印刷法等を用いて塗膜を形成した後、この塗膜に対してアニール処理を行うことで、所望のものに形成することが可能である。
なお、有機半導体層7の形成領域は、図示の構成に限定されず、ソース電極4とドレイン電極5との間の領域(チャネル領域71)にのみ形成してもよい。これにより、同一基板上に、複数の半導体装置1を並設する場合に、各装置1の有機半導体層7を独立して形成することにより、リーク電流、各素子間のクロストークを抑えることができる。また、有機半導体材料の使用量を削減することができ、製造コストの削減を図ることもできる。
[A3] ゲート絶縁層形成工程
次に、図2(c)に示すように、有機半導体層7上に、ゲート絶縁層6を形成する。
[A3−1] 塗布液調製工程
まず、脂環式化合物の高分子をパラフィン炭化水素溶媒に溶解した塗布液を調製する。
塗布液は、脂環式化合物の高分子とパラフィン炭化水素溶媒とを混合した液を、加熱溶解することにより調製することができる。
このときの脂環式化合物の高分子の濃度は、塗布液に対して1〜10wt%であることが好ましく、2〜9wt%であることがより好ましい。脂環式化合物の高分子がこのような濃度であることにより、塗布液の粘度が小さくなるので、インクジェット法を用いることができる。その結果、半導体装置1(特にゲート絶縁層6と有機半導体層7)の製造において、塗布の方法を変更する必要がなく、半導体装置1の製造をより簡単かつ迅速に行うことができる。
なお、この加熱溶解により塗布液を調製した後、塗布液を室温に戻すことで析出物が生じることがある。この場合、例えば、フィルターで濾過することで、前記析出物を除去することができる。ろ過した後は、前記析出物は生じない。当該析出物は、脂環式化合物の高分子のペレットの難溶性の被覆成分である。このように、塗布液をろ過することで、塗布液を安定な溶液とすることができる。
[A3−2] 塗布液塗布工程
次に、塗布液を有機半導体層7上に塗布(供給)する。
塗布液を塗布する方法は、[A1]で説明した塗布法や印刷法等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。これにより、有機半導体層7上に塗布層(ゲート絶縁層6)が得られる。
前述したように、有機半導体層7は、π共役系の有機半導体材料を含んで構成されている。このπ共役系の有機半導体材料は、パラフィン炭化水素溶媒にほとんど溶解しない。そのため、塗布液にパラフィン炭化水素溶媒を用いてゲート絶縁層6を形成することにより、ゲート絶縁層6と有機半導体層7との界面で、それぞれの構成材料の相互拡散を防止することができる。その結果、均質なゲート絶縁層6および有機半導体層7が得られ、半導体特性を向上させることができる。
[A3−3] 脱溶媒処理工程
次に、塗布液を有機半導体層7上に塗布した後、脱溶媒処理により、溶媒を除去する。
脱溶媒処理は、例えば、塗布層を減圧乾燥、加熱乾燥(焼成)などをすることにより、行うことができる。
加熱乾燥を行う場合、例えば、50〜100℃の温度で、5〜15分間乾燥(焼成)することにより行うことができる。
減圧乾燥を行う場合、例えば、圧力1×10−6〜1×10Pa、温度20〜50℃で、5〜15分間乾燥することにより行うことができる。
このような脱溶媒処理により、ゲート絶縁層6からパラフィン炭化水素溶媒の大部分が除去されるが、脂環式化合物の高分子に対して0.1重量%以下のパラフィン炭化水素溶媒はゲート絶縁層6に残存している。
これにより、脂環式化合物の高分子を含む材料で構成されたゲート絶縁層6が得られる。
[A4] ゲート電極形成工程
最後に、図2(d)に示すように、ゲート絶縁層6上にゲート電極3を形成する。
ゲート電極3は、[A1]のソース電極4およびドレイン電極5と同様の方法により、形成することができる。
以上のような工程を経て、図1に示す第1実施形態の半導体装置1が得られる。
このように、半導体装置1の製造方法では、上記各工程を同じ方法で形成することが好ましい。特に、ゲート絶縁層6と有機半導体層7とが同じ方法で形成することがより好ましい。これにより、各工程において、形成方法を変えることなく、各層を形成することができるので、より簡易、迅速かつ確実に半導体装置1を得ることができる。
このような方法としては、インクジェット法またはスピンコート法が好ましい。インクジェット法であることにより、吐出する溶液の液滴数や濃度によって、膜厚や組成を自由に設定することができるので、より簡易に所望の半導体装置1を得ることができる。
<第2実施形態>
次に、本発明の半導体装置の第2実施形態について説明する。
図3は、本発明の半導体装置の第2実施形態を示す概略断面図、図4は、図3に示す半導体装置の製造方法を説明するための図(縦断面図)である。
なお、以下の説明では、図3、4中の上側を「上」、下側を「下」と言う。
以下、第2実施形態の半導体装置について説明するが、前記第1実施形態の半導体装置との相違点を中心に説明し、同様の事項については、その説明を省略する。
第2実施形態の半導体装置1は、全体構成が異なり、それ以外は、前記第1実施形態の半導体装置1と同様である。
図3に示す半導体装置1は、基板2の上面にゲート電極3が形成されている。基板2上には、ゲート電極3を覆うようにさらにゲート絶縁層6が形成されている。このゲート絶縁層6の上面には、有機半導体層7が形成されている。そして、有機半導体層7の上面に、ソース電極4およびドレイン電極5が互いに離間して設けられている。すなわち、図3に示す半導体装置1は、ボトムゲートトップコンタクト型の半導体装置1である。
そのため、本実施形態の半導体装置1は、第1実施形態と異なり、半導体装置1の上側から電気光学装置等の電極などに接触することができる。
各層の構成材料、膜厚などは、前記第1実施形態の対応する各層と同様である。
なお、本実施形態の半導体装置1も、前記第1実施形態の半導体装置1と同様の作用・効果を有する。
このような半導体装置1は、例えば、次のようにして製造することができる。
以下、本実施形態の半導体装置1の製造方法について、図4を用いて説明する。
図4に示す半導体装置1の製造方法は、基板2上に、ゲート電極を形成する工程[B1]と、該ゲート電極3を覆うように基板2上にゲート絶縁層6を形成する工程[B2]と、ゲート絶縁層6の上面に有機半導体層7を形成する工程[B3]と、有機半導体層7の上面にソース電極4およびドレイン電極5を形成する工程[B4]とを有している。
[B1] ゲート電極形成工程
図4(a)に示すように、基板2上にゲート電極3を形成する。
ゲート電極の形成は、[A4]工程と同様の方法で行うことができる。
[B2] ゲート絶縁層形成工程
図4(b)に示すように、ゲート電極3を覆うように基板2上にゲート絶縁層6を形成する。
ゲート絶縁層6の形成は、[A3]工程と同様の方法で行うことができる。
[B3] 有機半導体層形成工程
図4(c)に示すように、ゲート絶縁層6上に有機半導体層7を形成する。
有機半導体層7の形成は、[A2]工程と同様の方法で行うことができる。
[B4] ソース電極およびドレイン電極形成工程
図4(d)に示すように、有機半導体層7上にソース電極4およびドレイン電極5を形成する。
ソース電極およびドレイン電極の形成は、[A1]工程と同様の方法で行うことができる。
以上のような工程を経て、図3に示す第2実施形態の半導体装置1が得られる。
なお、本実施形態の半導体装置1の製造方法においても、前記第1実施形態と同様に、上記各工程を同じ方法で形成することが好ましい。
<半導体回路および電気光学装置>
次に、前述したような半導体装置1を備えるアクティブマトリクス装置(本発明の半導体回路)が組み込まれた本発明の電気光学装置について、電気泳動表示装置を一例に説明する。
図5は、電気泳動表示装置の実施形態を示す縦断面図、図6は、図5に示す電気泳動表示装置が備えるアクティブマトリクス装置の構成を示すブロック図である。
図5に示す電気泳動表示装置200は、基板500上に設けられたアクティブマトリクス装置と、このアクティブマトリクス装置に電気的に接続された電気泳動表示部400とで構成されている。
図6に示すように、アクティブマトリクス装置300は、互いに直交する複数のデータ線301と、複数の走査線302と、これらのデータ線301と走査線302との各交点付近に設けられた半導体装置1とを有している。
そして、半導体装置1が有するゲート電極3は走査線302に、ソース電極4はデータ線301に、ドレイン電極5は後述する画素電極(個別電極)401に、それぞれ接続されている。
図5に示すように、電気泳動表示部400は、基板500上に、順次積層された、画素電極401と、マイクロカプセル402と、透明電極(共通電極)403および透明基板404とを有している。
そして、マイクロカプセル402がバインダ材405により、画素電極401と透明電極403との間に固定されている。
画素電極401は、マトリクス状に、すなわち、縦横に規則正しく配列するように分割されている。
各カプセル402内には、それぞれ、特性の異なる複数種の電気泳動粒子、本実施形態では、電荷および色(色相)の異なる2種の電気泳動粒子421、422を含む電気泳動分散液420が封入されている。
このような電気泳動表示装置200では、1本あるいは複数本の走査線302に選択信号(選択電圧)を供給すると、この選択信号(選択電圧)が供給された走査線302に接続されている半導体装置1がONとなる。
これにより、かかる半導体装置1に接続されているデータ線301と画素電極401とは、実質的に導通する。このとき、データ線301に所望のデータ(電圧)を供給した状態であれば、このデータ(電圧)は画素電極401に供給される。
これにより、画素電極401と透明電極403との間に電界が生じ、この電界の方向、強さ、電気泳動粒子421、422の特性等に応じて、電気泳動粒子421、422は、いずれかの電極に向かって電気泳動する。
一方、この状態から、走査線302への選択信号(選択電圧)の供給を停止すると、半導体装置1はOFFとなり、かかる半導体装置1に接続されているデータ線301と画素電極401とは非導通状態となる。
したがって、走査線302への選択信号の供給および停止、あるいは、データ線301へのデータの供給および停止を適宜組み合わせて行うことにより、電気泳動表示装置200の表示面側(透明基板404側)に、所望の画像(情報)を表示させることができる。
特に、本実施形態にかかる電気泳動表示装置200では、電気泳動粒子421、422の色を異ならせていることにより、多階調の画像を表示することが可能となっている。
また、本実施形態にかかる電気泳動表示装置200は、アクティブマトリクス装置300を有することにより、特定の走査線302に接続された半導体装置1を選択的かつ確実にON/OFFすることができるので、クロストークの問題が生じにくく、また、回路動作の高速化が可能であることから、高品位の画像(情報)を得ることができる。
また、本実施形態にかかる電気泳動表示装置200は、低い駆動電圧で作動するため、省電力化が可能である。
なお、前述したような半導体装置1を備えるアクティブマトリクス装置が組み込まれた電気光学装置は、このような電気泳動表示装置200への適用に限定されるものではなく、例えば、液晶装置、有機または無機EL装置等の表示装置、あるいは発光装置に適用することもできる。
また、前記各実施形態では、それぞれ、2つのゲート電極を備えた半導体装置について説明したが、本発明の半導体装置は、3つ以上のゲート電極を備えていてもよい。
<電子機器>
このような電気泳動表示装置200は、各種電子機器に組み込むことができる。以下、電気泳動表示装置200を備える本発明の電子機器について説明する。
<<電子ペーパー>>
まず、本発明の電子機器を電子ペーパーに適用した場合の実施形態について説明する。
図7は、本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。
この図に示す電子ペーパー600は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体601と、表示ユニット602とを備えている。
このような電子ペーパー600では、表示ユニット602が、前述したような電気泳動表示装置200で構成されている。
<<ディスプレイ>>
次に、本発明の電子機器をディスプレイに適用した場合の実施形態について説明する。
図8は、本発明の電子機器をディスプレイに適用した場合の実施形態を示す図であり、(a)は断面図、(b)は平面図である。
この図に示すディスプレイ800は、本体部801と、この本体部801に対して着脱自在に設けられた電子ペーパー600とを備えている。なお、この電子ペーパー600は、前述したような構成、すなわち、図8に示す構成と同様のものである。
本体部801は、その側部(図中、右側)に電子ペーパー600を挿入可能な挿入口805が形成され、また、内部に二組の搬送ローラ対802a、802bが設けられている。電子ペーパー600を、挿入口805を介して本体部801内に挿入すると、電子ペーパー600は、搬送ローラ対802a、802bにより挟持された状態で本体部801に設置される。
また、本体部801の表示面側(下図(b)中、紙面手前側)には、矩形状の孔部803が形成され、この孔部803には、透明ガラス板804が嵌め込まれている。これにより、本体部801の外部から、本体部801に設置された状態の電子ペーパー600を視認することができる。すなわち、このディスプレイ800では、本体部801に設置された状態の電子ペーパー600を、透明ガラス板804において視認させることで表示面を構成している。
また、電子ペーパー600の挿入方向先端部(図中、左側)には、端子部806が設けられており、本体部801の内部には、電子ペーパー600を本体部801に設置した状態で端子部806が接続されるソケット807が設けられている。このソケット807には、コントローラー808と操作部809とが電気的に接続されている。
このようなディスプレイ800では、電子ペーパー600は、本体部801に着脱自在に設置されており、本体部801から取り外した状態で携帯して使用することもできる。
また、このようなディスプレイ800では、電子ペーパー600が、前述したような電気泳動表示装置200で構成されている。
なお、本発明の電子機器は、以上のようなものへの適用に限定されず、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等を挙げることができ、これらの各種電子機器の表示部に、電気泳動表示装置200を適用することが可能である。
以上、本発明の半導体装置、半導体装置の製造方法、半導体回路、電気光学装置および電子機器について説明したが、本発明は、これらに限定されるものではない。
例えば、本発明の半導体装置、半導体装置の製造方法、半導体回路、電気光学装置および電子機器の各部の構成は、同様の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付加することもできる。
次に、本発明の具体的実施例について説明する。
1.半導体装置の製造
<半導体装置の製造>
(実施例1)
<1>ソース電極およびドレイン電極形成工程
まず、プラスチック基板を用意し、エタノールを用いて洗浄することにより、表面の脱脂処理を行った。
このプラスチック基板上に、金を蒸着することによってソース電極およびドレイン電極を形成した。ソース電極およびドレイン電極形成後、ソース電極およびドレイン電極が形成されたプラスチック基板をイソプロピルアルコールに浸漬し、5分間超音波洗浄を行った。洗浄後、60℃で10分間乾燥した。
<2>有機半導体層形成工程
次に、フルオレン−ビチオフェンコポリマー(以下、「F8T2」と略す。American Dye Source社製 F8T2)をトルエンに溶解して、0.5wt%のF8T2溶液を調製した。このF8T2溶液をスピンキャスト法によって、ソース電極、ドレイン電極および基板上に供給し、膜厚20nmのF8T2膜を積層した。
なお、スピンキャスト法は、スロープ1秒−2000rpm60秒−スロープ2秒の条件で行った。
F8T2膜を積層後、F8T2膜積層基板を60℃、10分間乾燥した。
<3>ゲート絶縁層形成工程
シクロオレフィンポリマー(日本ゼオン(株)製、ZEONEX330R)(Tg123℃、吸水率0.01%、屈折率1.509)を、4wt%の濃度になるようにオクタンに溶解させた。その際、80℃、1時間加熱を行って溶解させた。溶解後、室温に戻した後、0.2μmのフィルターでろ過した。これにより、シクロオレフィンポリマー含有塗布液を調製した。
得られた塗布液をスピンキャスト法によってF8T2膜上に塗布した。なお、スピンキャスト法の条件は、前述と同様にした。塗布後、シクロオレフィンポリマー膜を60℃で10分間乾燥した。
これにより、170nmのシクロオレフィンポリマーを含むゲート絶縁層を形成した。
なお、ゲート絶縁層中のオクタンの濃度は、シクロオレフィンポリマーに対して0.01wt%であった。
<4>受容層形成工程
ポリビニルフェノールを、0.5wt%の濃度になるようにイソプロピルアルコールに溶解してポリビニルフェノール溶液を調製した。このポリビニルフェノール溶液をスピンキャスト法によりゲート絶縁層上に塗布した。なお、スピンキャスト法の条件は、前述と同様にした。
塗布後、ポリビニルフェノールの受容層を60℃で5分間乾燥し、10nmの受容層を得た。
<5>ゲート電極形成工程
最後に、銀コロイドインクをインクジェット法により、ゲート絶縁層上に塗布し、ゲート電極をパターニングした。パターニング後、80℃で10分間焼成した。これにより、銀を構成材料とするゲート電極を得た。
以上より、図1に示すような本発明の半導体装置を得た。なお、半導体装置のチャネル幅は1000μm、チャネル長は10μmであった。
(実施例2)
実施例1において、オクタンをデカンに代えた以外は実施例1と同様に行い、半導体装置を得た。
(実施例3)
実施例1において、オクタンをドデカンに代えた以外は実施例1と同様に行い、半導体装置を得た。
(実施例4)
実施例1において、<3>ゲート絶縁層形成工程を次のようにした以外は実施例1と同様に行い、半導体装置を得た。
<3>ゲート絶縁層形成工程
下記に示す高分子化合物(7)を、4wt%の濃度になるようにオクタンに溶解させた。その際85℃で2時間加熱を行って溶解させた。溶解後、室温に戻した後、0.2μmのフィルターでろ過した。これにより、高分子化合物(7)含有塗布液を調製した。
なお、高分子化合物(7)の重量平均分子量は、GPCで測定したところ、50000であった。
Figure 2008244362
得られた塗布液をスピンキャスト法によってF8T2膜上に塗布した。スピンキャスト法の条件は、実施例1と同様にした。塗布後、高分子化合物(7)膜を60℃で10分間乾燥した。
これにより、170nmの高分子化合物(7)を含むゲート絶縁層を形成した。
なお、ゲート絶縁層中のオクタンの濃度は、高分子化合物(7)に対して0.01wt%であった。
(実施例5)
実施例1において、基板上にゲート電極、ゲート絶縁層、有機半導体層、受容層、ソース電極およびドレイン電極の順番で積層した以外は実施例1と同様に行い、図3に示すような半導体装置を得た。
(実施例6)
実施例1において、F8T2をポリクォーターチオフェン(以下、「PQT−12」と略す。American Dye Source社製 12PQT)に代え、ゲート絶縁膜の膜厚を200nmとした以外は、実施例1と同様に行い、半導体装置を得た。
(実施例7)
実施例1において、F8T2をPQT-12に代え、ゲート絶縁膜の膜厚を300nmとした以外は、実施例1と同様に行い、半導体装置を得た。
(比較例1)
実施例1において、塗布液をPMMA(Tg120℃、吸水率2%、屈折率1.49)を酢酸ブチルに溶解した塗布液に代えた以外は、実施例1と同様に行い、半導体装置を得た。なお、ゲート絶縁層の厚さは500nmだった。
(比較例2)
実施例1において、シクロオレフィンポリマーを脂環式化合物を有さない高分子(ポリエチレン)に代えた以外は実施例1と同様に行い、半導体装置を得た。なお、ゲート絶縁層の厚さは500nmだった。
(比較例3)
実施例6において、塗布液をPMMAを酢酸ブチルに溶解した塗布液に代えた以外は、実施例6と同様に行い、半導体装置を得た。なお、ゲート絶縁層の厚さは500nmだった。
2.半導体特性評価
各実施例および各比較例で得られた半導体装置のトランスファー特性を、半導体パラメータアナライザー(アジレント・テクノロジー社製:4156C)を用いて測定した。
測定条件は、窒素中、ドレイン電圧を−5V、もしくは−40V印加し、ゲート電圧を+10Vから−40Vまでスイープした場合のドレイン電流を測定した。測定結果から、移動度、ON電流値、ON/OFF比を、以下に示すようにして求めた。
その結果を表1および図9に示す。なお、図9は、実施例1および比較例1の結果を代表して示すが、実施例2〜6、比較例2、3も同様の図であった。
(1)移動度
図9のグラフの直線の切片から閾値電圧を求め、また直線の傾きから、飽和領域でのトランジスタの移動度を算出した。
(2)ON電流値
ゲート電圧を−40Vとし、ソース電極とドレイン電極との電位差を40Vとして、ソース電極とドレイン電極との間に流れる電流の値を測定した。
(3)ON/OFF比
ゲート電圧が0Vのときと、ゲート電圧が−40Vのときのドレイン電流の比から求めた。
Figure 2008244362
表1に示すように、実施例の半導体装置は比較例の半導体装置に比較して半導体特性に優れていた。
特に、実施例1〜5は、比較例1、2に比較して移動度が8倍向上した。また、実施例6、7は、比較例3に比較して移動度が約3〜4倍向上した。
また、各実施例は、比較例と比較して、ON電流値、ON/OFF比ともに良好であった。
また、図9に示すように、ゲート絶縁層を薄膜化したことによって、各実施例の半導体装置は、S値が向上した。
このように、実施例1〜5のゲート絶縁膜の厚さを比較例1、2のゲート絶縁膜の約1/3の厚さにしても、優れた半導体特性が得られた。同様に、実施例6、7のゲート絶縁膜の厚さを比較例3のゲート絶縁膜の約1/2の厚さにしても、優れた半導体特性が得られた。
本発明の半導体装置の第1実施形態を示す概略断面図である。 図1に示す半導体装置の製造方法を説明するための図(縦断面図)である。 本発明の半導体装置の第2実施形態を示す概略断面図である。 図3に示す半導体装置の製造方法を説明するための図(縦断面図)である。 本発明の半導体体装置を備える表示装置を適用した電気泳動表示装置の実施形態を示す縦断面図である。 図5に示す電気泳動表示装置が備えるアクティブマトリクス装置の構成を示すブロック図である。 本発明の電子機器を適用した電子ペーパーの実施形態を示す斜視図である。 本発明の電子機器を適用したディスプレイの実施形態を示す斜視図である。 本発明の半導体装置の伝達特性を示すI−V図である。
符号の説明
1……半導体装置 2……基板 3……ゲート電極 4……ソース電極 5……ドレイン電極 6……ゲート絶縁層 7……有機半導体層 71……チャネル領域 200……電気泳動表示装置 300……アクティブマトリクス装置 301……データ線 302……走査線 400……電気泳動表示部 401……画素電極 402……マイクロカプセル 420……電気泳動分散液 421、422……電気泳動粒子 403……透明電極 404……透明基板 405……バインダ材 500……基板 600……電子ペーパー 601……本体 602……表示ユニット 800……ディスプレイ 801……本体部 802a、802b……搬送ローラ対 803……孔部 804……透明ガラス板 805……挿入口 806……端子部 807……ソケット 808……コントローラー 809……操作部

Claims (16)

  1. 基板上にソース電極およびドレイン電極を形成する工程と、
    少なくとも前記ソース電極および前記ドレイン電極との間に、π共役系の有機化合物を含む有機半導体層を形成する工程と、
    前記有機半導体層上に、芳香族性をもたない炭素環式化合物である脂環式化合物の高分子がパラフィン炭化水素溶媒に溶解した塗布液を塗布した後、当該塗布液を脱溶媒処理することにより、前記脂環式化合物の高分子を含むゲート絶縁層を形成する工程と、
    前記ゲート絶縁層上にゲート電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
  2. 基板上にゲート電極を形成する工程と、
    前記ゲート電極を覆うように前記基板上に、芳香族性をもたない炭素環式化合物である脂環式化合物の高分子がパラフィン炭化水素溶媒に溶解した塗布液を塗布した後、当該塗布液を脱溶媒処理することにより、前記脂環式化合物の高分子を含むゲート絶縁層を形成する工程と、
    前記ゲート絶縁層上に、π共役系の有機化合物を含む有機半導体層を形成する工程と、
    前記有機半導体層上にソース電極およびドレイン電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
  3. 前記脂環式化合物の高分子は、その側鎖に環状の原子配列を有するものである請求項1または2に記載の半導体装置の製造方法。
  4. 前記脂環式化合物の高分子は、その主鎖に環状の原子配列を有するものである請求項1ないし3のいずれかに記載の半導体装置の製造方法。
  5. 前記環状の原子配列は、ノルボルネン構造を有するものである請求項1ないし4のいずれかに記載の半導体装置の製造方法。
  6. 前記環状の原子配列は、シクロヘキサン構造を有するものである請求項1ないし5のいずれかに記載の半導体装置の製造方法。
  7. 前記脂環式化合物の高分子は、前記環状の原子配列を有する構造体とエチレンとの共重合体である請求項1ないし6のいずれかに記載の半導体装置の製造方法。
  8. 前記パラフィン炭化水素溶媒は、常温、常圧で液体のものである請求項1ないし7のいずれかに記載の半導体装置の製造方法。
  9. 前記パラフィン炭化水素溶媒は、ヘプタン、オクタン、ノナン、デカン、ウンデカン、ドデカン、トリデカン、テトラデカン、ペンタデカン、ヘキサデカンおよびヘプタデカンの少なくとも1種で構成されるものである請求項1ないし8のいずれかに記載の半導体装置の製造方法。
  10. 前記脱溶媒処理は、前記パラフィン炭化水素溶媒が、前記脂環式化合物の高分子に対して0.1重量%以下残存するように行われる請求項1ないし9のいずれかに記載の半導体装置の製造方法。
  11. 前記ゲート電極は、銀で構成されている請求項1ないし10のいずれかに記載の半導体装置の製造方法。
  12. ゲート電極と、
    チャネル領域を有する有機半導体層と、
    前記ゲート電極と前記有機半導体層との間に位置するゲート絶縁層と、
    前記チャネル領域を介してキャリアの移動を行うソース電極及びドレイン電極と、を備え、
    前記有機半導体層がπ共役系の有機化合物を含み、前記ゲート絶縁層が、パラフィン炭化水素溶媒に可溶な脂環式化合物の高分子と前記溶媒とを含み、前記溶媒が前記脂環式化合物の高分子に対して0.1重量%以下である、ことを特徴とする半導体装置。
  13. 前記ゲート絶縁層の吸水率は、0.5%以下である請求項12に記載の半導体装置。
  14. 請求項12または13に記載の半導体装置を備えることを特徴とする半導体回路。
  15. 請求項14に記載の半導体回路を備えることを特徴とする電気光学装置。
  16. 請求項15に記載の電気光学装置を備えることを特徴とする電子機器。
JP2007086099A 2007-03-28 2007-03-28 半導体装置の製造方法、半導体装置、半導体回路、電気光学装置および電子機器 Pending JP2008244362A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007086099A JP2008244362A (ja) 2007-03-28 2007-03-28 半導体装置の製造方法、半導体装置、半導体回路、電気光学装置および電子機器
US12/056,366 US8105870B2 (en) 2007-03-28 2008-03-27 Method for manufacturing semiconductor device, semiconductor device, semiconductor circuit, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007086099A JP2008244362A (ja) 2007-03-28 2007-03-28 半導体装置の製造方法、半導体装置、半導体回路、電気光学装置および電子機器

Publications (1)

Publication Number Publication Date
JP2008244362A true JP2008244362A (ja) 2008-10-09

Family

ID=39792649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007086099A Pending JP2008244362A (ja) 2007-03-28 2007-03-28 半導体装置の製造方法、半導体装置、半導体回路、電気光学装置および電子機器

Country Status (2)

Country Link
US (1) US8105870B2 (ja)
JP (1) JP2008244362A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171165A (ja) * 2009-01-22 2010-08-05 Sony Corp 有機半導体装置およびその製造方法
WO2013153998A1 (ja) * 2012-04-09 2013-10-17 ソニー株式会社 電子デバイス及びその製造方法並びに画像表示装置
JP2013543650A (ja) * 2010-09-02 2013-12-05 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 電気デバイスのための中間層
JP2015062900A (ja) * 2009-03-06 2015-04-09 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニーE.I.Du Pont De Nemours And Company 電気活性層の形成方法
JP2016058443A (ja) * 2014-09-05 2016-04-21 Dic株式会社 薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法
JPWO2016052283A1 (ja) * 2014-09-30 2017-05-25 富士フイルム株式会社 有機半導体組成物、有機薄膜トランジスタ、電子ペーパー、ディスプレイデバイス

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105038069B (zh) 2010-09-02 2017-10-17 默克专利股份有限公司 用于电子器件的栅绝缘层
US9082981B1 (en) 2012-01-16 2015-07-14 Polyera Corporation Curable polymeric materials and related electronic devices
KR101956961B1 (ko) * 2012-02-15 2019-06-24 메르크 파텐트 게엠베하 유기 전자 소자용 평탄화 층
US8692238B2 (en) * 2012-04-25 2014-04-08 Eastman Kodak Company Semiconductor devices and methods of preparation
US9425417B2 (en) 2012-09-21 2016-08-23 Merck Patent Gmbh Polycycloolefinic polymer formulation for an organic semiconductor
US10147895B2 (en) 2015-07-13 2018-12-04 Flexterra, Inc. Curable polymeric materials and their use for fabricating electronic devices
WO2019144082A1 (en) 2018-01-19 2019-07-25 Flexterra, Inc. Organic dielectric materials and devices including them

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62105610A (ja) * 1985-11-01 1987-05-16 Nippon Zeon Co Ltd 電子・電気部品の樹脂封止方法
JPH06107736A (ja) * 1992-09-30 1994-04-19 Nippon Zeon Co Ltd ビニル化環状炭化水素系共重合体、その水素添加物、水素添加物からなる光学材料、医療用器材、電気絶縁材料、および電子部品処理用器材
WO1998018837A1 (fr) * 1996-10-29 1998-05-07 Nippon Zeon Co., Ltd. Polymere norbornene thermoplastique modifie et procede de production
JPH10120768A (ja) * 1996-08-28 1998-05-12 Nippon Zeon Co Ltd 環状オレフィン系重合体及び架橋性重合体組成物
JP2004063976A (ja) * 2002-07-31 2004-02-26 Mitsubishi Chemicals Corp 電界効果トランジスタ
JP2006321810A (ja) * 1996-12-20 2006-11-30 Sumitomo Chemical Co Ltd 微粒子状ホウ素化合物、それよりなるオレフィン重合用触媒成分およびその製造方法
WO2006129718A1 (ja) * 2005-05-31 2006-12-07 Incorporated National University Iwate University 有機薄膜トランジスタ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4187269B2 (ja) * 1996-10-29 2008-11-26 日本ゼオン株式会社 架橋性重合体組成物
US6184319B1 (en) * 1996-12-20 2001-02-06 Sumitomo Chemical Company, Limited Olefin polymer, films or sheets made therefrom, and process for the production of olefin polymer
US6660816B2 (en) * 1996-12-20 2003-12-09 Sumitomo Chemical Company, Limited Process for preparing olefin polymers
WO2003016365A1 (fr) * 2001-08-17 2003-02-27 Asahi Kasei Kabushiki Kaisha Copolymere de cyclodiene conjugue
US6946676B2 (en) * 2001-11-05 2005-09-20 3M Innovative Properties Company Organic thin film transistor with polymeric interface
DE102004023276A1 (de) * 2004-05-11 2005-12-01 Covion Organic Semiconductors Gmbh Lösungen organischer Halbleiter
JP2006297694A (ja) 2005-04-19 2006-11-02 Konica Minolta Holdings Inc ガスバリアフィルム、有機エレクトロルミネッセンス用樹脂基材、該樹脂基材を用いた有機エレクトロルミネッセンス素子及びガスバリアフィルムの製造方法
JP2007013097A (ja) * 2005-06-01 2007-01-18 Sony Corp 有機半導体材料、有機半導体薄膜及び有機半導体素子
KR101139052B1 (ko) * 2005-12-06 2012-04-30 삼성전자주식회사 불소를 포함하는 유기절연체 조성물 및 이를 이용한 유기박막 트랜지스터

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62105610A (ja) * 1985-11-01 1987-05-16 Nippon Zeon Co Ltd 電子・電気部品の樹脂封止方法
JPH06107736A (ja) * 1992-09-30 1994-04-19 Nippon Zeon Co Ltd ビニル化環状炭化水素系共重合体、その水素添加物、水素添加物からなる光学材料、医療用器材、電気絶縁材料、および電子部品処理用器材
JPH10120768A (ja) * 1996-08-28 1998-05-12 Nippon Zeon Co Ltd 環状オレフィン系重合体及び架橋性重合体組成物
WO1998018837A1 (fr) * 1996-10-29 1998-05-07 Nippon Zeon Co., Ltd. Polymere norbornene thermoplastique modifie et procede de production
JP2006321810A (ja) * 1996-12-20 2006-11-30 Sumitomo Chemical Co Ltd 微粒子状ホウ素化合物、それよりなるオレフィン重合用触媒成分およびその製造方法
JP2004063976A (ja) * 2002-07-31 2004-02-26 Mitsubishi Chemicals Corp 電界効果トランジスタ
WO2006129718A1 (ja) * 2005-05-31 2006-12-07 Incorporated National University Iwate University 有機薄膜トランジスタ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171165A (ja) * 2009-01-22 2010-08-05 Sony Corp 有機半導体装置およびその製造方法
JP2015062900A (ja) * 2009-03-06 2015-04-09 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニーE.I.Du Pont De Nemours And Company 電気活性層の形成方法
JP2013543650A (ja) * 2010-09-02 2013-12-05 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 電気デバイスのための中間層
WO2013153998A1 (ja) * 2012-04-09 2013-10-17 ソニー株式会社 電子デバイス及びその製造方法並びに画像表示装置
JP2016058443A (ja) * 2014-09-05 2016-04-21 Dic株式会社 薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法
JPWO2016052283A1 (ja) * 2014-09-30 2017-05-25 富士フイルム株式会社 有機半導体組成物、有機薄膜トランジスタ、電子ペーパー、ディスプレイデバイス

Also Published As

Publication number Publication date
US20080237583A1 (en) 2008-10-02
US8105870B2 (en) 2012-01-31

Similar Documents

Publication Publication Date Title
JP2008244362A (ja) 半導体装置の製造方法、半導体装置、半導体回路、電気光学装置および電子機器
US7361927B2 (en) Transistor, circuit board, display and electronic equipment
JP4927045B2 (ja) 半導体装置の作製方法
JP4888043B2 (ja) 有機半導体用組成物、トランジスタの製造方法、アクティブマトリクス装置の製造方法、電気光学装置の製造方法および電子機器の製造方法
JP5025110B2 (ja) 半導体装置の作製方法
JP4341529B2 (ja) 電子デバイス、電子デバイスの製造方法および電子機器
KR100766513B1 (ko) 유기 반도체 장치의 제조 방법, 유기 반도체 장치, 전자장치 및 전자 기기
TW200947779A (en) Method for forming semiconductor thin film and method for manufacturing thin-film semiconductor device
JP2005243822A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2010212587A (ja) 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、有機薄膜トランジスタアレイ及び表示装置
JP2008244363A (ja) 薄膜トランジスタ、電子回路、表示装置および電子機器
JP5250981B2 (ja) 有機デバイスの製造方法並びに電子機器
JP4419425B2 (ja) 有機薄膜トランジスタ素子
JP4729855B2 (ja) 薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP5470788B2 (ja) 有機半導体装置、有機半導体装置の製造方法、電子デバイスおよび電子機器
JP5103735B2 (ja) 有機半導体層用組成物、薄膜トランジスタの製造方法、アクティブマトリクス装置の製造方法、電気光学装置の製造方法および電子機器の製造方法
JP2008235607A (ja) 薄膜トランジスタ、配線基板、表示装置および電子機器
JP2015165529A (ja) 有機半導体膜の製造方法、有機半導体膜、薄膜トランジスタ、アクティブマトリクス装置、電気光学装置および電子機器
JP6217162B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP2008192669A (ja) 有機半導体用組成物、及びトランジスタの製造方法
JP2014183265A (ja) 薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置
JP2016039307A (ja) 有機薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111108