KR102271091B1 - 비휘발성 메모리 소자 및 이의 제조 방법 - Google Patents

비휘발성 메모리 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR102271091B1
KR102271091B1 KR1020200027064A KR20200027064A KR102271091B1 KR 102271091 B1 KR102271091 B1 KR 102271091B1 KR 1020200027064 A KR1020200027064 A KR 1020200027064A KR 20200027064 A KR20200027064 A KR 20200027064A KR 102271091 B1 KR102271091 B1 KR 102271091B1
Authority
KR
South Korea
Prior art keywords
memory device
electrode
floating gate
poly
volatile memory
Prior art date
Application number
KR1020200027064A
Other languages
English (en)
Inventor
김선국
이정준
홍성인
박준우
추수호
윤경호
이선종
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020200027064A priority Critical patent/KR102271091B1/ko
Application granted granted Critical
Publication of KR102271091B1 publication Critical patent/KR102271091B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H01L27/11517—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본원은 기판 상에 형성된 플로팅 게이트(floating gate), 상기 플로팅 게이트 상에 형성된 절연층,상기 절연층 상에 형성된 전이 금속 칼코게나이드 채널, 제 1 전극, 및 제 2 전극을 포함하고, 상기 플로팅 게이트는 전도성 유화제 및 전도성 물질의 중합체를 포함하고, 상기 제 1 전극 및 상기 제 2 전극은 이격되어 존재하는 것인, 비휘발성 메모리 소자에 관한 것이다.

Description

비휘발성 메모리 소자 및 이의 제조 방법 {NON-VOLATILE MEMORY DEVICE AND MANUFACTURING METHOD OF THE SAME}
본원은 비휘발성 메모리 소자 및 이의 제조 방법에 관한 것이다.
우리 생활의 주변에는 스마트폰, TV, 컴퓨터 등 수많은 전자기기가 존재한다. 이러한 전자 기기는 데이터를 저장하기 위해 메모리 소자를 포함하며, 상기 메모리 소자는 저장한 데이터를 유지할 수 있는지 여부에 따라 휘발성(volatile) 또는 비휘발성(non-volatile)으로 나뉠 수 있다.
휘발성 메모리는 파워가 제거될 때 그 저장 데이터를 손실하는 소자의 총칭으로서, DRAM(Dynamic random access memory) 등이 존재한다. 상기 휘발성 메모리는 동작 속도가 매우 빠르지만, 전원의 공급이 차단되면 저장되었던 데이터가 소멸되기 때문에 주기억장치로서 사용된다. 비휘발성 메모리는 파워가 제거되어도 저장된 데이터를 유지할 수 있어 데이터를 영구적으로 저장하기 위한 보조 기억 장치로서 사용될 수 있다.
그러나 비휘발성 메모리는 휘발성 메모리에 비해 동작 속도가 느리고, 데이터의 저장 과정 중 발생하는 절연층의 마모에 의해 읽기/쓰기/지우기의 횟수 제한이 존재하는 단점이 존재한다. 이러한 점을 향상시키기 위해 플로팅 게이트, SONOS(Si/Oxide/Nitride/Oxide/Silicon) 구조 등 다양한 소자 구조가 제안되었다.
본원의 배경이 되는 기술인 논문(Quoc An Vu, et al. "Two-Terminal Floating-Gate Memory with Van Der Waals Heterostructures for Ultrahigh on/off Ratio." Nature Communications, vol. 7, no. 1, 2016, p. 12725.)은 그래핀 및 h-BN 을 포함하는 플로팅 게이트 메모리 소자에 대한 것이다. 상기 논문은 플로팅 게이트로서 그래핀층을 사용하고, 절연층으로서 h-BN 을 사용하고 있으나, 플로팅 게이트로서 고분자 물질을 사용하는 것을 인식하지 못하고 있다.
본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 비휘발성 메모리 소자, 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 본원은 상기 비휘발성 메모리 소자를 포함하는 플렉서블 소자를 제공한다.
다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면은, 기판 상에 형성된 플로팅 게이트(floating gate), 상기 플로팅 게이트 상에 형성된 절연층, 상기 절연층상에 형성된 전이 금속 칼코게나이드 채널, 제 1 전극, 및 제 2 전극을 포함하고, 상기 플로팅 게이트는 전도성 유화제 및 전도성 물질의 중합체를 포함하고, 상기 제 1 전극 및 상기 제 2 전극은 이격되어 존재하는 것인, 비휘발성 메모리 소자를 제공한다.
본원의 일 구현예에 따르면, 상기 전도성 물질은 폴리(3,4-에틸렌디옥시티오펜)(poly(3,4-ethylenedioxythiophene)), 폴리티오펜(polythiophene), 폴리피롤(polypyrrole), 폴리아닐린(polyaniline), 폴리(3-메틸 티오펜)(poly(3-methyl thiophene), 폴리(3-헥실 티오펜)(poly(3-hexyl thiophene), 폴리옥틸티오펜(poly octylthiophene), 폴리 풀러렌(polyfullernene), 폴리 아세틸렌(polyacetylene), 폴리퓨란(polyfuran), 폴리 페닐렌 설파이드(poly phenylene sulfide), 폴리(페닐렌-비닐렌)(poly(phenylene-vinylene)), 폴리(티에닐렌-비닐렌)(poly(thienylene-vinylene)), 폴리 설퍼-나이트라이드(Poly sulfur-nitride), 및 이들의 조합들로 이루어진 군에서 선택된 고분자를 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 전도성 유화제는 폴리스티렌 술포네이트(polystyrene sulfonate), 4-톨루엔 설폰산(p-Toluenesulfonic acid), 1-나프탈렌 설폰산(1-Naphthalenesulfonic acid), 도데실벤젠설폰산(Dodecyl benezene sulfonic acid), 폴리비닐설폰산[poly(vinyl sulfonic acid)], 폴리스티렌설폰산[poly(4-styrene sulfonic acid), 폴리아크릴산[poly(acrylic acid)], 폴리메타크릴산[poly(methacrylic acid)], 및 이들의 조합들로 이루어진 군에서 선택된 것을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 비휘발성 메모리 소자는 동작 전압폭이 30 V 내지 160 V 일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 비휘발성 메모리 소자의 전류 점멸비(on/off ratio)는 102 내지 105 일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면 상기 비휘발성 메모리 소자는 상기 플로팅 게이트의 하단에 컨트롤 게이트를 추가 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 컨트롤 게이트에 인가되는 전압의 방향에 따라, 상기 플로팅 게이트에 전자가 저장되거나 또는 저장된 전자가 유출될 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 플로팅 게이트 내부의 전자의 상태에 따라 데이터가 저장(programmed) 또는 삭제(erased 또는 unprogrammed)될 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 제 1 전극, 상기 제 2 전극, 및 상기 컨트롤 게이트는 각각 독립적으로 Ag, Ti, Pt, Au, Ni, Zr, Ta, Zn, Nb, Cr, Co, Mn, Fe, Al, Mg, Si, W, Cu, 란탄계 금속, 이들의 질화물, 이들의 산화물, 및 이들의 조합들로 이루어진 군에서 선택된 것을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 전이 금속 칼코게나이드 채널은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, 및 이들의 조합들로 이루어진 군에서 선택된 것을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 절연층은 Al2O3, SiO2, AlN, Si, GaN, AlN, InGaN, AlGaN, AlInGaN, 및 이들의 조합들로 이루어진 군에서 선택된 것을 포함할 수 있으나, 이에 제한되는 것은 아니다.
또한, 본원의 제 2 측면은 기판 상에 플로팅 게이트를 형성하는 단계, 상기 플로팅 게이트 상에 절연층을 형성하는 단계, 및 상기 절연층 상에 전이 금속 칼코게나이드 채널, 제 1 전극 및 제 2 전극을 형성하는 단계를 포함하고, 상기 플로팅 게이트는 전도성 유화제 및 전도성 물질의 중합체를 포함하고, 상기 제 1 전극 및 상기 제 2 전극은 이격되어 존재하는 것인, 비휘발성 메모리 소자의 제조 방법을 제공한다.
본원의 일 구현예에 따르면, 상기 플로팅 게이트를 형성하는 단계는 스핀코팅, 초음파 코팅, 량뮤어-블로젯 코팅(Langmuir-Blodgett, LB), 잉크젯 프린팅, 노즐 프린팅, 슬롯 다이 코팅, 닥터블레이드 코팅, 스크린 프린팅, 딥 코팅, 그래비어 프린팅, 리버스 오프셋 프린팅, 물리적 전사, 스프레이 코팅, 및 이들의 조합들로 이루어진 군에서 선택된 코팅 공정을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 전이 금속 칼코게나이드 채널을 형성하는 단계는 물리적 전사, 화학적 전사, CVD, PVD, ALD, 및 이들의 조합들로 이루어진 군에서 선택된 공정을 포함하는 방법에 의해 수행될 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 비휘발성 메모리 소자의 제조 방법은 상기 플로팅 게이트의 하단에 컨트롤 게이트를 형성하는 단계를 추가 포함할 수 있으나, 이에 제한되는 것은 아니다.
또한, 본원의 제 3 측면은 상기 제 1 측면에 따른 비휘발성 메모리 소자를 포함하는 플렉서블 소자를 제공한다.
상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.
전술한 본원의 과제 해결 수단에 의하면, 본원에 따른 비휘발성 메모리 소자는 80 V 이하의 매우 큰 동작 전압을 가질 수 있고, 105 이하의 프로그램/삭제 비율을 유지할 수 있기 때문에, 본원을 통해 우수한 성능의 비휘발성 메모리 소자를 제공할 수 있다.
또한, 본원에 따른 비휘발성 메모리 소자는 읽기, 쓰기, 및 삭제 과정을 100 회 남짓 시행하여도 문턱 전압의 변화가 미비하여, 본원을 통해 내구성이 우수한 비휘발성 메모리 소자를 제공할 수 있다.
또한, 본원에 따른 비휘발성 메모리 소자는 전이 금속 칼코게나이드 채널 및 전도성 고분자를 사용하기 때문에, 기판의 종류를 변경함으로써 기존의 경성 장치 뿐만 아니라 플렉서블한 장치에서도 사용될 수 있다.
더욱이, 본원에 따른 비휘발성 메모리 소자는 동작 전압폭이 크기 때문에, 한번에 복수의 데이터를 저장할 수 있다.
다만, 본원에서 얻을 수 있는 효과는 상기된 바와 같은 효과들로 한정되지 않으며, 또 다른 효과들이 존재할 수 있다.
도 1 은 본원의 일 구현예에 따른 비휘발성 메모리 소자의 모식도이다.
도 2 는 본원의 일 구현예에 따른 비휘발성 메모리 소자의 모식도이다.
도 3 은 본원의 일 구현예에 따른 비휘발성 메모리 소자의 작동 원리를 나타낸 모식도이다.
도 4 는 본원의 일 구현예에 따른 비휘발성 메모리 소자의 제조 방법을 나타낸 순서도이다.
도 5 는 본원의 일 실시예에 따른 비휘발성 메모리 소자의 사진이다.
도 6 은 본원의 일 실시예에 따른 비휘발성 메모리 소자의 전기적 특성에 대한 그래프이다.
도 7 은 본원의 일 실시예에 따른 비휘발성 메모리 소자의 성능에 대한 그래프이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다.
그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우 뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 또한, 본원 명세서 전체에서, "~ 하는 단계" 또는 "~의 단계"는 "~를 위한 단계"를 의미하지 않는다.
본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 "이들의 조합"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본원 명세서 전체에서, "A 및/또는 B" 의 기재는, "A 또는 B, 또는, A 및 B" 를 의미한다.
이하에서는 본원의 비휘발성 메모리 소자 및 이의 제조 방법에 대하여, 구현예 및 실시예와 도면을 참조하여 구체적으로 설명하도록 한다. 그러나 본원이 이러한 구현예 및 실시예와 도면에 제한되는 것은 아니다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면은, 기판(100) 상에 형성된 플로팅 게이트(200, floating gate), 상기 플로팅 게이트(200) 상에 형성된 절연층(300),상기 절연층(300) 상에 형성된 전이 금속 칼코게나이드 채널(400), 제 1 전극(510), 및 제 2 전극(520)을 포함하고, 상기 플로팅 게이트(200)는 전도성 유화제 및 전도성 물질의 중합체를 포함하고, 상기 제 1 전극(510) 및 상기 제 2 전극(520)은 이격되어 존재하는 것인, 비휘발성 메모리 소자(10)를 제공한다.
도 1 및 도 2 는 본원의 일 구현예에 따른 비휘발성 메모리 소자(10)의 모식도이다. 구체적으로, 도 2 는 후술할 컨트롤 게이트(210)를 추가 포함하는 비휘발성 메모리 소자에 대한 것이다.
본원에 따른 비휘발성 메모리 소자는 전원이 공급되지 않아도 저장된 정보를 유지할 수 있는 소자를 의미한다. 이러한 비휘발성 메모리 소자는 동작에 오랜 시간이 소요되고, 데이터를 저장 또는 삭제하는 횟수에 제한이 존재하는 단점이 존재하나, 전원이 공급되지 않아도 정보를 유지할 수 있는 장점을 가질 수 있어 데이터의 저장 등에 유용하게 사용될 수 있다.
일반적으로, 비휘발성 메모리 소자는 데이터를 저장하기 위해 플로팅 게이트(floating gate)를 사용할 수 있다. 종래의 플로팅 게이트는 IMIM(insulator/metal/insulator/metal) 과 같이, 절연 물질과 전극이 교대로 배치되는 구조를 가질 수 있으며, 일반적으로 세라믹 물질을 포함하는 절연 물질 및 금속을 포함하는 전극의 특성상 상기 플로팅 게이트는 플렉서블한 소자에 사용될 수 없는 단점을 가지고 있다.
그러나, 본원에 따른 비휘발성 메모리 소자(10)는 전도성 물질 및 전도성 유화제의 중합체인 일종의 전도성 고분자를 포함하는 플로팅 게이트(200) 및 상기 전이 금속 칼코게나이드 채널(400)을 포함하기 때문에, 플렉서블한 소자에서도 사용될 수 있는 장점을 가진다.
본원에 따른 전이 금속 칼코게나이드는 전이 금속 및 칼코겐 원소(S, Se, 또는 Te)가 결합한 것으로서, 그래핀(graphene)과 유사한 2 차원 층상 구조를 갖는 물질을 의미한다. 후술하겠지만, 상기 전이 금속 칼코게나이드 채널(400)은 상기 제 1 전극(510) 및 상기 제 2 전극(520) 사이에 위치하여 전류를 흐르게 하는 통로의 역할을 수행할 수 있다.
본원의 일 구현예에 따르면, 상기 비휘발성 메모리 소자(10)는 동작 전압폭이 30 V 내지 160 V 일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 동작 전압폭은 약 30 V 내지 약 160 V, 약 35 V 내지 약 160 V, 약 40 V 내지 약 160 V, 약 45 V 내지 약 160 V, 약 50 V 내지 약 160 V, 약 55 V 내지 약 160 V, 약 70 V 내지 약 160 V, 약 85 V 내지 약 160 V, 약 100 V 내지 약 160 V, 약 115 V 내지 약 160 V, 약 130 V 내지 약 160 V, 약 145 V 내지 약 160 V, 약 30 V 내지 약 35 V, 약 30 V 내지 약 40 V, 약 30 V 내지 약 45 V, 약 30 V 내지 약 50 V, 약 30 V 내지 약 55 V, 약 30 V 내지 약 70 V, 약 30 V 내지 약 85 V, 약 30 V 내지 약 100 V, 약 30 V 내지 약 115 V, 약 30 V 내지 약 130 V, 약 30 V 내지 약 145 V, 약 35 V 내지 약 145 V, 약 40 V 내지 약 130 V, 약 45 V 내지 약 115 V, 약 50 V 내지 약 100 V, 약 55 V 내지 약 85 V, 또는 약 70 V 일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 비휘발성 메모리 소자의 전류 점멸비(on/off ratio)는 102 내지 105 일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 전류 점멸비는 약 102 내지 약 105, 약 103 내지 약 105, 약 104 내지 약 105, 약 102 내지 약 103, 약 102 내지 약 104, 또는 약 103 내지 약 104 일 수 있으나, 이에 제한되는 것은 아니다.
본원에 따른 동작 전압폭은 상기 비휘발성 메모리 소자(10)의 전류-전압 그래프에서 전류가 상승할 때 인가되는 전압 및 전압이 하강할 때 인가된 전압의 차이를 의미하고, 상기 전류 점멸비는 상기 비휘발성 메모리 소자(10)에서 흐를 수 있는 전류의 최대값(on) 및 최소값(off)의 비율을 의미한다.
상기 동작 전압폭은 상기 절연층(300)에 의해 조절될 수 있다.
상기 동작 전압폭이 클수록 상기 동작 전압폭 사이에 다수의 문턱 전압을 형성할 수 있으므로, 하나의 소자에 다수의 데이터를 저장할 수 있고, 상기 전류 점멸비가 클수록 프로그래밍 및 삭제의 비율이 안정적으로 유지될 수 있기 때문에, 상기 전류 점멸비는 상기 비휘발성 메모리 소자(10)의 데이터의 읽기/쓰기/지우기 성능과 연관성이 존재한다.
본원의 일 구현예에 따르면 상기 비휘발성 메모리 소자(10)는 상기 플로팅 게이트(200)의 하단에 컨트롤 게이트(210)를 추가 포함할 수 있으나, 이에 제한되는 것은 아니다. 이와 관련하여, 상기 컨트롤 게이트(210)는 상기 기판(100)과 상기 플로팅 게이트(200)의 사이, 또는 상기 기판의 하단에 존재할 수 있으나, 이에 제한되는 것은 아니다.
본원에 따른 컨트롤 게이트는 상기 플로팅 게이트(200)를 제어하기 위한 게이트 전극으로서, 상술하였듯 상기 컨트롤 게이트(210)에 인가되는 전압을 조절함으로써 상기 플로팅 게이트(200)에 전자를 저장 또는 유출시킬 수 있다.
본원의 일 구현예에 따르면, 상기 컨트롤 게이트(210)에 인가되는 전압의 방향에 따라, 상기 플로팅 게이트(200)에 전자가 저장되거나 또는 저장된 전자가 유출될 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 플로팅 게이트(200) 내부의 전자의 상태에 따라 데이터가 저장(programmed) 또는 삭제(erased 또는 unprogrammed)될 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 비휘발성 메모리 소자(10)의 문턱 전압이 변동(shift)되는 정도를 통해 내부 전자의 많고 적음을 확인할 수 있고, 내부의 전자가 많으면 데이터의 저장이 발생함을 확인할 수 있다.
도 3 은 본원의 일 구현예에 따른 비휘발성 메모리 소자의 작동 원리를 나타낸 모식도이다. 예를 들어, 도 3 은 SiO2 기판, PEDOT:PSS 플로팅 게이트, Al2O3 절연층, 및 MoS2 전이 금속 칼코게나이드 채널을 포함하는 비휘발성 메모리 소자에 대한 것이다.
구체적으로, 도 3 의 (a) 를 참조하면, 후술할 컨트롤 게이트(210)에 양의 전압(Vcg > 0)을 인가하면, 상기 제 1 전극(510)에서 상기 전이 금속 칼코게나이드 채널(400)을 거쳐 상기 제 2 전극(520)으로 이동하는 전자의 일부가 상기 절연층(300)을 통과하는, 이른바 FN 터널링(Fowler-Nordheim tunneling) 현상이 발생한다. 상기 FN 터널링 현상에 의해 상기 전자는 상기 절연층(300)을 통과하여 상기 플로팅 게이트(200)의 내부에 저장될 수 있고, 이러한 현상을 비휘발성 메모리 소자가 프로그래밍(programming)되었다고 한다.
그러나, 도 3 의 (b) 와 같이 상기 컨트롤 게이트(210)에 음의 전압(Vcg < 0)을 인가하면, 상기 플로팅 게이트(200)에 저장되었던 전자가 상기 절연층(300)을 투과하여 상기 전이 금속 칼코게나이드 채널(400)로 이동할 수 있으며, 상기 플로팅 게이트(200) 내부의 상기 전자가 일정 수준 이상으로 존재하면 1, 일정 수준 이하로 존재하면 0 으로 기록될 수 있다. 이러한 현상을 비휘발성 메모리 소자의 지우기 과정(erase, 또는 unprogramming)이라고 한다.
이와 관련하여, 상기 컨트롤 게이트(210)에 전압을 인가하지 않을 경우(Vcg = 0), 상기 플로팅 게이트(200)에 저장된 정보를 읽을 수 있다.
도 3 을 참조하면, 상기 비휘발성 메모리 소자(10)는 상기 컨트롤 게이트(210)에 인가되는 전압을 조절함으로써, 상기 플로팅 게이트(200)에 데이터를 읽기(read), 쓰기(write), 및 지우기(erase)를 할 수 있다.
본원의 일 구현예에 따르면, 상기 제 1 전극(510) 및 상기 제 2 전극(520)은 이격되어 존재할 수 있으나, 이에 제한되는 것은 아니다. 이와 관련하여, 상기 제 1 전극(510) 및 상기 제 2 전극(520)은 일반적인 반도체 소자에서의 소스 전극 및 드레인 전극을 의미한다.
본원의 일 구현예에 따르면, 상기 제 1 전극(510) 및 상기 제 2 전극(520)의 일부는 상기 전이 금속 칼코게나이드 채널(400)의 상단에도 형성되어 존재할 수 있으나, 이에 제한되는 것은 아니다.
상술하였듯, 상기 전이 금속 칼코게나이드 채널(400)은 2 차원 물질로서, 공기 중의 산소, 질소, 수분(H2O) 등과 접촉하거나, 일정 수치 이상 또는 이하의 온도에서 이상 작동을 할 수 있다. 따라서, 상기 비휘발성 메모리 소자(10)는 상기 전이 금속 칼코게나이드 채널(400)이 외부로부터 받을 영향을 최소화하기 위해, 보호층(미도시)를 추가로 포함할 수 있다.
본원의 일 구현예에 따르면, 상기 전이 금속 칼코게나이드 채널(400)은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, 및 이들의 조합들로 이루어진 군에서 선택된 것을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 전도성 물질은 폴리(3,4-에틸렌디옥시티오펜)(poly(3,4-ethylenedioxythiophene)), 폴리티오펜(polythiophene), 폴리피롤(polypyrrole), 폴리아닐린(polyaniline), 폴리(3-메틸 티오펜)(poly(3-methyl thiophene), 폴리(3-헥실 티오펜)(poly(3-hexyl thiophene), 폴리옥틸티오펜(poly octylthiophene), 폴리 풀러렌(polyfullernene), 폴리 아세틸렌(polyacetylene), 폴리퓨란(polyfuran), 폴리 페닐렌 설파이드(poly phenylene sulfide), 폴리(페닐렌-비닐렌)(poly(phenylene-vinylene)), 폴리(티에닐렌-비닐렌)(poly(thienylene-vinylene)), 폴리 설퍼-나이트라이드(Poly sulfur-nitride), 및 이들의 조합들로 이루어진 군에서 선택된 고분자를 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 전도성 유화제는 폴리스티렌 술포네이트(polystyrene sulfonate), 4-톨루엔 설폰산(p-Toluenesulfonic acid), 1-나프탈렌 설폰산(1-Naphthalenesulfonic acid), 도데실벤젠설폰산(Dodecyl benezene sulfonic acid), 폴리비닐설폰산[poly(vinyl sulfonic acid)], 폴리스티렌설폰산[poly(4-styrene sulfonic acid), 폴리아크릴산[poly(acrylic acid)], 폴리메타크릴산[poly(methacrylic acid)], 및 이들의 조합들로 이루어진 군에서 선택된 것을 포함할 수 있으나, 이에 제한되는 것은 아니다.
예를 들어, 상기 전도성 유화제 및 전도성 물질의 중합체는 PEDOT:PSS(poly(3,4-ethylenedioxythiophene) polystyrene sulfonate)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 제 1 전극(510), 상기 제 2 전극(520), 및 상기 컨트롤 게이트(210)는 각각 독립적으로 Ag, Ti, Pt, Au, Ni, Zr, Ta, Zn, Nb, Cr, Co, Mn, Fe, Al, Mg, Si, W, Cu, 란탄계 금속, 이들의 질화물, 이들의 산화물, 및 이들의 조합들로 이루어진 군에서 선택된 것을 포함할 수 있으나, 이에 제한되는 것은 아니다.
이와 관련하여, 상기 컨트롤 게이트(210)는 상기 기판(100)의 종류에 따라 달라질 수 있으며, p++ Si, n++ Si, Au, Ag, Pt, 등의 물질을 포함할 수 있다.
상술하였듯, 상기 비휘발성 메모리 소자(10)를 통과하는 전류는 상기 제 1 전극(510)에서 출발하여 상기 전이 금속 칼코게나이드 채널(400)을 거쳐 상기 제 2 전극(520)으로 흐를 수 있다. 이와 관련하여, 상기 컨트롤 게이트(210)에 인가되는 전압의 방향에 따라, 상기 플로팅 게이트(200)에 상기 전류의 전자 일부가 저장되어 상기 전류의 수치가 작아지거나, 또는 상기 플로팅 게이트(200)에서 전자가 유출되어 상기 전류의 수치가 커질 수 있다.
본원의 일 구현예에 따르면, 상기 절연층(300)은 Al2O3, SiO2, AlN, Si, GaN, AlN, InGaN, AlGaN, AlInGaN, 및 이들의 조합들로 이루어진 군에서 선택된 것을 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 절연층(300)은 상기 전이 금속 칼코게나이드 채널(400) 내부의 전자가 상기 플로팅 게이트(200)로 이동하는 것을 차단하기 위한 것이다. 그러나, 상기 컨트롤 게이트(210)에 충분한 전압이 인가되면, 상기 전자는 상기 절연층을 통과(FN Tunneling)하여 상기 플로팅 게이트(200)로 이동할 수 있다.
본원의 일 구현예에 따르면, 상기 기판(100)은 PET(polyethylene terephthalate), PI(polyimide), PS(polyeher sulfone), PEN(polyethylene naphtahalate), PC(polycarbonate), Al2O3, SiO2, AlN, Si, GaN, AlN, InGaN, AlGaN, AlInGaN, 및 이들의 조합들로 이루어진 군에서 선택된 것을 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 기판(100)은 상기 비휘발성 메모리 소자(10)의 지지체 뿐만 아니라, 상기 플로팅 게이트(200) 및 상기 컨트롤 게이트(210) 사이의 절연층의 역할을 수행할 수 있다. 후술하겠지만, 상기 기판(100)이 PET(polyethylene terephthalate), PI(polyimide), PS(polyeher sulfone), PEN(polyethylene naphtahalate), PC(polycarbonate) 등의 고분자 기판일 경우, 상기 비휘발성 메모리 소자(10)는 플렉서블 소자(미도시)에 사용될 수 있다.
또한, 본원의 제 2 측면은 기판(100) 상에 플로팅 게이트(200)를 형성하는 단계, 상기 플로팅 게이트(200) 상에 절연층(300)을 형성하는 단계, 및 상기 절연층(300) 상에 전이 금속 칼코게나이드 채널(400), 제 1 전극(510) 및 제 2 전극(520)을 형성하는 단계를 포함하고, 상기 플로팅 게이트(200)는 전도성 유화제 및 전도성 물질의 중합체를 포함하고, 상기 제 1 전극(510) 및 상기 제 2 전극(520)은 이격되어 존재하는 것인, 비휘발성 메모리 소자의 제조 방법을 제공한다.
본원의 제 2 측면에 따른 비휘발성 메모리 소자의 제조 방법에 대하여, 본원의 제 1 측면과 중복되는 부분들에 대해서는 상세한 설명을 생략하였으나, 그 설명이 생략되었더라도 본원의 제 1 측면에 기재된 내용은 본원의 제 2 측면에 동일하게 적용될 수 있다
도 4 는 본원의 일 구현예에 따른 비휘발성 메모리 소자의 제조 방법을 나타낸 순서도이다.
먼저, 기판(100) 상에 플로팅 게이트(200)를 형성한다 (S100).
본원의 일 구현예에 따르면, 상기 플로팅 게이트(200)를 형성하는 단계는 스핀코팅, 초음파 코팅, 량뮤어-블로젯 코팅(Langmuir-Blodgett, LB), 잉크젯 프린팅, 노즐 프린팅, 슬롯 다이 코팅, 닥터블레이드 코팅, 스크린 프린팅, 딥 코팅, 그래비어 프린팅, 리버스 오프셋 프린팅, 물리적 전사, 스프레이 코팅, 및 이들의 조합들로 이루어진 군에서 선택된 코팅 공정을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 비휘발성 메모리 소자(10)의 제조 방법은 상기 플로팅 게이트(200)의 하단에 컨트롤 게이트(210)를 형성하는 단계를 추가 포함할 수 있으나, 이에 제한되는 것은 아니다. 이와 관련하여, 상기 컨트롤 게이트(210)의 위치는 상기 플로팅 게이트(200)의 하단, 상기 기판(100)과 상기 플로팅 게이트(200)의 사이, 또는 상기 기판(100)의 하단일 수 있으나, 이에 제한되는 것은 아니다.
구체적으로, 상기 비휘발성 메모리 소자의 제조 방법은, 상기 기판(100)의 상단에 상기 컨트롤 게이트(210)를 형성하고, 상기 컨트롤 게이트(210)의 상단에 상기 플로팅 게이트(200)를 형성하는 단계를 포함할 수 있다.
이어서, 상기 플로팅 게이트(200) 상에 절연층(300)을 형성한다 (S200).
본원의 일 구현예에 따르면, 상기 절연층(300)을 형성하는 단계는 ALD(atomic layer deposition), PVD(physical vapor deposition), 또는 CVD(chemical vapor deposition) 에 의해 수행될 수 있으나, 이에 제한되는 것은 아니다.
본원에 따른 PVD 는 e-빔 증착법, 스퍼터링, 진공증착, 분자빔 증착 등을 포함하고, CVD 는 플라즈마 증착, 저온 CVD, 상압 CVD 등을 포함할 수 있다.
상기 플로팅 게이트(200)는 상기 전도성 물질 및 상기 전도성 유화제의 중합체로서, 일종의 고분자 물질이기 때문에 열에 취약한 단점이 존재한다. 따라서, 상기 절연층(300)을 형성하는 단계는 비교적 저온 공정에 해당하는 ALD 또는 PVD 공정에 의해 수행될 수 있으나, 이에 제한되는 것은 아니다.
이어서, 상기 절연층(300) 상에 전이 금속 칼코게나이드 채널(400), 제 1 전극(510) 및 제 2 전극(520)을 형성한다 (S300).
본원의 일 구현예에 따르면, 상기 전이 금속 칼코게나이드 채널(400)을 형성하는 단계는 물리적 전사, 화학적 전사, CVD, PVD, ALD, 및 이들의 조합들로 이루어진 군에서 선택된 공정을 포함하는 방법에 의해 수행될 수 있으나, 이에 제한되는 것은 아니다.
이와 관련하여, 상기 전이 금속 칼코게나이드 채널(400), 상기 제 1 전극(510) 및 상기 제 2 전극(520)을 형성하는 단계는, 상기 절연층(300) 상에 상기 전이 금속 칼코게나이드 채널(400)을 형성하는 단계, 상기 전이 금속 칼코게나이드 채널(400) 상에 전극 물질(미도시)을 형성하는 단계, 상기 전극 물질(미도시)를 식각하여 서로 이격된 상기 제 1 전극(510) 및 상기 제 2 전극(520)을 형성하는 단계를 포함할 수 있으나, 이에 제한되는 것은 아니다.
이와 관련하여, 상기 비휘발성 메모리 소자(10)의 제조 방법은 상기 전극 물질을 형성하는 단계를 수행하기 전 상기 전이 금속 칼코게나이드 채널(400)을 패터닝하는 단계를 추가 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 제 1 전극(510) 및 상기 제 2 전극(520)을 형성하는 단계는 포토리소그래피(photolithography) 공정에 의해 수행될 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 전이 금속 칼코게나이드 채널(400)의 상단에 보호층(미도시)을 형성하는 단계를 추가 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 전이 금속 칼코게나이드 채널(400)은 2 차원 물질로서, 공기 중의 산소, 질소, 수분(H2O) 등과 접촉하거나, 일정 수치 이상 또는 이하의 온도에서 이상 작동을 할 수 있다. 따라서, 상기 전이 금속 칼코게나이드 채널(400)이 외부로부터 받을 영향을 최소화하기 위해, 상기 비휘발성 메모리 소자(10)의 제조 방법은 보호층(미도시)를 형성하는 단계를 추가로 포함할 수 있다.
또한, 본원의 제 3 측면은 상기 제 1 측면에 따른 비휘발성 메모리 소자(10)를 포함하는 플렉서블 소자를 제공한다.
본원의 제 3 측면에 따른 비휘발성 메모리 소자에 대하여, 본원의 제 1 측면 및 제 2 측면과 중복되는 부분들에 대해서는 상세한 설명을 생략하였으나, 그 설명이 생략되었더라도 본원의 제 1 측면 및 제 2 측면에 기재된 내용은 본원의 제 3 측면에 동일하게 적용될 수 있다
상기 비휘발성 메모리 소자(10)의 상기 기판(100)이 PI, PC, 등의 연질 기판을 포함할 경우, 상기 비휘발성 메모리 소자(10)의 핵심 부품인 상기 기판(100), 상기 플로팅 게이트(200), 및 상기 전이 금속 칼코게나이드 채널(400) 모두 연성을 가질 수 있어 플렉서블할 수 있다.
이하 실시예를 통하여 본 발명을 더욱 상세하게 설명하고자 하나, 하기의 실시예는 단지 설명의 목적을 위한 것이며 본원의 범위를 한정하고자 하는 것은 아니다.
[실시예 1]
PI 기판 상에 액상의 PEDOT:PSS 를 스핀코팅하였다. 이어서, 상기 PEDOT:PSS 상에 Al2O3 를 ALD 증착하고, 상기 Al2O3 상에 MoS2 를 물리적 전사하였고, 상기 PI 기판을 Au 컨트롤 게이트 상에 전사하였다.
이어어서, 상기 MoS2 를 패터닝하고, 포토리소그래피 공정을 통해 상기 Al2O3 상에 소스 전극 및 드레인 전극을 형성하여 비휘발성 메모리 소자를 제조하였다.
도 5 는 본원의 일 실시예에 따른 비휘발성 메모리 소자의 사진이다..
도 5 를 참조하면, 소스 전극 및 드레인 전극 사이에 MoS2 가 존재하고, 상기 MoS2 의 하단에 PEDOT:PSS 및 컨트롤 게이트가 존재함을 확인할 수 있다.
[실시예 2]
상기 실시예 1 과 동일한 공정을 거쳐 비휘발성 메모리 소자를 제조하되, PI 기판 대신 Si 기판을, Au 컨트롤 게이트 대신 p++ Si 물질을 사용하였다.
[실험예 1]
도 6 은 상기 실시예에 따른 비휘발성 메모리 소자의 전기적 특성에 대한 그래프이다. 구체적으로, 도 6 의 (a) 는 상기 비휘발성 메모리 소자의 컨트롤 게이트에 인가되는 전압에 따른 전압-전류 그래프이고, (b) 는 상기 비휘발성 메모리 소자가 정보를 저장할 때(program) 및 정보를 제거할 때(erase) 흐르는 전류 그래프이다.
도 6 을 참조하면, 상기 비휘발성 메모리 소자는 동작 전압폭이 약 61 V 로 매우 크고, 정보가 저장할 때 및 제거될 때의 전류비(전류점멸비)가 104 남짓으로 큰 것을 확인할 수 있고, 3,000 초 까지는 안정적으로 데이터를 저장 또는 제거할 수 있다.
[실험예 2]
도 7 은 본원의 일 실시예에 따른 비휘발성 메모리 소자의 성능에 대한 그래프이다. 구체적으로, 도 7 의 (a) 는 상기 컨트롤 게이트에 인가되는 전압 및 ISD 에 대한 그래프이고, (b) 는 상기 비휘발성 메모리 소자에 전압의 인가를 반복한 내구성 테스트이며, (c) 는 상기 비휘발성 메모리 소자가 정보를 저장할 때(program) 및 정보를 제거할 때(erase) 흐르는 전류 그래프이다.
도 7 을 참조하면, 상기 컨트롤 게이트에 인가되는 전압이 + 방향일 경우 (Vcg > 0), 상기 플로팅 게이트 내부에 전자가 축적되면서 ISD 가 작아지고, 상기 컨트롤 게이트에 인가되는 전압이 - 방향일 경우(Vcg < 0), 상기 플로팅 게이트 내부의 전자가 ISD 로 유출되어 ISD 가 커지는 것을 확인할 수 있다. 또한, 상기 비휘발성 메모리 소자는 100 회 반복 시행하여도 IDS 의 변동이 없음을 확인할 수 있다.
도 6 및 도 7 을 참조하면, 상기 비휘발성 메모리 소자는 동작 전압폭이 커서 복수의 데이터를 저장할 수 있고, 100 회 및 3,000 초 동안 가동하여도 안정적인 전류 점멸비를 유지하기 때문에, 성능이 우수하다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
10 : 비휘발성 메모리 소자
100 : 기판
200 : 플로팅 게이트
210 : 컨트롤 게이트
300 : 절연층
400 : 전이금속 칼코게나이드 채널
510 : 제 1 전극
520 : 제 2 전극

Claims (16)

  1. 기판 상에 형성된 플로팅 게이트(floating gate);
    상기 플로팅 게이트 상에 형성된 절연층;
    상기 플로팅 게이트의 하단에 형성된 컨트롤 게이트; 및
    상기 절연층 상에 형성된 전이 금속 칼코게나이드 채널, 제 1 전극, 및 제 2 전극;
    을 포함하고,
    상기 플로팅 게이트는 전도성 유화제 및 전도성 물질의 중합체를 포함하고,
    상기 제 1 전극 및 상기 제 2 전극은 이격되어 존재하는 것인,
    비휘발성 메모리 소자에 있어서,
    상기 컨트롤 게이트에 인가되는 전압의 방향에 따라, FN 터널링(Fowler-Nordheim tunneling)에 의해 상기 플로팅 게이트에 전자가 저장되거나 또는 저장된 전자가 유출되는 것인,
    비휘발성 메모리 소자.
  2. 제 1 항에 있어서,
    상기 전도성 물질은 폴리(3,4-에틸렌디옥시티오펜)(poly(3,4-ethylenedioxythiophene)), 폴리티오펜(polythiophene), 폴리피롤(polypyrrole), 폴리아닐린(polyaniline), 폴리(3-메틸 티오펜)(poly(3-methyl thiophene), 폴리(3-헥실 티오펜)(poly(3-hexyl thiophene), 폴리옥틸티오펜(poly octylthiophene), 폴리 풀러렌(polyfullernene), 폴리 아세틸렌(polyacetylene), 폴리퓨란(polyfuran), 폴리 페닐렌 설파이드(poly phenylene sulfide), 폴리(페닐렌-비닐렌)(poly(phenylene-vinylene)), 폴리(티에닐렌-비닐렌)(poly(thienylene-vinylene)), 폴리 설퍼-나이트라이드(Poly sulfur-nitride), 및 이들의 조합들로 이루어진 군에서 선택된 고분자를 포함하는 것인, 비휘발성 메모리 소자.
  3. 제 1 항에 있어서,
    상기 전도성 유화제는 폴리스티렌 술포네이트(polystyrene sulfonate, 4-톨루엔 설폰산(p-Toluenesulfonic acid), 1-나프탈렌 설폰산(1-Naphthalenesulfonic acid), 도데실벤젠설폰산(Dodecyl benezene sulfonic acid), 폴리비닐설폰산[poly(vinyl sulfonic acid)], 폴리스티렌설폰산[poly(4-styrene sulfonic acid), 폴리아크릴산[poly(acrylic acid)], 폴리메타크릴산[poly(methacrylic acid)], 및 이들의 조합들로 이루어진 군에서 선택된 것을 포함하는, 비휘발성 메모리 소자.
  4. 제 1 항에 있어서,
    상기 비휘발성 메모리 소자는 동작 전압폭이 30 V 내지 160 V 인, 비휘발성 메모리 소자.
  5. 제 1 항에 있어서,
    상기 비휘발성 메모리 소자의 전류 점멸비(on/off ratio)는 102 내지 105 인, 비휘발성 메모리 소자.
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 플로팅 게이트 내부의 전자의 상태에 따라 데이터가 저장(programmed) 또는 삭제(erased 또는 unprogrammed)되는 것인, 비휘발성 메모리 소자.
  9. 제 1 항에 있어서,
    상기 제 1 전극, 상기 제 2 전극, 및 상기 컨트롤 게이트는 각각 독립적으로 Ag, Ti, Pt, Au, Ni, Zr, Ta, Zn, Nb, Cr, Co, Mn, Fe, Al, Mg, Si, W, Cu, 란탄계 금속, 이들의 질화물, 이들의 산화물, 및 이들의 조합들로 이루어진 군에서 선택된 것을 포함하는 것인, 비휘발성 메모리 소자.
  10. 제 1 항에 있어서,
    상기 전이 금속 칼코게나이드 채널은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, 및 이들의 조합들로 이루어진 군에서 선택된 것을 포함하는 것인, 비휘발성 메모리 소자.
  11. 제 1 항에 있어서,
    상기 절연층은 Al2O3, SiO2, AlN, Si, GaN, AlN, InGaN, AlGaN, AlInGaN, 및 이들의 조합들로 이루어진 군에서 선택된 것을 포함하는 것인, 비휘발성 메모리 소자.
  12. 기판 상에 플로팅 게이트를 형성하는 단계;
    상기 플로팅 게이트 상에 절연층을 형성하는 단계; 및
    상기 절연층 상에 전이 금속 칼코게나이드 채널, 제 1 전극 및 제 2 전극을 형성하는 단계;
    를 포함하고,
    상기 플로팅 게이트는 전도성 유화제 및 전도성 물질의 중합체를 포함하고,
    상기 제 1 전극 및 상기 제 2 전극은 이격되어 존재하는 것인,
    비휘발성 메모리 소자의 제조 방법.
  13. 제 12 항에 있어서,
    상기 플로팅 게이트를 형성하는 단계는 스핀코팅, 초음파 코팅, 량뮤어-블로젯 코팅(Langmuir-Blodgett, LB), 잉크젯 프린팅, 노즐 프린팅, 슬롯 다이 코팅, 닥터블레이드 코팅, 스크린 프린팅, 딥 코팅, 그래비어 프린팅, 리버스 오프셋 프린팅, 물리적 전사, 스프레이 코팅, 및 이들의 조합들로 이루어진 군에서 선택된 코팅 공정을 포함하는 것인, 비휘발성 메모리 소자의 제조 방법.
  14. 제 12 항에 있어서,
    상기 전이 금속 칼코게나이드 채널을 형성하는 단계는 물리적 전사, 화학적 전사, CVD, PVD, ALD, 및 이들의 조합들로 이루어진 군에서 선택된 공정을 포함하는 방법에 의해 수행되는 것인, 비휘발성 메모리 소자의 제조 방법.
  15. 제 12 항에 있어서,
    상기 비휘발성 메모리 소자의 제조 방법은 상기 플로팅 게이트의 하단에 컨트롤 게이트를 형성하는 단계를 추가 포함하는 것인, 비휘발성 메모리 소자의 제조 방법.
  16. 제 1 항 내지 제 5 항 및 제 8 항 내지 제 11 항 중 어느 한 항에 따른 비휘발성 메모리 소자를 포함하는, 플렉서블 소자.
KR1020200027064A 2020-03-04 2020-03-04 비휘발성 메모리 소자 및 이의 제조 방법 KR102271091B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200027064A KR102271091B1 (ko) 2020-03-04 2020-03-04 비휘발성 메모리 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200027064A KR102271091B1 (ko) 2020-03-04 2020-03-04 비휘발성 메모리 소자 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR102271091B1 true KR102271091B1 (ko) 2021-06-29

Family

ID=76626349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200027064A KR102271091B1 (ko) 2020-03-04 2020-03-04 비휘발성 메모리 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102271091B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060079195A (ko) * 2003-08-18 2006-07-05 쓰리엠 이노베이티브 프로퍼티즈 컴파니 박막 트랜지스터의 밀봉 방법
KR20130022742A (ko) * 2011-08-26 2013-03-07 한양대학교 산학협력단 전도성 고분자를 포함하는 비휘발성 메모리 소자 및 그 제조 방법
US20130277729A1 (en) * 2012-04-20 2013-10-24 Palo Alto Research Center Incorporated Floating gate transistor memory with an organic semiconductor interlayer
KR20150072278A (ko) * 2013-12-19 2015-06-29 에스케이이노베이션 주식회사 나노 플로팅 게이트를 갖는 비휘발성 메모리 장치 및 그 제조방법
KR20170085934A (ko) * 2016-01-15 2017-07-25 한양대학교 산학협력단 비휘발성 메모리 소자 및 이의 제조방법
KR20170096508A (ko) * 2016-02-16 2017-08-24 성균관대학교산학협력단 터널링 랜덤 액세스 메모리

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060079195A (ko) * 2003-08-18 2006-07-05 쓰리엠 이노베이티브 프로퍼티즈 컴파니 박막 트랜지스터의 밀봉 방법
KR20130022742A (ko) * 2011-08-26 2013-03-07 한양대학교 산학협력단 전도성 고분자를 포함하는 비휘발성 메모리 소자 및 그 제조 방법
US20130277729A1 (en) * 2012-04-20 2013-10-24 Palo Alto Research Center Incorporated Floating gate transistor memory with an organic semiconductor interlayer
KR20150072278A (ko) * 2013-12-19 2015-06-29 에스케이이노베이션 주식회사 나노 플로팅 게이트를 갖는 비휘발성 메모리 장치 및 그 제조방법
KR20170085934A (ko) * 2016-01-15 2017-07-25 한양대학교 산학협력단 비휘발성 메모리 소자 및 이의 제조방법
KR20170096508A (ko) * 2016-02-16 2017-08-24 성균관대학교산학협력단 터널링 랜덤 액세스 메모리

Similar Documents

Publication Publication Date Title
US7639524B2 (en) Multi-bit nonvolatile memory devices and methods of operating the same
US7629639B2 (en) Nanotube- and nanocrystal-based non-volatile memory
KR100790882B1 (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
CN101170132A (zh) 可更改的栅堆存储元件
JP2001308289A (ja) 二重量子点を応用した単一電子多値メモリ及びその駆動方法
KR101789405B1 (ko) 2단자 터널링 랜덤 액세스 메모리
KR20060080725A (ko) 하이브리드 멀티비트 비휘발성 메모리 소자 및 그 동작 방법
CN114171529A (zh) 二维材料异质结浮栅存储器及其制备方法
US20060121661A1 (en) Non-volatile memory device using mobile ionic charge and method of manufacturing the same
JPH10200001A (ja) メモリデバイス
US7564085B2 (en) Mechanical memory device and method of manufacturing the same
KR102271091B1 (ko) 비휘발성 메모리 소자 및 이의 제조 방법
CN108831931B (zh) 非易失性存储器及其制备方法
US20070126001A1 (en) Organic semiconductor device and method of fabricating the same
KR101438273B1 (ko) 강유전체 게이트 전계효과트랜지스터의 게이트 전압 조절을 통한 멀티레벨 비휘발성 강유전체 고분자 메모리 동작 방법
KR101152437B1 (ko) 버퍼층을 가지는 저항변화 메모리 및 이의 제조방법
KR20070053071A (ko) 다층의 터널링층을 포함한 비휘발성 메모리 소자
KR101433273B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP7145495B2 (ja) 不揮発性記憶素子
KR102051209B1 (ko) 기상증착 고분자 절연층을 이용한 유연 비휘발성메모리
Paul et al. Storing electronic information on semi-metal nanoparticles
KR100744959B1 (ko) 유기 반도체 소자 및 그 제작 방법
KR101177277B1 (ko) 금속-부도체 전이 물질을 이용한 비휘발성 메모리 소자
KR102672291B1 (ko) 멀티레벨 소자 및 이의 제조방법
US20080305574A1 (en) Method of manufacturing nonvolatile memory device using conductive organic polymer having nanocrystals embedded therein

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant