KR102051209B1 - 기상증착 고분자 절연층을 이용한 유연 비휘발성메모리 - Google Patents

기상증착 고분자 절연층을 이용한 유연 비휘발성메모리 Download PDF

Info

Publication number
KR102051209B1
KR102051209B1 KR1020180027642A KR20180027642A KR102051209B1 KR 102051209 B1 KR102051209 B1 KR 102051209B1 KR 1020180027642 A KR1020180027642 A KR 1020180027642A KR 20180027642 A KR20180027642 A KR 20180027642A KR 102051209 B1 KR102051209 B1 KR 102051209B1
Authority
KR
South Korea
Prior art keywords
insulating layer
polymer insulating
layer
polymer
vapor deposition
Prior art date
Application number
KR1020180027642A
Other languages
English (en)
Other versions
KR20190106320A (ko
Inventor
유승협
문한얼
이승원
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020180027642A priority Critical patent/KR102051209B1/ko
Publication of KR20190106320A publication Critical patent/KR20190106320A/ko
Application granted granted Critical
Publication of KR102051209B1 publication Critical patent/KR102051209B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L27/11524—
    • H01L27/1157—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7888—Transistors programmable by two single electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

기상증착 고분자 절연층을 이용한 유연 비휘발성메모리 및 그 동작 방법이 제시된다. 본 발명에서 제안하는 기상증착 고분자 절연층을 이용한 유연 비휘발성메모리는 제1 유전 상수를 갖는 초박형 고분자가 화학기상증착법을 이용하여 증착되는 제1 고분자 절연층, 제1 유전 상수보다 낮은 제2 유전상수를 갖는 초박형 고분자가 화학기상증착법을 이용하여 증착되는 제2 고분자 절연층 및 제1 고분자 절연층과 제2 고분자 절연층 사이에 삽입된 전도층을 포함한다. 본 비휘발성 메모리는 고분자 절연층으로 구성되어 높은 유연성을 가지고, 동시에 화학기상증착법에 의해 제작된 수십 나노미터 이하의 두께를 가지는 고성능 고분자 절연층을 사용하고, 두 고분자 절연층의 역할에 맞추어 전계 및 터널링 전류 크기를 설계함에 따라 낮은 동작전압과 긴 데이터 유지 시간을 가진다.

Description

기상증착 고분자 절연층을 이용한 유연 비휘발성메모리{Flexible Nonvolatile Memory using Vapor Deposition Polymer Insulating Layer}
본 발명은 유전상수가 다른 두 초박형 기상증착 고분자 절연층을 이용한 유연 비휘발성메모리 에 관한 것이다.
유연한 전자소자 시장의 예를 들자면, 웨어러블 다바이스 시장은 매년 20% 수준의 성장을 지속하여 2017년도에는 출하량 20,000백만달러에 달했다. 현재는 스마트워치 등의 휘어진 상태의 전자소자를 사용한 제품이 주를 이루지만, 기술의 성장과 함께 유연한 상태로 사용할 수 있는 전자기기가 바통을 이어받게 될 것이다.
스마트 라벨은 2015년도 약 1,000백만달러의 시장을 형성하였고, 스마트 물류산업의 성장에 힘입어 지속적인 성정을 예상하고 있다. 스마트카드에 사용되는 IC 역시 연평균 14% 수준의 성장을 지속하고 있다. 이들 제품을 위해 현재는 실리콘 메모리칩이 사용되고 있으나, 유연한 형태의 전자기기가 유리한 제품인 만큼 유연전자소자로 대체될 것으로 기대되고 있다.
이와 같은 시장에 유연전자소자가 적용되기 위해서는 유연 비휘발성 메모리가 필수적이며, 이에 따라 고유연 고성능 플래쉬 메모리를 가능하게 하는 기술을 필요로 한다.
기존의 유연 플래쉬메모리를 제작하는 기술은, 무기물 절연층을 사용하는 경우 수십 나노미터 이하의 두께에서 우수한 절연성을 가지는 절연층을 사용할 수 있고, 이에 따라 30V 이하의 낮은 동작전압과 1년 이상의 긴 데이터 유지 시간을 가질 수 있으나, 1% 수준의 기계적 변형률에서 무기물 절연층의 절연성이 손실되어 메모리 동작 특성이 상실되는 낮은 유연성을 가진다. 고분자 절연층을 사용하는 경우 유연성 면에서는 유리하나, 좋은 절연성을 위해 수백 나노미터 이상의 두께가 필요하여, 50V 이상의 동작전압을 가지거나 1년 이하의 짧은 데이터 유지 시간을 가졌다.
본 발명이 이루고자 하는 기술적 과제는 낮은 동작전압, 긴 데이터 유지시간, 고유연성을 모두 가지는 비휘발성메모리 기술 및 플래쉬메모리 기술을 제공하는데 있다.
일 측면에 있어서, 본 발명에서 제안하는 기상증착 고분자 절연층을 이용한 유연 비휘발성메모리는 제1 유전 상수를 갖는 초박형 고분자가 화학기상증착법을 이용하여 증착되는 제1 고분자 절연층, 제1 유전 상수보다 낮은 제2 유전상수를 갖는 초박형 고분자가 화학기상증착법을 이용하여 증착되는 제2 고분자 절연층 및 제1 고분자 절연층과 제2 고분자 절연층 사이에 삽입된 전도층으로 구성된 삼층구조를 포함한다.
상기 제1 고분자 절연층 및 상기 제2 고분자 절연층 바깥쪽 두 면에 추가적인 외부전극 또는 반도체층을 인접하여 전압을 인가하면, 유전 상수가 낮은 제2 고분자 절연층에 유전상수가 높은 제1 고분자 절연층보다 높은 전계가 걸리게 된다. 그리고 상기 제2 절연층을 통해 흐르는 터널링 전류의 양이 크게 증가하는 임계값 이상의 전압을 인가하면, 상기 제2 고분자 절연층을 통해 흐르는 전류의 양이 상기 제1 고분자 절연층을 통해 흐르는 전류의 양보다 상대적으로 높아지게 되고, 이를 통해 두 고분자 절연층 사이의 내부 전도층(내부전극)에 모이는 전하량을 조절할 수 있다. 이 때 상대적으로 높은 전류가 흐르는 제2 고분자 절연층을 터널링 절연층, 상대적으로 낮은 전류가 흐르는 제1 고분자 절연층을 블로킹 절연층, 전하량이 조절되어 저장되는 두 절연층 사이의 전도층을 전하저장층이라고 한다.
상기 전압 인가를 중지하거나 또는 임계값 이하의 전압이 인가될 경우, 두 고분자 절연층을 통해 흐르는 터널링 전류가 매우 낮은 크기로 유지되고, 이를 통해 상기 내부전도층에 조정되어 저장된 전하량이 보전된다.
상기 삼층구조는 상층구조 바깥쪽 양단에 외부전극 또는 반도체층을 인접하고 전압을 인가하는 동작에 따라, 임계값 이상의 전압에서 내부전극에 저장되는 전하량을 조정해 이진수 또는 그 이상의 상태수에 해당하는 데이터를 저장하는 단계, 임계값 이하의 전압에서 상기 조정된 전하량의 보존을 통해 데이터를 보존하는 단계를 포함하는 비휘발성 메모리로서 활용할 수 있다.
상기 화학기상증착법 또는 그의 변형된 방법인 개시제를 이용한 화학기상증착법을 이용해 증착한 고분자 절연층을 사용하면, 서로 다른 화학구조를 가진 십~수십 나노미터 두께의 고성능 고분자 절연층을 제작할 수 있다. 이를 상기 삼층구조에서 서로 다른 유전상수를 가지는 제1 고분자 절연층과 제2 고분자 절연층으로 사용하면, 저전압 구동과 장시간 데이터 보존이 가능하면서 동시에 굽힘 등의 변형 의해 가해지는 변형률에 대해 높은 내성을 가진 고유연 비휘발성메모리가 제작된다.
또 다른 일 측면에서, 상기 삼층구조의 제1 고분자 절연층 바깥쪽 면에 인접한 외부전극1을 포함하고, 상기 제2 고분자 절연층 바깥쪽 면에 인접한 유기물 유기물 반도체층 및 상기 유기물 반도체층에 인접하고 서로 좁은 간격을 두고 배치된 두개의 외부전극2와 외부전극3을 포함한 구조를 제작하여, 상기 삼층구조를 게이트 절연층으로 가지는 트랜지스터를 제작할 수 있고 이를 플래쉬메모리로서 활용할 수 있다. 이 때 외부전극1은 컨트롤게이트 전극, 외부전극2와 외부전극3은 각각 소스 전극과 드레인 전극, 유기물 반도체는 채널로서 동작한다.
상기 플래쉬메모리는 외부전극1과 외부전극2 또는 외부전극3의 사이에 전압을 인가함으로써 외부전극1과 유기물 채널층 사이에 전압을 인가할 수 있고, 이에 따라 상기 삼층구조에 전압이 인가된다. 상기 플래쉬메모리의 동작방법은 상기 설명한 임계값 이상의 전압을 인가하여 삼층구조 내부전극의 전하량을 조정하여 데이터를 저장하는 단계와, 전압 인가를 중지하거나 임계값 이하의 전압을 인가한 상태에서 데이터를 보존하는 단계를 포함하고, 내부전극의 전하량의 차이, 즉 데이터를 상기 임계값 이하의 전압에서 상기 유기물 반도체 채널을 통해 흐르는 전류의 크기 차이를 통해 읽는 단계를 포함한다.
상기 화학기상증착법을 이용해 증착한 서로 다른 유전 상수를 가진 수~수십 나노미터 두께의 제1 고분자 절연층과 제2 고분자 절연층 및 그 사이에 삽입된 전도층을 포함한 삼층구조와, 유기물 반도체 채널을 사용한 플래쉬메모리는 저전압 구동과 장시간 데이터 보존이 가능하면서 동시에 굽힘 등의 변형 의해 가해지는 변형률에 대해 높은 내성을 가진 고유연 비휘발성 플래쉬메모리로서 활용될 수 있다.
본 발명의 실시예들에 따르면, 기존의 딱딱한 비휘발성 메모리나 높은 동작전압을 요구하는 유연 비휘발성 메모리의 한계를 극복하여, 저전압 구동, 장시간 데이터 보존, 고유연성을 모두 가진 삼층구조 비휘발성메모리 및 트랜지스터 구조의 플래쉬메모리를 제작할 수 있다. 따라서 본 발명은 기존의 유연 디스플레이뿐만 아니라 유연 IC가 가능하게 함으로써 보다 자유롭고 유연한 형태의 웨어러블 또는 폴더블 전자기기를 가능하게 하고, 스마트헬스케어에 적용되어 인간생활 증진에도 기여하기 위한 고유연, 고성능 비휘발성 메모리 기술을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 기상증착 고분자 절연층을 이용한 유연 비휘발성메모리의 구조를 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 기상증착 고분자 절연층을 이용한 유연 비휘발성메모리의 동작 방법을 설명하기 위한 흐름도이다.
도 3은 본 발명의 일 실시예에 따른 전압 인가에 의한 전하의 이동을 나타내는 에너지 다이어그램 도면이다.
도 4는 본 발명의 일 실시예에 따른 유전 상수가 다른 두개의 초박형 고분자의 특성을 측정하기 위한 소자 구조 (a, b) 및 두 고분자 절연층을 3층 구조로 적층하고 인접한 외부전극을 가지는 비휘발성메모리 소자 구조이다 (c).
도 5는 본 발명의 일 실시예에 따른 도 4에 도시된 소자 구조를 이용하여 측정된 유전 상수가 다른 두 고분자층의 전계세기에 따른 터널링 전류량 (a) 및 두 고분자 절연층을 사용하여 제작된 3층 구조에 외부전극을 인접하여 전압을 인가할 경우 각 고분자의 터널링 전류량을 나타내는 그래프이다 (b).
도 6은 본 발명의 일 실시예에 따른 고유연 고성능 플래쉬메모리의 구조를 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 따른 고유연 고성능 플래쉬메모리의 전기적 신호에 따른 메모리 특성을 나타내는 그래프이다.
도 8은 본 발명의 일 실시예에 따른 고유연 고성능 플래쉬메모리의 기계적 굽힘을 수반하는 환경에서의 메모리 특성을 나타내는 그래프이다.
이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 기상증착 고분자 절연층을 이용한 유연 비휘발성메모리의 구조를 나타내는 도면이다.
제안하는 기상증착 고분자 절연층을 이용한 유연 비휘발성메모리는 제1 유전 상수를 갖는 초박형 고분자가 화학기상증착법을 이용하여 증착되는 제1 고분자 절연층(110), 제1 유전 상수보다 낮은 제2 유전상수를 갖는 초박형 고분자가 화학기상증착법을 이용하여 증착되는 제2 고분자 절연층(120) 및 제1 고분자 절연층(110)과 제2 고분자 절연층(120) 사이에 삽입된 내부전극(130)의 삼층구조를 포함한다.
표면에 제1 전극(140)이 위치한 기판(160) 상에 제1 고분자 절연층(110)이 증착된다. 상기 제1 고분자 절연층(110) 상에 내부전극(130)이 위치하고 그 위에 제2 고분자 절연층(120)이 증착된다. 다시 말해, 전도층(130)은 제1 고분자 절연층과 제2 고분자 절연층 사이에 삽입된다.
상기 삼층구조의 제1 고분자 절연층(110) 및 상기 제2 고분자 절연층(120) 바깥쪽 두 면에 추가적인 외부전극, 또는 반도체층을 인접하여 전압(V)을 인가할 수 있다. 예를 들어, 도 1에 나타낸 바와 같이 제1 전극(140) 및 제2 전극(150)을 제1 고분자 절연층(110)과 제2 고분자 절연층(120)의 바깥쪽 두 면에 인접하도록 배치하여 임계값 이상의 전압(V)을 인가하면, 제1 고분자 절연층(110) 및 제2 고분자 절연층(120)의 터널링 현상에 의해 제1 전극(140)과 내부전극(130) 및 제2 전극(150)과 내부전극(130) 사이에 전하이동이 발생한다. 이때 제1 고분자 절연층(110) 및 제2 고분자 절연층(120)을 통해 흐르는 터널링 전류의 양이 동일하지 않으면, 그 차이만큼 내부전극(130)에 전하가 축적된다.
이후, 제1 전극(140) 및 제2 전극(150)을 통한 전압 인가를 중지하거나 또는 임계값 이하의 전압이 인가될 경우, 제2 고분자 절연층(120) 및 제1 고분자 절연층(110)의 낮은 누설전류로 인해 내부전극(130)에 축적된 전하량이 보존된다.
상기와 같이 임계값 이상의 전압 인가에 의해 조절되는 내부전극(130)의 전하량의 차이에 따라 이진수 또는 그 이상의 데이터를 저장하고, 상기 전압 인가 중지 또는 임계값 이하의 전압 인가 시 유지되는 내부전극(130)의 전하량을 통해 데이터를 유지하는 비휘발성 메모리로써 동작한다.
이때, 화학기상증착법을 이용하여 다른 화학조성의 고분자를 제1 고분자 절연층(110) 및 제2 고분자 절연층(120)의 형성에 사용함으로써 제2 고분자 절연층(120)의 유전상수를 제1 고분자 절연층(110)의 유전상수보다 낮게 제작하면, 제2 고분자 절연층(120)에 제1 고분자 절연층(110)보다 높은 전계가 걸리게 되고, 결과적으로 제2 고분자 절연층(120)을 통해 보다 높은 터널링 전류가 흐르고, 이를 이용하여 효과적으로 내부전극(130)의 전하량을 조정할 수 있다.
기상증착에 의한 초박형 고분자 절연층의 우수한 절연 특성에 상기 다른 유전상수의 고분자 절연층을 이용한 설계를 더하여 제1 고분자 절연층(110)과 제2 고분자 절연층(120)을 제작하면, 저전압 구동과 장시간 데이터 보존이 가능한 비휘발성 메모리를 제작할 수 있다.
고분자 절연층의 우수한 유연성과 더불어, 내부전극(130), 제1 전극(140), 제2 전극(150)으로 유연성이 우수한 금속 또는 유기물 전도체를 사용면, 우수한 유연성을 가진 비휘발성 메모리를 제작할 수 있다.
도 2는 본 발명의 일 실시예에 따른 기상증착 고분자 절연층을 이용한 유연 비휘발성메모리의 동작 방법을 설명하기 위한 흐름도이다.
2진수를 저장하는 경우를 예를 들어, 삼층구조에 외부 전극 또는 반도체를 인접하여 임계값 이상의 전압(V)을 인가하면 제2 고분자 절연층(120)을 통해 제2 전극(150)과 내부전극(130) 사이에 전하의 이동이 발생하고, 이 때 도1을 기준으로 양의 전압을 인가하면 내부전극(130)에 음의 전하가 축적되고, 음의 전압을 인가하면 내부전극(130)에 양의 전하가 축적된다. 이러한 다른 극성의 전압에 의해 내부전극(130)에 축적되는 다른 극성의 전하를 사용하여 2진수의 해당하는 두 가지 상태 중 하나를 선택하여 데이터를 저장한다.
상기 상태의 저장 또는 변경 후, 전압 인가를 중지하거나 임계값 이하의 전압을 인가하여 저장된 데이터를 유지한다.
본 기술의 비휘발성 메모리를 동작하는 방법은, 저장할 데이터를 선택하는 단계(220), 임계값 이상의 음 또는 양의 전압을 인가하여 데이터를 저장하는 단계(230, 231), 전압인가를 중지하거나 임계값 이하의 전압인가를 유지하여 데이터를 보존하는 단계(240)를 포함한다.
데이터를 보존하는 단계(240)에서 데이터 변경이 필요하지 않은 경우, 전압인가를 중지 또는 임계값 이하의 전압인가 상태를 유지하고, 데이터 변경이 필요한 경우 시작단계(210) 이후의 단계를 반복한다.
상기 설명에서 데이터의 저장 또는 변경 단계에서, 전하량의 극성이 변하지 않더라도 전하량의 차이를 통해 상태를 저장할 수 있으며, 또한 전하량의 차이를 2단계 이상의 개수로 나누어 2진수 이상의 데이터를 구분하여 저장하는데 사용할 수 있다.
도 3은 본 발명의 일 실시예에 따른 전압 인가에 의한 전하의 이동을 나타내는 도면이다.
본 도면은 삼층구조의 바깥쪽 두 면에 인접한 전극을 포함하는 구조의 도1의 비휘발성 메모리에서 제2 전극을 기준으로 제1 전극에 양의 전압을 인가하는 경우이고 전자가 이동하는 경우의 에너지 다이어그램을 도시하고 있다.
도 3a는 유전 상수가 같은 고분자 절연층을 이용한 비휘발성 메모리의 전하 이동을 설명하기 위한 도면이다. 제1 고분자 절연층(310a) 의 유전상수(k 1)와 제2 고분자 절연층(320a)의 유전상수(k 2)가 같은 경우 (k 1 = k 2), 두 절연층에 동일한 크기의 전계가 걸리고 (E 1 = E 2), 이에 따라 동일한 크기의 터널링 전류가 두 고분자 절연층을 통해 흐른다 (I 1 = I 2). 이 경우, 제2 고분자 절연층(320a)을 통해 제2 전극(350a)에서 내부전극(330a)으로 이동한 전자가 모두 제1 고분자 절연층(310a)을 통해 내부전극에서 제1 전극(340a)으로 이동하므로, 내부전극에 전하가 축적되지 않는다.
도 3b는 본 발명의 일 실시예에 따른 서로 다른 유전 상수를 갖는 고분자 절연층을 이용한 비휘발성 메모리의 전하 이동을 설명하기 위한 도면이다. 제2 고분자 절연층(320b)의 유전상수(k 2)가 제1 고분자 절연층(310b)의 유전상수(k 1)보다 낮으므로 (k 1 > k 2), 제2 고분자 절연층(320b)에 제1 고분자 절연층(310b)보다 높은 전계가 걸리고 (E 1 < E 2), 이에 따라 제2 고분자 절연층(320b)에 제1 고분자 절연층(310b)보다 높은 터널링 전류가 흐른다 (I 1 < I 2). 이 경우, 제2 고분자 절연층(320b)을 통해 제2 전극(350b)에서 내부전극(330b)으로 이동한 전자의 일부가 제1 고분자 절연층(310b)을 통해 내부전극에서 제1 전극(340b)으로 이동하고, 나머지 전자는 내부전극(330b)에 축적된 전하가 된다.
도 4는 본 발명의 일 실시예에 따른 유전 상수가 다른 초박형 고분자 및 적층구조를 나타내는 도면이고, 도 5는 본 발명의 일 실시예에 따른 유전 상수가 다른 초박형 고분자 및 적층구조의 전류량을 나타내는 그래프이다.
개시제를 이용한 화학기상증착법(iCVD: initiated chemical vapor deposition)은 다양한 화학조성의 초박막 고분자 절연층을 제작할 수 있다. 이에 따라 서로 다른 유전상수를 가진 초박막 고분자 절연층을 제작하여 본 기술의 실현에 사용할 수 있다.
도 4(a)와 도 4(b)는 iCVD 공정에 의해 제작된 유전 상수 값이 각각 2.2와 3.0인 pV3D3와 pEGDMA 고분자를 이용한 단일층 초박형 고분자의 누설전류 특성을 측정하기 위한 소자 구조를 나타내고, 도 4(c)는 pV3D3와 pEGDMA의 두 초박형 고분자를 알루미늄 중간 전도층으로 두고 적층한 삼층구조에 두 외부전극을 포함한 메모리 구조를 나타낸다.
도 5는 본 발명의 일 실시예에 따른 유전 상수가 다른 초박형 고분자의 인가된 전계세기에 따른 전류량 특성 및, 삼층구조를 포함한 메모리 구조의 외부 전극에 인가된 전압에 따른 각 초박형 고분자 층에 흐르는 전류량을 비교하는 그래프이다.
도 5(a)를 참조하면, 유전 상수 값이 2.2인 pV3D3 초박형 고분자와 유전 상수 값이 3인 pEGDMA 초박형 고분자는 비슷한 누설전류-전계세기 특성을 보인다. 하지만, 도 5(b)의 삼층구조로 적층한 경우, 동일한 전압을 외부전극에 인가하더라도 낮은 유전 상수 값을 지닌 pV3D3에 pEGDMA보다 높은 세기의 전계가 인가되고, 이에 따라 특정 임계값 이상의 전압에서 pV3D3를 통해 pEGDMA 보다 높은 누설전류가 흐른다.
발명은 저전압 고유연성 비휘발성 메모리에 대한 것으로, 도 5를 참조하면, 본 iCVD에 의한 두 층의 초박형 고분자 절연층(각각 수~수십nm 두께)을 사용하고, 두 고분자 절연층의 유전 상수를 각각 3과 2.2로 다르게 설계함으로써, 30V 이하의 낮은 동작 전압을 가질 수 있다.
특히 본 삼층 구조를 트랜지스터의 게이트 절연층으로 사용하면, 내부전극에 주입된 캐리어의 전하량에 따라 트랜지스터의 "채널 전류 ― 게이트 전압" 특성의 전압이동이 발생한다. 이러한 트랜지스터 특성의 상태 차이를 전류크기의 차이로 쉽게 관찰할 수 있으며, 이는 곧 고유연 EPROM(erasable programmable read only memory)이나 플래쉬메모리(flash memory)로 사용할 수 있다.
본 삼층 구조를 EPROM과 플래쉬 메모리의 게이트 절연층 구조로 적용할 경우, 높은 유전 상수를 가지는 제1 고분자 절연층과 높은 유전상수를 가지는 제2 고분자 절연층은 각각 블로킹 절연층과 터널링 절연층의 역할을 수행하고, 두 고분자 절연층 사이의 내부 전극은 플로팅게이트의 역할을 수행한다.
도 6은 본 발명의 일 실시예에 따른 고유연 고성능 플래쉬메모리를 나타내는 도면이다. 도 7은 본 발명의 일 실시예에 따른 고유연 고성능 플래쉬메모리의 전압 및 전류 특성을 나타내는 그래프이고, 도 8은 본 발명의 일 실시예에 따른 고유연 고성능 플래쉬메모리의 메모리 특성을 나타내는 그래프이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 고유연 고성능 플래쉬메모리는 iCVD 공정에 의해 유전 상수 값이 2.2인 pV3D3 고분자를 약 15nm의 두께로 증착하여 제2 고분자 절연층을 형성하고, 유전 상수 값이 3인 pEGDMA 고분자를 약 40nm로 증착하여 제1 고분자 절연층을 형성하는 구조를 갖는다. 기판으로는 250㎛의 PET를 사용하고, 소스, 드레인, 제1 고분자 절연층에 인접한 컨트롤게이트 전극 및 내부 전극(플로팅게이트)은 Al으로 구성되고, 제2 고분자 절연층에 인접한 반도체 채널은 C60으로 구성된 구조를 갖는다. 소스, 드레인과 반도체 채널의 사이에는 Ca층을 전자주입층으로 삽입하였다.
이러한 구조로 형성된 본 발명의 일 실시예에 따른 고유연 고성능 플래쉬메모리는 도 7에 나타낸 바와 같이 ±10V 이하의 동작전압에서 5V 수준의 전압 이동을 보이므로, 전압 이동의 상태로 데이터를 구분하여 저장하기에 충분한 성능을 가지고, 10년 이상의 데이터 유지가 가능하다.
도 8을 참조하면, 플라스틱 기판의 굽힘에 의해 소자에 가해지는 약 3% 수준의 변형률까지 메모리 동작을 유지하고, 약 1%의 변형률로 만번의 변형까지의 메모리 동작을 유지하였다.
상기와 같이 본 기술이 제안하는 다른 유전상수를 가진 두개의 고분자 절연층과 내부 전극으로 구성되는 삼층구조에, iCVD 공정을 이용한 다른 화학구조의 초박막(예를 들어, 십~수십 nm) 고분자층을 사용하고, 유기물 채널층과 금속전극을 사용해 플래쉬메모리를 제작하면, 저전압 구동(예를 들어, <10V), 긴 데이터 유지시간(예를 들어, >10년) 및 고유연성(예를 들어, 변형률 2~4% 인가 가능)을 모두 만족하는 비휘발성 메모리를 제작할 수 있다. 이는 기존의 무기물 절연층을 사용한 플래쉬메모리 소자와 거의 동등한 수준의 메모리 소자 성능이며, 2~4배 가량 뛰어난 유연성에 해당한다.
비휘발성 메모리는 전자제품에 필수적인 구성요소이다. 따라서 이러한 고성능 고유연 EPROM 또는 플래쉬 메모리는, 스마트라벨, 스마트카드, 웨어러블/인체부착형 전자패치 등 유연전자소자의 모든 응용분야에 적용될 수 있으며, 특히 기존 무기물 절연층을 이용한 비휘발성 메모리 이상의 유연성이 필요한 응용에는 유일한 해결책이 되어 기술 독점의 가능성이 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다.　 예를 들어, 설명된 기술들이 설명된 방법과 다른 공정과 순서로 수행되거나, 설명된 실시 예와 다른 구조의 플래쉬메모리 또는 다른 종류의 고분자, 반도체, 전도체 재료를 사용하거나, 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (8)

  1. 제1 유전 상수를 갖는 초박형 고분자가 화학기상증착법 또는 개시제를 이용한 화학기상증착법을 이용하여 증착되는 제1 고분자 절연층;
    제1 유전 상수보다 낮은 제2 유전상수를 갖는 초박형 고분자가 화학기상증착법 또는 개시제를 이용한 화학기상증착법을 이용하여 증착되는 제2 고분자 절연층; 및
    제1 고분자 절연층과 제2 고분자 절연층 사이에 삽입된 전도층
    을 포함하고,
    제1 고분자 절연층, 제2 고분자 절연층 및 전도층을 포함하는 삼층 구조를 트랜지스터의 게이트 절연층으로 사용하고, 제1 고분자 절연층, 제2 고분자 절연층 및 전도층이 각각 블로킹 절연층, 터널링 절연층 및 플로팅 게이트의 역할을 수행하고, 내부전극에 주입된 캐리어의 전하량에 따른 트랜지스터의 채널 전류와 게이트 전압 특성의 전압이동에 의한 트랜지스터 특성의 상태 차이가 전류크기의 차이로 나타남으로써 고유연 EPROM(erasable programmable read only memory) 또는 플래쉬메모리(flash memory)로 사용 가능하고, 고유연 IC(Integrated Circuit)에 적용 가능한 비휘발성메모리.
  2. 제1항에 있어서,
    제1 고분자 절연층, 제2 고분자 절연층 및 전도층을 포함하는 삼층 구조를 게이트 절연층으로 사용하는 트렌지스터의 게이트 전극과 소스 및 드레인 전극 사이에 임계값 이상의 전압을 인가하면, 상기 제1 고분자 절연층 및 상기 제2 고분자 절연층을 통과해 터널링 전류가 흐르고, 유전상수가 낮은 제2 고분자 절연층에 제1 고분자 절연층보다 높은 전계가 걸림에 따라 제2 고분자 절연층에 제1 고분자 절연층보다 높은 전류가 흐르고, 상기 전류를 통해 상기 두 고분자 절연층 사이의 내부 전도층에 축적되는 전하량을 조절함으로써 데이터의 프로그래밍과 이레이징이 가능한
    비휘발성메모리.
  3. 제2항에 있어서,
    상기 전압 인가를 중지하거나 또는 임계값 이하의 전압이 인가될 경우, 상기 제2 고분자 절연층 및 상기 제1 고분자 절연층에 임계값 이상의 전압이 인가됨으로써 조절된 상기 내부 전도층의 전하량이 보존되어 데이터가 유지되는
    비휘발성메모리.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 제1 고분자 절연층 및 제2 고분자 절연층과 함께, 제1 고분자 절연층과 제2 고분자 절연층 사이의 내부 전도층으로 금속 또는 유기물 전도체를 사용함으로써 고유연성을 갖는
    비휘발성메모리.
  7. 삭제
  8. 제1항에 있어서,
    제1 고분자 절연층, 제2 고분자 절연층 및 전도층을 포함하는 삼층 구조를 게이트 절연층으로 사용하는 트렌지스터의 소스, 드레인, 게이트 전극 및 채널에 해당하는 외부전극 및 반도체층을 제작함에 있어, 금속 또는 전도성 유기물로 구성된 전극과 유기물 반도체층을 사용함으로써 고유연성을 갖는
    비휘발성메모리.
KR1020180027642A 2018-03-08 2018-03-08 기상증착 고분자 절연층을 이용한 유연 비휘발성메모리 KR102051209B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180027642A KR102051209B1 (ko) 2018-03-08 2018-03-08 기상증착 고분자 절연층을 이용한 유연 비휘발성메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180027642A KR102051209B1 (ko) 2018-03-08 2018-03-08 기상증착 고분자 절연층을 이용한 유연 비휘발성메모리

Publications (2)

Publication Number Publication Date
KR20190106320A KR20190106320A (ko) 2019-09-18
KR102051209B1 true KR102051209B1 (ko) 2019-12-02

Family

ID=68070817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180027642A KR102051209B1 (ko) 2018-03-08 2018-03-08 기상증착 고분자 절연층을 이용한 유연 비휘발성메모리

Country Status (1)

Country Link
KR (1) KR102051209B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11800705B2 (en) 2021-06-07 2023-10-24 Korea Institute Of Science And Technology Flash memory device used in neuromorphic computing system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080088284A (ko) * 2007-03-29 2008-10-02 삼성전자주식회사 플래시 메모리 소자
KR101596285B1 (ko) * 2009-10-12 2016-02-23 한국전자통신연구원 채널 외 전하 주입 방식 비휘발성 플래시 메모리 박막 트랜지스터
KR101926862B1 (ko) * 2012-05-01 2018-12-07 서울대학교산학협력단 가변 저항체 및 저항형 메모리 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11800705B2 (en) 2021-06-07 2023-10-24 Korea Institute Of Science And Technology Flash memory device used in neuromorphic computing system

Also Published As

Publication number Publication date
KR20190106320A (ko) 2019-09-18

Similar Documents

Publication Publication Date Title
EP3128534B1 (en) Ferroelectric memory device and fabrication method thereof
Shin et al. Multilevel resistive switching nonvolatile memory based on MoS2 nanosheet-embedded graphene oxide
JP5572165B2 (ja) グラフェンメモリセルおよびその製造方法
US20160336439A1 (en) Nonvolatile memory device using two-dimensional material and method of manufacturing the same
US9960175B2 (en) Field effect transistor memory device
KR101950135B1 (ko) 비휘발성 메모리 소자 및 이의 제조방법
JP4514016B2 (ja) 複合分子材料を使用したフローティングゲートメモリデバイス
US20070187730A1 (en) Memory devices having charge trap layers
JP5638511B2 (ja) 不揮発性メモリ機能を有する電界効果型半導体の電子又は光電子能動デバイス及びその製造方法
KR20120006218A (ko) 이중 게이트 구조의 비휘발성 메모리 트랜지스터
EP2323167B1 (en) Transistors, electronic devices including a transistor and methods of manufacturing the same
Thuau et al. Mechanical strain induced changes in electrical characteristics of flexible, non-volatile ferroelectric OFET based memory
KR20090079035A (ko) 강유전체 메모리 장치
Lee et al. High-performance a MoS 2 nanosheet-based nonvolatile memory transistor with a ferroelectric polymer and graphene source-drain electrode
JP5110414B2 (ja) 有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法
JP2017168661A (ja) 半導体記憶装置
JP2009302328A (ja) 有機トランジスタ、およびこれが用いられた有機半導体素子
KR102051209B1 (ko) 기상증착 고분자 절연층을 이용한 유연 비휘발성메모리
JP2007250974A (ja) 不揮発性半導体記憶装置
CN108831931B (zh) 非易失性存储器及其制备方法
US10141407B2 (en) Graphene device and method of manufacturing the same
KR100929397B1 (ko) 실리콘 카바이드 나노입자를 이용한 비휘발성 메모리 소자및 이의 제조방법
KR102041048B1 (ko) 유기 절연체 3중층으로 이루어진 전하 트랩 구조와 이를 이용한 비휘발성 메모리
JP2015060911A (ja) 不揮発性記憶素子
US20240155955A1 (en) Junction structure element, method of manufacturing the same, and in-memory computing device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant