JP2006173432A5 - - Google Patents

Claims (7)

1. 半導体基板と、
   前記半導体基板の第1の活性領域上に、第１のゲート酸化膜を介して形成された第１のゲート電極と、
   前記第１のゲート電極に位置合わせして形成された第1の拡散層と、
   前記第1の活性領域を覆う第1の応力制御膜とを有し、
   前記第1の応力制御膜が前記第1の拡散層と接している ことを特徴とする半導体装置。
2. 前記半導体基板の第２の活性領域上に、第２のゲート酸化膜を介して形成された第２のゲート電極と、
   前記第２のゲート電極に位置合わせして形成された第２の拡散層と、
   前記第２の領域を覆う第２の応力制御膜と を有していることを特徴とする請求項１記載の半導体装置。
3. 半導体基板と、
   前記半導体基板の第1の活性領域上に、第１のゲート酸化膜を介して形成された第１のゲート電極と、
   前記第１のゲート電極に位置合わせして形成された第1の拡散層と、
   前記第１のゲート酸化膜の側壁を覆う第１のゲート電極側壁絶縁膜と、
   前記第1の活性領域を覆う第1の応力制御膜と、
   前記半導体基板の第２の活性領域上に第２のゲート酸化膜を介して形成された第２のゲート電極と、
   前記第２のゲート電極に位置合わせして形成された第２の拡散層と、
   前記第２の領域を覆う第２の応力制御膜とを有し、
   前記第２の応力制御膜が前記第２の拡散層に接している ことを特徴とする半導体装置。
4. 半導体基板に、
   第1の活性領域を形成する工程と、
   前記第１の活性領域上に第１のゲート酸化膜を形成する工程と、
   前記第１のゲート絶縁膜を介して第１のゲート電極を形成する工程と、
   前記第１のゲート電極をマスクとして第1の拡散層を形成する工程と、
   前記第１のゲート電極の側壁に第１のゲート電極側壁絶縁膜を形成する工程と、
   前記第１のゲート電極側壁絶縁膜をエッチングする工程と、
   前記第1の活性領域を覆う第１の応力制御膜を形成する工程と
   を有する半導体装置の製造方法。
5. 半導体基板に、
   第1の活性領域と第２の活性領域とを形成する工程と、
   前記第１の活性領域上に第１のゲート酸化膜を形成する工程と、
   前記第１のゲート酸化膜を介して第１のゲート電極を形成する工程と、
   前記第１のゲート電極をマスクとして第1の拡散層を形成する工程と、
   前記第１のゲート電極側壁に第１のゲート電極側壁絶縁膜を形成する工程と、
   前記第２の活性領域上に第２のゲート酸化膜を形成する工程と、
   前記第２のゲート酸化膜を介して第２のゲート電極を形成する工程と、
   前記第２のゲート電極をマスクとして第２の拡散層を形成する工程と、
   前記第２のゲート電極の側壁に第２のゲート電極側壁絶縁膜を形成する工程と、
   前記第1の領域および第２の領域を覆う第１の応力制御膜を形成する工程と、
   前記第２の領域における前記第１の応力制御膜を除去する工程と、
   前記第２のゲート電極側壁絶縁膜をエッチングする工程と、
   前記第２の領域を覆う第２の応力制御膜を形成する工程と を有する半導体装置の製造方法。
6. 前記第１のゲート電極及び前記第１のゲート電極側壁絶縁膜をマスクとして第２の拡散層を形成する工程をさらに有することを特徴とする請求項４記載の半導体装置の製造方法。
7. 前記第１のゲート電極側壁絶縁膜を形成する工程の後、前記第１のゲート電極側壁絶縁膜をエッチングする工程の前に、
   前記第２の拡散層上にシリサイド層を形成する工程をさらに有することを特徴とする請求項６記載の半導体装置の製造方法。