JP2008294408A5 - - Google Patents

Download PDF

Info

Publication number
JP2008294408A5
JP2008294408A5 JP2008073142A JP2008073142A JP2008294408A5 JP 2008294408 A5 JP2008294408 A5 JP 2008294408A5 JP 2008073142 A JP2008073142 A JP 2008073142A JP 2008073142 A JP2008073142 A JP 2008073142A JP 2008294408 A5 JP2008294408 A5 JP 2008294408A5
Authority
JP
Japan
Prior art keywords
insulating film
opening
gate insulating
channel formation
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008073142A
Other languages
English (en)
Other versions
JP5350655B2 (ja
JP2008294408A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2008073142A priority Critical patent/JP5350655B2/ja
Priority claimed from JP2008073142A external-priority patent/JP5350655B2/ja
Publication of JP2008294408A publication Critical patent/JP2008294408A/ja
Publication of JP2008294408A5 publication Critical patent/JP2008294408A5/ja
Application granted granted Critical
Publication of JP5350655B2 publication Critical patent/JP5350655B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (9)

  1. ベース基板と、前記ベース基板上の開口部が形成された絶縁膜と、前記開口部以外の領域において前記絶縁膜に接する半導体膜と、前記半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上の電極と、を有し、
    前記半導体膜は、前記ゲート絶縁膜を間に挟んで前記電極と重なるチャネル形成領域を有し、
    前記チャネル形成領域は、前記開口部と重なっていることを特徴とする半導体装置。
  2. ベース基板と、前記ベース基板上の複数の開口部が形成された絶縁膜と、前記複数の開口部以外の領域において前記絶縁膜に接する半導体膜と、前記半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上の電極と、を有し、
    前記半導体膜は、前記ゲート絶縁膜を間に挟んで前記電極と重なるチャネル形成領域を有し、
    前記チャネル形成領域は、前記複数の開口部と重なっていることを特徴とする半導体装置。
  3. ベース基板と、前記ベース基板上の第１の開口部及び第２の開口部が形成された絶縁膜と、前記第１の開口部及び前記第２の開口部以外の領域において前記絶縁膜に接する半導体膜と、前記半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上の電極と、を有し、
    前記半導体膜は、前記ゲート絶縁膜を間に挟んで前記電極と重なるチャネル形成領域と、前記チャネル形成領域を間に挟んでいる一対の不純物領域と、を有し、
    前記一対の不純物領域の一方は、前記第１の開口部と重なっており、
    前記一対の不純物領域の他方は、前記第２の開口部と重なっていることを特徴とする半導体装置。
  4. ベース基板と、前記ベース基板上の複数の第１の開口部及び複数の第２の開口部が形成された絶縁膜と、前記複数の第１の開口部及び前記複数の第２の開口部以外の領域において前記絶縁膜に接する半導体膜と、前記半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上の電極と、を有し、
    前記半導体膜は、前記ゲート絶縁膜を間に挟んで前記電極と重なるチャネル形成領域と、前記チャネル形成領域を間に挟んでいる一対の不純物領域と、を有し、
    前記一対の不純物領域の一方は、前記複数の第１の開口部と重なっており、
    前記一対の不純物領域の他方は、前記複数の第２の開口部と重なっていることを特徴とする半導体装置。
  5. ベース基板と、前記ベース基板上の開口部が形成された絶縁膜と、前記開口部以外の領域において前記絶縁膜に接する半導体膜と、前記半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上の電極と、を有し、
    前記半導体膜は、前記ゲート絶縁膜を間に挟んで前記電極と重なるチャネル形成領域と、前記チャネル形成領域を間に挟んでいる一対の不純物領域と、を有し、
    前記チャネル形成領域及び前記一対の不純物領域は、前記開口部と重なっていることを特徴とする半導体装置。
  6. ベース基板と、前記ベース基板上の複数の開口部が形成された絶縁膜と、前記複数の開口部以外の領域において前記絶縁膜に接する半導体膜と、前記半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上の電極と、を有し、
    前記半導体膜は、前記ゲート絶縁膜を間に挟んで前記電極と重なるチャネル形成領域と、前記チャネル形成領域を間に挟んでいる一対の不純物領域と、を有し、
    前記チャネル形成領域及び前記一対の不純物領域は、前記複数の開口部のそれぞれと重なっていることを特徴とする半導体装置。
  7. 絶縁膜をベース基板上に形成し、
    エッチングにより前記絶縁膜に開口部を形成し、
    前記開口部が形成された前記絶縁膜を間に挟んで前記ベース基板にボンド基板を貼り合わせ、前記ボンド基板を劈開させることで、前記ボンド基板の一部である半導体膜を、前記絶縁膜上に転置し、
    前記転置した半導体膜を所望の形状に加工し、前記絶縁膜上および前記開口部上に島状の半導体膜を形成することを特徴とする半導体装置の作製方法。
  8. 請求項７において、
    前記開口部上の前記島状の半導体膜は、チャネル形成領域であることを特徴とする半導体装置の作製方法。
  9. 請求項７において、
    前記開口部上の前記島状の半導体膜は、不純物領域であることを特徴とする半導体装置の作製方法。
JP2008073142A 2007-04-27 2008-03-21 半導体装置 Expired - Fee Related JP5350655B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008073142A JP5350655B2 (ja) 2007-04-27 2008-03-21 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007118086 2007-04-27
JP2007118086 2007-04-27
JP2008073142A JP5350655B2 (ja) 2007-04-27 2008-03-21 半導体装置

Publications (3)

Publication Number Publication Date
JP2008294408A JP2008294408A (ja) 2008-12-04
JP2008294408A5 true JP2008294408A5 (ja) 2011-03-31
JP5350655B2 JP5350655B2 (ja) 2013-11-27

Family

ID=39885915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008073142A Expired - Fee Related JP5350655B2 (ja) 2007-04-27 2008-03-21 半導体装置

Country Status (3)

Country Link
US (1) US8664078B2 (ja)
JP (1) JP5350655B2 (ja)
KR (1) KR101478525B1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5348916B2 (ja) * 2007-04-25 2013-11-20 株式会社半導体エネルギー研究所 半導体装置
EP2513966B1 (en) 2009-12-18 2020-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5513157B2 (ja) * 2010-02-18 2014-06-04 猛英 白土 半導体装置及びその製造方法
JP5722571B2 (ja) * 2010-08-10 2015-05-20 猛英 白土 半導体装置及びその製造方法
FR2970812B1 (fr) 2011-01-24 2013-11-15 Commissariat Energie Atomique Dispositif a effet de champ avec une faible capacité de jonction
US9093538B2 (en) * 2011-04-08 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9397222B2 (en) * 2011-05-13 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
EP2613346B1 (en) * 2011-11-11 2022-06-08 BOE Technology Group Co., Ltd. Thin film transistor, manufacturing method thereof and display device
CN102646595A (zh) 2011-11-11 2012-08-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示器件
US9184094B1 (en) * 2012-01-26 2015-11-10 Skorpios Technologies, Inc. Method and system for forming a membrane over a cavity
JP5933289B2 (ja) * 2012-02-23 2016-06-08 三菱電機株式会社 Ｓｏｉウエハおよびその製造方法
CN104752424B (zh) * 2013-12-27 2019-05-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9224858B1 (en) 2014-07-29 2015-12-29 Globalfoundries Inc. Lateral double-diffused metal oxide semiconductor field effect transistor (LDMOSFET) with a below source isolation region and a method of forming the LDMOSFET
US9935126B2 (en) * 2014-09-08 2018-04-03 Infineon Technologies Ag Method of forming a semiconductor substrate with buried cavities and dielectric support structures
US9536999B2 (en) 2014-09-08 2017-01-03 Infineon Technologies Ag Semiconductor device with control structure including buried portions and method of manufacturing
CN105226004A (zh) * 2015-10-19 2016-01-06 上海华力微电子有限公司 具有应力集中结构的soi晶圆的制造方法
CN105552019A (zh) * 2015-12-29 2016-05-04 中国科学院上海微系统与信息技术研究所 一种绝缘体岛上硅衬底材料及其制备方法
CN105633084A (zh) * 2015-12-29 2016-06-01 中国科学院上海微系统与信息技术研究所 一种基于绝缘体岛上硅衬底的cmos器件结构及制备方法
CN105390495A (zh) * 2015-12-29 2016-03-09 中国科学院上海微系统与信息技术研究所 一种基于绝缘体岛上硅衬底的cmos器件结构及制备方法
CN105633001A (zh) * 2015-12-29 2016-06-01 中国科学院上海微系统与信息技术研究所 一种绝缘体岛上硅衬底材料及其制备方法
CN105428358A (zh) * 2015-12-29 2016-03-23 中国科学院上海微系统与信息技术研究所 一种基于图形化绝缘体上硅衬底的cmos器件结构及制备方法
CN105895575B (zh) * 2016-05-09 2018-09-25 中国科学院上海微系统与信息技术研究所 一种图形化绝缘体上硅衬底材料及其制备方法
CN109962106B (zh) * 2017-12-14 2022-10-14 上海新微技术研发中心有限公司 Mosfet器件及其制造方法
CN110729343B (zh) * 2018-07-17 2023-04-07 联华电子股份有限公司 半导体元件及其制作方法
CN111435637A (zh) * 2019-01-11 2020-07-21 中国科学院上海微系统与信息技术研究所 图形化结构的soi衬底的制备方法
CN109935628B (zh) * 2019-03-27 2021-01-19 中国科学院上海微系统与信息技术研究所 基于图形化soi衬底的抗辐照晶体管及其制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2715502B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
US5895766A (en) * 1995-09-20 1999-04-20 Micron Technology, Inc. Method of forming a field effect transistor
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JP3410957B2 (ja) * 1998-03-19 2003-05-26 株式会社東芝 半導体装置及びその製造方法
JP3358550B2 (ja) 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP4074051B2 (ja) * 1999-08-31 2008-04-09 株式会社東芝 半導体基板およびその製造方法
JP2002343977A (ja) * 2002-03-26 2002-11-29 Nec Corp 電界効果型トランジスタ
US6958255B2 (en) * 2002-08-08 2005-10-25 The Board Of Trustees Of The Leland Stanford Junior University Micromachined ultrasonic transducers and method of fabrication
JP4556158B2 (ja) * 2002-10-22 2010-10-06 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉ基板の製造方法および半導体装置
JP3790238B2 (ja) * 2002-12-27 2006-06-28 株式会社東芝 半導体装置
KR100553683B1 (ko) * 2003-05-02 2006-02-24 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP4004448B2 (ja) * 2003-09-24 2007-11-07 富士通株式会社 半導体装置およびその製造方法
JP2007027232A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置及びその製造方法
US7674667B2 (en) * 2006-11-21 2010-03-09 International Business Machines Corporation CMOS structure including topographic active region
JP5348916B2 (ja) * 2007-04-25 2013-11-20 株式会社半導体エネルギー研究所 半導体装置

Similar Documents

Publication Publication Date Title
JP2008294408A5 (ja)
JP2015156515A5 (ja) 半導体装置の作製方法
JP2012015500A5 (ja)
JP2012049514A5 (ja)
JP2010123937A5 (ja)
JP2011181917A5 (ja)
JP2010135780A5 (ja) 半導体装置
JP2011100982A5 (ja)
JP2009033145A5 (ja)
JP2010123936A5 (ja)
JP2013179122A5 (ja)
JP2011054949A5 (ja) 半導体装置
JP2012248829A5 (ja) 半導体装置の作製方法
JP2013016862A5 (ja)
JP2010153828A5 (ja) 半導体装置
JP2013122580A5 (ja) 表示装置の作製方法
JP2011044517A5 (ja)
JP2009049393A5 (ja)
JP2011049548A5 (ja)
JP2010263195A5 (ja)
JP2009038357A5 (ja)
JP2009290211A5 (ja) 半導体素子の製造方法
JP2014215485A5 (ja)
JP2009283930A5 (ja)
JP2015167256A5 (ja) 半導体装置の作製方法