JP2008504679A5 - - Google Patents

Claims (5)

1. ナノクラスタ電荷蓄積デバイスを形成する方法であって、
   ナノクラスタ電荷蓄積デバイスに関連する第１ドーパントウェルと、ナノクラスタを含まない半導体デバイスに関連する第２ドーパントウェルとを有する基板を準備する基板準備工程と、
   第１導電性ゲート材料層を有する第１ゲートスタックを第１ドーパントウェルの上に形成する第１ゲートスタック形成工程と、第１導電性ゲート材料層は第１ゲート誘電体層に埋め込まれる複数のナノクラスタの上に、かつ、第２導電性ゲート材料層の一部分の下に位置し、第１ゲートスタックのゲート電極を形成することと、
   第２導電性ゲート材料層のうちの第２ドーパントウェルの上の部分を第２ゲートスタックのゲート電極として用いて、第２ドーパントウェル上に第２ゲートスタックを形成する第２ゲートスタック形成工程と、第２導電性ゲート材料層のうちの第１導電性ゲート材料層の上の部分は除去されることと、からなる方法。
2. 第１ドーパントウェルから分離した全ての領域をマスクして第２導電性ゲート材料層を選択的にエッチングすることによって、第２導電性ゲート材料層のうちの第１導電性ゲート材料層の上の部分を除去する工程を含む請求項１に記載の方法。
3. ドーピングしたポリシリコン、金属または金属合金を用いて第１導電性ゲート材料層及び第２導電性ゲート材料層を形成する工程を含む請求項１に記載の方法。
4. 第２導電性ゲート材料層とは異なる材料を用いて第１導電性ゲート材料層を設ける工程を含む請求項３に記載の方法。
5. 第１ゲート誘電体層を形成する工程と、第１ゲート誘電体層を形成する工程はナノクラスタ層の上及び周囲にゲート酸化膜層及び第２ゲート酸化膜層を形成する工程を含むことと、第１ゲート誘電体層及び第１導電性ゲート材料層は第１ドーパントウェル及び第２ドーパントウェルの両方の上に形成されることと、
   ウェットエッチング及びドライエッチングの組み合わせを用いて、第１導電性ゲート材料層、第１ゲート誘電体層及びナノクラスタ層を第２ドーパントウェル上の領域から選択的にエッチングする工程と、を含む請求項１に記載の方法。