JP2010040711A5 - - Google Patents

Claims (17)

1. 半導体基板における第１の活性領域上に形成された第１導電型の第１のＭＩＳトランジスタと第２の活性領域上に形成された第２導電型の第２のＭＩＳトランジスタとを備えた半導体装置において、
   前記第１のＭＩＳトランジスタは、
   前記第１の活性領域上に形成された第１のゲート絶縁膜と、
   前記第１のゲート絶縁膜上に形成された第１の金属膜、及び、前記第１の金属膜上に形成された第１のシリコン膜を含む第１のゲート電極と、
   前記第２のＭＩＳトランジスタは、
   前記第２の活性領域上に形成された第２のゲート絶縁膜と、
   前記第２のゲート絶縁膜上に形成された前記第１の金属膜、前記第１の金属膜上に接して形成された第２の金属膜、及び、前記第２の金属膜の上に形成された第２のシリコン膜を含む第２のゲート電極とを備え、
   前記第１の金属膜と前記第２の金属膜とは、互いに同じ金属材料又は金属化合物材料からなる、半導体装置。
2. 請求項１に記載の半導体装置において、
   前記第１の金属膜の密度は、前記第２の金属膜の密度よりも小さい、半導体装置。
3. 請求項１又は２に記載の半導体装置において、
   前記第１の金属膜の膜厚は、１ｎｍ以上であって且つ５ｎｍ以下であり、
   前記第２のゲート電極における前記第１の金属膜及び前記第２の金属膜の膜厚の合計は、１０ｎｍ〜２０ｎｍである、半導体装置。
4. 請求項１〜３のうちのいずれか１項に記載の半導体装置において、
   前記第１のゲート絶縁膜と前記第２のゲート絶縁膜とは、互いに同じ絶縁材料からなる、半導体装置。
5. 請求項１〜４のうちのいずれか１項に記載の半導体装置において、
   前記第１のゲート絶縁膜及び前記第２のゲート絶縁膜は、下地膜と前記下地膜上に形成された高誘電率膜を含む、半導体装置。
6. 請求項５に記載の半導体装置において、
   前記下地膜は、膜厚が０．８ｎｍ〜１．０ｎｍのシリコン酸化膜からなり、
   前記高誘電率膜は、比誘電率が１０以上の金属酸化物からなる、半導体装置。
7. 請求項１〜６のうちのいずれか１項に記載の半導体装置において、
   前記第１のゲート電極は、前記第１のシリコン膜の上部に形成された第１のシリサイド膜をさらに備えており、
   前記第２のゲート電極は、前記第２のシリコン膜の上部に形成された第２のシリサイド膜をさらに備えている、半導体装置。
8. 請求項１〜７のうちのいずれか１項に記載の半導体装置において、
   前記第１のゲート電極は、前記第１の金属膜上に前記第１のシリコン膜が接して形成されている、半導体装置。
9. 請求項１〜７のうちのいずれか１項に記載の半導体装置において、
   前記第１のゲート電極は、
   前記第１の金属膜の上に形成された導電膜と、
   前記導電膜と前記第１のシリコン膜との間に形成された前記第２の金属膜とをさらに備えている、半導体装置。
10. 請求項９に記載の半導体装置において、
    前記導電膜は、シリコン膜からなる、半導体装置。
11. 請求項１〜１０のうちのいずれか１項に記載の半導体装置において、
    前記半導体基板上に、前記第１のゲート電極及び前記第２のゲート電極を覆うように形成された絶縁膜をさらに備えている、半導体装置。
12. 請求項１１に記載の半導体装置において、
    前記第１のゲート電極の側面上に形成された断面形状がＬ字状の第１のサイドウォールと、
    前記第２のゲート電極の側面上に形成された断面形状がＬ字状の第２のサイドウォールとをさらに備え、
    前記絶縁膜は、前記第１のサイドウォール及び前記第２のサイドウォールの上に接して形成されている、半導体装置。
13. 請求項１〜１２のうちいずれか１項に記載の半導体装置において、
    前記第１のＭＩＳトランジスタは、ｎ型ＭＩＳトランジスタであり、
    前記第２のＭＩＳトランジスタは、ｐ型ＭＩＳトランジスタである、半導体装置。
14. 半導体基板における第１の活性領域上に形成された第１導電型の第１のＭＩＳトランジスタと第２の活性領域上に形成された第２導電型の第２のＭＩＳトランジスタとを有する半導体装置の製造方法であって、
    前記半導体基板に、素子分離領域によって囲まれた前記第１の活性領域と前記第２の活性領域とを形成する工程（ａ）と、
    前記第１の活性領域及び前記第２の活性領域上に、ゲート絶縁膜形成膜、第１の金属膜及び第２の金属膜をこの順で形成する工程（ｂ）と、
    前記第１の活性領域上に形成された前記第２の金属膜を除去する工程（ｃ）と、
    前記工程（ｃ）の後に、前記半導体基板の上にシリコン膜を形成する工程（ｄ）と、
    前記工程（ｄ）の後に、パターニングを行うことにより、前記第１の活性領域上に、前記ゲート絶縁膜形成膜からなる第１のゲート絶縁膜と、前記第１の金属膜と、前記シリコン膜とを含む第１のゲート電極形成部を形成すると共に、前記第２の活性領域上に、前記ゲート絶縁膜形成膜からなる第２のゲート絶縁膜と、前記第１の金属膜と、前記第２の金属膜と、前記シリコン膜とを含む第２のゲート電極形成部を形成する工程（ｅ）とを備え、
    前記第１の金属膜と前記第２の金属膜とは、互いに同じ金属材料又は金属化合物材料からなる、半導体装置の製造方法。
15. 請求項１４に記載の半導体装置の製造方法において、
    前記第１の金属膜の密度は、前記第２の金属膜の密度よりも小さい、半導体装置の製造方法。
16. 半導体基板における第１の活性領域上に形成された第１導電型の第１のＭＩＳトランジスタと第２の活性領域上に形成された第２導電型の第２のＭＩＳトランジスタとを有する半導体装置の製造方法であって、
    前記半導体基板に、素子分離領域によって囲まれた前記第１の活性領域と前記第２の活性領域とを形成する工程（ａ）と、
    前記第１の活性領域及び前記第２の活性領域上に、ゲート絶縁膜形成膜、第１の金属膜及び導電膜をこの順で形成する工程（ｂ）と、
    前記第２の活性領域上に形成された前記導電膜を除去する工程（ｃ）と、
    前記工程（ｃ）の後に、前記第１の活性領域における前記導電膜の上及び前記第２の活性領域における前記第１の金属膜の上に、第２の金属膜を形成する工程（ｄ）と、
    前記工程（ｄ）の後に、前記半導体基板の上にシリコン膜を形成する工程（ｅ）と、
    前記工程（ｅ）の後に、パターニングを行うことにより、前記第１の活性領域上に、前記ゲート絶縁膜形成膜からなる前記第１のゲート絶縁膜と、前記第１の金属膜と、前記導電膜と、前記第２の金属膜と、前記シリコン膜とを含む第１のゲート電極形成部を形成すると共に、前記第２の活性領域上に、前記ゲート絶縁膜形成膜からなる前記第２のゲート絶縁膜と、前記第１の金属膜と、前記第２の金属膜と、前記シリコン膜とを含む第２のゲート電極形成部を形成する工程（ｆ）とを備え、
    前記第１の金属膜と前記第２の金属膜とは、互いに同じ金属材料又は金属化合物材料からなる、半導体装置の製造方法。
17. 請求項１６に記載の半導体装置の製造方法において、
    前記第１の金属膜の密度は、前記第２の金属膜の密度よりも小さい、半導体装置の製造方法。