JP2005347735A5 - - Google Patents

Claims (10)

1. 第１の電荷担体極性を有するようにドープされた第１の化合物半導体組成物層と、
   第２の電荷担体極性を有するようにドープされ、かつ前記第１の層上に設けた第２の化合物半導体組成物層と、
   前記第１の電荷担体極性を有するようにドープされ、かつ前記第２の層上に配置された第３の化合物半導体組成物層と、
   前記第２の層上のベース電極と、
   前記ベース電極と前記第３の層との間に挿置され、かつ前記ベース電極と前記第３の層との間に電荷担体アクセス経路距離を定めるスペーサ・リングであり、前記距離は約２００Å〜約１０００Åの範囲内であるスペーサ・リングと
   を備えた装置。
2. 前記スペーサ・リングは絶縁性組成物を含む請求項１に記載の装置。
3. 前記ベース電極は前記第３の層から約８００Å〜約１０００Åの範囲内の距離を有する請求項１に記載の装置。
4. 前記ベース電極がケイ化タングステン、タングステン、白金、およびチタン・タングステン・ケイ化物から成るグループから選択される部材を含む請求項１に記載の装置。
5. 第１の電荷担体極性を有するようにドープされた第１の化合物半導体組成物層と、
   第２の電荷担体極性を有するようにドープされ、前記第１の層に対して第１の接合部を形成する第２の化合物半導体組成物層と、前記第１の電荷担体極性を有するようにドープされ、かつ前記第２の層に対して第２の接合部を形成する第３の化合物半導体組成物層とを含んだ多層構造体を提供する工程と、
   前記第３の層の第１の部分をドライ・エッチングして化合物半導体の下部構造体を作り、前記第３の層の第２の部分が、予め選択された水平方向寸法で、前記ドライ・エッチングから保護される第１の表面を形成する工程と、
   予め選択された水平方向寸法の第２の表面を有するスペーサ・リングを用いて前記化合物半導体の下部構造体の前記第１の表面を囲繞する工程と、
   前記第２の層上に、前記第２の表面と接した状態でベース電極前駆物質を形成する工程と、
   ドライ・エッチャントを用いて前記ベース電極前駆物質をエッチングしてベース電極を作る工程とを含むヘテロバイポーラ・トランジスタを製造する方法。
6. 前記ベース電極は前記第３の層から約２００Å〜約１０００Åの範囲内の距離を有する請求項５に記載の方法。
7. 前記ベース電極前駆物質を形成する前記工程は、ケイ化タングステン、タングステン、白金、およびチタン・タングステン・ケイ化物から成るグループから選択される部材を含む層を形成する工程を含む請求項５に記載の方法。
8. ベース電極前駆物質を形成する前記工程の後に、前記スペーサ・リングを除去する工程を含む請求項５に記載の方法。
9. 前記第３の層をエッチングする工程の前に、エミッタ電極が前記第３の層上の第３の接合部に形成され、かつ前記第２の接合部に最も近い前記スペーサ・リングの予め選択された水平方向寸法が、前記第３の接合部に最も近い前記スペーサ・リングの予め選択された水平方向寸法よりも大きい請求項５に記載の方法。
10. 前記ベース電極が前記第３の層から約８００Å〜約１０００Åの範囲内の距離を有する請求項６に記載の方法。