JP2010056579A5 - - Google Patents

Claims (3)

1. 基板上に多孔質の酸素添加炭化ケイ素からなる第１の絶縁膜を成膜する工程と、
   この第１の絶縁膜の上に、窒素添加炭化ケイ素膜からなる第１の保護膜を成膜する工程と、
   この第１の保護膜の上にフッ素添加カーボン膜からなる第２の絶縁膜を成膜する工程と、
   前記第２の絶縁膜の上に、窒素添加炭化ケイ素膜からなる第２の保護膜を成膜する工程と、
   前記第２の保護膜の上にハードマスク用の薄膜を成膜する工程と、
   前記ハードマスク用の薄膜を第１のマスクとして、当該第１のマスクの下方側の膜をエッチングして前記第１の絶縁膜に電極埋め込み用のホールを形成する工程と、
   前記第１のマスク上に形成された第２のマスクを用い、前記ホールを形成する工程の後に、当該第２のマスクの下方側の膜をエッチングして前記第２の絶縁膜に配線埋め込み用の溝を形成する工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 基板上に多孔質の酸素添加炭化ケイ素からなる第１の絶縁膜を成膜する工程と、
   この第１の絶縁膜の上に、窒素添加炭化ケイ素膜からなる第１の保護膜を成膜する工程と、
   この第１の保護膜の上にフッ素添加カーボン膜からなる第２の絶縁膜を成膜する工程と、
   前記第２の絶縁膜の表面をシリコン及び炭素の活性種を含むプラズマに曝す工程と、
   次いで基板の表面をシリコン及び炭素の活性種に加えて窒素の活性種を更に含むプラズマに曝して窒素添加炭化ケイ素膜からなるハードマスク用の薄膜を成膜する工程と、
   この薄膜の上に更にハードマスク用の薄膜を成膜する工程と、
   これら工程で成膜されたハードマスクを用いて、前記第１の絶縁膜に電極埋め込み用のホールを形成し、次いで前記第２の絶縁膜に配線埋め込み用の溝を形成する工程と、
   を含むことを特徴とする半導体装置の製造方法。
3. 基板上に形成された多孔質の酸素添加炭化ケイ素からなる第１の絶縁膜と、
   この第１の絶縁膜の上に形成された窒素添加炭化ケイ素膜からなる保護膜と、
   この保護膜の上に形成されたフッ素添加カーボン膜からなる第２の絶縁膜と、
   この第２の絶縁膜の上に形成された保護膜またはハードマスクである窒素添加炭化ケイ素膜と、
   前記第１の絶縁膜に形成されたのホールと、
   前記第１の保護膜、第２の絶縁膜及び窒素添加炭化ケイ素膜の各々に亘って形成された配線埋め込み用の溝と、
   前記ホールに埋め込まれた電極及び前記溝に埋め込まれた配線と、を備えたことを特徴とする半導体装置。