JP5320570B2 - 層間絶縁膜、配線構造および電子装置と、それらの製造方法 - Google Patents

層間絶縁膜、配線構造および電子装置と、それらの製造方法 Download PDF

Info

Publication number
JP5320570B2
JP5320570B2 JP2008543126A JP2008543126A JP5320570B2 JP 5320570 B2 JP5320570 B2 JP 5320570B2 JP 2008543126 A JP2008543126 A JP 2008543126A JP 2008543126 A JP2008543126 A JP 2008543126A JP 5320570 B2 JP5320570 B2 JP 5320570B2
Authority
JP
Japan
Prior art keywords
gas
manufacturing
interlayer insulating
wiring structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008543126A
Other languages
English (en)
Other versions
JPWO2008056748A1 (ja
Inventor
忠弘 大見
聖治 安田
敦智 井ノ口
孝明 松岡
剛平 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to JP2008543126A priority Critical patent/JP5320570B2/ja
Publication of JPWO2008056748A1 publication Critical patent/JPWO2008056748A1/ja
Application granted granted Critical
Publication of JP5320570B2 publication Critical patent/JP5320570B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体素子、半導体チップ搭載基板、配線基板等の基板の多層配線構造、特に層間絶縁膜の構造に関し、また当該多層配線構造を有する半導体装置、配線基板、およびそれらを含む電子装置に関する。さらに本発明は当該多層配線構造の製造方法、ならびに当該多層配線構造を有する半導体装置、配線基板、およびそれらを含む電子装置の製造方法に関する。
従来、半導体基板上等の多層配線構造における配線層間の絶縁のために層間絶縁膜が形成されている。
このような多層配線構造において、配線間の寄生容量および配線抵抗による信号遅延の問題が無視できなくなってきており、低誘電率（Ｌｏｗ−ｋ）を持つ層間絶縁膜を用いることが要求されてきている。
関連技術による半導体装置において、多数の半導体素子を形成した半導体基板上に設けられた層間絶縁膜構造は、炭化珪素（ＳｉＣ）等からなるバリアーキャップ層、バリアーキャップ層の上に形成された炭素含有シリコンオキサイド（ＳｉＯＣ）膜、このＳｉＯＣ膜に設けられたビア（ＶＩＡ）ホール、ＰＡＲ（低誘電率シリコン（Ｓｉ））層、このＰＡＲ層に設けられた溝、それらを覆うシリコンオキサイド（ＳｉＯ２）からなるハードマスクを備えている。ヴィアホールには、銅（Ｃｕ）等の金属が埋め込まれ、電極または配線を形成し、またこれの上端に溝内にＣｕ等が埋め込まれて、配線を形成している。
このような層間絶縁膜用として、フルオロカーボン膜（以下、ＣＦｘ膜と呼ぶ）は２．５程度と極めて低い比誘電率ｋを有しているため配線間の寄生容量を低くできることが注目されている。しかし、ＣＦｘ膜は非常に水に弱く、また、密着性が悪い。従って、ＣＦｘ膜は、シリコン炭窒化物（ＳｉＣＮ）層、シリコン窒化物（ＳｉＮ）層、ＳｉＯ２層、または、ＳｉＣ層等の下地層上に形成される。
従来、ＣＦｘ膜は、例えば、特許文献１に示されているように、プラズマ発生用のガスとして、Ｈｅ，Ｎｅ，Ａｒ，Ｘｅ，Ｋｒガスを用い、フルオロカーボンガス（以下、ＣＦｘガスと呼ぶ、このＣＦｘガスは、例えば、Ｃ５Ｆ８ガスなどがある）を用いてプラズマ処理装置を用いて成膜されている。そして、特許文献１においては、発生するプラズマの電子密度を調整するために、希ガスに、希釈用としてＮ２，Ｈ２，ＮＨ３を併用しており、これによって良好な密着性と成膜形状を得るとしている。
特開２００２−２２０６６８号公報
一方、半導体素子上の配線構造、特に、層間絶縁膜を含む配線構造では、誘電率をより一層低下させることが要求されている。しかしながら、層間絶縁膜としてのＣＦｘ膜の誘電率を更に低下させることについて、これまで、何ら提案されていない。また、層間絶縁膜としてＣＦ膜を使用する場合、ＣＦｘ膜のその他の電気特性、とくに絶縁耐圧の向上とリーク電流の低下が望まれている。
そこで、本発明の一技術的課題は、低誘電率で再現性よく形成できる安定な半導体装置等の層間絶縁膜とそれを備えた配線構造を提供することにある。
また、本発明のもう一つの技術的課題は、前記層間絶縁膜と前記配線構造とを製造する方法を提供することにある。
本発明は、上述した課題を解決するために、例えば、層間絶縁膜において、半導体基板の下地層上に形成するフルオロカーボン膜に、窒素を含有させることで、比誘電率ｋが下げられ、絶縁耐圧が向上しかつリーク電流を低下させることができると言う新規な知見に基づいたものである。
即ち、本発明の一態様によれば、下地層上に直接形成されたフルオロカーボン膜を備えた層間絶縁膜であって、前記フルオロカーボン膜は、原子比でＦ／Ｃが０．８乃至１．１の範囲内でＦおよびＣを含有しかつ窒素を０．１乃至１０原子％含有し、前記下地層は、ＳｉＣＯ、ＳｉＯ２、及びＣＨｙ［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）の内の一つ又は複数からなることを特徴とする層間絶縁膜が得られる。
また、本発明のもう一つの態様によれば、前記いずれか一つの層間絶縁膜を備えた多層配線構造であって、前記層間絶縁膜にビア及びトレンチの内の少なくとも一方と、前記ビア及びトレンチの内の少なくとも一方に埋設された導体層と、前記導体層の周囲に設けられたバリアー層とを備えていることを特徴とする多層配線構造が得られる。
また、本発明の更にもう一つの態様によれば、下地層上に形成されたフルオロカーボン膜を備えた層間絶縁膜を成膜する方法であって、前記フルオロカーボン膜に、原子比でＦ／Ｃが０．８乃至１．１の範囲でＦおよびＣを含有させるとともに、窒素を０．１乃至１０原子％含有させることを含み、前記下地層をＳｉＣＯ、ＳｉＯ２、及びＣＨｙ［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）の内の一つ又は複数からなる層から形成することを特徴とする層間絶縁膜の製造方法が得られる。
また、本発明の別の一つの態様によれば、下地層上に直接形成された複数のフルオロカーボン膜を備えた層間絶縁膜に金属導体を埋め込み形成する多層配線構造の製造方法であって、前記下地層をＳｉＣＯ層、ＳｉＯ２層、及びＣＨｙ層［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）層の内の少なくとも一種から形成するとともに、前記フルオロカーボン膜に原子比でＦ／Ｃが０．８乃至１．１の範囲でＦおよびＣを含有させるとともに、窒素を０．１乃至１０原子％含有させることを特徴とする多層配線構造の製造方法が得られる。
また、本発明の別のもう一つの態様によれば、下地層上に直接形成されたフルオロカーボン膜を備えた層間絶縁膜と、前記層間絶縁膜に埋め込み形成された導体を備えた配線構造であって、前記下地層は、ＳｉＣＯ層、ＳｉＯ２層、及びＣＨｙ層［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）層の内の少なくとも一種から形成され、前記フルオロカーボン膜は、原子比でＦ／Ｃが０．８乃至１．１の範囲でＦおよびＣを含有しかつ前記Ｎを０．１乃至１０原子％含有することを特徴とする配線構造が得られる。
また、本発明の別の更にもう一つの態様によれば、下地層上に直接形成されたフルオロカーボン膜を備えた層間絶縁膜と、前記層間絶縁膜に埋め込み形成された導体とを備えた配線構造を製造する方法であって、前記下地層をＳｉＣＯ層、ＳｉＯ２層、及びＣＨｙ層［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）層の内の少なくとも一種から形成するとともに、前記フルオロカーボン膜に、原子比でＦ／Ｃが０．８乃至１．１の範囲でＦおよびＣを含有させ、且つ窒素を０．１乃至１０原子％含有させることを特徴とする配線構造の製造方法が得られる。
また、本発明の他の一つの態様によれば、下地層上に直接形成されたフルオロカーボン膜を備えた層間絶縁膜と、前記層間絶縁膜に埋め込み形成された配線構造を備えた電子装置であって、前記下地層は、ＳｉＣＯ層、ＳｉＯ２層、及びＣＨｙ層［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）層の内の少なくとも一種から形成され、前記フルオロカーボン膜は、原子比でＦ／Ｃが０．８乃至１．１の範囲でＦおよびＣを含有しかつＮを０．１乃至１０原子％含有することを特徴とする電子装置が得られる。
さらに、本発明の他のもう一つの態様によれば、下地層上に直接形成されたフルオロカーボン膜を備えた層間絶縁膜と、前記層間絶縁膜に埋め込み形成された導体とを備えた電子装置の製造方法であって、前記下地層は、ＳｉＣＯ層、ＳｉＯ２層、及びＣＨｙ層［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）層の内の少なくとも一種から形成され、前記フルオロカーボン膜に、原子比でＦ／Ｃが０．８乃至１．１の割合でＦおよびＣを含有させ、かつ窒素を０．１乃至１０原子％含有させることを特徴とする電子装置の製造方法が得られる。
従来技術による半導体装置の層間絶縁膜構造を示す図である。 本発明の実施例による配線構造の一例を示す断面図である。 本発明の実施例による配線構造のもう一つの例を示す図である。 本発明の実施例によるプラズマ処理装置を示す概略断面図である。 本発明の実施例による層間絶縁膜の窒素添加による比誘電率ｋ値の変化を示す図である。 本発明の実施例による層間絶縁膜の窒素添加による絶縁破壊電界強度（ＭＶ／ｃｍ）の変化を示す図である。 本発明の実施例による層間絶縁膜の窒素添加によるリーク電流（Ａ）の変化を示す図である。 本発明の実施例による層間絶縁膜の窒素添加による堆積速度（ｎｍ／ｍｉｎ）の変化を示す図である。 本発明の実施例による層間絶縁膜の窒素添加によるｋ値と絶縁破壊電界強度（ＭＶ／ｃｍ）との関係を示す図である。 本発明の実施例による窒素含有フルオロカーボン膜の他の例の特性および組成を示す図である。 本発明の実施例による窒素含有フルオロカーボン膜の他の例の特性および組成を示す図である。 本発明の実施例による窒素含有フルオロカーボン膜の他の例の特性および組成を示す図である。 本発明の実施例による窒素含有フルオロカーボン膜の他の例の特性および組成を示す図である。 本発明の実施例による窒素含有フルオロカーボン膜の他の例の特性および組成を示す図である。 図１０乃至図１４に示す条件のうち圧力を２００ミリトール（２６．６Ｐａ）として、ＮＦ３ガスを流さない場合（０ｃｃ）のＳｉ上のＣＦ膜の断面ＳＥＭ写真である。 図１０乃至図１４に示す条件のうち圧力を４００ミリトール（５３．２Ｐａ）として、ＮＦ３ガスを流さない場合（０ｃｃ）のそれぞれのＳｉ上のＣＦ膜の断面ＳＥＭ写真である。 図１０乃至図１４に示す条件のうち圧力を２００ミリトール（２６．６Ｐａ）として、ＮＦ３を７ｃｃ流した場合のＳｉ上のＣＦ膜の断面ＳＥＭ写真である。 図１０乃至図１４に示す条件のうち圧力を４００ミリトール（５３．２Ｐａ）として、ＮＦ３を７ｃｃ流した場合のＳｉ上のＣＦ膜の断面ＳＥＭ写真である。 図１０乃至図１４の条件のうち圧力を２００ミリトール（２６．６Ｐａ）および４００ミリトール（（５３．２Ｐａ）として、ＮＦ３ガスを７ｃｃ流した場合と流さない場合での成膜後に温度（右縦軸）と脱ガスの程度を示す図である。 図１０乃至１４と同じ条件で成膜したＣＦ膜からの脱ガスを図１７と同様に示した図で、ＮＦ３ガスの流量を変えた場合およびＮ２ガスを流した場合を示す。 図１８の部分拡大図である。
本発明の実施例を説明する前に、本発明の理解を容易にするために、関連技術による半導体装置の層間絶縁膜構造について説明する。
図1は、関連技術に係る半導体装置の層間絶縁膜構造を示す図である。図１を参照すると、関連技術による半導体装置において、多数の半導体素子を形成した半導体基板（図示せず）上に設けられた層間絶縁膜構造（配線層間の接続部分１箇所のみを示す）１００は、炭化珪素（ＳｉＣ）等からなるバリアーキャップ層７１、バリアーキャップ層７１の上に形成された炭素含有シリコンオキサイド（ＳｉＯＣ）膜７２、このＳｉＯＣ膜７２に設けられたビア（ＶＩＡ）ホール８、ＰＡＲ（低誘電率シリコン（Ｓｉ））層７３、このＰＡＲ層７３に設けられた溝９、それらを覆うシリコンオキサイド（ＳｉＯ２）からなるハードマスク７４を備えている。ヴィアホール８には、銅（Ｃｕ）等の金属が埋め込まれ、電極または配線８を形成し、またこれの上端に溝９内にＣｕ等が埋め込まれて、配線１１を形成している。
次に、本発明について更に詳しく説明する。
本発明の層間絶縁膜は、下地層上に形成されたフルオロカーボン膜を備えている。このフルオロカーボン膜は窒素を含有する。
前記下地層は、基体上に形成されたＳｉＣＮ層、ＳｉＮ層、ＳｉＣＯ層、ＳｉＯ２層、ＳｉＣ層及びＣＨｙ層［ｙ＝０．８〜１．２］等のハイドロカーボン（ＣＨ）層の内の少なくとも一種からなることが好ましい。
また、フルオロカーボン膜の厚さは、５０〜５００ｎｍであることが好ましい。
また、フルオロカーボン膜の窒素含有量は、０．５乃至６原子％の範囲であることが好ましい。このフルオロカーボン膜は、原子比でＦ／Ｃが０．８乃至１．１好ましくは０．８〜０．９範囲内でＦおよびＣを含有し、かつ窒素を０．１乃至１０原子％含有することが好ましい。
そして、このフルオロカーボン膜の比誘電率ｋは、１．５〜２．２であることが好ましく、１．５〜２．０であることがより好ましい。
また、前記フルオロカーボン膜は、Ａｒガス、ＸｅガスおよびＫｒガスの少なくとも一つを用いて発生させたプラズマ中でＣおよびＦを含む少なくとも一種のガスおよびＮを含むガスを用いてＣＶＤによって形成することができる。
このＮを含むガスは、Ｎ２ガスおよびＮＦ３ガスの一方または両方を含むことが好ましい。
さらに、前記フルオロカーボン膜上に形成されたＳｉＣＮ、ＳｉＮ、ＳｉＣＯ、ＳｉＯ２、ＳｉＣ、及びＣＨｙ［ｙ＝０．８〜１．２］等のハイドロカーボン（ＣＨ）の一つ又は複数からなる層を備えていることが好ましい。
また、本発明の多層配線構造は、前記したいずれか一つの層間絶縁膜を備えている。前記層間絶縁膜にビア及びトレンチの内の少なくとも一方と、前記ビア及びトレンチの内の少なくとも一方に埋設された導体層と、前記導体層の周囲に設けられたバリアー層とを備えていることが好ましい。
また、本発明の層間絶縁膜の製造方法は、下地層上に形成されたフルオロカーボン膜を備えた層間絶縁膜を成膜する方法であって、前記フルオロカーボン膜に窒素を含有させることを含む。
この層間絶縁膜の製造方法において、前記フルオロカーボン膜は、原子比でＦ／Ｃが０．８乃至１．１の範囲でＦおよびＣを含有しかつ窒素を０．１乃至１０原子％含有することが好ましい。また、前記フルオロカーボン膜は窒素を０．５乃至６原子％含有することが好ましい。
また、前記フルオロカーボン膜の厚さは、５０〜５００ｎｍであることが好ましい。
また、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．２であることが好ましく、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．０であることがより好ましい。
また、前記層間絶縁膜の製造方法において、基体上にＳｉＣＮ層、ＳｉＮ層、ＳｉＣＯ層、ＳｉＯ２層、ＳｉＣ層、及びＣＨｙ層［ｙ＝０．８〜１．２］等のハイドロカーボン（ＣＨ）層の内の少なくとも一種からなる前記下地層を形成することが好ましい。
さらに、前記層間絶縁膜の製造方法において、さらに、前記フルオロカーボン膜上にＳｉＣＮ、ＳｉＮ、ＳｉＣＯ、ＳｉＯ２、ＳｉＣ、及びＣＨｙ［ｙ＝０．８〜１．２］等のハイドロカーボン（ＣＨ）の内の一つ又は複数からなる層を形成することが好ましい。
また、前記層間絶縁膜の製造方法において、前記フルオロカーボン膜をＡｒガス、ＸｅガスおよびＫｒガスの少なくとも一つを用いて発生させたプラズマ中でＣおよびＦを含む少なくとも一種のガスおよび窒素を含むガスを用いてＣＶＤによって形成することが好ましい。
また、前記Ｎを含むガスは、Ｎ２ガスおよびＮＦ３ガスの一方または両方を含むことが好ましい。
また、本発明の多層配線構造の製造方法は、下地層上に形成された複数のフルオロカーボン膜を備えた層間絶縁膜に金属導体を埋め込み形成する多層配線構造の製造方法であって、前記フルオロカーボン膜に窒素を含有させることを含む。
また、前記フルオロカーボン膜は、厚さが５０〜５００ｎｍであることが好ましく、原子比でＦ／Ｃが０．８乃至１．１の範囲でＦおよびＣを含有しかつ窒素を０．１乃至１０原子％含有することが好ましい。
また、前記フルオロカーボン膜は窒素を０．５乃至６原子％含有することが好ましい。
また、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．２であることが好ましく、１．５〜２．０であることがより好ましい。
また、前記フルオロカーボン膜は、Ａｒガス、ＸｅガスおよびＫｒガスの少なくとも一つを用いて発生させたプラズマ中でＣおよびＦを含む少なくとも一種のガスおよびＮを含むガスを用いてＣＶＤによって形成することが好ましい。ここで、前記Ｎを含むガスは、Ｎ２ガスおよびＮＦ３ガスの一方または両方を含むことが好ましい。
また、本発明の多層配線構造の製造方法において、基体上に、ＳｉＣＮ層、ＳｉＮ層、ＳｉＣＯ層、ＳｉＯ２層、ＳｉＣ層、及びＣＨｙ層［ｙ＝０．８〜１．２］等のハイドロカーボン（ＣＨ）層の内の少なくとも一種からなる前記下地層を形成しても良い。
また、前記多層配線構造の製造方法において、さらに、前記フルオロカーボン膜上に、ＳｉＣＮ、ＳｉＮ、ＳｉＣＯ、ＳｉＯ２、ＳｉＣ、及びＣＨｙ［ｙ＝０．８〜１．２］等のハイドロカーボン（ＣＨ）の一つ又は複数からなる層を形成することが好ましい。
本発明の配線構造は、下地層上に形成されたフルオロカーボン膜を備えた層間絶縁膜と、前記層間絶縁膜に埋め込み形成された導体を備えている。この配線構造において、前記フルオロカーボン膜は窒素を含有する。
また、前記フルオロカーボン膜は、厚さが、５０〜５００ｎｍであることが好ましく、原子比でＦ／Ｃが０．８乃至１．１の範囲でＦおよびＣを含有しかつＮを０．１乃至１０原子％含有することが好ましい。
また、前記フルオロカーボン膜は窒素を０．５乃至６原子％含有することが好ましい。
また、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．２であることが好ましく、１．５〜２．０であることがより好ましい。
また、このフルオロカーボン膜は、Ａｒガス、ＸｅガスおよびＫｒガスの少なくとも一つを用いて発生させたプラズマ中でＣおよびＦを含む少なくとも一種のガスおよびＮを含むガスを用いてＣＶＤによって形成されたものであることが好ましく、前記Ｎを含むガスは、Ｎ２ガスおよびＮＦ３ガスの一方または両方を含むことがより好ましい。
また、前記いずれか一つの配線構造において、前記下地層は、基体上に形成されたＳｉＣＮ層、ＳｉＮ層、ＳｉＣＯ層、ＳｉＯ２層、ＳｉＣ層、及びＣＨｙ層［ｙ＝０．８〜１．２］等のハイドロカーボン（ＣＨ）層の内の少なくとも一種からなることが好ましい。
また、さらに、前記絶縁膜上に形成されたＳｉＣＮ、ＳｉＮ、ＳｉＣＯ、ＳｉＯ２、ＳｉＣ、及びＣＨｙ［ｙ＝０．８〜１．２］等のハイドロカーボン（ＣＨ）の内の一つ又は複数からなる層を備えていることが好ましい。
また、本発明の配線構造の製造方法は、下地層上に形成されたフルオロカーボン膜を備えた層間絶縁膜と、前記層間絶縁膜に埋め込み形成された導体とを備えた配線構造を製造する方法であって、前記フルオロカーボン膜は窒素を含有する。
また、前記フルオロカーボン膜は、原子比でＦ／Ｃが０．８乃至１．１の範囲でＦおよびＣを含有しかつＮを０．１乃至１０原子％含有することが好ましい。
また、前記フルオロカーボン膜は窒素を０．５乃至６原子％含有することが好ましい。
また、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．２であることが好ましく、１．５〜２．０であることがより好ましい。
また、前記フルオロカーボン膜の厚さは、５０〜５００ｎｍであることが好ましい。
また、前記フルオロカーボン膜は、Ａｒガス、ＸｅガスおよびＫｒガスの少なくとも一つを用いて発生させたプラズマ中でＣおよびＦを含む少なくとも一種のガスおよびＮを含むガスを用いてＣＶＤ形成されたものであることが好ましく、 前記Ｎを含むガスは、Ｎ２ガスおよびＮＦ３ガスの一方または両方を含むことがより好ましい。
また、前記配線構造の製造方法において、基体上に、ＳｉＣＮ層、ＳｉＮ層、ＳｉＣＯ層、ＳｉＯ２層、ＳｉＣ層、及びＣＨｙ層［ｙ＝０．８〜１．２］等のハイドロカーボン（ＣＨ）層の内の少なくとも一種からなる前記下地層を形成することが好ましい。
また、前記配線構造の製造方法において、さらに、前記絶縁膜上に形成されたＳｉＣＮ、ＳｉＮ、ＳｉＣＯ、ＳｉＯ２、ＳｉＣ、及びＣＨｙ［ｙ＝０．８〜１．２］等のハイドロカーボン（ＣＨ）の内の一つ又は複数からなる層を備えていることが好ましい。
また、本発明の電子装置は、下地層上に形成されたフルオロカーボン膜を備えた層間絶縁膜と、前記層間絶縁膜に埋め込み形成された配線構造を備え、前記フルオロカーボン膜は窒素を含有する。
また、前記フルオロカーボン膜は、原子比でＦ／Ｃが０．８乃至１．１の範囲でＦおよびＣを含有しかつＮを０．１乃至１０原子％含有することが好ましい。
また、前記フルオロカーボン膜は窒素を０．５乃至６原子％含有することが好ましい。
また、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．２であることが好ましく、１．５〜２．０であることが好ましい。
また、前記フルオロカーボン膜は、Ａｒガス、ＸｅガスおよびＫｒガスの少なくとも一つを用いて発生させたプラズマ中でＣおよびＦを含む少なくとも一種のガスおよびＮを含むガスを用いてＣＶＤによって形成されていることが好ましく、前記Ｎを含むガスは、Ｎ２ガスおよびＮＦ３ガスの一方または両方を含むことが好ましい。
また、前記電子装置において、前記下地層は、基体上に形成されたＳｉＣＮ層、ＳｉＮ層、ＳｉＣＯ層、ＳｉＯ２層、ＳｉＣ層、及びＣＨｙ層［ｙ＝０．８〜１．２］等のハイドロカーボン（ＣＨ）層の内の少なくとも一種からなることが好ましい。
また、前記電子装置において、さらに、前記絶縁膜上に形成されたＳｉＣＮ、ＳｉＮ、ＳｉＣＯ、ＳｉＯ２、ＳｉＣ、及びＣＨｙ［ｙ＝０．８〜１．２］等のハイドロカーボン（ＣＨ）の一つ又は複数からなる層を備えていることが好ましい。
また、本発明によれば、前記いずれか一つの電子装置において、前記フルオロカーボン膜の厚さは、５０〜５００ｎｍであることを特徴とする電子装置が得られる。
また、本発明の電子装置の製造方法は、下地層上に形成されたフルオロカーボン膜を備えた層間絶縁膜と、前記層間絶縁膜に埋め込み形成された導体とを備えた電子装置の製造方法であって、前記フルオロカーボン膜に窒素を含有させることを含む。
また、前記フルオロカーボン膜の厚さは、５０〜５００ｎｍであることが好ましい。
また、前記フルオロカーボン膜は、原子比でＦ／Ｃが０．８乃至１．１の割合でＦおよびＣを含有しかつ窒素を０．１乃至１０原子％含有することが好ましい。
また、前記フルオロカーボン膜は窒素を０．５乃至６原子％含有することが好ましい。
また、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．２であることが好ましく、１．５〜２．０であることがより好ましい。
また、前記フルオロカーボン膜は、Ａｒガス、ＸｅガスおよびＫｒガスの少なくとも一つを用いて発生させたプラズマ中でＣおよびＦを含む少なくとも一種のガスおよびＮを含むガスを用いてＣＶＤによって形成されたものであることが好ましく、前記Ｎを含むガスは、Ｎ２ガスおよびＮＦ３ガスの一方または両方を含むことがより好ましい。
また、前記電子装置の製造方法において、基体上にＳｉＣＮ層、ＳｉＮ層、ＳｉＣＯ層、ＳｉＯ２層、ＳｉＣ層、及びＣＨｙ層［ｙ＝０．８〜１．２］等のハイドロカーボン（ＣＨ）層の内の少なくとも一種からなる前記下地層を形成することが好ましい。
また、前記電子装置の製造方法において、さらに、前記絶縁膜上に形成されたＳｉＣＮ、ＳｉＮ、ＳｉＯ２、ＳｉＣＯ、ＳｉＣ、及びＣＨｙ［ｙ＝０．８〜１．２］等のハイドロカーボン（ＣＨ）の内の一つ又は複数からなる層を備えていることが好ましい。
以上説明した本発明によれば、比誘電率ｋが２．０以下の低誘電率で安定な半導体装置の層間絶縁膜とその製造方法を提供することができる。
また、本発明によれば、絶縁耐圧が向上しリーク電流が低下した層間絶縁膜を備えた配線構造とそれを製造する方法を提供することができる。
それでは、本発明の実施例について図面を参照しながら説明する。
図２は本発明の実施例の形態による配線構造を示す断面図である。図２に示すように、半導体装置において、多数の半導体素子を形成した半導体基板（図示せず）上に設けられた多層配線構造（配線層間の接続部分１箇所のみを示す）１０は、炭窒化珪素（ＳｉＣＮ）からなるバリアーキャップ層１の上に、フルオロカーボン膜（以下，ＣＦｘ膜と呼ぶ）からなる層間絶縁膜２が形成されている。
層間絶縁膜２とバリアーキャップ層１とを貫通してビアホール７が設けられている。このビアホール７には、Ｃｕからなる電極または配線８が形成されている。さらに、層間絶縁膜２の上にＳｉＣＮからなる第１の接着層３を介してフルオロカーボン膜からなる第２の層間絶縁膜４が形成されている。さらに第２の層間絶縁膜４の上にＳｉＣＮからなる第２の接着層５を介して、シリコンオキサイド（ＳｉＯ２）からなる硬質マスク６が設けられている。
また、硬質マスク６から層間絶縁膜２まで溝９が設けられ、Ｃｕからなる配線導体１１がこの溝に埋め込まれている。
ここで、バリアーキャップ層１、及び第１及び第２の接着層３，５のＳｉＣＮは、比誘電率が４．０〜４．５であるが、これらバリアーキャップ層、接着層として、ｋが３．０より小さいハイドロカーボンや、接着層として、更に薄いｋ＝３．０のＳｉＣＯ膜を用いることも可能である。ここで、ｋ＝３．０以下のハイドロカーボンとしては、ブチンとＡｒプラズマからアモルファスカーボン膜（ＣＨｙ：ｙ＝０．８〜１．２）を２０〜３０ｎｍの厚みで成膜することが挙げられる。なお、誘電率は上昇するが、バリアキャップ層、接着層としてＳｉＮ，ＳｉＣ及びＳｉＯ２等を用いても良いことは勿論である。
また、層間絶縁膜は、ｋ＝２．０のフルオロカーボン（ＣＦｘ）膜からなるが、さらに、ｋ＝１．５程度のフルオロカーボン膜も形成することもできる。このようなフルオロカーボン膜は、窒素を含有させることによって得ることができる。 更に、硬質マスク層６としてｋ＝４．０のＳｉＯ２膜を用いたが、ｋが３．０よりも小さいＳｉＣＯ膜を作製することもできる。
また、硬質マスク６として、ｋ＝３．０以下のハイドロカーボンによって形成することもできる。例えば、この種のハイドロカーボンとしては、上述のハイドロカーボン膜が挙げられる。
図３は本発明の他の実施例による簡素化された多層配線構造を示す断面図である。図３に示すように、半導体装置において、多数の半導体素子を形成した半導体基板（図示せず）上に設けられた多層配線構造（配線層間の接続部分１箇所のみを示す）２０は、ハイドロカーボンＣＨｙ層[ｙ＝０．８〜１．２]からなるバリアーキャップ層２１の上に、フルオロカーボンＣＦｘ膜[ｘ＝０．８〜１．１]からなる層間絶縁膜２２が形成されており、その上に他のバリアー層２５が形成されている。バリアー層２５としてもハイドロカーボンＣＨｙ層[ｙ＝０．８〜１．２]が使用されている。これらのバリアーキャップ層２１と層間絶縁膜２２の下部とを貫通してビアホール２７が設けられている。このビアホール２７には、Ｃｕからなる電極または配線２８が形成されている。層間絶縁膜２２の残部（上部）とバリアー層２５とを貫通して溝２９が設けられ、Ｃｕからなる配線導体２８’がこの溝２９に埋め込まれている。ここで、バリアーキャップ層２１及びバリアー層２５はｋ＝３．０またはそれ以下のハイドロカーボンＣＨｙ層からなり、層間絶縁膜２２は、ｋ＝２．０〜１．５のフルオロカーボン（ＣＦｘ）膜からなるので、総合的な誘電率を従来構造より大幅に小さくすることができる。
図４は本発明の実施例によるプラズマ処理装置３０を示す概略断面図である。図４を参照すると、マイクロ波４１は、導波管４２を経て、プラズマ処理装置３０のチャンバー壁３８の上部に絶縁体板３１を介して設置されたラジアルラインスロットアンテナ（ＲＬＳＡ）３２からその下の絶縁体板３１とシャワープレート３３とを透過して、プラズマ発生領域３４に放射される。プラズマを励起するプラズマ励起用ガスとして、ガス導入管４３を介して、Ａｒガス（または、Ｋｒガス、Ｘｅガス）等の希ガスを上段シャワープレート３３からプラズマ発生領域３４に均一に吹き出させ、そこに放射されるマイクロ波によってプラズマが励起される。
マイクロ波励起プラズマ処理装置３０の拡散プラズマ領域に下段シャワープレート３５が設置されている。
ここで、上段シャワープレート３３に導入管４３を介してＸｅ、Ｋｒ又はＡｒガスを、下段シャワープレート３５に導入管４６からＳｉＨ４ガスを流せば、基板、例えば、シリコンウェハ３６の表面でシリコン（ＳｉＯ２）膜の形成ができる。また、上段シャワープレート３３からＸｅ，Ｋｒ又はＡｒガスを、下段シャワープレート３５からトリメチルシランガスを流せば、ＳｉＣ膜が形成され、さらに、上段シャワープレート３３から、Ｋｒ、Ｘｅ、またはＡｒガスを流し、下段シャワープレート３５からＳｉＨ４ガスとＮ２ガスを流せば、ＳｉＮ膜が形成される。
また、上段シャワープレート３３から、Ｋｒ、Ｘｅ、またはＡｒガスを流し、下段シャワープレート３５からＣｘＦｙ（Ｃ５Ｆ８，Ｃ４Ｆ８等）ガスを流せば、フルオロカーボン膜の形成ができる。本発明では、ＣｘＦｙガスと同時に窒素を含むガス、例えば、Ｎ２ガス、ＮＦ３ガス及びＮＨ３ガスの内の少なくとも一つを流す。
また、処理室３７内の排ガスは、図示しない排気ポートを介して、排気ダクト内を通り、ポンプへと夫々導かれる。なお、処理室３７内の基板、例えば、シリコンウエハ３６の支持台は、高周波（ＲＦ）電源３９に接続されている。
次に、本発明の実施例によるＣＦｘ成膜プロセスについて詳細に説明する。
図２を参照すると、本発明の実施例によるＣＦｘ成膜プロセスでは、まず下地層１として、ＳｉＣＮ又はＳｉＣＯをＳｉＨ４／Ｃ２Ｈ４／Ｎ２又はＯ２等を用いたプラズマ処理によって形成する。なお、シランガス（ＳｉＨ４）／エチレンガス（Ｃ２Ｈ４）の代わりに、有機シランを用いても良いことは勿論である。
次に、この下地層１上に、反応ガスとしてフルオロカーボンガス（ＣＦｘ）を用い、さらに、Ｎ２ガスを添加して、Ａｒプラズマによって膜厚５０〜５００ｎｍのＣＦｘ膜２を成膜する。
ここで、反応ガスのフルオロカーボンガスとしては、一般式ＣｎＦ２ｎ（但し、ｎは２〜８の整数）もしくは、ＣｎＦ２ｎ−２（ｎは２〜８の整数）で示される不飽和脂肪族フッ化物を用いることができる。例えば、Ｃ５Ｆ８の一般式で示されるオクタフルオロペンチン、オクタフルオロペンタジエン、オクタフルオロシクロペンテン、オクタフルオロメチルブタジエン、オクタフルオロメチルブチン、フルオロシクロプロペンもしくはフルオロシクロプロパンを含むフッ化炭素、フルオロシクロブテンもしくはフルオロシクロブタンを含むフッ化炭素が上げられる。
次に、図２に戻って、図示された配線構造の製造方法について説明する。
図２に示すように、バリアーキャップ層１を下地層として、第１の層間絶縁膜２を形成する。この第１の層間絶縁膜２にエッチングによって、ビアホール７を形成する。次に、このビアホール７の内壁に、電極金属の層間絶縁膜への拡散を防止するバリアー層７′として、ニッケルのフッ化物、好ましくは２フッ化ニッケル（ＮｉＦ２で示す）膜を、ＰＶＤでニッケルを成膜しそれをフッ化処理することにより、またはＭＯＣＶＤによって直接、形成する。
次に、同様に、接着層からなる下地層５としてＳｉＣＮ層又は炭素含有シリコンオキサイド（ＳｉＣＯ）層を形成し、その上に、層間絶縁膜４を形成する。この層間絶縁層４上に、更に接着用の下地層５として、ＳｉＣＮ層又はＳｉＣＯ層を形成し、その下地層５の上に、硬質マスク層６として、ＳｉＯ２又はＳｉＣＯ層を形成する。ここで、ＳｉＯ２層は、図４に示されるプラズマ処理装置３０の上段シャワープレート３３からＡｒとＯ２の混合ガスを導入し、下段シャワープレート３５に、ＳｉＨ４ガスを導入すればよい。また、ＳｉＣＯ層は前述した下地層と同様に形成できる。
次に、エッチングによって、溝９を形成し、溝９の内壁面に、ＮｉＦ２バリアー層９’を形成し、この溝９に金属としてＣｕを充填して、配線導体１１が形成されて配線構造１０が完成する。
次に図３の配線構造の製造方法について説明する。この構造を製作するには、まずバリアーキャップ層２１、層間絶縁膜２２、および他のバリアー層２５を連続形成する。この連続形成は、図４に示されるプラズマ処理装置３０内において、上段シャワープレート３３にＸｅ、Ｋｒ又はＡｒガスを、下段シャワープレート３５からＣ４Ｈ６ブチンガスを流してハイドロカーボンＣＨｙ層２１を成膜し、次いで下段シャワープレート３５から流すガスをＣ５Ｆ８ガスおよび窒素ガスの混合ガスに切り替えて窒素添加フルオロカーボン膜２２をＣＶＤ成膜し、次いで下段シャワープレート３５から流すガスをＣ４Ｈ６ガスに切り替えてハイドロカーボンＣＨｙ層２５をＣＶＤ成膜する。次にバリアーキャップ層２１と層間絶縁膜２２の下部とを貫通するビアホール２７、および層間絶縁膜２２の残部（上部）とバリアー層２５とを貫通する溝２９を形成し、それらの内壁をバリアー層２７’および２９’を図２と同様の方法でそれぞれ被覆する。ビアホール２７と溝２９の形成は、まず溝２９を形成しその内壁上を所定厚さマスクしてビアホール２７を明けても良いし、ビアホール２７と同じ内径の孔を貫通させ、次いでビアホール２７部分の内部をマスクして上部の穴を広げて溝２９としてもよい。その後Ｃｕをビアホール２７と溝２９とに充填して、導体２８および２８’を形成して層間配線構造２０が完成する。
次に、本発明の実施例による窒素含有層間絶縁膜の物性についてさらに詳しく説明する。
図５は本発明の実施例による層間絶縁膜の窒素添加による比誘電率ｋ値の変化を示す図である。図５に示されるＣＦｘ膜は、図４の装置において、上部電極と下部電極とのギャップ５３ｍｍとし、下部シャワープレートとして、開口部の開口率が２５％のものを用い、３７．２４Ｐａ，２７００Ｗの条件下で、Ｃ５Ｆ８＝５０ｓｃｃｍ、Ａｒ＝４８０ｓｃｃｍで、Ｎ２の流量変化させた時の各基板温度を２００℃、３５０℃，４００℃、４５０℃，５００℃とした時の比誘電率ｋ値の変化を示している。
図５に示すように、Ｎ２流量（ｓｃｃｍ）を増すにつれ、ｋ値が直線的に低下して、ｋ＝１．７またはそれ以下となり、また、基板温度を高くすると３５０℃でｋ＝１．６近くまでのｌｏｗ−ｋ値が得られることが測定された。
図６は本発明の実施例による層間絶縁膜の窒素添加による絶縁破壊電界強度（ＭＶ／ｃｍ）の変化を示す図である。図６に示されるＣＦｘ膜は、図５に示すものと同条件において成膜している。図６に示すように、窒素添加がない場合の耐圧が１．８〜１．９ＭＶ/ｃｍであるのに対して、どの基板温度２００℃、３５０℃，４００℃、４５０℃，５００℃においても、耐圧は２．６ＭＶ／ｃｍ以上に増加しており、Ｎ２流量（ｓｃｃｍ）を増加させるほど耐圧性が４．０ＭＶ／ｃｍまで向上し、窒素添加によって電気特性が向上することが理解できる。
図７は本発明の実施例による層間絶縁膜の窒素添加によるリーク電流（Ａ）の変化を示す図である。図７に示されるＣＦｘ膜は、図５に示すものと同条件において成膜している。
図７を参照すると、窒素添加がない部分のリーク電流が１．３×１０−８〜１．８×１０−８Ａであるのに対して、どの基板温度２００℃、３５０℃，４００℃、４５０℃，５００℃においても、リーク電流は１．４×１０−9以下に減少し、Ｎ２流量（ｓｃｃｍ）を増加させるほどリーク電流が減少して４×１０−１０にも下がり、窒素添加による電気特性を向上させることが理解できる。
図８は本発明の実施例による層間絶縁膜の窒素添加による堆積速度（ｎｍ／ｍｉｎ）の変化を示す図である。図８に示されるＣＦｘ膜は、図５に示すものと同条件において成膜している。図８に示すように、基板温度を２００℃、３５０℃，４００℃、４５０℃，５００℃と上昇させたり、また、Ｎ２流量（ｓｃｃｍ）を増加させるほど堆積速度が減少することが判明した。
図９は本発明の実施例による層間絶縁膜の窒素添加による比誘電率ｋ値と絶縁破壊電界強度（ＭＶ／ｃｍ）との関係を示す図である。図９に示されるＣＦｘ膜は、図５に示すものと同条件において成膜している。図９に示すように、いずれの基板温度、２００℃、３５０℃，４００℃、４５０℃，５００℃においても、ｋ値が下がるほど、耐圧性が向上することが判明した。
下記表１は本発明の実施例による層間絶縁膜の窒素添加による膜中の組成比を示す図である。
Figure 0005320570
上記表１に示すように、ＣＦｘ膜の組成比はいずれの条件においても、Ｆ／Ｃ（ｘ＝０．８０〜０．９０）の範囲内であった。また膜中の窒素含有量は，０．１〜１０原子％、好ましくは、０．５〜６原子％であれば、誘電率の低下に効果的である。図５乃至図９に示す例においては、上記表１に示すように、いずれの条件においても、窒素の含有量は３〜５原子％であった。
図１０乃至１４を参照すると、本発明の実施例による窒素含有フルオロカーボン膜の他の例の特性および組成が示されている。ここに示された窒素含有フルオロカーボン膜は、図４の装置において２８０ミリトール（ｍＴｏｒｒ、即ち、３７．２Ｐａ）の圧力、１５００Ｗのマイクロ波出力の条件で、基板温度は３５０℃とし、Ａｒの流量を４８０ｓｃｃｍ、Ｃ５Ｆ８の流量を５０ｓｃｃｍとし、窒素を含むガスとしてＮ２ガス、ＮＦ３ガス、または両者の混合ガス（Ｎ２/ＮＦ３＝1/1）を用いてそれら窒素を含むガスの流量を変化させて成膜したものである。
図１０に示されるように、ＮＦ３ガスを用いると比較的少ない流量（６〜８ｓｃｃｍ）で低い誘電率が得られ、Ｎ２ガスではその程度の流量では低い誘電率は得られないが、流量を多くしていくと１４〜１６ｓｃｃｍの流量で低誘電率が得られることが測定された。両者の混合ガスを用いると、その中間の傾向である。
図１１を参照すると、ＮＦ３ガスを用いると比較的少ない流量（６〜８ｓｃｃｍ）で高い耐圧（３．５０ＭＶ／ｃｍ程度）が得られること、Ｎ２ガスではその程度の流量では高い耐圧は得られないが、流量を多くするとより高い耐圧が得られることがわかる。両者の混合ガスを用いると、その中間の傾向である。
図１２を参照すると、ＮＦ３ガスでは比較的少ない流量（８ｓｃｃｍ）でリーク電流が小さくなり、Ｎ２ガスではその程度の流量では低いリーク電流は得られないが、流量を多くするとリーク電流を減少させられることがわかる。両者の混合ガスを用いると、やはりその中間の傾向である。
図１３および図１４は、上記のように作成した窒素含有フルオロカーボン膜であって、それぞれＮ２ガス、およびＮＦ３ガスを用いて成膜したものをＸ線光電子分析装置（ＥＳＣＡ）で分析した結果を示す。図１３は、Ｎ２ガス、およびＮＦ３ガスの各流量に対する、原子組成、すなわちＣおよびＦの構成比（左縦軸）とＮの構成比（右縦軸）を示し、図１４は、Ｎ２ガス、およびＮＦ３ガスの各流量に対する、Ｆ／Ｃ比を示す。図１３を参照すると、Ｎ２ガスを用いて成膜した場合、Ｃの原子％は５０強、Ｆの原子％は４４程度であり、Ｎはガス流量が多いほど増えて１２ｓｃｃｍで４．３原子％程度膜に含まれるが、ＮＦ３ガスを用いて成膜した場合はＦの原子％が流量とともに増えて５０強になり、そのためＣの原子％は５０強から流量とともに５０未満へ減り、Ｎは０．５原子％前後の少量しか膜に含まれないことが分かる。図１４を参照すると、Ｎ２ガスを用いて成膜した場合、Ｆ／Ｃ比は０．８〜０．８５程度であるが、ＮＦ３ガスを用いて成膜した場合は、Ｆ／Ｃ比は１．０４程度に上がることがわかる。
図１５乃至図１７は、上記の条件のうち圧力を２００ミリトール（ｍＴｏｒｒ）（＝２６．６Ｐａ）、および４００ミリトール（ｍＴｏｒｒ）（＝５３．２Ｐａ）として、ＮＦ３ガスを流さない場合と７ｃｃ流した場合の結果を示し、図１５はＮＦ３を流さない場合のＳｉ上のＣＦ膜の断面ＳＥＭ写真である。
図１６はＮＦ３を７ｃｃ流した場合のＳｉ上のＣＦ膜の断面ＳＥＭ写真である。
図１７は成膜後に温度（右縦軸）を図のプロファイルにて上げた場合の膜からの脱ガスの程度を示す図である。ＮＦ３を流さない場合に比べてＮＦ３を流すと脱ガスが若干増えることがわかる。
図１８は、図１０乃至１４と同じ条件で成膜したＣＦ膜からの脱ガスを図１７と同様に示したもので、ＮＦ３ガスの流量を変えた場合およびＮ２ガスを流した場合を示す。図１９は図１８の部分拡大図である。これらから、Ｎ２ガスを１０ｃｃ流した場合が一番脱ガスが少ないことがわかる。
以上説明したように、本発明に係るＣＦｘ膜からなる層間絶縁膜およびその製造方法と、配線構造及びその製造方法は、低誘電率、高耐圧、且つ低リーク電流の層間絶縁膜および配線構造を備えた半導体装置、配線基板、またはそれらを含む電子装置に最適である。
この出願は、２００６年１１月９日に出願された日本出願特願第２００６−３０４５３４号及び２００７年２月１９日に出願された日本出願特願第２００７−３８５８４号を基礎とする優先権を主張し、その開示のすべてをここに取り込む。

Claims (64)

  1. 下地層上に直接形成されたフルオロカーボン膜を備えた層間絶縁膜であって、
    前記フルオロカーボン膜は、原子比でＦ／Ｃが０．８乃至１．１の範囲内でＦおよびＣを含有しかつ窒素を０．１乃至１０原子％含有し、前記下地層は、ＳｉＣＯ、ＳｉＯ２、及びＣＨｙ［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）の内の一つ又は複数からなることを特徴とする層間絶縁膜。
  2. 請求項１に記載の層間絶縁膜において、前記フルオロカーボン膜は窒素を０．５乃至６原子％含有することを特徴とする層間絶縁膜。
  3. 請求項１に記載の層間絶縁膜において、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．２であることを特徴とする層間絶縁膜。
  4. 請求項３に記載の層間絶縁膜において、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．０であることを特徴とする層間絶縁膜。
  5. 請求項１に記載の層間絶縁膜において、前記下地層は、基体上に形成されていることを特徴とする層間絶縁膜。
  6. 請求項１に記載の層間絶縁膜において、さらに、前記フルオロカーボン膜上に形成されたＳｉＣＮ、ＳｉＮ、ＳｉＣＯ、ＳｉＯ２、ＳｉＣ、及びＣＨｙ［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）の一つ又は複数からなる層を備えていることを特徴とする層間絶縁膜。
  7. 請求項１に記載の層間絶縁膜において、前記フルオロカーボン膜の厚さは、５０〜５００ｎｍであることを特徴とする層間絶縁膜。
  8. 請求項１に記載の層間絶縁膜において、前記フルオロカーボン膜は、Ａｒガス、ＸｅガスおよびＫｒガスの少なくとも一つを用いて発生させたプラズマ中でＣおよびＦを含む少なくとも一種のガスおよびＮを含むガスを用いてＣＶＤによって形成されたものであることを特徴とする層間絶縁膜。
  9. 請求項８に記載の層間絶縁膜において、前記Ｎを含むガスは、Ｎ２ガスおよびＮＦ３ガスの一方または両方を含むことを特徴とする層間絶縁膜。
  10. 請求項１に記載の層間絶縁膜を備えた多層配線構造であって、前記層間絶縁膜にビア及びトレンチの内の少なくとも一方と、前記ビア及びトレンチの内の少なくとも一方に埋設された導体層と、前記導体層の周囲に設けられたバリアー層とを備えていることを特徴とする多層配線構造。
  11. 下地層上に直接形成されたフルオロカーボン膜を備えた層間絶縁膜を成膜する方法であって、前記フルオロカーボン膜に、原子比でＦ／Ｃが０．８乃至１．１の範囲でＦおよびＣを含有させるとともに、窒素を０．１乃至１０原子％含有させることを含み、前記下地層をＳｉＣＯ、ＳｉＯ２、及びＣＨｙ［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）の内の一つ又は複数からなる層から形成することを特徴とする層間絶縁膜の製造方法。
  12. 請求項１１に記載の層間絶縁膜の製造方法において、前記フルオロカーボン膜は窒素を０．５乃至６原子％含有することを特徴とする層間絶縁膜の製造方法。
  13. 請求項１１に記載の層間絶縁膜の製造方法において、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．２であることを特徴とする層間絶縁膜の製造方法。
  14. 請求項１１に記載の層間絶縁膜の製造方法において、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．０であることを特徴とする層間絶縁膜の製造方法。
  15. 請求項１１に記載の層間絶縁膜の製造方法において、基体上に、前記下地層を形成することを特徴とする層間絶縁膜の製造方法。
  16. 請求項１１に記載の層間絶縁膜の製造方法において、さらに、前記フルオロカーボン膜上にＳｉＣＮ、ＳｉＮ、ＳｉＣＯ、ＳｉＯ２、ＳｉＣ、及びＣＨｙ［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）の内の一つ又は複数からなる層を形成することを特徴とする層間絶縁膜の製造方法。
  17. 請求項１１に記載の層間絶縁膜の製造方法において、前記フルオロカーボン膜の厚さは、５０〜５００ｎｍであることを特徴とする層間絶縁膜の製造方法。
  18. 請求項１１に記載の層間絶縁膜の製造方法において、前記フルオロカーボン膜は、Ａｒガス、ＸｅガスおよびＫｒガスの少なくとも一つを用いて発生させたプラズマ中でＣおよびＦを含む少なくとも一種のガスおよび窒素を含むガスを用いてＣＶＤによって形成されたものであることを特徴とする層間絶縁膜の製造方法。
  19. 請求項１８に記載の層間絶縁膜の製造方法において、前記Ｎを含むガスは、Ｎ２ガスおよびＮＦ３ガスの一方または両方を含むことを特徴とする層間絶縁膜の製造方法。
  20. 下地層上に直接形成された複数のフルオロカーボン膜を備えた層間絶縁膜に金属導体を埋め込み形成する多層配線構造の製造方法であって、前記下地層をＳｉＣＯ層、ＳｉＯ２層、及びＣＨｙ層［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）層の内の少なくとも一種から形成するとともに、前記フルオロカーボン膜に原子比でＦ／Ｃが０．８乃至１．１の範囲でＦおよびＣを含有させるとともに、窒素を０．１乃至１０原子％含有させることを特徴とする多層配線構造の製造方法。
  21. 請求項２０に記載の多層配線構造の製造方法において、前記フルオロカーボン膜は窒素を０．５乃至６原子％含有することを特徴とする多層配線構造の製造方法。
  22. 請求項２０に記載の多層配線構造の製造方法において、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．２であることを特徴とする多層配線構造の製造方法。
  23. 請求項２２に記載の多層配線構造の製造方法において、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．０であることを特徴とする多層配線構造の製造方法。
  24. 請求項２０に記載の多層配線構造の製造方法において、基体上に、前記下地層を形成することを特徴とする多層配線構造の製造方法。
  25. 請求項２０に記載の多層配線構造の製造方法において、さらに、前記フルオロカーボン膜上に形成されたＳｉＣＮ、ＳｉＮ、ＳｉＣＯ、ＳｉＯ２、ＳｉＣ、及びＣＨｙ［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）の一つ又は複数からなる層を備えていることを特徴とする多層配線構造の製造方法。
  26. 請求項２０に記載の多層配線構造の製造方法において、前記フルオロカーボン膜の厚さは、５０〜５００ｎｍであることを特徴とする多層配線構造の製造方法。
  27. 請求項２０に記載の多層配線構造の製造方法において、前記フルオロカーボン膜は、Ａｒガス、ＸｅガスおよびＫｒガスの少なくとも一つを用いて発生させたプラズマ中でＣおよびＦを含む少なくとも一種のガスおよびＮを含むガスを用いてＣＶＤによって形成することを特徴とする多層配線構造の製造方法。
  28. 請求項２７に記載の多層配線構造の製造方法において、前記Ｎを含むガスは、Ｎ２ガスおよびＮＦ３ガスの一方または両方を含むことを特徴とする多層配線構造の製造方法。
  29. 下地層上に直接形成されたフルオロカーボン膜を備えた層間絶縁膜と、前記層間絶縁膜に埋め込み形成された導体を備えた配線構造であって、前記下地層は、ＳｉＣＯ層、ＳｉＯ２層、及びＣＨｙ層［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）層の内の少なくとも一種から形成され、前記フルオロカーボン膜は、原子比でＦ／Ｃが０．８乃至１．１の範囲でＦおよびＣを含有しかつ前記Ｎを０．１乃至１０原子％含有することを特徴とする配線構造。
  30. 請求項２９に記載の配線構造において、前記フルオロカーボン膜は窒素を０．５乃至６原子％含有することを特徴とする配線構造。
  31. 請求項２９に記載の配線構造において、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．２であることを特徴とする配線構造。
  32. 請求項３１に記載の配線構造において、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．０であることを特徴とする配線構造。
  33. 請求項２９に記載の配線構造において、前記下地層は、基体上に形成されていることを特徴とする配線構造。
  34. 請求項２９に記載の配線構造において、さらに、前記層間絶縁膜上に形成されたＳｉＣＮ、ＳｉＮ、ＳｉＣＯ、ＳｉＯ２、ＳｉＣ、及びＣＨｙ［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）の内の一つ又は複数からなる層を備えていることを特徴とする配線構造。
  35. 請求項２９に記載の配線構造において、前記フルオロカーボン膜の厚さは、５０〜５００ｎｍであることを特徴とする配線構造。
  36. 請求項２９に記載の配線構造において、前記フルオロカーボン膜は、Ａｒガス、ＸｅガスおよびＫｒガスの少なくとも一つを用いて発生させたプラズマ中でＣおよびＦを含む少なくとも一種のガスおよびＮを含むガスを用いてＣＶＤによって形成されたものであることを特徴とする配線構造。
  37. 請求項３６に記載の配線構造において、前記Ｎを含むガスは、Ｎ２ガスおよびＮＦ３ガスの一方または両方を含むことを特徴とする配線構造。
  38. 下地層上に直接形成されたフルオロカーボン膜を備えた層間絶縁膜と、前記層間絶縁膜に埋め込み形成された導体とを備えた配線構造を製造する方法であって、
    前記下地層をＳｉＣＯ層、ＳｉＯ２層、及びＣＨｙ層［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）層の内の少なくとも一種から形成するとともに、前記フルオロカーボン膜に、原子比でＦ／Ｃが０．８乃至１．１の範囲でＦおよびＣを含有させ、且つ窒素を０．１乃至１０原子％含有させることを特徴とする配線構造の製造方法。
  39. 請求項３８に記載の配線構造の製造方法において、前記フルオロカーボン膜は窒素を０．５乃至６原子％含有することを特徴とする配線構造の製造方法。
  40. 請求項３８に記載の配線構造の製造方法において、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．２であることを特徴とする配線構造の製造方法。
  41. 請求項４０に記載の配線構造の製造方法において、前記フルオロカーボン膜の比誘電率は、１．５〜２．０であることを特徴とする配線構造の製造方法。
  42. 請求項３８に記載の配線構造の製造方法において、基体上に、前記下地層を形成することを特徴とする配線構造の製造方法。
  43. 請求項３８に記載の配線構造の製造方法において、さらに、前記層間絶縁膜上に形成されたＳｉＣＮ、ＳｉＮ、ＳｉＣＯ、ＳｉＯ２、ＳｉＣ、及びＣＨｙ［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）の内の一つ又は複数からなる層を備えていることを特徴とする配線構造の製造方法。
  44. 請求項３８に記載の配線構造の製造方法において、前記フルオロカーボン膜の厚さは、５０〜５００ｎｍであることを特徴とする配線構造の製造方法。
  45. 請求項３８に記載の配線構造の製造方法において、前記フルオロカーボン膜は、Ａｒガス、ＸｅガスおよびＫｒガスの少なくとも一つを用いて発生させたプラズマ中でＣおよびＦを含む少なくとも一種のガスおよびＮを含むガスを用いてＣＶＤ形成されたものであることを特徴とする配線構造の製造方法。
  46. 請求項４５に記載の配線構造の製造方法において、前記Ｎを含むガスは、Ｎ２ガスおよびＮＦ３ガスの一方または両方を含むことを特徴とする配線構造の製造方法。
  47. 下地層上に直接形成されたフルオロカーボン膜を備えた層間絶縁膜と、前記層間絶縁膜に埋め込み形成された配線構造を備えた電子装置であって、前記下地層は、ＳｉＣＯ層、ＳｉＯ２層、及びＣＨｙ層［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）層の内の少なくとも一種から形成され、
    前記フルオロカーボン膜は、原子比でＦ／Ｃが０．８乃至１．１の範囲でＦおよびＣを含有しかつＮを０．１乃至１０原子％含有することを特徴とする電子装置。
  48. 請求項４７に記載の電子装置において、前記フルオロカーボン膜は窒素を０．５乃至６原子％含有することを特徴とする電子装置。
  49. 請求項４７に記載の電子装置において、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．２であることを特徴とする電子装置。
  50. 請求項４９に記載の電子装置において、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．０であることを特徴とする電子装置。
  51. 請求項４７に記載の電子装置において、前記下地層は、基体上に形成されていることを特徴とする電子装置。
  52. 請求項４７に記載の電子装置において、さらに、前記層間絶縁膜上に形成されたＳｉＣＮ、ＳｉＮ、ＳｉＣＯ、ＳｉＯ２、ＳｉＣ、及びＣＨｙ［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）の一つ又は複数からなる層を備えていることを特徴とする電子装置。
  53. 請求項４７に記載の電子装置において、前記フルオロカーボン膜の厚さは、５０〜５００ｎｍであることを特徴とする電子装置。
  54. 請求項４７に記載の電子装置において、前記フルオロカーボン膜は、Ａｒガス、ＸｅガスおよびＫｒガスの少なくとも一つを用いて発生させたプラズマ中でＣおよびＦを含む少なくとも一種のガスおよびＮを含むガスを用いてＣＶＤによって形成されたものであることを特徴とする電子装置。
  55. 請求項５４に記載の電子装置において、前記Ｎを含むガスは、Ｎ２ガスおよびＮＦ３ガスの一方または両方を含むことを特徴とする電子装置。
  56. 下地層上に直接形成されたフルオロカーボン膜を備えた層間絶縁膜と、前記層間絶縁膜に埋め込み形成された導体とを備えた電子装置の製造方法であって、
    前記下地層は、ＳｉＣＯ層、ＳｉＯ２層、及びＣＨｙ層［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）層の内の少なくとも一種から形成され、前記フルオロカーボン膜に、原子比でＦ／Ｃが０．８乃至１．１の割合でＦおよびＣを含有させ、かつ窒素を０．１乃至１０原子％含有させることを特徴とする電子装置の製造方法。
  57. 請求項５６に記載の電子装置の製造方法において、前記フルオロカーボン膜は窒素を０．５乃至６原子％含有することを特徴とする電子装置の製造方法。
  58. 請求項５６に記載の電子装置の製造方法において、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．２であることを特徴とする電子装置の製造方法。
  59. 請求項５８に記載の電子装置の製造方法において、前記フルオロカーボン膜の比誘電率ｋは、１．５〜２．０であることを特徴とする電子装置の製造方法。
  60. 請求項５６に記載の電子装置の製造方法において、基体上に、前記下地層を形成することを特徴とする電子装置の製造方法。
  61. 請求項５６に記載の電子装置の製造方法において、さらに、前記層間絶縁膜上に形成されたＳｉＣＮ、ＳｉＮ、ＳｉＯ２、ＳｉＣＯ、ＳｉＣ、及びＣＨｙ［ｙ＝０．８〜１．２］で示されるハイドロカーボン（ＣＨ）の内の一つ又は複数からなる層を備えていることを特徴とする電子装置の製造方法。
  62. 請求項５６に記載の電子装置の製造方法において、前記フルオロカーボン膜の厚さは、５０〜５００ｎｍであることを特徴とする電子装置の製造方法。
  63. 請求項５６に記載の電子装置の製造方法において、前記フルオロカーボン膜は、Ａｒガス、ＸｅガスおよびＫｒガスの少なくとも一つを用いて発生させたプラズマ中でＣおよびＦを含む少なくとも一種のガスおよびＮを含むガスを用いてＣＶＤによって形成されたものであることを特徴とする電子装置の製造方法。
  64. 請求項６３に記載の電子装置の製造方法において、前記Ｎを含むガスは、Ｎ２ガスおよびＮＦ３ガスの一方または両方を含むことを特徴とする電子装置の製造方法。
JP2008543126A 2006-11-09 2007-11-08 層間絶縁膜、配線構造および電子装置と、それらの製造方法 Expired - Fee Related JP5320570B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008543126A JP5320570B2 (ja) 2006-11-09 2007-11-08 層間絶縁膜、配線構造および電子装置と、それらの製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006304534 2006-11-09
JP2006304534 2006-11-09
JP2007038584 2007-02-19
JP2007038584 2007-02-19
PCT/JP2007/071734 WO2008056748A1 (en) 2006-11-09 2007-11-08 Interlayer insulating film, wiring structure, electronic device and method for manufacturing the interlayer insulating film, the wiring structure and the electronic device
JP2008543126A JP5320570B2 (ja) 2006-11-09 2007-11-08 層間絶縁膜、配線構造および電子装置と、それらの製造方法

Publications (2)

Publication Number Publication Date
JPWO2008056748A1 JPWO2008056748A1 (ja) 2010-02-25
JP5320570B2 true JP5320570B2 (ja) 2013-10-23

Family

ID=39364559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008543126A Expired - Fee Related JP5320570B2 (ja) 2006-11-09 2007-11-08 層間絶縁膜、配線構造および電子装置と、それらの製造方法

Country Status (4)

Country Link
US (1) US7923819B2 (ja)
JP (1) JP5320570B2 (ja)
TW (1) TWI449105B (ja)
WO (1) WO2008056748A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5074059B2 (ja) * 2007-02-28 2012-11-14 東京エレクトロン株式会社 層間絶縁膜および配線構造と、それらの製造方法
WO2010151336A1 (en) 2009-06-26 2010-12-29 Tokyo Electron Limited Plasma treatment method
US20110081500A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
US8962454B2 (en) 2010-11-04 2015-02-24 Tokyo Electron Limited Method of depositing dielectric films using microwave plasma
JP2012164922A (ja) * 2011-02-09 2012-08-30 Yuutekku:Kk 圧電体の製造方法、圧電体及び電子装置
US10457699B2 (en) 2014-05-02 2019-10-29 Universal Display Corporation Organic electroluminescent materials and devices
JP6469435B2 (ja) * 2014-10-30 2019-02-13 太陽誘電ケミカルテクノロジー株式会社 構造体及び構造体製造方法
CN108695238B (zh) * 2017-04-07 2021-03-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10365876B2 (en) * 2017-04-19 2019-07-30 International Business Machines Corporation Automatic real-time configuration of a multi-head display system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330075A (ja) * 1998-05-07 1999-11-30 Tokyo Electron Ltd 半導体装置
WO2005069367A1 (ja) * 2004-01-13 2005-07-28 Tokyo Electron Limited 半導体装置の製造方法および成膜システム
WO2006077847A1 (ja) * 2005-01-24 2006-07-27 Kyoto University フッ化炭素膜及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
JP4173307B2 (ja) * 1999-06-24 2008-10-29 株式会社ルネサステクノロジ 半導体集積回路の製造方法
JP3838614B2 (ja) * 1999-11-10 2006-10-25 松下電器産業株式会社 半導体装置の製造方法
JP2002220668A (ja) 2000-11-08 2002-08-09 Daikin Ind Ltd 成膜ガスおよびプラズマ成膜方法
JP3811473B2 (ja) * 2003-02-25 2006-08-23 富士通株式会社 半導体装置
JP4715207B2 (ja) 2004-01-13 2011-07-06 東京エレクトロン株式会社 半導体装置の製造方法及び成膜システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330075A (ja) * 1998-05-07 1999-11-30 Tokyo Electron Ltd 半導体装置
WO2005069367A1 (ja) * 2004-01-13 2005-07-28 Tokyo Electron Limited 半導体装置の製造方法および成膜システム
WO2006077847A1 (ja) * 2005-01-24 2006-07-27 Kyoto University フッ化炭素膜及びその製造方法

Also Published As

Publication number Publication date
US7923819B2 (en) 2011-04-12
US20100032844A1 (en) 2010-02-11
TWI449105B (zh) 2014-08-11
WO2008056748A1 (en) 2008-05-15
JPWO2008056748A1 (ja) 2010-02-25
TW200839871A (en) 2008-10-01

Similar Documents

Publication Publication Date Title
JP5320570B2 (ja) 層間絶縁膜、配線構造および電子装置と、それらの製造方法
KR101185757B1 (ko) 층간 절연막 및 배선 구조와 그것들의 제조 방법
JP4566651B2 (ja) 低比誘電率膜を形成する方法
US8629056B2 (en) Method for forming self-assembled mono-layer liner for cu/porous low-k interconnections
US20030036280A1 (en) Low dielectric constant etch stop films
US6670715B2 (en) Bilayer silicon carbide based barrier
JP2003309173A (ja) 半導体装置及びその製造方法
KR20010106215A (ko) 반도체 장치 및 그 제조 방법
JP2005033203A (ja) シリコンカーバイド膜の形成方法
KR20010082240A (ko) 반도체 장치 및 그 제조 방법
TWI234847B (en) A dielectric diffusion barrier
TW554446B (en) Semiconductor device manufacturing method
JP5714004B2 (ja) プラズマ処理方法
JP5710606B2 (ja) アモルファスカーボンのドーピングによるフルオロカーボン（ＣＦｘ）の接合の改善
KR100443628B1 (ko) 반도체 장치 및 그 제조 방법
KR101107569B1 (ko) 층간 절연막, 층간 절연막을 구비하는 전자 디바이스, 전자 디바이스의 제조 방법 및 층간 절연막의 성막 방법
US7172965B2 (en) Method for manufacturing semiconductor device
JP2005005697A (ja) 半導体装置の製造方法
US20060017166A1 (en) Robust fluorine containing Silica Glass (FSG) Film with less free fluorine
TW440949B (en) Method for forming low-k material
CN115064513A (zh) 一种半导体结构以及半导体结构的制备方法
JP2005019977A (ja) 半導体装置の製造方法
JP2007048811A (ja) 半導体装置の配線層間絶縁膜及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130522

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130626

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees