JP2010135762A5 - 半導体装置の作製方法 - Google Patents

Claims (3)

1. 酸化物半導体層の上方に、導電膜を形成し、
   前記導電膜をエッチングして、ソース電極層及びドレイン電極層を形成し、
   前記エッチングにおいて、前記酸化物半導体層の表面の一部をエッチングし、
   前記酸化物半導体層のエッチングされた表面に、酸素ラジカル処理を行うことを特徴とする半導体装置の作製方法。
2. 酸化物半導体層上に、導電膜を形成し、
   前記導電膜をエッチングして、ソース電極層及びドレイン電極層を形成し、
   前記エッチングにおいて、前記酸化物半導体層の表面の一部をエッチングし、
   前記酸化物半導体層のエッチングされた表面に、酸素ラジカル処理を行い、
   前記酸化物半導体層の上方、前記ソース電極層の上方及び前記ドレイン電極層の上方に、ＯＨ基を含む酸化珪素膜を形成し、
   前記酸化珪素膜の上方に、窒化珪素膜を形成することを特徴とする半導体装置の作製方法。
3. 請求項１又は請求項２において、
   前記酸素ラジカル処理は、無バイアスで行うことを特徴とする半導体装置の作製方法。