JPH09148429A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09148429A JPH09148429A JP29995695A JP29995695A JPH09148429A JP H09148429 A JPH09148429 A JP H09148429A JP 29995695 A JP29995695 A JP 29995695A JP 29995695 A JP29995695 A JP 29995695A JP H09148429 A JPH09148429 A JP H09148429A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dry etching
- etching
- based material
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 Ｓｉ系材料膜よりなる下層配線上でＳｉＯｘ
系材料膜のドライエッチングを行う際の下地ダメージを
十分に除去し、この下層配線と後工程で形成される上層
配線との間のコンタクト抵抗を下げる。 【解決手段】 ＳｉＯｘ層間絶縁膜をフルオロカーボン
系ガスを用いてエッチングし、その下層のポリシリコン
配線パターンに臨むビアホールを開口した後、該ビアホ
ールの底に形成されたポリシリコンのダメージ層と炭素
系ポリマーを主体とする堆積物層とを、４０〜６０％の
流量比でＣＦ4 を含むＣＦ4 ／Ｏ2 混合ガスを用いたケ
ミカル・ドライエッチングで除去する。この条件によれ
ば、ポリシリコンを過剰に侵食せずにダメージ層を十分
に除去できるので、後工程においてサブオキサイド（Ｓ
ｉリッチなＳｉＯｘ）の成長を抑制し、低抵抗コンタク
トを形成することができる。
系材料膜のドライエッチングを行う際の下地ダメージを
十分に除去し、この下層配線と後工程で形成される上層
配線との間のコンタクト抵抗を下げる。 【解決手段】 ＳｉＯｘ層間絶縁膜をフルオロカーボン
系ガスを用いてエッチングし、その下層のポリシリコン
配線パターンに臨むビアホールを開口した後、該ビアホ
ールの底に形成されたポリシリコンのダメージ層と炭素
系ポリマーを主体とする堆積物層とを、４０〜６０％の
流量比でＣＦ4 を含むＣＦ4 ／Ｏ2 混合ガスを用いたケ
ミカル・ドライエッチングで除去する。この条件によれ
ば、ポリシリコンを過剰に侵食せずにダメージ層を十分
に除去できるので、後工程においてサブオキサイド（Ｓ
ｉリッチなＳｉＯｘ）の成長を抑制し、低抵抗コンタク
トを形成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にシリコン系材料膜よりなる下層配線上で
酸化シリコン系材料膜のドライエッチングを行う際の下
地ダメージを十分に除去することにより、この下層配線
と後工程で形成される上層配線との間のコンタクト抵抗
を下げる方法に関する。
法に関し、特にシリコン系材料膜よりなる下層配線上で
酸化シリコン系材料膜のドライエッチングを行う際の下
地ダメージを十分に除去することにより、この下層配線
と後工程で形成される上層配線との間のコンタクト抵抗
を下げる方法に関する。
【０００２】
【従来の技術】近年のＶＬＳＩ，ＵＬＳＩ等にみられる
ように半導体装置の高集積化および高性能化が進展する
に伴い、絶縁膜のドライエッチングにおいても、高異方
性，高速性，高選択性，低ダメージ性，低汚染性といっ
た諸要求をいずれをも犠牲にすることなく達成する技術
が強く望まれている。
ように半導体装置の高集積化および高性能化が進展する
に伴い、絶縁膜のドライエッチングにおいても、高異方
性，高速性，高選択性，低ダメージ性，低汚染性といっ
た諸要求をいずれをも犠牲にすることなく達成する技術
が強く望まれている。
【０００３】従来、絶縁膜の代表例である酸化シリコン
系材料膜（以下、ＳｉＯｘ膜と称する。）のドライエッ
チングには一般に、ＣＦ4 等のフルオロカーボン、ＣＨ
Ｆ3等のフルオロハイドロカーボン、あるいはこれらの
混合物を主体とするガスが広く用いられている。これら
のガスが使用されるのは、（ａ）フルオロカーボン系ガ
スに含まれるＣがＳｉＯｘ膜の表面でＣ−Ｏ結合を生成
し、Ｓｉ−Ｏ結合を切断したり弱めたりする働きがあ
り、（ｂ）ＳｉＯｘ膜の主エッチング種であるＣＦｘ+
（特にｘ＝３) を生成でき、さらに（ｃ）プラズマ中で
カーボン・リッチな状態が作り出されるので、ＳｉＯｘ
膜中の酸素がＣＯ，ＣＯ2 の形で除去される一方、ガス
系に含まれるＣ，Ｈ，Ｆ等の寄与でシリコン系材料から
なる下地の表面では炭素系のポリマーが堆積してエッチ
ング速度が低下し、高い下地選択比が得られるからであ
る。
系材料膜（以下、ＳｉＯｘ膜と称する。）のドライエッ
チングには一般に、ＣＦ4 等のフルオロカーボン、ＣＨ
Ｆ3等のフルオロハイドロカーボン、あるいはこれらの
混合物を主体とするガスが広く用いられている。これら
のガスが使用されるのは、（ａ）フルオロカーボン系ガ
スに含まれるＣがＳｉＯｘ膜の表面でＣ−Ｏ結合を生成
し、Ｓｉ−Ｏ結合を切断したり弱めたりする働きがあ
り、（ｂ）ＳｉＯｘ膜の主エッチング種であるＣＦｘ+
（特にｘ＝３) を生成でき、さらに（ｃ）プラズマ中で
カーボン・リッチな状態が作り出されるので、ＳｉＯｘ
膜中の酸素がＣＯ，ＣＯ2 の形で除去される一方、ガス
系に含まれるＣ，Ｈ，Ｆ等の寄与でシリコン系材料から
なる下地の表面では炭素系のポリマーが堆積してエッチ
ング速度が低下し、高い下地選択比が得られるからであ
る。
【０００４】ところで、半導体製造プロセス中で行われ
るＳｉＯｘ膜のドライエッチングには色々な種類があ
る。特に、シリコン系材料層の上でこれに対して選択性
を確保しながら行われるものとしては、拡散層やゲート
電極上における接続孔の開口、ＭＯＳトランジスタのＬ
ＤＤサイドウォール形成、ダブルポリシリコン型バイポ
ーラ・トランジスタのエミッタ窓部へのサイドウォール
の形成、ＭＯＳトランジスタのゲート酸化膜のエッチン
グが代表的である。
るＳｉＯｘ膜のドライエッチングには色々な種類があ
る。特に、シリコン系材料層の上でこれに対して選択性
を確保しながら行われるものとしては、拡散層やゲート
電極上における接続孔の開口、ＭＯＳトランジスタのＬ
ＤＤサイドウォール形成、ダブルポリシリコン型バイポ
ーラ・トランジスタのエミッタ窓部へのサイドウォール
の形成、ＭＯＳトランジスタのゲート酸化膜のエッチン
グが代表的である。
【０００５】ここで、シリコン系材料層上でのエッチン
グでは、使用するエッチング装置のタイプにより、ポリ
マーの堆積状態や、シリコン系材料層におけるダメージ
の発生状態が異なることが知られている。たとえば、第
４１回応用物理学関係連合講演会（１９９４年春季年
会）講演予稿集ｐ．５３８，演題番号２９ｐ−ＺＦ−５
には、Ａ．陰極結合型ＲＩＥ装置（ＲＦ＝１３．５６Ｍ
Ｈｚ）、Ｂ．陽極結合型プラズマ・エッチング装置（Ｒ
Ｆ＝３８０ｋＨｚ）、Ｃ．スプリットＲＦ印加型プラズ
マ・エッチング装置（ＲＦ＝４００ｋＨｚ）の３種類の
エッチング装置を用いてシリコン基板にフルオロカーボ
ン・ガスのプラズマを照射した後、レジスト・アッシン
グ→ＳＰＭ（Ｈ2 ＳＯ4 ／Ｈ2 Ｏ2 ）洗浄→ＤＨＦ（希
フッ酸）洗浄の一連の後処理とＴｉシリサイド化を順次
経た場合のダメージ層の挙動を、ＸＰＳ（Ｘ線蛍光スペ
クトル）分析とシート抵抗測定により評価した結果が記
載されている。
グでは、使用するエッチング装置のタイプにより、ポリ
マーの堆積状態や、シリコン系材料層におけるダメージ
の発生状態が異なることが知られている。たとえば、第
４１回応用物理学関係連合講演会（１９９４年春季年
会）講演予稿集ｐ．５３８，演題番号２９ｐ−ＺＦ−５
には、Ａ．陰極結合型ＲＩＥ装置（ＲＦ＝１３．５６Ｍ
Ｈｚ）、Ｂ．陽極結合型プラズマ・エッチング装置（Ｒ
Ｆ＝３８０ｋＨｚ）、Ｃ．スプリットＲＦ印加型プラズ
マ・エッチング装置（ＲＦ＝４００ｋＨｚ）の３種類の
エッチング装置を用いてシリコン基板にフルオロカーボ
ン・ガスのプラズマを照射した後、レジスト・アッシン
グ→ＳＰＭ（Ｈ2 ＳＯ4 ／Ｈ2 Ｏ2 ）洗浄→ＤＨＦ（希
フッ酸）洗浄の一連の後処理とＴｉシリサイド化を順次
経た場合のダメージ層の挙動を、ＸＰＳ（Ｘ線蛍光スペ
クトル）分析とシート抵抗測定により評価した結果が記
載されている。
【０００６】これによると、陰極結合型ＲＩＥ装置（以
下、装置Ａと称する。）を用いた場合にはダメージ層は
ほとんど形成されないが、陽極結合型プラズマ・エッチ
ング装置（以下、装置Ｂと称する。）とスプリット印加
型プラズマ・エッチング装置（以下、装置Ｃと称す
る。）を用いた場合には、ＳｉＣとＳｉＦｘを含むダメ
ージ層が後処理後も残る。これは、印加周波数の違いに
もとづくもので、周波数が低くなるほど基板への入射イ
オン・エネルギーが増大するためと考えられる。このよ
うなダメージ層を完全に除去しないままＴｉシリサイド
化を行っても、十分な低抵抗化を図ることはできない。
これは、ダメージ層中のＳｉＣがシリサイド化反応を阻
害しているためと考えられている。
下、装置Ａと称する。）を用いた場合にはダメージ層は
ほとんど形成されないが、陽極結合型プラズマ・エッチ
ング装置（以下、装置Ｂと称する。）とスプリット印加
型プラズマ・エッチング装置（以下、装置Ｃと称す
る。）を用いた場合には、ＳｉＣとＳｉＦｘを含むダメ
ージ層が後処理後も残る。これは、印加周波数の違いに
もとづくもので、周波数が低くなるほど基板への入射イ
オン・エネルギーが増大するためと考えられる。このよ
うなダメージ層を完全に除去しないままＴｉシリサイド
化を行っても、十分な低抵抗化を図ることはできない。
これは、ダメージ層中のＳｉＣがシリサイド化反応を阻
害しているためと考えられている。
【０００７】コンタクト・ホールの底面におけるダメー
ジ層の存在が、コンタクト抵抗の上昇を招く旨を記載し
た刊行物もある。信学技報ＳＤＭ９４−１２，ｐ．７９
−８５によると、このコンタクト抵抗の上昇はホール底
に形成されるサブオキサイド−リッチな酸化膜に起因し
ている。サブオキサイドとは、Ｓｉ−Ｓｉ結合を多く含
む、すなわち化学量論的組成よりもＳｉ含有量の多いＳ
ｉＯｘである。サブオキサイド−リッチな酸化膜は、ド
ライエッチングによるダメージ層が形成されたシリコン
系材料層の表面において、Ｏ2 プラズマ処理や洗浄の途
中で形成されると考えられるが、そのＳｉ−Ｓｉ結合が
ＤＨＦでは切断され難いために、ホール底に一旦形成さ
れると通常のＤＨＦ洗浄では除去することができない。
このようなホールにプラグ材料を埋め込んでも、コンタ
クト抵抗を下げることはできない。
ジ層の存在が、コンタクト抵抗の上昇を招く旨を記載し
た刊行物もある。信学技報ＳＤＭ９４−１２，ｐ．７９
−８５によると、このコンタクト抵抗の上昇はホール底
に形成されるサブオキサイド−リッチな酸化膜に起因し
ている。サブオキサイドとは、Ｓｉ−Ｓｉ結合を多く含
む、すなわち化学量論的組成よりもＳｉ含有量の多いＳ
ｉＯｘである。サブオキサイド−リッチな酸化膜は、ド
ライエッチングによるダメージ層が形成されたシリコン
系材料層の表面において、Ｏ2 プラズマ処理や洗浄の途
中で形成されると考えられるが、そのＳｉ−Ｓｉ結合が
ＤＨＦでは切断され難いために、ホール底に一旦形成さ
れると通常のＤＨＦ洗浄では除去することができない。
このようなホールにプラグ材料を埋め込んでも、コンタ
クト抵抗を下げることはできない。
【０００８】
【発明が解決しようとする課題】ところで、上述の様に
ダメージ層が残るとされる装置Ｂと装置Ｃであるが、こ
れらの装置は装置Ａに比べて一般に速いエッチング速度
を達成することができる。また装置Ｂと装置Ｃを比較す
ると、後者はより低圧下でのエッチングが可能であって
微細加工性に優れる。したがって、ダメージの問題さえ
解決できれば、装置Ｃはホール加工用エッチング装置と
して極めて有望な存在となる。
ダメージ層が残るとされる装置Ｂと装置Ｃであるが、こ
れらの装置は装置Ａに比べて一般に速いエッチング速度
を達成することができる。また装置Ｂと装置Ｃを比較す
ると、後者はより低圧下でのエッチングが可能であって
微細加工性に優れる。したがって、ダメージの問題さえ
解決できれば、装置Ｃはホール加工用エッチング装置と
して極めて有望な存在となる。
【０００９】一方、前掲の論文（信学技報）には、サブ
オキサイド−リッチな酸化膜がダメージを除去した基板
上では成長しにくいこと、このダメージ層の除去がＣＦ
4 ／Ｏ2 混合ガスを用いたケミカル・ドライエッチング
により可能であること、および、ケミカル・ドライエッ
チングを施したホール底に再成長した自然酸化膜は通常
組成の酸化膜であるためＤＨＦ洗浄で除去できること、
が述べられている。
オキサイド−リッチな酸化膜がダメージを除去した基板
上では成長しにくいこと、このダメージ層の除去がＣＦ
4 ／Ｏ2 混合ガスを用いたケミカル・ドライエッチング
により可能であること、および、ケミカル・ドライエッ
チングを施したホール底に再成長した自然酸化膜は通常
組成の酸化膜であるためＤＨＦ洗浄で除去できること、
が述べられている。
【００１０】しかしながら、ＣＦ4 ／Ｏ2 流量比やダメ
ージ層のエッチング深さの最適値等、ケミカル・ドライ
エッチング条件については言及されておらず、詳細は不
明である。上記論文によると、Ｏ2 プラズマ処理を経た
段階ではダメージ層が除去できていないので、このプラ
ズマ処理をＣＦ4 ／Ｏ2 系によるケミカル・ドライエッ
チングにおけるＣＦ4 流量比０％のケースと考えれば、
ダメージ層の除去の程度はＣＦ4 流量比に依存して変化
する筈である。
ージ層のエッチング深さの最適値等、ケミカル・ドライ
エッチング条件については言及されておらず、詳細は不
明である。上記論文によると、Ｏ2 プラズマ処理を経た
段階ではダメージ層が除去できていないので、このプラ
ズマ処理をＣＦ4 ／Ｏ2 系によるケミカル・ドライエッ
チングにおけるＣＦ4 流量比０％のケースと考えれば、
ダメージ層の除去の程度はＣＦ4 流量比に依存して変化
する筈である。
【００１１】そこで本発明は、ケミカル・ドライエッチ
ングの最適条件を見いだして、できるだけ少ないエッチ
ング量で十分なダメージ層の除去を行い、その結果とし
てコンタクト抵抗の低減を図る半導体装置の製造方法を
提供することを目的とする。
ングの最適条件を見いだして、できるだけ少ないエッチ
ング量で十分なダメージ層の除去を行い、その結果とし
てコンタクト抵抗の低減を図る半導体装置の製造方法を
提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、ＳｉＯｘ系材料膜をその下層側のＳｉ系材料
層に対して選択性を確保しながらドライエッチングした
後、このドライエッチングにより前記シリコン系材料層
の露出面に形成されたダメージ層を、４０〜６０％の流
量比でＣＦ4 を含むＣＦ4 ／Ｏ2 混合ガスを用いてケミ
カル・ドライエッチングを行うことにより除去するもの
である。上記ダメージ層は、酸化シリコン系材料膜を特
にプラズマ励起周波数５００ｋＨｚ以下のプラズマ装置
を用いてドライエッチングした場合に顕著に形成され
る。このような場合において徹底したダメージ層除去が
必要とされるので、本発明の有効性が大いに発揮され
る。
造方法は、ＳｉＯｘ系材料膜をその下層側のＳｉ系材料
層に対して選択性を確保しながらドライエッチングした
後、このドライエッチングにより前記シリコン系材料層
の露出面に形成されたダメージ層を、４０〜６０％の流
量比でＣＦ4 を含むＣＦ4 ／Ｏ2 混合ガスを用いてケミ
カル・ドライエッチングを行うことにより除去するもの
である。上記ダメージ層は、酸化シリコン系材料膜を特
にプラズマ励起周波数５００ｋＨｚ以下のプラズマ装置
を用いてドライエッチングした場合に顕著に形成され
る。このような場合において徹底したダメージ層除去が
必要とされるので、本発明の有効性が大いに発揮され
る。
【００１３】上記ＳｉＯｘ系材料膜のドライエッチング
をレジスト・パターンをマスクとして行う場合には、こ
のレジスト・パターンを除去するためのプラズマ・アッ
シングを、前記ケミカル・ドライエッチング終了後に行
う。ケミカル・ドライエッチングよりも後にプラズマ・
アッシングを行うのは、エッチング・ダメージ層が残っ
た状態でＳｉ系材料層の酸化が行われることを避けるた
めであり、これにより除去の困難なサブオキサイドの形
成を防止して後処理を容易とするためである。
をレジスト・パターンをマスクとして行う場合には、こ
のレジスト・パターンを除去するためのプラズマ・アッ
シングを、前記ケミカル・ドライエッチング終了後に行
う。ケミカル・ドライエッチングよりも後にプラズマ・
アッシングを行うのは、エッチング・ダメージ層が残っ
た状態でＳｉ系材料層の酸化が行われることを避けるた
めであり、これにより除去の困難なサブオキサイドの形
成を防止して後処理を容易とするためである。
【００１４】
【発明の実施の形態】まず、本発明において、ＳｉＯｘ
系材料膜のドライエッチングから後処理のひとつである
ケミカル・ドライエッチングまでを、ウェハを大気開放
せずに連続的に行える装置構成について、図１を参照し
ながら説明する。この装置は、スプリットＲＦ印加型プ
ラズマ・エッチング装置１００とケミカル・ドライエッ
チング装置１０１とを、互いにゲート・バルブ１０を介
して連結したものである。
系材料膜のドライエッチングから後処理のひとつである
ケミカル・ドライエッチングまでを、ウェハを大気開放
せずに連続的に行える装置構成について、図１を参照し
ながら説明する。この装置は、スプリットＲＦ印加型プ
ラズマ・エッチング装置１００とケミカル・ドライエッ
チング装置１０１とを、互いにゲート・バルブ１０を介
して連結したものである。
【００１５】上記スプリットＲＦ印加型プラズマ・エッ
チング装置１００は、チャンバ１の天井部の一部を構成
する上部電極２とウェハＷを載置するウェハ・ステージ
を兼ねる下部電極３との間にＲＦ電界を印加して該チャ
ンバ１内にプラズマＰ1 を励起し、このプラズマＰ1 を
用いてウェハＷのエッチングを行う、平行平板電極型の
プラズマ装置である。
チング装置１００は、チャンバ１の天井部の一部を構成
する上部電極２とウェハＷを載置するウェハ・ステージ
を兼ねる下部電極３との間にＲＦ電界を印加して該チャ
ンバ１内にプラズマＰ1 を励起し、このプラズマＰ1 を
用いてウェハＷのエッチングを行う、平行平板電極型の
プラズマ装置である。
【００１６】ここで、上部電極２と下部電極３には、Ｒ
Ｆ電源６からパワー分配器７を介してＲＦパワーが供給
される。上下電極間のパワー分配比は、パワー分配器７
中の一次側コイルＣ１に対向する二次側コイルＣ２，Ｃ
３の巻数の比により決定される。上記ＲＦ電源６の周波
数は、５００ｋＨｚ以下に選ばれる。ここでは、４００
ｋＨｚとした。また、上記パワー分配器７は、直流成分
遮断用のブロッキング・コンデンサ８を介して接地され
ている。
Ｆ電源６からパワー分配器７を介してＲＦパワーが供給
される。上下電極間のパワー分配比は、パワー分配器７
中の一次側コイルＣ１に対向する二次側コイルＣ２，Ｃ
３の巻数の比により決定される。上記ＲＦ電源６の周波
数は、５００ｋＨｚ以下に選ばれる。ここでは、４００
ｋＨｚとした。また、上記パワー分配器７は、直流成分
遮断用のブロッキング・コンデンサ８を介して接地され
ている。
【００１７】上記チャンバ１は、底面の排気孔５を通じ
て矢印Ａ方向に高真空排気されると共に、ガス供給管４
を通じて矢印Ｂ方向からエッチング・ガスの供給を受け
ており、これらのバランスにより内部が所定のガス圧に
維持されている。また、上記チャンバ１の側壁面には、
ウェハ搬出入用のゲート・バルブ９が設けられている。
て矢印Ａ方向に高真空排気されると共に、ガス供給管４
を通じて矢印Ｂ方向からエッチング・ガスの供給を受け
ており、これらのバランスにより内部が所定のガス圧に
維持されている。また、上記チャンバ１の側壁面には、
ウェハ搬出入用のゲート・バルブ９が設けられている。
【００１８】一方のケミカル・ドライエッチング装置１
０１は、誘電体よりなるチャンバ１１を周回する２本の
リング状アンテナ１２，１３の間にＲＦ電源１７よりＲ
Ｆ電界を印加して該チャンバ１１内にプラズマＰ2 を励
起し、このプラズマＰ2 を用いてウェハＷの低ダメージ
・エッチングを行う、誘導結合放電型の装置である。こ
こでは、上記ＲＦ電源１７の周波数を１３．５６ＭＨｚ
とした。
０１は、誘電体よりなるチャンバ１１を周回する２本の
リング状アンテナ１２，１３の間にＲＦ電源１７よりＲ
Ｆ電界を印加して該チャンバ１１内にプラズマＰ2 を励
起し、このプラズマＰ2 を用いてウェハＷの低ダメージ
・エッチングを行う、誘導結合放電型の装置である。こ
こでは、上記ＲＦ電源１７の周波数を１３．５６ＭＨｚ
とした。
【００１９】上記チャンバ１１は、底面の排気孔１５を
通じて矢印Ｃ方向に高真空排気されると共に、ガス供給
管１６を通じて矢印Ｄ方向からエッチング・ガスの供給
を受けており、これらのバランスにより内部が所定のガ
ス圧に維持されている。このケミカル・ドライエッチン
グ装置１０１では、ウェハＷを載置するウェハ・ステー
ジ１４とプラズマ生成部との距離が離れているため、寿
命の比較的長い中性活性種（ラジカル）のみをダウンフ
ロー式にウェハＷ方向へ引き出し、低ダメージのエッチ
ングを行うことができる。
通じて矢印Ｃ方向に高真空排気されると共に、ガス供給
管１６を通じて矢印Ｄ方向からエッチング・ガスの供給
を受けており、これらのバランスにより内部が所定のガ
ス圧に維持されている。このケミカル・ドライエッチン
グ装置１０１では、ウェハＷを載置するウェハ・ステー
ジ１４とプラズマ生成部との距離が離れているため、寿
命の比較的長い中性活性種（ラジカル）のみをダウンフ
ロー式にウェハＷ方向へ引き出し、低ダメージのエッチ
ングを行うことができる。
【００２０】次に、上記の装置を用いて実際にポリシリ
コン膜上でのＳｉＯｘ層間絶縁膜のドライエッチングに
よるコンタクト・ホールの開口、およびＯ2 ／ＣＦ4 系
によるケミカル・ドライエッチングを順次行い、その
後、ＳＰＭ（Ｈ2 ＳＯ4 ／Ｈ2Ｏ2 ）洗浄→ＳＣ−１
（ＮＨ4 ＯＨ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ）洗浄→ＤＨＦ（希フ
ッ酸）洗浄→上層配線パターンの形成→アニールの各工
程を経てコンタクトを完成させる一連のプロセスを実施
し、上記後処理の内容がデバイス性能に及ぼす影響につ
いて検討した。
コン膜上でのＳｉＯｘ層間絶縁膜のドライエッチングに
よるコンタクト・ホールの開口、およびＯ2 ／ＣＦ4 系
によるケミカル・ドライエッチングを順次行い、その
後、ＳＰＭ（Ｈ2 ＳＯ4 ／Ｈ2Ｏ2 ）洗浄→ＳＣ−１
（ＮＨ4 ＯＨ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ）洗浄→ＤＨＦ（希フ
ッ酸）洗浄→上層配線パターンの形成→アニールの各工
程を経てコンタクトを完成させる一連のプロセスを実施
し、上記後処理の内容がデバイス性能に及ぼす影響につ
いて検討した。
【００２１】ここで、上記の一連のプロセスについて、
図５ないし図９を参照しながら説明する。図５は、エッ
チング前のサンプル・ウェハであり、ｐ+ 型不純物を含
有するポリシリコン配線パターン（ｐ+ −ｐｏｌｙＳ
ｉ）２１を被覆するごとく、厚さ約０．５μｍのＳｉＯ
ｘ層間絶縁膜２２が形成され、さらにその上にレジスト
・パターン２３が形成されている。このレジスト・パタ
ーン２３には、コンタクト・ホール・パターンに倣って
直径約１．２μｍの開口２４が形成されている。次のド
ライエッチングでは、スプリットＲＦ印加型プラズマ・
エッチング装置１００を用いて、上記開口２４内に表出
するＳｉＯｘ層間絶縁膜２２をエッチングする。このと
きのエッチング条件は、たとえば ＣＨＦ3 流量 １７ ＳＣＣＭ ＣＦ4 流量 １７ ＳＣＣＭ Ａｒ流量 １５０ ＳＣＣＭ 圧力 ４７ Ｐａ ＲＦ電力（上部電極） ３６０ Ｗ（４００ ｋＨｚ） ＲＦ電力（下部電極） ２４０ Ｗ（４００ ｋＨｚ） ウェハ温度 −１０ ℃ とする。このエッチングにより、図６に示されるような
コンタクト・ホール２５が形成されるが、その底面で
は、ポリシリコン配線パターン２１の表層部にダメージ
層２７が形成され、その上には炭素系ポリマーを主体と
する堆積物層２６が形成される。
図５ないし図９を参照しながら説明する。図５は、エッ
チング前のサンプル・ウェハであり、ｐ+ 型不純物を含
有するポリシリコン配線パターン（ｐ+ −ｐｏｌｙＳ
ｉ）２１を被覆するごとく、厚さ約０．５μｍのＳｉＯ
ｘ層間絶縁膜２２が形成され、さらにその上にレジスト
・パターン２３が形成されている。このレジスト・パタ
ーン２３には、コンタクト・ホール・パターンに倣って
直径約１．２μｍの開口２４が形成されている。次のド
ライエッチングでは、スプリットＲＦ印加型プラズマ・
エッチング装置１００を用いて、上記開口２４内に表出
するＳｉＯｘ層間絶縁膜２２をエッチングする。このと
きのエッチング条件は、たとえば ＣＨＦ3 流量 １７ ＳＣＣＭ ＣＦ4 流量 １７ ＳＣＣＭ Ａｒ流量 １５０ ＳＣＣＭ 圧力 ４７ Ｐａ ＲＦ電力（上部電極） ３６０ Ｗ（４００ ｋＨｚ） ＲＦ電力（下部電極） ２４０ Ｗ（４００ ｋＨｚ） ウェハ温度 −１０ ℃ とする。このエッチングにより、図６に示されるような
コンタクト・ホール２５が形成されるが、その底面で
は、ポリシリコン配線パターン２１の表層部にダメージ
層２７が形成され、その上には炭素系ポリマーを主体と
する堆積物層２６が形成される。
【００２２】続く後処理（ケミカル・ドライエッチン
グ）では、ウェハをケミカル・ドライエッチング装置１
０１に搬送し、上記ダメージ層２７と堆積物層２６を除
去する。処理条件はたとえば、 ＣＦ4 ／Ｏ2 流量 合計２００ ＳＣＣＭ（流量比を変化させる） 圧力 １１３ Ｐａ ＲＦ電力 １００ Ｗ（１３．５６ ＭＨｚ） ウェハ温度 ５０ ℃ とする。この処理により、図７に示されるように、堆積
物層２６とダメージ層２７とを除去する。
グ）では、ウェハをケミカル・ドライエッチング装置１
０１に搬送し、上記ダメージ層２７と堆積物層２６を除
去する。処理条件はたとえば、 ＣＦ4 ／Ｏ2 流量 合計２００ ＳＣＣＭ（流量比を変化させる） 圧力 １１３ Ｐａ ＲＦ電力 １００ Ｗ（１３．５６ ＭＨｚ） ウェハ温度 ５０ ℃ とする。この処理により、図７に示されるように、堆積
物層２６とダメージ層２７とを除去する。
【００２３】この後、通常のＯ2 プラズマ・アッシング
を行い、図８に示されるように、レジスト・パターン２
３を除去する。さらに、常法にしたがってＳＰＭ（Ｈ2
ＳＯ4 ／Ｈ2 Ｏ2 ）洗浄、ＳＣ−１（ＮＨ4 ＯＨ／Ｈ2
Ｏ2 ／Ｈ2 Ｏ）洗浄、ＤＨＦ（希フッ酸）洗浄を順次施
す。
を行い、図８に示されるように、レジスト・パターン２
３を除去する。さらに、常法にしたがってＳＰＭ（Ｈ2
ＳＯ4 ／Ｈ2 Ｏ2 ）洗浄、ＳＣ−１（ＮＨ4 ＯＨ／Ｈ2
Ｏ2 ／Ｈ2 Ｏ）洗浄、ＤＨＦ（希フッ酸）洗浄を順次施
す。
【００２４】次に、スパッタリング法によりＴｉ膜（厚
さ約３０ｎｍ）／ＴｉＯＮ膜（厚さ約７０ｎｍ）／Ｔｉ
膜（厚さ約３０ｎｍ）の３層構造を有するバリヤメタル
２８、および厚さ０．５μｍのＡｌ−１％Ｓｉ膜２９を
順次積層し、この多層膜をパターニングして図９に示さ
れるような上層配線パターン３０を形成する。
さ約３０ｎｍ）／ＴｉＯＮ膜（厚さ約７０ｎｍ）／Ｔｉ
膜（厚さ約３０ｎｍ）の３層構造を有するバリヤメタル
２８、および厚さ０．５μｍのＡｌ−１％Ｓｉ膜２９を
順次積層し、この多層膜をパターニングして図９に示さ
れるような上層配線パターン３０を形成する。
【００２５】以上の一連のプロセスに対して加えた検討
とは、ケミカル・ドライエッチング時のポリシリコン配
線パターン２１のエッチング速度のＣＦ4 流量比依存性
（図２）、コンタクト抵抗のＣＦ4 流量比依存性（図
３）、およびコンタクト抵抗の後処理依存性（図４）の
３項目である。それぞれの検討結果について順次説明す
る。
とは、ケミカル・ドライエッチング時のポリシリコン配
線パターン２１のエッチング速度のＣＦ4 流量比依存性
（図２）、コンタクト抵抗のＣＦ4 流量比依存性（図
３）、およびコンタクト抵抗の後処理依存性（図４）の
３項目である。それぞれの検討結果について順次説明す
る。
【００２６】図２は、ポリシリコン配線パターン２１の
エッチング速度のＣＦ4 流量比依存性を示すグラフであ
る。エッチング速度は、ＣＦ4 流量比の増大と共に上昇
する。これは、Ｆ* （フッ素ラジカル）生成量の増大に
よるものである。ただし、本発明では、ポリシリコン配
線パターン２１の表層部に形成されたダメージ層２７を
除去するためにある程度のエッチング速度は必要である
が、速すぎる速度は過剰な下地の除去、ひいてはコンタ
クト・ホール２５のアスペクト比の増大を招き、上層配
線パターンの信頼性を損なう原因となるので、好ましく
ない。したがって、最適なＣＦ4 流量は、次に述べるコ
ンタクト抵抗に与える影響も併せて検討しながら決定す
る必要がある。
エッチング速度のＣＦ4 流量比依存性を示すグラフであ
る。エッチング速度は、ＣＦ4 流量比の増大と共に上昇
する。これは、Ｆ* （フッ素ラジカル）生成量の増大に
よるものである。ただし、本発明では、ポリシリコン配
線パターン２１の表層部に形成されたダメージ層２７を
除去するためにある程度のエッチング速度は必要である
が、速すぎる速度は過剰な下地の除去、ひいてはコンタ
クト・ホール２５のアスペクト比の増大を招き、上層配
線パターンの信頼性を損なう原因となるので、好ましく
ない。したがって、最適なＣＦ4 流量は、次に述べるコ
ンタクト抵抗に与える影響も併せて検討しながら決定す
る必要がある。
【００２７】図３は、コンタクト抵抗のＣＦ4 流量比依
存性を示すグラフである。この図のプロットは、ポリシ
リコン配線パターン２１の除去厚さを１０ｎｍに揃えた
場合の換算値である。コンタクト抵抗はＣＦ4 流量比が
５０％の時に最低となるが、流量比がこれより小さくて
も大きくてもコンタクト抵抗は増大する。ＣＦ4 流量比
が小さい領域でコンタクト抵抗が上昇するのは、Ｆ* の
生成量が不足し、堆積物層２６やダメージ層２７が十分
に除去できなくなるためである。逆に、ＣＦ4流量比が
大きい領域でコンタクト抵抗が上昇するのは、酸素によ
るＦ* の活性化が十分に進まないため、堆積物層２６や
ダメージ層２７が十分に除去できなくなるためである。
存性を示すグラフである。この図のプロットは、ポリシ
リコン配線パターン２１の除去厚さを１０ｎｍに揃えた
場合の換算値である。コンタクト抵抗はＣＦ4 流量比が
５０％の時に最低となるが、流量比がこれより小さくて
も大きくてもコンタクト抵抗は増大する。ＣＦ4 流量比
が小さい領域でコンタクト抵抗が上昇するのは、Ｆ* の
生成量が不足し、堆積物層２６やダメージ層２７が十分
に除去できなくなるためである。逆に、ＣＦ4流量比が
大きい領域でコンタクト抵抗が上昇するのは、酸素によ
るＦ* の活性化が十分に進まないため、堆積物層２６や
ダメージ層２７が十分に除去できなくなるためである。
【００２８】以上の検討により、ＣＦ4 流量比を５０％
とした場合に下地を大きく侵食せずに低いコンタクト抵
抗が得られることが判明したので、次に、この条件によ
るポリシリコン配線パターン２１の除去厚さとコンタク
ト抵抗との関係について調べた。結果を図４に示す。除
去厚さは、５ｎｍ，１０ｎｍ，２０ｎｍの３段階とし
た。また比較のために、ケミカル・ドライエッチングを
行わない場合（ケミカル・ドライエッチング無し）、お
よびＮＦ3 ガスを用いてケミカル・ドライエッチングを
行った場合の結果も併せて示した。図４によると、ＣＦ
4 ／Ｏ2 系によるケミカル・ドライエッチングを行った
場合には、ケミカル・ドライエッチングを行わなかった
場合に比べてコンタクト抵抗を低減させることができ、
特に除去厚さを２０ｎｍとした場合に良い結果が得られ
た。ＮＦ3 を用いたケミカル・ドライエッチングでは、
コンタクト抵抗を低減させることができない。
とした場合に下地を大きく侵食せずに低いコンタクト抵
抗が得られることが判明したので、次に、この条件によ
るポリシリコン配線パターン２１の除去厚さとコンタク
ト抵抗との関係について調べた。結果を図４に示す。除
去厚さは、５ｎｍ，１０ｎｍ，２０ｎｍの３段階とし
た。また比較のために、ケミカル・ドライエッチングを
行わない場合（ケミカル・ドライエッチング無し）、お
よびＮＦ3 ガスを用いてケミカル・ドライエッチングを
行った場合の結果も併せて示した。図４によると、ＣＦ
4 ／Ｏ2 系によるケミカル・ドライエッチングを行った
場合には、ケミカル・ドライエッチングを行わなかった
場合に比べてコンタクト抵抗を低減させることができ、
特に除去厚さを２０ｎｍとした場合に良い結果が得られ
た。ＮＦ3 を用いたケミカル・ドライエッチングでは、
コンタクト抵抗を低減させることができない。
【００２９】以上の検討結果を総合すると、実用的なエ
ッチング速度でダメージ層２７を十分に除去することが
でき、しかもコンタクト抵抗を上昇させないためには、
ＣＦ4 ／Ｏ2 系においてＣＦ4 の流量比を４０〜６０％
としたケミカル・ドライエッチングを行うことが有効で
あると結論できる。特に、流量比５０％にてポリシリコ
ン配線パターンの表層部を少なくとも２０ｎｍ除去する
ことが好適である。２０ｎｍ程度の除去であれば、コン
タクト・ホール２５のアスペクト比が大幅に増大するこ
ともなく、したがってこれを被覆する上層配線膜のステ
ップ・カバレージ（段差被覆性）にも何ら問題は生じな
い。
ッチング速度でダメージ層２７を十分に除去することが
でき、しかもコンタクト抵抗を上昇させないためには、
ＣＦ4 ／Ｏ2 系においてＣＦ4 の流量比を４０〜６０％
としたケミカル・ドライエッチングを行うことが有効で
あると結論できる。特に、流量比５０％にてポリシリコ
ン配線パターンの表層部を少なくとも２０ｎｍ除去する
ことが好適である。２０ｎｍ程度の除去であれば、コン
タクト・ホール２５のアスペクト比が大幅に増大するこ
ともなく、したがってこれを被覆する上層配線膜のステ
ップ・カバレージ（段差被覆性）にも何ら問題は生じな
い。
【００３０】以上、本発明の実施の形態について説明し
たが、本発明は上記の形態に何ら限定されるものではな
い。たとえば、シリコン基板中に形成された拡散層に臨
むコンタクト・ホールの開口、ＭＯＳトランジスタのＬ
ＤＤサイドウォール形成、あるいはダブルポリシリコン
型バイポーラ・トランジスタのエミッタ窓部へのサイド
ウォールの形成を、各々５００ｋＨｚ以下のプラズマ励
起周波数におけるドライエッチングで行った後に、上述
のケミカル・ドライエッチングを行っても良い。
たが、本発明は上記の形態に何ら限定されるものではな
い。たとえば、シリコン基板中に形成された拡散層に臨
むコンタクト・ホールの開口、ＭＯＳトランジスタのＬ
ＤＤサイドウォール形成、あるいはダブルポリシリコン
型バイポーラ・トランジスタのエミッタ窓部へのサイド
ウォールの形成を、各々５００ｋＨｚ以下のプラズマ励
起周波数におけるドライエッチングで行った後に、上述
のケミカル・ドライエッチングを行っても良い。
【００３１】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、酸化シリコン系材料膜のドライエッチング
をプラズマ励起周波数５００ｋＨｚ以下の周波数領域で
行い、下地のシリコン系材料層の表層部にダメージ層が
発生した場合にも、これを十分に除去し、かつコンタク
ト抵抗を低く保つことができる。したがって本発明は、
酸化シリコン系材料膜の微細加工を要する超高集積化半
導体装置の製造に好適であり、極めて産業上の利用価値
が高いものである。
明によれば、酸化シリコン系材料膜のドライエッチング
をプラズマ励起周波数５００ｋＨｚ以下の周波数領域で
行い、下地のシリコン系材料層の表層部にダメージ層が
発生した場合にも、これを十分に除去し、かつコンタク
ト抵抗を低く保つことができる。したがって本発明は、
酸化シリコン系材料膜の微細加工を要する超高集積化半
導体装置の製造に好適であり、極めて産業上の利用価値
が高いものである。
【図１】本発明で用いるドライエッチング装置およびケ
ミカル・ドライエッチング装置の一体化構成例を示す模
式的断面図である。
ミカル・ドライエッチング装置の一体化構成例を示す模
式的断面図である。
【図２】ポリシリコン膜のエッチング速度のＣＦ4 流量
比依存性を示すグラフである。
比依存性を示すグラフである。
【図３】コンタクト抵抗のＣＦ4 流量比依存性を示すグ
ラフである。
ラフである。
【図４】コンタクト抵抗の後処理依存性を示すグラフで
ある。
ある。
【図５】本発明をコンタクト・ホール加工に適用したプ
ロセス例において、ＳｉＯｘ層間絶縁膜上でレジスト・
パターニングを行った状態を示す模式的断面図である。
ロセス例において、ＳｉＯｘ層間絶縁膜上でレジスト・
パターニングを行った状態を示す模式的断面図である。
【図６】図５のＳｉＯｘ層間絶縁膜をエッチングした結
果、下地のポリシリコン配線パターンの露出面にダメー
ジ層と堆積物層が形成された状態を示す模式的断面図で
ある。
果、下地のポリシリコン配線パターンの露出面にダメー
ジ層と堆積物層が形成された状態を示す模式的断面図で
ある。
【図７】ケミカル・ドライエッチングを行って図６のダ
メージ層と堆積物層を除去した状態を示す模式的断面図
である。
メージ層と堆積物層を除去した状態を示す模式的断面図
である。
【図８】Ｏ2 プラズマ・アッシングにより図７のレジス
ト・パターン除去してコンタクト・ホールを完成した状
態を示す模式的断面図である。
ト・パターン除去してコンタクト・ホールを完成した状
態を示す模式的断面図である。
【図９】図８のコンタクト・ホールを埋め込む上層配線
パターンを形成した状態を示す模式的断面図である。
パターンを形成した状態を示す模式的断面図である。
１ （スプリットＲＦ印加型プラズマ・エッチング装置
１００の）チャンバ ２ 上部電極 ３ 下部電極 ６ ＲＦ電源 ７ パワー分配器 １０ ゲート・バルブ １１ （ケミカル・ドライエッチング装置１０１の）チ
ャンバ １２，１３ リング状アンテナ １４ ウェハ・ステージ １７ ＲＦ電源（ある １００ スプリットＲＦ印加型プラズマ・エッチング装
置 １０１ ケミカル・ドライエッチング装置 Ｗ ウェハ Ｐ1 ，Ｐ2 プラズマ ２１ ポリシリコン配線パターン ２２ ＳｉＯｘ層間絶縁膜 ２３ レジスト・パターン ２５ コンタクト・ホール ２６ 堆積物層 ２７ ダメージ層 ３０ 上層配線パターン
１００の）チャンバ ２ 上部電極 ３ 下部電極 ６ ＲＦ電源 ７ パワー分配器 １０ ゲート・バルブ １１ （ケミカル・ドライエッチング装置１０１の）チ
ャンバ １２，１３ リング状アンテナ １４ ウェハ・ステージ １７ ＲＦ電源（ある １００ スプリットＲＦ印加型プラズマ・エッチング装
置 １０１ ケミカル・ドライエッチング装置 Ｗ ウェハ Ｐ1 ，Ｐ2 プラズマ ２１ ポリシリコン配線パターン ２２ ＳｉＯｘ層間絶縁膜 ２３ レジスト・パターン ２５ コンタクト・ホール ２６ 堆積物層 ２７ ダメージ層 ３０ 上層配線パターン
Claims (4)
- 【請求項１】 酸化シリコン系材料膜をその下層側のシ
リコン系材料層に対して選択性を確保しながらドライエ
ッチングする工程と、 前記ドライエッチングにより前記シリコン系材料層の露
出面に形成されたダメージ層を、４０〜６０％の流量比
でＣＦ4 を含むＣＦ4 ／Ｏ2 混合ガスを用いたケミカル
・ドライエッチングにより除去する工程とを有する半導
体装置の製造方法。 - 【請求項２】 前記酸化シリコン系材料膜のドライエッ
チングを、プラズマ励起周波数５００ｋＨｚ以下のプラ
ズマ装置を用いて行う請求項１記載の半導体装置の製造
方法。 - 【請求項３】 前記ドライエッチングはレジスト・パタ
ーンをマスクとして行い、プラズマ・アッシングによる
該レジスト・パターンの除去は、前記ケミカル・ドライ
エッチング終了後に行う請求項１記載の半導体装置の製
造方法。 - 【請求項４】 前記ドライエッチングにより、前記酸化
シリコン系材料膜に接続孔を開口する請求項１記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29995695A JPH09148429A (ja) | 1995-11-17 | 1995-11-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29995695A JPH09148429A (ja) | 1995-11-17 | 1995-11-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148429A true JPH09148429A (ja) | 1997-06-06 |
Family
ID=17879001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29995695A Pending JPH09148429A (ja) | 1995-11-17 | 1995-11-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148429A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460801B1 (ko) * | 1997-07-08 | 2005-04-20 | 삼성전자주식회사 | 반도체소자제조방법 |
| JP2009021471A (ja) * | 2007-07-13 | 2009-01-29 | Renesas Technology Corp | 半導体装置の製造方法 |
| TWI412075B (zh) * | 2005-11-25 | 2013-10-11 | Tokyo Electron Ltd | Plasma etching method and manufacturing method of semiconductor |
| JP2014241418A (ja) * | 2008-10-31 | 2014-12-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2020202393A (ja) * | 2020-08-28 | 2020-12-17 | 芝浦メカトロニクス株式会社 | プラズマ処理方法、およびプラズマ処理装置 |
-
1995
- 1995-11-17 JP JP29995695A patent/JPH09148429A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460801B1 (ko) * | 1997-07-08 | 2005-04-20 | 삼성전자주식회사 | 반도체소자제조방법 |
| TWI412075B (zh) * | 2005-11-25 | 2013-10-11 | Tokyo Electron Ltd | Plasma etching method and manufacturing method of semiconductor |
| JP2009021471A (ja) * | 2007-07-13 | 2009-01-29 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2014241418A (ja) * | 2008-10-31 | 2014-12-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9842859B2 (en) | 2008-10-31 | 2017-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit and display device |
| JP2020202393A (ja) * | 2020-08-28 | 2020-12-17 | 芝浦メカトロニクス株式会社 | プラズマ処理方法、およびプラズマ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100778260B1 (ko) | 수소로 포토레지스트를 포스트 에칭 박리하기 위한 프로세스 | |
| US6620733B2 (en) | Use of hydrocarbon addition for the elimination of micromasking during etching of organic low-k dielectrics | |
| US6660644B2 (en) | Plasma etching methods | |
| WO2008137670A1 (en) | Hardmask open and etch profile control with hardmask open | |
| JP4825911B2 (ja) | 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス | |
| JPH06177091A (ja) | 半導体装置の製造方法 | |
| JP2006013190A (ja) | 半導体装置の製造方法 | |
| JP2004508709A (ja) | 酸化物の選択的エッチング方法 | |
| JPH10256232A (ja) | 半導体装置の製造方法 | |
| JP2008218959A (ja) | エッチング方法および記憶媒体 | |
| JPH0950986A (ja) | 接続孔の形成方法 | |
| US20030040192A1 (en) | Method for fabricating semiconductor device | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| US6010967A (en) | Plasma etching methods | |
| US6277759B1 (en) | Plasma etching methods | |
| JPH09148429A (ja) | 半導体装置の製造方法 | |
| JPH0774147A (ja) | ドライエッチング方法およびドライエッチング装置 | |
| US6455232B1 (en) | Method of reducing stop layer loss in a photoresist stripping process using a fluorine scavenger | |
| JP4060450B2 (ja) | ドライエッチング方法 | |
| JPH1050660A (ja) | シリコン窒化膜のエッチング方法 | |
| JP3380947B2 (ja) | 低誘電率酸化シリコン系絶縁膜のプラズマエッチング方法 | |
| JPH06267907A (ja) | ドライエッチング方法 | |
| WO2000026954A1 (en) | Method of reducing stop layer loss in a photoresist stripping process using hydrogen as a fluorine scavenger | |
| TW200415725A (en) | Method for manufacturing an electronic device | |
| JP3104388B2 (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030311 |