JP2008218959A - エッチング方法および記憶媒体 - Google Patents

エッチング方法および記憶媒体 Download PDF

Info

Publication number
JP2008218959A
JP2008218959A JP2007123820A JP2007123820A JP2008218959A JP 2008218959 A JP2008218959 A JP 2008218959A JP 2007123820 A JP2007123820 A JP 2007123820A JP 2007123820 A JP2007123820 A JP 2007123820A JP 2008218959 A JP2008218959 A JP 2008218959A
Authority
JP
Japan
Prior art keywords
etching
fluorine
gas
film
carbon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007123820A
Other languages
English (en)
Other versions
JP4919871B2 (ja
Inventor
Toshihisa Nozawa
俊久 野沢
Kotaro Miyatani
光太郎 宮谷
Hisayasu Hori
寿靖 堀
Shigekazu Hirose
繁和 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007123820A priority Critical patent/JP4919871B2/ja
Priority to PCT/JP2008/051862 priority patent/WO2008096752A1/ja
Priority to CN2008800044252A priority patent/CN101606234B/zh
Priority to KR1020097014154A priority patent/KR101179111B1/ko
Priority to US12/526,471 priority patent/US8383519B2/en
Priority to TW097104925A priority patent/TWI416622B/zh
Publication of JP2008218959A publication Critical patent/JP2008218959A/ja
Application granted granted Critical
Publication of JP4919871B2 publication Critical patent/JP4919871B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】フッ素添加カーボン膜をダメージを生じさせずにかつ良好な加工形状でエッチングすることができるエッチング方法を提供すること。
【解決手段】基板上に形成されたフッ素添加カーボン膜をプラズマによりエッチングするエッチング方法は、酸素を含む処理ガスのプラズマによりエッチングを行う第１段階と、フッ素を含む処理ガスのプラズマによりエッチングを行う第２段階とを有する。
【選択図】図２

Description

本発明は、半導体基板等の基板上に形成されたフッ素添加カーボン膜をプラズマによりエッチングするエッチング方法およびその方法を実行するためのプログラムを記憶した記憶媒体に関する。
半導体装置の高集積化を図るための手法の一つとして配線を多層化する技術があり、多層配線構造をとるためには、隣接する配線層間を導電層で接続し、導電層以外の領域は層間絶縁膜により絶縁する必要がある。このような層間絶縁膜として従来からＳｉＯ２膜が多用されていたが、近時、半導体デバイスの微細化および高速化の観点から配線間の容量を低下させるために、層間絶縁膜の低誘電率化が指向されている。
このような低誘電率の層間絶縁膜として、炭素（Ｃ）およびフッ素（Ｆ）の化合物であるフッ素添加カーボン膜（フロロカーボン膜；ＣＦｘ膜）が注目されている。フッ素添加カーボン膜は、ＳｉＯ２膜の比誘電率が４付近であるのに対して、原料ガスの種類を選定することにより比誘電率を２．５以下にすることができ、低誘電率層間絶縁膜として極めて有効である。最近では、原料ガスの選定や高密度で低電子温度のプラズマを発生させるＣＶＤ装置の開発により良質な膜が得られつつあり、実用化可能な段階に達している。
一方、フッ素添加カーボン膜をエッチングする方法としては、水素ガスおよび窒素ガスをプラズマ化し、そのプラズマによりエッチングする方法が知られている（非特許文献１）。しかし、この方法を採用すると、エッチングされたフッ素添加カーボン膜の側壁部に水素が入り込み、この水素が膜中のフッ素と結合してフッ化水素を生成し、膜にダメージを与えてしまう。また、エッチングされた凹部内には、次工程でバリアメタル膜が形成されるかメタルが埋め込まれるが、フッ化水素が生成されると、バリアメタル膜あるいはメタルを腐食してダメージを与え、その結果これら膜との密着性が悪くなる。
このような問題点解決する技術として、フッ素添加カーボン膜をＣＦ４ガスのようなＣｘＦｙ（ｘ、ｙは自然数）ガスを含む処理ガスのプラズマによりエッチングする技術が提案されている（特許文献１）。これにより、フッ素添加カーボン膜へのダメージの少ないエッチングを行うことができる。
しかしながら、フッ素添加カーボン膜をＣＦ４ガス等のＣｘＦｙ含有ガスでエッチングすると、エッチングマスクとして用いられるＳｉＮやＳｉＣＮ等のハードマスク層に対するエッチング選択比が低く、加工形状が十分ではないという問題点がある。
Materials Research Society ConferenceProceedings、Volume V−14、Advanced Metallization Conference in 1998 特開２００５−１２３４０６号公報
本発明はかかる事情に鑑みてなされたものであって、フッ素添加カーボン膜をダメージを生じさせずにかつ良好な加工形状でエッチングすることができるエッチング方法を提供することを目的とする。
また、そのような方法を実行するプログラムが記憶された記憶媒体を提供することを目的とする。
上記課題を解決するため、本発明の第１の観点では、基板上に形成されたフッ素添加カーボン膜をプラズマによりエッチングするエッチング方法であって、酸素を含む処理ガスのプラズマによりエッチングを行う第１段階と、フッ素を含む処理ガスのプラズマによりエッチングを行う第２段階とを有することを特徴とするエッチング方法を提供する。
本発明の第２の観点では、半導体基板上にフッ素添加カーボン膜、ハードマスク層およびレジスト膜がこの順に積層された構造体をエッチングするエッチング方法であって、前記レジスト膜をマスクとして前記ハードマスク層をプラズマによりエッチングする工程と、前記レジスト膜をプラズマにより除去する工程と、前記ハードマスク層をマスクとして前記フッ素添加カーボン膜をプラズマによりエッチングする工程とを有し、前記フッ素添加カーボン膜のエッチングは、酸素を含む処理ガスのプラズマによりエッチングを行う第１段階と、フッ素を含む処理ガスのプラズマによりエッチングを行う第２段階とを有することを特徴とするエッチング方法を提供する。
上記第２の観点において、前記ハードマスク層はＳｉ系材料からなり、前記ハードマスク層のエッチングに際し、ＣｘＦｙ（ｘ、ｙは自然数）ガスを含む処理ガスのプラズマを用いることができる。また、前記ハードマスク層を途中までエッチングした後、前記レジスト膜を除去し、引き続きハードマスクをエッチングして前記フッ素添加カーボン膜を露出させるようにすることができる。
本発明の第３の観点では、半導体基板上に銅配線層およびフッ素添加カーボン膜が順次形成された構造体のフッ素添加カーボン膜をエッチングするエッチング方法であって、エッチングマスクを介して前記フッ素添加カーボン膜に第１のエッチングを施す工程と、前記第１のエッチングを行った後、フッ素添加カーボン膜上にシリコン系塗布膜を形成してエッチング部分を埋める工程と、前記シリコン系塗布膜の上にエッチングマスクを形成し、このエッチングマスクを介して前記フッ素添加カーボン膜に第２のエッチングを施す工程と、前記シリコン系塗布膜を除去する工程とを有し、これにより、前記フッ素添加カーボン膜にトレンチおよび前記銅配線層に対応する位置に達するホールを形成し、前記第１および第２のエッチングは、酸素を含む処理ガスのプラズマによりエッチングを行う第１段階と、フッ素を含む処理ガスのプラズマによりエッチングを行う第２段階とを有することを特徴とするエッチング方法を提供する。
上記第３の観点において、前記シリコン系塗布膜を形成するに先立って、前記第１のエッチングを行った後のフッ素添加カーボン膜の表面に、前記シリコン系塗布膜との間の濡れ性を改善してこれらの間の密着性を良好にするための濡れ性改善表面改質剤を塗布する工程を実施してもよい。この場合に、前記濡れ性改善表面改質剤としてアセトンを用いることができる。
また、上記第３の観点において、トレンチおよびホールが形成された後、フッ素添加カーボン膜の内壁表面に、その表面を改質してフッ素の脱離量を抑制するためのフッ素脱離抑制表面改質剤を塗布する工程を実施してもよい。この場合に、前記フッ素脱離抑制表面改質剤としてエタノールまたはメタノールを用いることができる。
さらに、上記第３の観点において、トレンチおよびホールが形成され、前記銅配線層が露出した後、前記銅配線層の表面にアンモニア水を塗布して前記銅配線層の表面の自然酸化膜を除去する工程を実施してもよい。この場合に、前記アンモニア水のアンモニア濃度は０．２５〜５質量％であることが好ましく、前記アンモニア水の温度は０〜３０℃であることが好ましい。
さらにまた、上記第３の観点において、前記第１のエッチングによりトレンチを形成し、前記第２のエッチングによりホールを形成するようにすることができる。
上記第１から第３の観点において、前記フッ素添加カーボン膜のエッチングの第１段階に用いられる酸素を含む処理ガスとして、Ｏ２ガスを含む処理ガスを用いることができる。前記Ｏ２ガスを含む処理ガスは、Ｏ２ガス単独、またはＯ２ガスおよび希ガスからなるものを用いることができる。前記フッ素添加カーボン膜のエッチングの第１段階は、１３．３Ｐａ（１００ｍＴｏｒｒ）以下の圧力で行われることが好ましい。
前記フッ素添加カーボン膜のエッチングの第２段階に用いられるフッ素を含む処理ガスとしては、ＣｘＦｙ（ｘ、ｙは自然数）ガスを含むものとすることができる。この場合に、フッ素を含む処理ガスとしては、ＣｘＦｙ（ｘ、ｙは自然数）ガス単独、またはＣｘＦｙ（ｘ、ｙは自然数）ガスおよび希ガスからなるものとすることができる。また、前記ＣｘＦｙ（ｘ、ｙは自然数）ガスは、ＣＦ４ガス、Ｃ２Ｆ６ガス、Ｃ３Ｆ６ガス、Ｃ４Ｆ６ガス、Ｃ３Ｆ８ガス、Ｃ４Ｆ８ガスおよびＣ５Ｆ８ガスの少なくとも１種からなるものとすることができる。
前記フッ素添加カーボン膜のエッチングは、前記第１段階と前記第２段階との間で大気開放せず（基板を大気に曝さず）に行うことが好ましい。この場合に、前記第１段階と前記第２段階とは同一の処理容器内で行ってもよいし、前記第１段階と前記第２段階とは異なる処理容器内で行い、これら処理容器間で基板を大気開放せずに搬送するようにしてもよい。
前記フッ素添加カーボン膜のエッチングは、容量結合型のプラズマにより行ってもよいし、複数のスロットを有する平面アンテナから放射されたマイクロ波により形成されたプラズマにより行ってもよい。
本発明の第４の観点では、コンピュータ上で動作し、プラズマ処理装置を制御するプログラムが記憶された記憶媒体であって、前記制御プログラムは、実行時に、上記第１から第３の観点のエッチング方法が行われるように、コンピュータに前記プラズマ処理装置を制御させることを特徴とする記憶媒体を提供する。
本発明によれば、フッ素添加カーボン膜を、酸素を含む処理ガス、典型的にはＯ２ガスを含む処理ガスのプラズマによりエッチングを行う第１段階と、フッ素を含む処理ガス、典型的にはＣｘＦｙ（ｘ、ｙは自然数）ガスを含む処理ガスのプラズマによりエッチングする第２段階とによりエッチングするので、第１段階では、酸素を含む処理ガスによりマスクに対する選択性の高いエッチングを行って形状を良好にすることができ、この第１段階のエッチングによりエッチング面に残存する酸素を第２段階のエッチングの際に除去することができるので、エッチング後の表面性状を良好にすることができる。
以下、添付図面を参照して、本発明の実施の形態について説明する。
図１は、本発明に係るエッチング方法を実施することができるプラズマ処理装置の一例を示す断面図である。このプラズマ処理装置は、上下に対向して設けられた一対の平行平板電極により容量結合形プラズマを形成するタイプのものである。
図１に概略構成を示すように、このプラズマ処理装置１０は、略円筒状に形成された処理チャンバ１１を具備し、その底部には、絶縁板１３を介して、サセプタ支持台１４が配置され、その上に、サセプタ１５が配置されている。サセプタ１５は下部電極を兼ねたものであり、その上面に静電チャック２０を介してウエハＷが載置されるようになっている。符号１６はハイパスフィルタ（ＨＰＦ）である。
サセプタ支持台１４の内部には、所定温度の冷却媒体が循環する冷媒室１７が設けられ、これによりサセプタ１５が所望の温度に調整される。冷媒室１７には導入管１８および排出管１９が接続されている。そして、冷媒を循環させることによってサセプタ１５上の半導体ウエハＷの処理温度を制御することができるようになっている。
静電チャック２０は絶縁材２１の間に電極２２が配置された構造となっており、電極２２に直流電源２３から直流電圧が印加されることによって、ウエハＷが静電チャック２０上に静電吸着される。ウエハＷの裏面にはガス通路２４を介してＨｅガスからなる伝熱ガスが供給され、その伝熱ガスを介してウエハＷが所定温度に温度調節される。サセプタ１５の上端周縁部には、静電チャック２０上に載置されたウエハＷの周囲を囲むように、エッチングの均一性を向上させるための、環状のフォーカスリング２５が配置されている。
サセプタ１５の上方には、サセプタ１５と対向して、絶縁材３２を介して処理チャンバ１１の内部に支持された状態で上部電極３１が設けられている。上部電極３１は、多数の吐出口３３を有する電極板３４と、この電極板３４を支持する電極支持体３５とから構成されており、シャワー状をなしている。
電極支持体３５の中央には、ガス導入口３６が設けられ、そこにガス供給管３７が接続されている。ガス供給管３７は、プラズマ処理のための処理ガスを供給する処理ガス供給部４０に接続されている。処理ガス供給部４０には、処理ガスとしてＯ２ガス、ＣｘＦｙガス、例えばＣＦ４ガス、Ｎ２ガス、希ガス、例えばＡｒガスを供給する処理ガス供給源が設けられており、これらの処理ガスが所定の流量流量で処理チャンバ１１内に供給可能となっている。
処理チャンバ１１の底部には、排気管４１が接続され、この排気管４１には排気装置４５が接続されている。排気装置４５はターボ分子ポンプ等の真空ポンプおよび圧力制御バルブ等を備えており、処理チャンバ１１内を所定の減圧雰囲気に設定可能となっている。処理チャンバ１１の側壁部分には、ゲートバルブ４２が設けられている。
上部電極３１には、第１の整合器５１を介してプラズマ生成用の高周波電力を供給する第１の高周波電源５０が接続されている。この第１の高周波電源５０の周波数としては２７〜１００ＭＨｚ程度の範囲が用いられる。また、上部電極３１にはローパスフィルタ（ＬＰＦ）５２が接続されている。下部電極としてのサセプタ１５には、第２の整合器６１を介してプラズマ中のイオンを引き込むための第２の高周波電源６０が接続されている。第２の高周波電源６０の周波数としては、例えば３００ｋＨｚ〜１３．５６ＭＨｚの範囲が用いられる。
このプラズマ処理装置１０は、各構成部を制御するマイクロプロセッサ（コンピュータ）からなるプロセスコントローラ７０を有しており、各構成部がこのプロセスコントローラ７０に接続されて制御される構成となっている。また、プロセスコントローラ７０には、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース７１が接続されている。
また、プロセスコントローラ７０には、プラズマ処理装置１０で実行される各種処理をプロセスコントローラ７０の制御にて実現するための制御プログラムや、処理条件に応じてプラズマ処理装置１０の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部７２が接続されている。レシピは記憶部７２の中の記憶媒体に記憶されている。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース７１からの指示等にて任意のレシピを記憶部７２から呼び出してプロセスコントローラ７０に実行させることで、プロセスコントローラ７０の制御下で、プラズマ処理装置１０での所望の処理が行われる。
次に、このようなプラズマ処理装置において、実施される本実施形態のプラズマエッチング方法について図２のフローチャートおよび図３の工程断面図を参照して説明する。
まず、図３の（ａ）に示すような、シリコン基板３００上に例えばＳｉＣＮからなるエッチングストッパ層３０１を例えば１０ｎｍの厚さで形成し、その上にフッ素添加カーボン膜（ＣＦｘ膜）３０２を例えば２７０ｎｍの厚さで形成し、その上にＳｉ含有材料、例えばＳｉＣＮからなるハードマスク層３０３を例えば３０ｎｍの厚さで形成し、その上に例えばＫｒＦレジストからなるレジスト膜３０４を例えば４００ｎｍの厚さで形成し、このレジスト膜３０４をフォトリソグラフィ工程によりパターン形成した半導体ウエハＷを準備する（ステップ１）。
次いで、このような構造の半導体ウエハを図１のプラズマ処理装置１０に搬入し、サセプタ１５上に載置する（ステップ２）。そして、図３の（ｂ）に示すように、フォトリソグラフィ工程の現像処理により残存した現像残渣３０５をデスカム処理する（ステップ３）。この処理は、処理ガスとして例えばＡｒガスおよびＯ２ガスを用い、これらを例えばそれぞれ１３５ｍＬ／ｍｉｎ（ｓｃｃｍ）および６５ｍＬ／ｍｉｎ（ｓｃｃｍ）流して、処理チャンバ１１内の圧力を１．３３Ｐａ（１０ｍＴｏｒｒ）程度にし、印加する高周波電力を例えば、上部電極：５００Ｗ、下部電極：２００Ｗとして行う。
このようなデスカム処理の後、図３の（ｃ）に示すように、レジスト膜３０４をエッチングマスクとしてハードマスク層３０３を途中までエッチングする（ステップ４）。この処理は、処理ガスとして例えばＮ２ガスおよびＣＦ４ガスを用い、これらを例えばそれぞれ２０〜２００ ｍＬ／ｍｉｎ（ｓｃｃｍ）、例えば３０ｍＬ／ｍｉｎおよび６０〜２００ｍＬ／ｍｉｎ、例えば９０ｍＬ／ｍｉｎ（ｓｃｃｍ）流して、処理チャンバ１１内を１．３３〜１３．３Ｐａ（１０〜１００ｍＴｏｒｒ）、例えば６Ｐａ（４５ｍＴｏｒｒ）とし、印加する高周波電力を上部電極：０．８〜１．８Ｗ／ｃｍ２、例えば１．６Ｗ／ｃｍ２、下部電極：０．１８〜０．４５Ｗ／ｃｍ２、例えば０．２２Ｗ／ｃｍ２として行う。
そして、図３の（ｄ）に示すように、ハードマスク層３０３の厚さが元の膜厚の１／５〜１／３程度になったときに、ハードマスク層３０３のエッチングを一旦停止し、処理ガスをＯ２ガスに切り替えてレジスト膜１０４をアッシングにより除去する（ステップ５）。このアッシング処理は、Ｏ２ガスの流量を１００〜５００ｍＬ／ｍｉｎ（ｓｃｃｍ）、例えば３００ｍＬ／ｍｉｎ（ｓｃｃｍ）流して、処理チャンバ１１内を ０．６７〜６．７Ｐａ（５〜５０ｍＴｏｒｒ）、例えば１．３Ｐａ（１０ｍＴｏｒｒ）とし、印加する高周波電力を上部電極：０．３〜１．８ Ｗ／ｃｍ２、例えば０．３７Ｗ／ｃｍ２、下部電極：０．０４〜０．４Ｗ／ｃｍ２、例えば０．１４Ｗ／ｃｍ２として行う。
このようにしてアッシングによりレジスト膜３０４を除去後、図３の（ｅ）に示すように、ステップ４と同様の条件でハードマスク層３０３のエッチングを再開してハードマスク層３０３を貫通させ、ＣＦｘ膜３０２を露出させる（ステップ６）。
次に、図３の（ｆ）に示すように、ハードマスク層３０３をエッチングマスクとしてＣＦｘ膜３０２の第１段階のエッチングを行う（ステップ７）。この処理は、処理ガスとして酸素を含むガス、典型的にはＯ２ガスを含むガスにより行う。Ｏ２ガス単独であってもよいが、安定したプラズマを形成する観点からはＡｒガス等を添加することが好ましい。この場合に、Ｏ２ガスの流量を４０〜１５０ｍＬ／ｍｉｎ（ｓｃｃｍ）、例えば６５ｍＬ／ｍｉｎ（ｓｃｃｍ）、Ａｒガスを８０〜３００ｍＬ／ｍｉｎ（ｓｃｃｍ）、例えば１３５ｍＬ／ｍｉｎ（ｓｃｃｍ）とし、処理チャンバ１１内を１３．３Ｐａ（１００ｍＴｏｒｒ）以下の低圧条件、好ましくは６．７Ｐａ（５０ｍＴｏｒｒ）以下、例えば１．３Ｐａ（１０ｍＴｏｒｒ）とし、印加する高周波電力を上部電極：０．４〜１．７Ｗ／ｃｍ２、例えば０．６２Ｗ／ｃｍ２、下部電極：０．２〜０．５５Ｗ／ｃｍ２例えば０．４Ｗ／ｃｍ２とし、ラジカルの少ない条件で行う。このように、第１段階のエッチングを酸素を含むガス、典型的にはＯ２を含むガスにより行うことにより、Ｓｉ含有材料からなるハードマスク層３０３に対する選択比を高め、エッチング形状を良好とすることができる。上記特開２００５−１２３４０６号公報に開示されたＣｘＦｙガスによるエッチングでは、この種の技術で通常用いられるＳｉＣＮ、ＳｉＮ等のＳｉ含有ハードマスク層に対して十分な選択比がとれず、形状性が十分ではなかったが、このように酸素を含むガスによるエッチングにより十分な形状性を得ることができる。
しかし、この第１段階のエッチングは酸素を含むガスで行うため、そのままでは、エッチング面に酸素が残存し、次にメタル層を形成する場合に酸化する懸念がある。そこで、酸素を含むガスで第１段階のエッチングを行った後、図３の（ｇ）に示すように、フッ素を含むガス、典型的には、ＣｘＦｙ（ｘ、ｙは自然数）で表されるガスを含むガスにより第２段階のエッチングを行う（ステップ８）。この場合に、ＣｘＦｙガス単独であってもよいが、これにさらに希ガス、例えばＡｒガスを加えてもよい。この第２段階のエッチングは、第１段階のエッチングが終了した後に酸素が残存した表面部分を除去する程度に極薄い厚さでエッチングを行えばよい。ＣｘＦｙで表されるガスとしては、ＣＦ４ガス、Ｃ２Ｆ６ガス、Ｃ３Ｆ６ガス、Ｃ４Ｆ６ガス、Ｃ３Ｆ８ガス、Ｃ４Ｆ８ガスおよびＣ５Ｆ８ガスを例示することができる。この際のエッチング条件としては、フッ素を含むガスであるＣｘＦｙ（ｘ、ｙは自然数）ガスとして、例えばＣＦ４ガスを、１００〜４００ｍＬ／ｍｉｎ（ｓｃｃｍ）、例えば１００ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量で供給し、処理チャンバ１１内を０．６７〜５．３Ｐａ（５〜４０ｍＴｏｒｒ）、例えば１．３Ｐａ（１０ｍＴｏｒｒ）とし、印加する高周波電力を上部電極：０．４〜０．９Ｗ／ｃｍ２、例えば０．６２Ｗ／ｃｍ２とし、下部電極へのバイアスは、０〜２０Ｗ／ｃｍ２、好ましくはダメージを防止する観点では印加せずに行う。処理ガスとしては、さらにＡｒガス等の希ガスを希釈ガスとして含んでもよい。
以上のような工程により、ＣＦｘ膜３０２のエッチングが終了する。このように、ＣＦｘ膜３０２のエッチングを酸素を含むガスを用いた第１段階と、フッ素を含むガスを用いた第２段階の２段階で行うことにより、第１段階でマスクに対する選択性が高く形状性が良好な低ダメージのエッチングを行い、第２段階で、酸素含有ガスによってエッチング面に残存する酸素の多い極薄い部分をフッ素を含むガスにより除去するので、表面性状を良好にすることができる。このため、良好な形状性と表面性状を兼備したＣＦｘ膜のエッチングを実現することができる。
なお、これらの処理において、サセプタ１５の温度は、１０〜３０℃にすることが好ましく、電極間ギャップは３０〜６０ｍｍ程度であることが好ましい。
以上の例においては、一連の工程を同一処理チャンバで行ったが、一または複数の工程を他の処理チャンバで行うようにしてもよい。これにより、ガスの切り替えやパージの回数を減らしてスループットを高めることができる。この場合に、処理チャンバ間の半導体ウエハＷの搬送は、真空を破らずに行うことが好ましい。特に、ＣＦｘ膜３０２の第１段階のエッチングと第２段階のエッチングは、その必要性が高い。
このように、複数の処理チャンバ間で真空を破らずに半導体ウエハＷを搬送して処理を行うシステムとして、図４に示すようなクラスターツール型の処理システムが好適である。この処理システム１００は、４つの処理ユニット１０１、１０２、１０３、１０４を備えており、これらの各ユニット１０１〜１０４は六角形をなす搬送室１０５の４つの辺にそれぞれ対応して設けられている。また、搬送室１０５の他の２つの辺にはそれぞれロードロック室１０６、１０７が設けられている。これらロードロック室１０６、１０７の搬送室１０５と反対側には搬入出室１０８が設けられており、搬入出室１０８のロードロック室１０６、１０７と反対側には半導体基板（半導体ウエハ）Ｗを収容可能な３つのキャリアＣを取り付けるポート１０９、１１０、１１１が設けられている。
処理ユニット１０１〜１０４、ならびにロードロック室１０６，１０７は、同図に示すように、搬送室１０５の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブＧを開放することにより搬送室１０５と連通され、対応するゲートバルブＧを閉じることにより搬送室１０５から遮断される。また、ロードロック室１０６，１０７の搬入出室１０８に接続される部分にもゲートバルブＧが設けられており、ロードロック室１０６，１０７は、対応するゲートバルブＧを開放することにより搬入出室１０８に連通され、対応するゲートバルブＧを閉じることにより搬入出室１０８から遮断される。
搬送室１０５内には、処理ユニット１０１〜１０４、ロードロック室１０６，１０７に対して、半導体基板Ｗの搬入出を行うウエハ搬送装置１１２が設けられている。このウエハ搬送装置１１２は、ウエハ搬送室１０５の略中央に配設されており、回転および伸縮可能な回転・伸縮部１１３の先端にウエハＷを保持する２つのブレード１１４ａ，１１４ｂを有しており、これら２つのブレード１１４ａ，１１４ｂは互いに反対方向を向くように回転・伸縮部１１３に取り付けられている。なお、この搬送室５内は所定の真空度に保持されるようになっている。
搬入出室１０８のキャリアＣ取り付け用の３つのポート１０９，１１０、１１１にはそれぞれ図示しないシャッタが設けられており、これらポート１０９，１１０，１１１にウエハＷを収容した、または空のキャリアＣが直接取り付けられ、取り付けられた際にシャッタが外れて外気の侵入を防止しつつ搬入出室１０８と連通するようになっている。また、搬入出室１０８の側面にはアライメントチャンバ１１５が設けられており、そこで半導体基板Ｗのアライメントが行われる。
搬入出室１０８内には、キャリアＣに対するウエハＷの搬入出およびロードロック室１０６，１０７に対する半導体基板Ｗの搬入出を行う搬送装置１１６が設けられている。この搬送装置１１６は、多関節アーム構造を有しており、キャリアＣの配列方向に沿ってレール１１８上を走行可能となっていて、その先端のハンド１１７上にウエハＷを載せてその搬送を行う。
この処理システム１００は、各構成部、すなわち各処理ユニットや搬送系、ガス供給系等を制御するマイクロプロセッサ（コンピュータ）からなるプロセスコントローラ１３０を有しており、各構成部がこのプロセスコントローラ１３０に接続されて制御される構成となっている。プロセスコントローラ１３０にはユーザーインターフェース１３１および記憶部１３２が接続されている。これらプロセスコントローラ１３０、ユーザーインターフェース１３１および記憶部１３２は、上記プロセスコントローラ７０、ユーザーインターフェース７１および記憶部７２と同様に構成される。
このような処理システム１００においては、処理ユニット１０１〜１０４のいずれかで一部の工程を行い、残りの工程を他の１または２以上の処理ユニットで行う。例えば、上記ステップ３のデスカム工程、ステップ４、６のハードマスク膜エッチング工程、ステップ５のアッシング工程を一の処理ユニットで行い、ＣＦｘ膜の第１段階のエッチング工程を他の処理ユニットで行い、第２段階のエッチング工程をさらに他の処理ユニットで行うようにすることができる。この場合に、半導体ウエハＷの搬送を真空に保持された搬送室１０５内の搬送装置１１２で行うので、一部の処理を異なる処理チャンバで行う場合でも真空を破ることなく半導体ウエハＷの搬送を行うことができ、エッチング部分等の不所望の酸化等を防止することができる。
次に、フッ素添加カーボン膜を低誘電率層間絶縁膜（Ｌｏｗ−ｋ膜）として用い、本発明のエッチング方法をダマシンプロセスに適用した例について説明する。図５はこのような製造プロセスを示すフローチャート、図６は図５のフローを示す工程断面図である。
まず、Ｓｉ基板４００上に絶縁膜４０１が形成され、その中の上部にバリアメタル層４０２を介してＣｕ配線層４０３が形成され、絶縁膜４０１およびＣｕ配線層４０３の上にストッパ層（例えばＳｉＮ膜やＳｉＣ膜）４０４が形成され、さらに、Ｌｏｗ−ｋ膜としてのフッ素添加カーボン膜４０５が形成され、その上にアモルファスカーボン膜４０６、ＳｉＣＯ膜４０７、およびフォトレジスト膜４０８が形成され、フォトレジスト膜４０８にフォトリソグラフィによりトレンチ形成用のパターンが形成された構造を有するウエハＷを準備する（ステップ２０１、図６（ａ））。
次いで、フォトレジスト膜４０８をマスクとしてＳｉＣＯ膜４０７およびアモルファスカーボン膜４０６をエッチングし（ステップ２０２、図６（ｂ））、引き続きＳｉＣＯ膜４０７およびアモルファスカーボン膜４０６をマスクとしてフッ素添加カーボン膜４０５をエッチングしてトレンチ４０９を形成する（ステップ２０３、図６（ｃ））。このときのエッチングは、上述したような酸素含有ガスによる第１段階のエッチングおよびフッ素含有ガスによる第２段階のエッチングの２段階エッチングにより行う。
次に、トレンチ４０９を埋めるように、犠牲膜としてシリコン系塗布膜４１０をスピン塗布により形成し、平坦化する（ステップ２０４、図６（ｄ））。このシリコン系塗布膜は、例えば有機系のシリコン含有膜でありＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）として形成される。このようなシリコン系塗布膜４１０はスピン塗布により形成された後、ベーク処理により焼固められる。
ところで、このようなシリコン系塗布膜４１０を形成するに先立って、下地に密着性を向上させるための塗布剤としてＰＧＭＥやＰＧＭＥＡを塗布することが一般的に行われているが、フッ素添加カーボン膜４０５は疎水性であるため、このようなＰＧＭＥやＰＧＭＥＡを塗布してもフッ素添加カーボン膜４０５とシリコン系塗布膜４１０との間は濡れ性が悪いため、密着性が悪く、図７に示すように、剥離やボイドが発生してしまう。このような剥離やボイドが発生すると、正確な形状でエッチングすることができないという不都合がある。
このようなことを防止するためには、図８（ａ）に示すように、フッ素添加カーボン膜４０５の表面に、その表面を改質してシリコン系塗布膜４１０に対する濡れ性を改善して密着性を良好にするための濡れ性改善表面改質剤４１１を塗布することが好ましい。これにより、図８（ｂ）に示すように、フッ素添加カーボン膜４０５の表面が改質表面４０５ａとなり、図８（ｃ）に示すように、シリコン系塗布膜４１０が形成された際に、剥離等のない良好な密着性を有するものとなる。
このような濡れ性改善表面改質剤４１１としては、例えばアセトンを好適に用いることができる。アセトンは、フッ素添加カーボン膜４０５の表面を適度に荒らしてシリコン系塗布膜４１０との密着性を良好にすることができる。このような濡れ性改善表面改質剤４１１としては、アセトンの他に、２−ブタノン等の低級ケトン類 を用いることができる。濡れ性改善表面改質剤４１１の塗布方法としては、ウエハを回転させながら、ノズルを介してウエハ表面にアセトン等の濡れ性改善表面改質剤４１１を供給するスピン塗布法が好適であるが、濡れ性改善表面改質剤４１１を貯留した容器内にウエハを浸漬するようにしてもよい。
実際に、このような濡れ性改善表面改質剤４１１としてのアセトンの効果を確認したところ、アセトンを塗布しない場合には、図９（ａ）のＳＥＭ写真に示すように、フッ素添加カーボン膜とシリコン系塗布膜との間に剥離が生じたのに対し、アセトンを塗布した場合には、図９（ｂ）のＳＥＭ写真に示すように、剥離が生じなかった。
このようなステップ２０４のシリコン系塗布膜４１０の塗布の後、その上にフォトレジスト膜４１２を形成し、フォトリソグラフィによりビア形成用のパターンを形成する（ステップ２０５、図６（ｅ））。次いで、フォトレジスト膜４１２をマスクとしてフッ素添加カーボン膜４０５をエッチングしてビア４１３を形成する（ステップ２０６、図６（ｆ））。このときのエッチングは、上述したような酸素含有ガスによる第１段階のエッチングおよびフッ素含有ガスによる第２段階のエッチングの２段階エッチングにより行う。
このビア４１３のエッチングの後、ＤＨＦ（例えば１％フッ酸）やＢＨＦ等を用いたウエット処理によりシリコン系塗布膜４１０を除去し、さらにＣｘＦｙ系ガスを用いたドライエッチングによりストッパ層４０４のエッチングを行い、Ｃｕ配線層４０３を露出させる（ステップ２０７、図６（ｇ））。
ここで、以上の工程を経たフッ素添加カーボン膜４０５は、ドライエッチング等によるダメージによってフッ素の脱離量が増加する。フッ素の脱離量が増加すると、その後の熱工程で上層との密着性が低下して剥離したり、その後に形成されるバリアメタル（Ｔａ、ＴａＮ、Ｔｉ等）が腐食・剥離するおそれがある。
このようなことを防止するためには、図１０（ａ）に示すように、フッ素添加カーボン膜４０５の表面に、その表面を改質してフッ素の脱離量を抑制するためのフッ素脱離抑制表面改質剤４１５を塗布することが好ましい。これにより、図１０（ｂ）に示すように、フッ素添加カーボン膜４０５の表面が改質表面４０５ｂとなり、その後に形成されるバリアメタルの腐食や上層の剥離を有効に防止することができる。
このフッ素脱離抑制表面改質剤４１５は、ドライエッチング等によりダメージを受けたフッ素添加カーボン膜４０５の表面の遊離フッ素除去および表面の終端を行い、フッ素の脱離を抑制するものであり、揮発性の高い有機溶剤を用いることができ、エタノールやメタノールが好適である。フッ素脱離抑制表面改質剤４１５の塗布方法としては、ウエハを回転させながら、ノズルを介してウエハ表面にエタノール等のフッ素脱離抑制表面改質剤４１５を供給するスピン塗布法が好適であるが、フッ素脱離抑制表面改質剤４１５を貯留した容器内にウエハを浸漬するようにしてもよい。
実際に、このようなフッ素脱離抑制表面改質剤４１５としてのエタノールの効果を把握するために、ＴＤＳ（Thermal Desorption Spectrometry）によりフッ素の脱ガス量を確認した結果、図１１に示すように、エタノールを塗布することにより、フッ素脱離量が減少することが確認された。
一方、図６（ｇ）に示す、Ｃｕ配線層４０３の表面が露出した状態で酸素含有雰囲気に曝される場合には、その表面に自然酸化膜が形成される。また、その表面には不純物が取り込まれている場合もある。この状態でビアに金属を埋め込むと、ビアの電気抵抗が高くなり、配線の抵抗が高くなってしまう。
従来、自然酸化膜の除去は、ＤＨＦ（例えば１％フッ酸）やＢＨＦ等で行われているが、フッ素添加カーボン膜４０５にダメージを与え、フッ素の脱離が多くなる傾向にある。また、低ダメージの薬剤も検討されているが、高価であり、成分によっては廃液処理が複雑でコストがかかる。
このような不都合を生じさせずに自然酸化膜や不純物を除去するためにはアンモニア水処理が有効であることが見出された。そこで、図６（ｇ）の段階で、図１２に示すように、Ｃｕ配線層４０３の表面に自然酸化膜４１６が形成されている場合に、図１３に示すように、Ｃｕ配線層４０３の表面にアンモニア水４１７を塗布する。アンモニア水はフッ素添加カーボン膜４０５へのダメージを及ぼすことなく、Ｃｕ配線層４０３の自然酸化膜や不純物を除去することができる。また、アンモニア水は価格も安く、廃液処理も容易である。
アンモニア水とＣｕ酸化物との反応は、以下の通りである。
まず、アンモニア水は平衡状態において、以下の（１）式の反応が生じている。
ＮＨ３ ＋ Ｈ２Ｏ ＝ ＮＨ４ ＋＋ＯＨ− ……（１）
そして、Ｃｕ酸化物は、以下の（２）の反応により中間生成物である第１水酸化銅（Ｃｕ（ＯＨ）２）となる。
Ｃｕ ＋ ２ＯＨ− ＝ Ｃｕ（ＯＨ）２ ……（２）
（Ｃｕ（ＯＨ）２）は過剰のＮＨ３と以下の（３）式のような反応により錯イオンを生じる。
Ｃｕ（ＯＨ）２＋４ＮＨ３ → ［Ｃｕ（ＮＨ３）４］２＋＋２ＯＨ−
＝ ［Ｃｕ（ＮＨ３）４］（ＯＨ）２ ……（３）
このような錯イオンは水に溶解であり、ＣｕＯが溶解している状態となる。
アンモニア水のアンモニア濃度は０．２５〜５質量％であることが好ましい。この範囲で上記反応が有効に生じてＣｕの自然酸化膜を除去しやすくなる。また、処理時間は１〜５分程度が好ましい。温度は０〜３０℃が好ましい。アンモニア水４１７の塗布方法としては、ウエハを回転させながら、ノズルを介してウエハ表面にアンモニア水４１７を供給するスピン塗布法が好適であるが、アンモニア水４１７を貯留した容器内にウエハを浸漬するようにしてもよい。
実際に、このようなアンモニア水処理の効果を確認した。図１４は、アンモニア水処理の有無によるＴＤＳの変化を示す図である。この図に示すように、アンモニア水処理によりフッ素の脱離量が低下しており、アンモニア水処理がフッ素添加カーボン膜４０５にダメージを与えないことが確認された。次に、表面にＣｕ酸化処理した銅板に１％アンモニア水を塗布して４分間放置後、表面の状態を確認した結果、図１５（ａ）の写真に示す状態から図１５（ｂ）の写真に示す状態となり、Ｃｕ酸化膜が除去されていることが確認された。
必要に応じて、以上のような処理を行った後、トレンチ４０９およびビア４１３の内壁にバリアメタル膜４２０を形成し、さらに電解メッキによりトレンチ４０９およびビア４１３に配線金属として銅４２１を埋め込む（ステップ２０８、図６（ｈ））。その後、ウエハＷを熱処理することによってビア４１３、トレンチ４０９に埋め込まれた銅４２１のアニール処理を行い、さらにＣＭＰ法による平坦化処理が行われる（ステップ２０９）。これにより所望の半導体装置が製造される。
以上の説明では、ダマシンプロセスに際し、最初にトレンチを形成してからビアを形成した例について示したが（トレンチファースト、ビアラスト）、最初にビアを形成してからトレンチを形成する手法（ビアファースト、トレンチラスト）を用いてもよい。
次に、本発明の方法を実施可能な他のプラズマ処理装置について説明する。
図１６は、本発明の方法が適用可能な他のプラズマ処理装置を示す断面図である。このプラズマ処理装置２００は、複数のスロットを有する平面アンテナであるＲＬＳＡ（Radial Line Slot Antenna；ラジアルラインスロットアンテナ）にて処理室内にマイクロ波を導入してプラズマを発生させるＲＬＳＡマイクロ波プラズマ処理装置として構成されている。
プラズマ処理装置２００は、気密に構成された略円筒状の接地された処理チャンバ（処理容器）２０１を有しており、その中で被処理体である半導体ウエハＷがエッチングされる。処理チャンバ２０１の上部には、処理空間にマイクロ波を導入するためのマイクロ波導入部２３０が設けられている。
処理チャンバ２０１内には被処理体である半導体ウエハＷを水平に支持するためのサセプタ２０５が、処理チャンバ２０１の底部中央に絶縁部材２０４ａ介して立設された筒状の支持部材２０４により支持された状態で設けられている。
サセプタ２０５の上面には、静電チャック２０６が設けられている。この静電チャック２０６は、導電膜からなる電極２０７を絶縁体２０６ａの内部に設けた構造を有するものであり、電極２０７に直流電源２０８から直流電圧が印加されることによって、ウエハＷが静電チャック２０６上に静電吸着される。
静電チャック２０６（半導体ウエハＷ）の周囲には、エッチングの均一性を向上させるための、環状のフォーカスリング２０９が配置されている。
サセプタ２０５の内部には、所定温度の冷却媒体が循環する冷媒室２１２が設けられ、これによりサセプタ２０５が所望の温度に調整される。冷媒室２１２には導入管２１４ａおよび排出管２１４ｂが接続されている。そして、冷媒を循環させることによってサセプタ２０５上の半導体ウエハＷの処理温度を制御することができるようになっている。さらに、ウエハＷの裏面にはガス通路２１８を介して伝熱ガス、例えばＨｅガスが供給され、その伝熱ガスを介してウエハが所定温度に温度調節されるようになっている。
また、サセプタ２０５には、整合器２１９を介して高周波バイアス電源２２０が電気的に接続されている。この高周波バイアス電源２２０からサセプタ２０５に高周波電力が供給されることにより、ウエハＷ側にイオンが引き込まれる。高周波バイアス電源２２０は、例えば３００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数の範囲の高周波電力を出力する。
処理チャンバ２０１の底部には排気管２２５が接続されており、この排気管２２５には真空ポンプを含む排気装置２２６が接続されている。排気装置２２６はターボ分子ポンプ等の真空ポンプおよび圧力制御バルブ等を備えており、処理チャンバ２０１内を所定の減圧雰囲気に設定可能となっている。処理チャンバ２０１の側壁部分には、ゲートバルブ２４２が設けられている。
処理チャンバ２０１の上部は開口部となっており、この開口部を塞ぐようにマイクロ波導入部２３０が気密に配置可能となっている。マイクロ波導入部２３０は、サセプタ２０５の側から順に、透過板２２８、平面アンテナ部材２３１、遅波材２３３を有している。これらは、シールド部材２３４、押えリング２３６およびアッパープレート２２９によって覆われている。
透過板２２８は、誘電体からなり、マイクロ波を透過し処理チャンバ２０１内の処理空間に導入するマイクロ波導入窓として機能する。透過板２２８は、マイクロ波導入部２３０の外周下方に環状に配備されたアッパープレート２２９により気密状態で支持されている。
平面アンテナ部材２３１は、円板状をなしており、透過板２２８の上方位置において、シールド部材２３４の内周面に係止されている。この平面アンテナ部材２３１は導体からなり、マイクロ波などの電磁波を放射するための多数のスロット孔２３２が所定のパターンで貫通して形成され、ＲＬＳＡを構成している。
スロット孔２３２は、例えば図１７に示すように長溝状をなし、典型的には隣接するスロット孔２３２同士が「Ｔ」字状に配置され、これら複数のスロット孔２３２が同心円状に配置されている。スロット孔２３２の長さや配列間隔は、遅波材２３３中のマイクロ波の波長（λｇ）に応じて決定され、例えばスロット孔２３２の間隔は、１／２λｇまたはλｇとなるように配置される。なお、スロット孔２３２は、円形状、円弧状等の他の形状であってもよく、その配置形態も限定されない。
遅波材２３３は、真空よりも大きい誘電率を有しており、平面アンテナ部材２３１の上面に設けられている。この遅波材２３３は誘電体からなり、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。
シールド部材２３４には、冷却水流路２３４ａが形成されており、そこに冷却水を通流させることにより、シールド部材２３４、遅波材２３３、平面アンテナ２３１、透過板２２８を冷却するようになっている。なお、シールド部材２３４は接地されている。
シールド部材２３４の中央には、開口部２３４ｂが形成されており、この開口部２３４ｂには導波管２３７が接続されている。この導波管２３７の端部には、マッチング回路２３８を介してマイクロ波発生装置２３９が接続されている。これにより、マイクロ波発生装置２３９で発生した、例えば周波数２．４５ＧＨｚのマイクロ波が導波管２３７を介して上記平面アンテナ部材２３１へ伝搬されるようになっている。マイクロ波の周波数としては、８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
導波管２３７は、上記シールド部材２３４の開口部２３４ｂから上方へ延出する断面円形状の同軸導波管２３７ａと、この同軸導波管２３７ａの上端部にモード変換器２４０を介して接続された水平方向に延びる矩形導波管２３７ｂとを有している。矩形導波管２３７ｂと同軸導波管２３７ａとの間のモード変換器２４０は、矩形導波管２３７ｂ内をＴＥモードで伝播するマイクロ波をＴＥＭモードに変換する機能を有している。同軸導波管２３７ａの中心には内導体２４１が延在しており、内導体２４１は、その下端部において平面アンテナ部材２３１の中心に接続固定されている。これにより、マイクロ波は、同軸導波管２３７ａの内導体２４１を介して平面アンテナ部材２３１へ放射状に効率よく均一に伝播される。
処理チャンバ２０１内のサセプタ２０５とマイクロ波導入部２３０との間には、処理ガスを導入するためのシャワープレート２５１が水平に設けられている。このシャワープレート２５１は、図１８にも示すように格子状に形成されたガス流路２５２と、このガス流路２５２に形成された多数のガス吐出孔２５３とを有しており、格子状のガス流路２５２の間は空間部２５４となっている。このシャワープレート２５１のガス流路２５２には処理チャンバ２０１の外側に延びるガス供給管２５５が接続されている。ガス供給管２５５は、プラズマ処理のための処理ガスを供給する処理ガス供給部２６０に接続されている。処理ガス供給部２６０には、処理ガスとしてＯ２ガス、ＣｘＦｙガス、例えばＣＦ４ガス、Ｎ２ガス、希ガス、例えばＡｒガスを供給する処理ガス供給源が設けられており、これらの処理ガスが所定の流量流量で処理チャンバ２０１内に供給可能となっている。
一方、処理チャンバ２０１のシャワープレート２５１の上方位置には、リング状のプラズマガス導入部材２６５がチャンバ壁に沿って設けられており、このプラズマガス導入部材２６５には内周に多数のガス吐出孔が設けられている。このプラズマガス導入部材２６５には、プラズマガスとしてのＡｒガスを供給する配管２６７が接続されている。そして、配管２６７およびガス導入部材２６５を介して処理チャンバ２０１内に導入されたＡｒガスは、マイクロ波導入部２３０を介して処理チャンバ２０１内に導入されたマイクロ波によりプラズマ化され、このＡｒプラズマがシャワープレート２５１の空間部２５４を通過しシャワープレート２５１のガス吐出孔２５３から吐出された処理ガスをプラズマ化する。
このプラズマ処理装置２００は、各構成部を制御するマイクロプロセッサ（コンピュータ）からなるプロセスコントローラ２７０を有しており、各構成部がこのプロセスコントローラ２７０に接続されて制御される構成となっている。プロセスコントローラ２７０にはユーザーインターフェース２７１および記憶部２７２が接続されている。これらプロセスコントローラ２７０、ユーザーインターフェース２７１および記憶部２７２は、第１の実施の形態におけるプロセスコントローラ７０、ユーザーインターフェース７１および記憶部７２と同様に構成される。
このように構成されるプラズマ処理装置は、ウエハＷを処理チャンバ２０１内に搬入し、サセプタ２０５上に載置した後、そして、配管２６７およびガス導入部材２６５を介して処理チャンバ２０１内にＡｒガスを導入しつつ、マイクロ波発生装置２３９からのマイクロ波を、マッチング回路２３８を経て導波管２３７に導き、矩形導波管２３７ｂ、モード変換器２４０、および同軸導波管２３７ａを順次通過させて内導体２４１を介して平面アンテナ部材２３１に供給し、平面アンテナ部材２３１のスロットから透過板２２８を介して処理チャンバ２０１内に放射させる。マイクロ波は、矩形導波管２３７ｂ内ではＴＥモードで伝搬し、このＴＥモードのマイクロ波はモード変換器２４０でＴＥＭモードに変換されて、同軸導波管２３７ａ内を平面アンテナ部材２３１に向けて伝搬されていき、平面アンテナ部材２３１から透過板２２８を経てマイクロ波が処理チャンバ２０１に放射され、このマイクロ波によりプラズマ生成ガスであるＡｒガスがプラズマ化する。
次いで、処理ガス供給部２６０から所定の処理ガスを所定流量で供給することにより、シャワープレート２５１の空間部２５４を通過してきたＡｒプラズマにより励起されてプラズマ化し、これらプラズマにより所定のプラズマ処理が実施される。
この際に形成されるプラズマは、マイクロ波が平面アンテナ部材２３１の多数のスロット孔２３２から放射されることにより、略１×１０１１〜５×１０１２／ｃｍ３の高密度で、かつウエハＷ近傍では、略１．５ｅＶ以下の低電子温度プラズマとなる。これにより、よりダメージの少ないエッチングを行うことができる。
このようなプラズマ処理装置２００によるプラズマ処理は、上記ステップ３〜８のいずれにも対応することができ、上記プラズマ処理装置１０の際の条件に準じて処理を行うことができるが、特に、ステップ８のＣｘＦｙ（ｘ、ｙは自然数）で表されるガスを含むガス等を用いたＣＦｘ膜３０２の第２段階のエッチングに好適である。この第２段階のエッチングは、第１段階のエッチング後のＣＦｘ膜３０２の表層の極薄い部分を除去するのみであるから、膜へのダメージが小さいことが望まれるが、ＲＬＳＡマイクロ波プラズマは上述のように高プラズマ密度で低電子温度のプラズマによりダメージの少ないプラズマ処理を達成することができ、このようなエッチングに好適である。
次に、本発明のエッチング方法を実際に適用した実験について説明する。
まず、２００ｍｍのシリコンウエハを用い、シリコン基板上にエッチングストッパ層としてのＳｉＣＮ膜を１０ｎｍの厚さで形成し、その上にＣＦｘ膜を例えば２７０ｎｍの厚さで形成し、その上にハードマスク層としてのＳｉＣＮ膜を例えば３０ｎｍの厚さで形成し、その上に例えばＫｒＦレジストからなるレジスト膜を４００ｎｍの厚さで形成し、このレジスト膜をフォトリソグラフィ工程によりパターン幅２００ｎｍ程度にパターン形成した図３の（ａ）に示す構造のウエハについて、図１に示した装置により、まず、現像残渣を除去するデスカム工程を行った。この工程では、ＡｒガスおよびＯ２ガスをそれぞれ１３５ｍＬ／ｍｉｎ（ｓｃｃｍ）および６５ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量で流して、処理チャンバ内の圧力を１．３３Ｐａ（１０ｍＴｏｒｒ）とし、印加高周波電力を上部電極：５００Ｗ、下部電極：２００Ｗとし、電極間ギャップを５５ｍｍにして１０ｓｅｃ間行った。次いで、レジスト膜をエッチングマスクとしてハードマスク層としてのＳｉＣＮ膜を途中までエッチングした。このエッチングは、Ｎ２ガスおよびＣＦ４ガスを３０ｍＬ／ｍｉｎおよび９０ｍＬ／ｍｉｎ（ｓｃｃｍ）流して、処理チャンバ内を６Ｐａ（４５ｍＴｏｒｒ）とし、印加高周波電力を上部電極：５００Ｗ、下部電極：１００Ｗとし、電極間ギャップを６０ｍｍにして１８ｓｅｃ行い、ハードマスク層を元の膜厚の１／４程度までエッチングした。その後、アッシングによりレジスト膜を除去した。アッシングは、Ｏ２ガスを３００ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量で供給し、処理チャンバ内を１．３Ｐａ（１０ｍＴｏｒｒ）とし、印加する高周波電力を上部電極：３００Ｗ、下部電極：２５０Ｗとし、電極間ギャップを５５ｍｍにして１８ｓｅｃ行った。その後ハードマスク層の残部を上述の条件と同様の条件で１０ｓｅｃエッチングし、ＣＦｘ膜を露出させた。
次に、ハードマスク層をエッチングマスクとしてＣＦｘ膜の第１段階のエッチングを行った。ここでは、Ｏ２ガスを６５ｍＬ／ｍｉｎ（ｓｃｃｍ）、Ａｒガスを１３５ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量で供給し、処理チャンバ内を１．３Ｐａ（１０ｍＴｏｒｒ）の低圧条件とし、印加する高周波電力を上部電極：５００Ｗ、下部電極：１５０Ｗとし、電極間ギャップを５５ｍｍにして１２ｓｅｃ行った。引き続き、第２段階のエッチングを行った。ここでは、処理チャンバ内に処理ガスとしてＣＦ４ガスを１００ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量で供給し、処理チャンバ内を１．３Ｐａ（１０ｍＴｏｒｒ）とし、印加する高周波電力を上部電極：５００Ｗとし、下部電極へのバイアスを印加せずに電極間ギャップを６０ｍｍにして７ｓｅｃ行った。
上記条件で第１段階のエッチングを行った際と、第２段階のエッチングを行った際のウエハサンプルの断面の走査顕微鏡（ＳＥＭ）写真は、それぞれ図１９および図２０に示すようなものとなった。図１９はラインをエッチングしたもの、図２０はホールをエッチングしたものである。図１９に示すように、ＣＦｘ膜をＯ２＋Ａｒガスでエッチングすることにより、ほぼ垂直な形状性の良好なエッチングがなされたことが確認された。しかし、表面に酸素が残存して表面性状が悪いことも確認された。これに対して、Ｏ２＋Ａｒガスでエッチングした後、ＣＦ４ガスでエッチングする（２段階エッチング）ことにより、図２０に示すように、形状性および表面性状がともに良好なエッチングが行えることが確認された。
なお、比較のため、ＣＦｘ膜をＣＦ４ガスのみでエッチングした結果、図２１に示すように、エッチング形状が台形状となり、形状性が悪いことが確認された。
また、２段階エッチングしたサンプルと、ウエハ上にＣＦｘ膜を成膜したサンプルとを４００℃まで加熱して、ガス成分（ＦガスとＨＦガス）放出をＴＤＳにより確認した結果、図２２と図２３に示すような結果となった。なお、これら図において、ウエハ上にＣＦｘ膜を成膜したサンプルのデータは、“No Treat”として記載されている。これら図より、２段階エッチングを施したサンプルは、ＣＦｘ膜単体のＴＤＳデータより脱ガスが減少しており、本発明における２段階エッチングの有効性を確認することができた。
次に、ＣＦｘ膜を（１）ＣＦ４＋Ａｒ、（２）Ｈ２＋Ｎ２、（３）Ｏ２＋Ａｒでそれぞれエッチングした。ここでは、図１６のマイクロ波プラズマ処理装置を用いてエッチングを行った。（１）では、流量：ＣＦ４／Ａｒ＝２００／２００ｍＬ／ｍｉｎ（ｓｃｃｍ）、マイクロ波パワー：２ｋＷ、バイアス：２５０Ｗ、圧力：０．９３Ｐａ（７ｍＴｏｒｒ）、サセプタ温度：３０℃を標準条件とし、（２）では、流量：Ｈ２／Ｎ２＝２００／２００ｍＬ／ｍｉｎ（ｓｃｃｍ）、マイクロ波パワー：２ｋＷ、バイアス：２５０Ｗ、圧力：２．６６Ｐａ（２０ｍＴｏｒｒ）、サセプタ温度：３０℃を標準条件とし、（３）では流量：Ｏ２／Ａｒ＝５００／５００ｍＬ／ｍｉｎ（ｓｃｃｍ）、マイクロ波パワー：２ｋＷ、サセプタ温度：３０℃とし、圧力を１０６Ｐａ（８００ｍＴｏｒｒ）および５．３Ｐａ（４０ｍＴｏｒｒ）でエッチングを行った。まず、これらエッチング後のサンプルおよびエッチング前のサンプルについてＸＰＳ（X-ray Photoelectron Spectroscopy）による表面分析を行った。図２４はエッチング前のＣＦｘ膜のＸＰＳプロファイルであり、図２５は（１）のＣＦ４＋Ａｒでエッチングした場合のＸＰＳプロファイルであり、図２６は（２）のＨ２＋Ｎ２でエッチングした場合のＸＰＳプロファイルであり、図２７は（３）のＯ２＋Ａｒでエッチングした場合のＸＰＳプロファイルである。ＸＰＳプロファイルは、基本的に炭素（Ｃ１ｓ）、酸素（Ｏ１ｓ）、フッ素（Ｆ１ｓ）について示し、（２）のＨ２＋Ｎ２の場合については、これらの他、窒素（Ｎ１ｓ）について示している。これらプロファイルから、組成分析を行った結果を表１に示す。
（１）のＣＦ４＋Ａｒでエッチングを行った場合には、図２４と図２５とを比較して明らかなように、ＸＰＳプロファイルに大きな変化は見られず、表１に示すようにＦ量が若干増加している程度で、組成はエッチング前とあまり変化がなく膜は健全に維持されていることが確認された。一方、（２）のＨ２＋Ｎ２でエッチングを行った場合には、図２４と図２６とを比較して明らかなように、ＸＰＳプロファイルが大きく変化しており、表１に示すようにＦが極端に減少し、かつＮが入っており、膜にダメージが入っていることが確認された。また、（３）のＯ２＋Ａｒでエッチングを行った場合には、図２４と図２７とを比較して明らかなように、ＸＰＳプロファイルには大きな変化は見られず、表１に示すようにＣおよびＦの比率には大きな変動はなく膜は健全に維持されているが、表面の酸素量が多くなっていることが確認された。
次に、上記（１）〜（３）のエッチングを行ったサンプルについて、温度を４００℃まで上昇させる過程におけるＦの放出をＴＤＳにより確認した。その結果を図２８〜３０に示す。図２８は（１）のＣＦ４＋Ａｒでエッチングを行った場合であり、図２９は（２）のＨ２＋Ｎ２でエッチングを行った場合であり、図３０は（３）のＯ２＋Ａｒでエッチングを行った場合である。これらに示すように、（１）のＣＦ４＋Ａｒでエッチングを行った場合には、Ｆの放出はエッチングを行っていないサンプル（図中において“No Treatment”の線で示されている。）と大きな変化はなく、（２）のＨ２＋Ｎ２でエッチングを行った場合にはエッチングを行っていないサンプルと比較してＦの放出が大きく、（３）のＯ２＋Ａｒでエッチングでは、圧力が５．３Ｐａ（４０ｍＴｏｒｒ）の場合には、Ｆの放出はエッチングを行っていないサンプルと大きな変化はないものの、圧力を１０６Ｐａ（８００ｍＴｏｒｒ）の場合にはＦの放出が見られた。
以上の種々のガスによるエッチングの結果から、ＣＦｘ膜に対してＯ２含有ガスによる第１段階のエッチングを行った後、ＣＦ４含有ガスで第２段階のエッチングを行った場合に、ＣＦｘ膜に大きなダメージは生じないものと考えられる。また、Ｆの放出を考慮すると、第１段階のＯ２含有ガスを用いたエッチングでは、ラジカルよりもイオンによるエッチングが支配的となる、低圧領域（具体的には、１３．３Ｐａ（１００ｍＴｏｒｒ）以下）で行うことが重要であることが確認された。
なお、本発明は上記実施形態に限定されることなく、本発明の思想の範囲内で種々変形可能である。例えば、上記実施形態では、平行平板型のプラズマ処理装置により形成した容量結合型プラズマ、複数のスロットを有する平面アンテナから放射されたマイクロ波により形成されたプラズマでエッチングを行う例について示したが、これに限るものではない。また、ＣＦｘ膜の第１段階のエッチングと第２段階のエッチングとを異なるプラズマ源で行ってもよく、例えば、第１段階を平行平板型の容量結合プラズマで行い、第２段階を複数のスロットを有する平面アンテナから放射されたマイクロ波により形成されたプラズマで行うようにしてもよい。
本発明によれば、フッ素添加カーボン膜（ＣＦｘ膜）にダメージを与えることなく形状性良好にエッチングすることができるので、このＣＦｘ膜を低誘電率層間絶縁膜（Ｌｏｗ−ｋ）膜として用い、Ｃｕ配線層等を有する多層配線構造の半導体装置をダマシン法で製造する際に、特に有効である。
本発明に係るエッチング方法を実施することができるプラズマ処理装置の一例を示す断面図。 本発明の一実施形態に係るエッチング方法の工程を示すフローチャート。 本発明の一実施形態に係るエッチング方法の工程を示す工程断面図。 本発明に係るエッチング方法を実施可能なクラスターツール型の処理システムを示す平面図。 フッ素添加カーボン膜をＬｏｗ−ｋ膜として用い、本発明のエッチング方法をダマシンプロセスに適用した例について示すフローチャート。 図５のフローを説明するための工程断面図。 トレンチを形成した後に犠牲膜として塗布するシリコン系塗布膜とフッ素添加カーボン膜との間の状態を示す図。 フッ素添加カーボン膜の表面に濡れ性改善表面改質剤を塗布した状態と、その後シリコン系塗布膜を形成した状態を示す図。 濡れ性改善表面改質剤としてのアセトンを塗布しない場合と塗布した場合における、フッ素添加カーボン膜とシリコン系塗布膜との間の状態を示す図。 フッ素添加カーボン膜の表面にフッ素脱離抑制表面改質剤を塗布した状態と、その表面が改質された状態を示す図。 トレンチおよびビアを形成した後に、フッ素添加カーボン膜にフッ素脱離抑制表面改質剤としてのエタノールの効果を示すフッ素のＴＤＳプロファイルを示す図。 トレンチおよびビアを形成した後に、Ｃｕ配線層の表面に自然酸化膜が形成されている状態を示す図。 図１２の自然酸化膜が形成されているときにＣｕ配線層の表面にアンモニア水を塗布した状態を示す図。 アンモニア処理の有無によるフッ素のＴＤＳを示す図。 Ｃｕ酸化処理した銅板の表面状態と、その銅板にアンモニア処理を施した際の表面状態とを示す図。 本発明に係るエッチング方法を実施することができるプラズマ処理装置の他の例を示す断面図。 図１６のプラズマ処理装置に用いられる平面アンテナ部材の構造を示す図。 図１６のプラズマ処理装置に用いられるシャワープレートの構造を示す平面図。 本発明のエッチング方法の第１段階のエッチングが終了した後のウエハサンプルの断面を示す走査顕微鏡写真。 本発明のエッチング方法の第２段階のエッチングが終了した後のウエハサンプルの断面を示す走査顕微鏡写真。 ＣＦｘ膜をＣＦ４ガスでエッチングした場合のウエハサンプルの断面を示す走査顕微鏡写真。 ２段階エッチングしたサンプルと、ウエハ上にＣＦｘ膜を成膜したサンプルとを４００℃まで加熱した際のＦガスの放出を示すＴＤＳプロファイル。 ２段階エッチングしたサンプルと、ウエハ上にＣＦｘ膜を成膜したサンプルとを４００℃まで加熱した際のＨＦガスの放出を示すＴＤＳプロファイル。 エッチング前のＣＦｘ膜のＸＰＳプロファイルを示す図。 ＣＦ４ガスおよびＡｒガスでエッチングした後のＣＦｘ膜のＸＰＳプロファイルを示す図。 Ｈ２ガスおよびＮ２ガスでエッチングした後のＣＦｘプロファイルを示す図。 Ｏ２ガスおよびＡｒガスでエッチングした後のＣＦｘ膜のＸＰＳプロファイルを示す図。 ＣＦｘ膜をＣＦ４ガスおよびＡｒガスでエッチングした後に温度を４００℃まで上昇させる過程でのＦの放出を示すＴＤＳプロファイルを示す図。 ＣＦｘ膜をＨ２ガスおよびＮ２ガスでエッチングした後に温度を４００℃まで上昇させる過程でのＦの放出を示すＴＤＳプロファイルを示す図。 ＣＦｘ膜をＯ２ガスおよびＡｒガスでエッチングした後に温度を４００℃まで上昇させる過程でのＦの放出を示すＴＤＳプロファイルを示す図。
符号の説明
１０ プラズマ処理装置
１１ 処理チャンバ
１５ サセプタ（下部電極）
３１ 上部電極
４０ 処理ガス供給部
４５ 排気装置
５０ 第１の高周波電源
６０ 第２の高周波電源
７０，１３０，２７０ プロセスコントローラ
７２，１３２，２７２ 記憶部（記憶媒体）
１００ 処理システム
１０１〜１０４ 処理ユニット
１０５ 搬送室
１０６ ロードロック室
１１２ ウエハ搬送装置
２００ プラズマ処理装置
２０１ 処理チャンバ
２０５ サセプタ
２２６ 排気装置
２３０ マイクロ波導入部
２３１ 平面アンテナ部材
２３９ マイクロ波発生装置
２６０ 処理ガス供給部
Ｗ 半導体ウエハ




















Claims (25)

  1. 基板上に形成されたフッ素添加カーボン膜をプラズマによりエッチングするエッチング方法であって、
    酸素を含む処理ガスのプラズマによりエッチングを行う第１段階と、フッ素を含む処理ガスのプラズマによりエッチングを行う第２段階とを有することを特徴とするエッチング方法。
  2. 半導体基板上にフッ素添加カーボン膜、ハードマスク層およびレジスト膜がこの順に積層された構造体をエッチングするエッチング方法であって、
    前記レジスト膜をマスクとして前記ハードマスク層をプラズマによりエッチングする工程と、
    前記レジスト膜をプラズマにより除去する工程と、
    前記ハードマスク層をマスクとして前記フッ素添加カーボン膜をプラズマによりエッチングする工程と
    を有し、
    前記フッ素添加カーボン膜のエッチングは、
    酸素を含む処理ガスのプラズマによりエッチングを行う第１段階と、フッ素を含む処理ガスのプラズマによりエッチングを行う第２段階とを有することを特徴とするエッチング方法。
  3. 前記ハードマスク層はＳｉ系材料からなり、前記ハードマスク層のエッチングに際し、ＣxＦy（ｘ、ｙは自然数）ガスを含む処理ガスのプラズマを用いることを特徴とする請求項２に記載のエッチング方法。
  4. 前記ハードマスク層を途中までエッチングした後、前記レジスト膜を除去し、引き続きハードマスクエッチングして前記フッ素添加カーボン膜を露出させることを特徴とする請求項２または請求項３に記載のエッチング方法。
  5. 半導体基板上に銅配線層およびフッ素添加カーボン膜が順次形成された構造体のフッ素添加カーボン膜をエッチングするエッチング方法であって、
    エッチングマスクを介して前記フッ素添加カーボン膜に第１のエッチングを施す工程と、
    前記第１のエッチングを行った後、フッ素添加カーボン膜上にシリコン系塗布膜を形成してエッチング部分を埋める工程と、
    前記シリコン系塗布膜の上にエッチングマスクを形成し、このエッチングマスクを介して前記フッ素添加カーボン膜に第２のエッチングを施す工程と、
    前記シリコン系塗布膜を除去する工程と
    を有し、
    これにより、前記フッ素添加カーボン膜にトレンチおよび前記銅配線層に対応する位置に達するホールを形成し、
    前記第１および第２のエッチングは、酸素を含む処理ガスのプラズマによりエッチングを行う第１段階と、フッ素を含む処理ガスのプラズマによりエッチングを行う第２段階とを有することを特徴とするエッチング方法。
  6. 前記シリコン系塗布膜を形成するに先立って、前記第１のエッチングを行った後のフッ素添加カーボン膜の表面に、前記シリコン系塗布膜との間の濡れ性を改善してこれらの間の密着性を良好にするための濡れ性改善表面改質剤を塗布する工程を実施することを特徴とする請求項５に記載のエッチング方法。
  7. 前記濡れ性改善表面改質剤としてアセトンを用いることを特徴とする請求項６に記載のエッチング方法。
  8. トレンチおよびホールが形成された後、フッ素添加カーボン膜の内壁表面に、その表面を改質してフッ素の脱離量を抑制するためのフッ素脱離抑制表面改質剤を塗布する工程を実施することを特徴とする請求項５から請求項７のいずれか１項に記載のエッチング方法。
  9. 前記フッ素脱離抑制表面改質剤は、エタノールまたはメタノールであることを特徴とする請求項８に記載のエッチング方法。
  10. トレンチおよびホールが形成され、前記銅配線層が露出した後、前記銅配線層の表面にアンモニア水を塗布して前記銅配線層の表面の自然酸化膜を除去する工程を実施することを特徴とする請求項５から請求項９のいずれか１項に記載のエッチング方法。
  11. 前記アンモニア水のアンモニア濃度は０．２５〜５質量％であることを特徴とする請求項１０に記載のエッチング方法。
  12. 前記アンモニア水の温度は０〜３０℃であることを特徴とする請求項１０または請求項１１に記載のエッチング方法。
  13. 前記第１のエッチングによりトレンチを形成し、前記第２のエッチングによりホールを形成することを特徴とする請求項５から請求項１２のいずれか１項に記載のエッチング方法。
  14. 前記フッ素添加カーボン膜のエッチングの第１段階に用いられる酸素を含む処理ガスは、Ｏ２ガスを含む処理ガスであることを特徴とする請求項１から請求項１３のいずれか１項に記載のエッチング方法。
  15. 前記Ｏ２ガスを含む処理ガスは、Ｏ２ガス単独、またはＯ２ガスおよび希ガスからなることを特徴とする請求項１４に記載のエッチング方法。
  16. 前記フッ素添加カーボン膜のエッチングの第１段階は、１３．３Ｐａ（１００ｍＴｏｒｒ）以下の圧力で行われることを特徴とする請求項１から請求項１５のいずれか１項に記載のエッチング方法。
  17. 前記フッ素添加カーボン膜のエッチングの第２段階に用いられるフッ素を含む処理ガスは、ＣｘＦｙ（ｘ、ｙは自然数）ガスを含むことを特徴とする請求項１から請求項１６のいずれか１項に記載のエッチング方法。
  18. 前記フッ素添加カーボン膜のエッチングの第２段階に用いられるフッ素を含む処理ガスは、ＣｘＦｙ（ｘ、ｙは自然数）ガス単独、またはＣｘＦｙ（ｘ、ｙは自然数）ガスおよび希ガスからなることを特徴とする請求項１７に記載のエッチング方法。
  19. 前記ＣｘＦｙ（ｘ、ｙは自然数）ガスは、ＣＦ４ガス、Ｃ２Ｆ６ガス、Ｃ３Ｆ６ガス、Ｃ４Ｆ６ガス、Ｃ３Ｆ８ガス、Ｃ４Ｆ８ガスおよびＣ５Ｆ８ガスの少なくとも１種からなることを特徴とする請求項１７または請求項１８に記載のエッチング方法。
  20. 前記フッ素添加カーボン膜のエッチングは、前記第１段階と前記第２段階との間で大気開放せずに行うことを特徴とする請求項１から請求項１９のいずれか１項に記載のエッチング方法。
  21. 前記第１段階と前記第２段階とは同一の処理容器内で行うことを特徴とする請求項２０に記載のエッチング方法。
  22. 前記第１段階と前記第２段階とは異なる処理容器内で行い、これら処理容器間で基板を大気開放せずに搬送することを特徴とする請求項２０に記載のエッチング方法。
  23. 前記フッ素添加カーボン膜のエッチングは、容量結合型のプラズマにより行われることを特徴とする請求項１から請求項２２のいずれか１項に記載のエッチング方法。
  24. 前記フッ素添加カーボン膜のエッチングは、複数のスロットを有する平面アンテナから放射されたマイクロ波により形成されたプラズマにより行われることを特徴とする請求項１から請求項２２のいずれか１項に記載のエッチング方法。
  25. コンピュータ上で動作し、処理装置を制御するプログラムが記憶された記憶媒体であって、前記制御プログラムは、実行時に、請求項１から請求項２４のいずれかのエッチング方法が行われるように、コンピュータに前記処理装置を制御させることを特徴とする記憶媒体。
JP2007123820A 2007-02-09 2007-05-08 エッチング方法、半導体装置の製造方法および記憶媒体 Expired - Fee Related JP4919871B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007123820A JP4919871B2 (ja) 2007-02-09 2007-05-08 エッチング方法、半導体装置の製造方法および記憶媒体
PCT/JP2008/051862 WO2008096752A1 (ja) 2007-02-09 2008-02-05 エッチング方法および記憶媒体
CN2008800044252A CN101606234B (zh) 2007-02-09 2008-02-05 蚀刻方法及存储介质
KR1020097014154A KR101179111B1 (ko) 2007-02-09 2008-02-05 에칭 방법 및 기억 매체
US12/526,471 US8383519B2 (en) 2007-02-09 2008-02-05 Etching method and recording medium
TW097104925A TWI416622B (zh) 2007-02-09 2008-02-05 Etching method and memory media

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007031162 2007-02-09
JP2007031162 2007-02-09
JP2007123820A JP4919871B2 (ja) 2007-02-09 2007-05-08 エッチング方法、半導体装置の製造方法および記憶媒体

Publications (2)

Publication Number Publication Date
JP2008218959A true JP2008218959A (ja) 2008-09-18
JP4919871B2 JP4919871B2 (ja) 2012-04-18

Family

ID=39838590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007123820A Expired - Fee Related JP4919871B2 (ja) 2007-02-09 2007-05-08 エッチング方法、半導体装置の製造方法および記憶媒体

Country Status (4)

Country Link
US (1) US8383519B2 (ja)
JP (1) JP4919871B2 (ja)
CN (1) CN101606234B (ja)
TW (1) TWI416622B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087233A (ja) * 2008-09-30 2010-04-15 Panasonic Corp ドライエッチング方法及びドライエッチング装置
WO2010064346A1 (ja) * 2008-12-01 2010-06-10 パナソニック株式会社 半導体装置及びその製造方法
US8455348B2 (en) 2010-03-29 2013-06-04 Renesas Electronics Corporation Manufacturing method of semiconductor device
JP2015046449A (ja) * 2013-08-27 2015-03-12 東京エレクトロン株式会社 基板処理方法、基板処理システムおよび記憶媒体
JP2017045869A (ja) * 2015-08-27 2017-03-02 東京エレクトロン株式会社 プラズマ処理方法
JP2019062192A (ja) * 2017-09-25 2019-04-18 マーベル ワールド トレード リミテッド 超高密度集積回路における位置合わせされたビアを作成する方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120266810A1 (en) * 2011-04-20 2012-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization system for high wafer topography
CN104516138B (zh) * 2013-09-29 2017-09-22 中芯国际集成电路制造(上海)有限公司 硅基液晶面板的制作方法
SG11201600440VA (en) 2013-11-06 2016-02-26 Mattson Tech Inc Novel mask removal process strategy for vertical nand device
KR101745686B1 (ko) 2014-07-10 2017-06-12 도쿄엘렉트론가부시키가이샤 기판의 고정밀 에칭을 위한 방법
JP6328524B2 (ja) * 2014-08-29 2018-05-23 東京エレクトロン株式会社 エッチング方法
JP6339963B2 (ja) * 2015-04-06 2018-06-06 東京エレクトロン株式会社 エッチング方法
WO2018111333A1 (en) 2016-12-14 2018-06-21 Mattson Technology, Inc. Atomic layer etch process using plasma in conjunction with a rapid thermal activation process
US11062897B2 (en) * 2017-06-09 2021-07-13 Lam Research Corporation Metal doped carbon based hard mask removal in semiconductor fabrication
KR20200091526A (ko) * 2019-01-22 2020-07-31 삼성전자주식회사 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
CN114833045B (zh) * 2021-02-01 2023-07-25 江苏菲沃泰纳米科技股份有限公司 Pecvd镀膜系统和镀膜方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467655A (ja) * 1990-07-09 1992-03-03 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
WO2000054329A1 (fr) * 1999-03-09 2000-09-14 Tokyo Electron Limited Dispositif semi-conducteur et procede de fabrication correspondant
JP2004253503A (ja) * 2003-02-19 2004-09-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004530287A (ja) * 2000-12-26 2004-09-30 ハネウェル・インターナショナル・インコーポレーテッド フォトレジストとｏｓｇの間の反応を除く方法
JP2005123406A (ja) * 2003-10-16 2005-05-12 Tokyo Electron Ltd プラズマエッチング方法。
JP2005223360A (ja) * 1999-03-09 2005-08-18 Tokyo Electron Ltd 半導体装置の製造方法
JP2006128591A (ja) * 2004-01-13 2006-05-18 Tokyo Electron Ltd 半導体装置の製造方法及び成膜システム
JP2006165189A (ja) * 2004-12-06 2006-06-22 Nec Electronics Corp 半導体装置の製造方法
JP2006302924A (ja) * 2005-04-15 2006-11-02 Hitachi High-Technologies Corp プラズマ処理方法およびプラズマ処理装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09167755A (ja) * 1995-12-15 1997-06-24 Nec Corp プラズマ酸化膜処理装置
JP3400918B2 (ja) 1996-11-14 2003-04-28 東京エレクトロン株式会社 半導体装置の製造方法
JP3202657B2 (ja) * 1997-05-23 2001-08-27 日本電気株式会社 半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467655A (ja) * 1990-07-09 1992-03-03 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
WO2000054329A1 (fr) * 1999-03-09 2000-09-14 Tokyo Electron Limited Dispositif semi-conducteur et procede de fabrication correspondant
JP2005223360A (ja) * 1999-03-09 2005-08-18 Tokyo Electron Ltd 半導体装置の製造方法
JP2004530287A (ja) * 2000-12-26 2004-09-30 ハネウェル・インターナショナル・インコーポレーテッド フォトレジストとｏｓｇの間の反応を除く方法
JP2004253503A (ja) * 2003-02-19 2004-09-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005123406A (ja) * 2003-10-16 2005-05-12 Tokyo Electron Ltd プラズマエッチング方法。
JP2006128591A (ja) * 2004-01-13 2006-05-18 Tokyo Electron Ltd 半導体装置の製造方法及び成膜システム
JP2006165189A (ja) * 2004-12-06 2006-06-22 Nec Electronics Corp 半導体装置の製造方法
JP2006302924A (ja) * 2005-04-15 2006-11-02 Hitachi High-Technologies Corp プラズマ処理方法およびプラズマ処理装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087233A (ja) * 2008-09-30 2010-04-15 Panasonic Corp ドライエッチング方法及びドライエッチング装置
WO2010064346A1 (ja) * 2008-12-01 2010-06-10 パナソニック株式会社 半導体装置及びその製造方法
US8455348B2 (en) 2010-03-29 2013-06-04 Renesas Electronics Corporation Manufacturing method of semiconductor device
JP2015046449A (ja) * 2013-08-27 2015-03-12 東京エレクトロン株式会社 基板処理方法、基板処理システムおよび記憶媒体
JP2017045869A (ja) * 2015-08-27 2017-03-02 東京エレクトロン株式会社 プラズマ処理方法
CN108028196A (zh) * 2015-08-27 2018-05-11 东京毅力科创株式会社 等离子体处理方法
US10460963B2 (en) 2015-08-27 2019-10-29 Tokyo Electron Limited Plasma processing method
JP2019062192A (ja) * 2017-09-25 2019-04-18 マーベル ワールド トレード リミテッド 超高密度集積回路における位置合わせされたビアを作成する方法
JP7168281B2 (ja) 2017-09-25 2022-11-09 マーベル アジア ピーティーイー、リミテッド 超高密度集積回路における位置合わせされたビアを作成する方法

Also Published As

Publication number Publication date
CN101606234B (zh) 2011-02-09
US8383519B2 (en) 2013-02-26
JP4919871B2 (ja) 2012-04-18
CN101606234A (zh) 2009-12-16
TWI416622B (zh) 2013-11-21
TW200845191A (en) 2008-11-16
US20100279510A1 (en) 2010-11-04

Similar Documents

Publication Publication Date Title
JP4919871B2 (ja) エッチング方法、半導体装置の製造方法および記憶媒体
US9373522B1 (en) Titanium nitride removal
US9355862B2 (en) Fluorine-based hardmask removal
JP5911068B2 (ja) ワークピース上の誘電体層から材料を除去する方法および装置、並びに、ワークピース上の誘電体層から材料を除去する段階を備える集積回路を製造する方法
TWI654683B (zh) 蝕刻雙鑲嵌結構中的介電阻隔層之方法
JP5497278B2 (ja) 銅の異方性ドライエッチング方法および装置
US20150179464A1 (en) Dry-etch for selective tungsten removal
TWI363255B (en) Method for removing masking materials with reduced low-k dielectric material damage
JP4825911B2 (ja) 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス
JP4999419B2 (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
JP6529357B2 (ja) エッチング方法
JP2009530851A (ja) 低誘電率材料のイン・サイチュの裏側ポリマー除去を含むプラズマ誘電エッチング方法
WO2006057236A1 (ja) 基板処理方法および半導体装置の製造方法
JP2008047779A (ja) 半導体装置の製造方法
JP2008198659A (ja) プラズマエッチング方法
US20100043821A1 (en) method of photoresist removal in the presence of a low-k dielectric layer
JP2015079793A (ja) プラズマ処理方法
JP2004363558A (ja) 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
JP4827567B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
KR101179111B1 (ko) 에칭 방법 및 기억 매체
JP2012015411A (ja) 半導体装置の製造方法及び半導体装置
JP2006073612A (ja) レジスト除去方法
CN108511389B (zh) 半导体制造方法和等离子体处理装置
US20160068969A1 (en) Integrated processing for microcontamination prevention
JP5925898B2 (ja) フルオロカーボン用の金属カーバイドバリア層を形成する方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees