KR20200091526A - 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 - Google Patents

마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20200091526A
KR20200091526A KR1020190008116A KR20190008116A KR20200091526A KR 20200091526 A KR20200091526 A KR 20200091526A KR 1020190008116 A KR1020190008116 A KR 1020190008116A KR 20190008116 A KR20190008116 A KR 20190008116A KR 20200091526 A KR20200091526 A KR 20200091526A
Authority
KR
South Korea
Prior art keywords
mask material
material film
patterns
mask
substrate
Prior art date
Application number
KR1020190008116A
Other languages
English (en)
Inventor
김철호
강율
강재성
최진필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190008116A priority Critical patent/KR20200091526A/ko
Priority to US16/733,447 priority patent/US11189491B2/en
Publication of KR20200091526A publication Critical patent/KR20200091526A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

마스크 패턴의 형성 방법은 패턴들을 포함하는 기판을 제공하는 것, 상기 기판 상에 상기 패턴들을 덮는 마스크 물질막을 형성하는 것 및 액상 물질을 이용하여 상기 마스크 물질막의 상부를 제거하는 것을 포함하되,상기 마스크 물질막은 그 상부에 편석된 불소 첨가제를 포함할 수 있다.

Description

마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법{Method of forming mask pattern and method of manufacturing semiconductor device using the same}
본 발명은 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 평탄도가 개선된 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라서 평면적으로 각 단위 셀이 차지하는 면적이 감소하게 되었다. 이와 같은 단위 셀 면적의 감소에 대응하여, 수 내지 수십 nm 수준의 보다 작은 나노 스케일의 디자인 룰(design rule)이 적용되고, 이에 따라 패턴의 종횡비도 증가하고 있다.
그 결과 하드마스크 물질막의 두께가 일정하지 않고 상부 표면도 평탄하지 않게 되어 노광 공정을 정확하게 수행하는데 어려움이 있다.
본 발명이 해결하고자 하는 일 기술적 과제는 우수한 평탄도를 가지는 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법을 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 이상 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명에 따른 마스크 패턴의 형성 방법은 패턴들을 포함하는 기판을 제공하는 것, 상기 기판 상에 상기 패턴들을 덮는 마스크 물질막을 형성하는 것, 및 액상 물질을 이용하여 상기 마스크 물질막의 상부를 제거하는 것을 포함하되, 상기 마스크 물질막은 그 상부에 편석된 불소 첨가제를 포함할 수 있다.
본 발명에 따른 반도체 소자의 제조 방법은 기판 상에 리세스들을 형성하는 것, 상기 기판 상에 마스크 물질막 용액을 분사 하는 것, 상기 마스크 물질막 용액을 제1 층 및 제2 층으로 분리시키는 것, 상기 제1 층의 적어도 일부를 경화시키는 것, 및 상기 제2 층을 제거하는 것을 포함하되, 상기 제2 층은 편석된 불소 첨가제를 포함하고, 상기 제2 층을 제거하는 것은 상기 불소 첨가제와 반응하는 용액을 이용하여 수행될 수 있다.
본 발명에 따른 마스크 패턴 형성 방법은 기판 상의 패턴 밀도 차이에 따라 발생하는 하드 마스크의 단차를 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 마스크 패턴의 제조 방법을 나타낸 순서도이다.
도 2 내지 도 7은 본 발명의 일 실시예에 따른 마스크 패턴의 형성 방법을 순서에 따라 나타낸 단면도들이다.
도 8 및 도 9는 본 발명의 다른 일 실시예에 따른 마스크 패턴의 형성 방법을 나타낸 단면도이다.
도 10 및 도 11은 본 발명의 또 다른 일 실시예에 따른 마스크 패턴의 형성 방법을 나타낸 단면도들이다.
도 12a는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 나타내는 평면도이다.
도 12b 내지 도 22는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 나타내는 도면들로 도 12a의 I-I'에 따른 단면도들이다.
도 23은 불소 첨가제 비율에 따른 마스크 물질막의 두께 감소량을 나타낸 그래프이다.
도 24는 불소 첨가제 비율에 따른 물의 접촉각(SCA)을 나타낸 그래프이다.
이하, 도면들을 참조하여 본 발명의 개념에 따른 마스크 패턴의 형성 방법을 설명한다.
도 1은 본 발명의 일 실시예에 따른 마스크 패턴의 제조 방법을 나타낸 순서도이다. 도 2 내지 도 7은 본 발명의 일 실시예에 따른 마스크 패턴의 형성 방법을 순서에 따라 나타낸 단면도들이다.
도 1 및 도 2를 참조하면 패턴들을 포함하는 기판이 제공될 수 있다(S100).
기판(101)은 반도체 기판을 포함할 수 있다. 일부 실시예들에서, 기판(101)은 Si 또는 Ge과 같은 반도체를 포함할 수 있다. 다른 일부 실시예들에서, 기판(101)은 SiGe, SiC, GaAs, InAs, 또는 InP와 같은 화합물 반도체를 포함할 수 있다. 또 다른 일부 실시예들에서, 기판(101)은 SOI (silicon on insulator) 구조를 가질 수 있다. 기판(101)은 도전 영역, 예를 들면 불순물이 도핑된 웰 (well), 또는 불순물이 도핑된 구조물을 포함할 수 있다. 또한, 기판(101)은 STI (shallow trench isolation) 구조와 같은 다양한 소자분리 구조를 가질 수 있다. 또, 기판(101)에는 트랜지스터나 다이오드와 같은 반도체 소자들이 형성되어 있을 수 있다. 또한 기판(101)에는 다수의 배선들이 다층으로 배열되고 이들이 층간절연막에 의하여 전기적으로 분리되어 있을 수 있다. 선택적으로, 기판(101)은 절연막 또는 도전막을 포함할 수 있다. 예를 들면, 기판(101)은 금속, 합금, 금속탄화물, 금속 질화물, 금속 산질화물, 금속 산탄화물, 반도체, 폴리실리콘, 산화물, 질화물, 산질화물, 탄화수소 화합물, 또는 이들의 조합을 포함할 수 있으나, 이에 한정되는 것은 아니다
패턴들은 제1 패턴들(PT1) 및 제2 패턴들(PT2)을 포함할 수 있다. 제1 패턴들(PT1) 및 제2 패턴들(PT2)은 제1 방향(D1)을 따라서 규칙적으로 반복되는 패턴을 포함할 수 있다. 다른 일부 실시예들에서 제1 패턴들(PT1) 및 제2 패턴들(PT2)은 불규칙한 패턴을 포함할 수 있다.
제1 패턴들(PT1)이 배치되는 기판(101)의 일 영역이 제1 영역(101a)으로, 제2 패턴들(PT2)이 배치되는 기판(101)의 다른 일 영역이 제2 영역(101b)으로, 패턴들이 배치되지 않은 기판(101)의 또 다른 영역이 제3 영역(101c)으로 정의될 수 있다.
일 예로 제1 영역(101a)은 메모리 소자의 셀 영역, 제2 영역(101b)은 메모리 소자의 코아 영역, 및 제3 영역(101c)은 메모리 소자의 페리 영역일 수 있다.
제1 패턴들(PT1) 사이에는 제1 리세스(R1)가 개재될 수 있다. 제2 패턴들(PT2) 사이에는 제2 리세스(R2)가 개재될 수 있다.
제1 패턴(PT1)의 제1 방향(D1)에 따른 폭(△L1) 및 인접한 제1 리세스(R1)의 제1 방향(D1)에 따른 폭의 합(△S1)이 제1 픽셀 피치(△P1)로 정의될 수 있다. 제2 패턴(PT2)의 제1 방향(D1)에 따른 폭(△L2) 및 인접한 제2 리세스(R2)의 제1 방향(D1)에 따른 폭(△S2)이 제2 픽셀 피치(△P2)로 정의될 수 있다.
제2 픽셀 피치(△P2)는 제1 픽셀 피치(△P1)보다 클 수 있다. 구체적으로 제2 패턴(PT2)의 제1 방향(D1)에 따른 폭(△L2)은 제1 패턴(PT1)의 제1 방향(D1)에 따른 폭(△L1)보다 클 수 있다. 제2 리세스(R2)의 제1 방향(D1)에 따른 폭(△S2)은 제1 리세스(R1)의 제1 방향(D1)에 따른 폭(△S1)보다 크거나 같을 수 있다. 결과적으로 제1 방향(D1)을 따라서 제1 패턴들(PT1)이 제2 패턴들(PT2)보다 더 조밀하게 형성되어 있을 수 있다. 여기서 '패턴들이 조밀하다'는 것은 패턴들이 반복되는 주기가 더 짧거나 단위 면적당 형성된 패턴들의 수가 많음을 의미한다. 제1 영역(101a)의 제1 패턴들(PT1)의 반복 주기가 제2 영역(101b)의 제2 패턴들(PT2)의 반복 주기보다 더 짧으며 이를 통해 제1 패턴들(PT1)이 더 조밀함을 알 수 있다.
제1 패턴(PT1) 및 제2 패턴(PT2)은 제2 방향(D2)으로 동일한 높이(△H)를 가질 수 있다. 제1 패턴(PT1)의 상면(TS1)과 제2 패턴(PT2)의 상면(TS2), 및 제3 영역(101c)의 기판(101)의 상면(TS3)의 레벨은 실질적으로 동일할 수 있다. 제1 리세스(R1)의 바닥면(BS1)의 레벨과 제2 리세스(R2)의 바닥면(BS2)의 레벨은 실질적으로 동일하거나 서로 다를 수 있다.
도 1 및 도 3a 내지 도 4b를 참조하면 기판 상에 패턴들을 덮는 마스크 물질막이 형성될 수 있다(S200).
도 3a는 기판(101) 상에 마스크 물질막(201) 용액이 분사되는 것을 나타내는 도면이다. 도 3b는 도 3a의 AA'를 확대한 개념도이다.
마스크 물질막(201) 용액이 제1 패턴들(PT1) 및 제2 패턴들(PT2)을 덮을 수 있다. 마스크 물질막(201) 용액은 제1 리세스들(R1) 및 제2 리세스들(R2)을 채울 수 있다.
마스크 물질막(201)은 탄소계 물질일 수 있고 일 예로, 마스크 물질막(201)은 방향족 반복 단위를 갖는 탄화수소 화합물일 수 있다. 예를 들면, 마스크 물질막 (201) 용액은 소위 스핀-온 하드마스크(spin-on hardmask) 용액일 수 있으며, 불소 첨가제, 모노머, 가교제 및 소수성 용매를 포함할 수 있다.
불소 첨가제(202)는 표면 에너지가 낮은 물질일 수 있다. 마스크 물질막 (201) 용액은 불소 첨가제를 대신하여 표면 에너지가 낮은 다른 화합물을 포함할 수 있다.
분사된 마스크 물질막(201) 용액의 상부의 임의의 영역이 AA'로 정의될 수 있다. 마스크 물질막(201) 용액의 공기 표면과 맞닿는 부분은 곡률을 가진 반구 형태일 수 있다. 마스크 물질막(201) 전체에 걸쳐서 불소 첨가제(202)가 분산되어 있을 수 있다.
불소 첨가제(202)는 분지형 및/또는 환형 구조의 불소를 함유하는 고분자 화합물일 수 있다. 불소 첨가제는 일 예로 불화 비닐 수지(polyvinyl fluoride), 플루오르화 폴리비닐리덴(polyvinylidene fluoride), 폴리 플루오로에틸렌(polytrifluoroethylene), 폴리크로로트리플루오로에틸렌 polychlorotrifluoroethylene(PCTEE), 불소화 에틸렌 프로필렌 (Fluorinated ethylene proptlene), 파라핀(paraffin), 폴리테트라 플루오로에틸렌(polytetra fluoroethylene), 폴리헥사플루오로프로필렌(poly(hexafluoropropylene)) 중 적어도 어느 하나를 포함할 수 있다.
모노머는, 일 예로, 파이렌(pyrene) 유도체, 나프탈렌(naphthalene) 유도체, 안트라센(anthracene) 유도체, 페난트렌(phenanthrene) 유도체, 플루오렌(fluorene) 유도체, 프탈릭(phthalic) 무수물 유도체, 나프타센(naphthacene) 유도체, 플루오안트라센(fluoanthracene) 유도체, 테트라펜(tetraphene) 유도체, 페릴렌 (perylene) 유도체, 크리센(chrysene) 유도체, 디벤조안트라센(dibenzoanthracene) 유도체, 펜타펜 (pentaphene) 유도체, 코로넨(coronene) 유도체, 펜타센(pentacene) 유도체, 헥사센(hexacene) 유도체, 안탄트 렌(antanthrene) 유도체, 오발렌(ovalene) 유도체, 피란트렌(pyranthrene) 유도체, 아세나프텐(acenaphthene) 유도체, 아세나프틸렌(acenaphthylene) 유도체, 플루오란텐(fluoranthene) 유도체, 플루오란텐(fluoranthene), 유도체, 및 트리페닐렌(triphenylene) 유도체로 구성되는 군으로부터 선택되는 1종 이상일 수 있다.
가교제는 이소시아네이트계 가교제, 과산화물계 가교제, 에폭시계 가교제, 및 아민계 가교제 중의 1종 이상일 수 있다. 이소시아네이트계 가교제에 관련된 화합물로는, 예를 들어 톨릴렌디이소시아네이트, 클로르페닐렌디이소시아네이트, 테트라메틸렌디이소시아네이트,자일릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, 수소 첨가된 디페닐메탄디이소시아네이트 등의 이소시아네이트 모노머 및 이들 이소시아네이트 모노머를 트리메틸올프로판 등과 부가한 이소시아네이트 화합물이나 이소시아누레이트 화합물, 뷰렛형 화합물, 나아가서는 폴리에테르 폴리올이나 폴리에스테르 폴리올, 아크릴 폴리올, 폴리부타디엔 폴리올, 폴리이소프렌 폴리올 등 부가 반응시킨 우레탄 프레폴리머형의 이소시아네이트 등을 들 수 있다. 특히, 폴리이소시아네이트 화합물이고, 헥사메틸렌디이소시아네이트, 수소 첨가 자일릴렌디이소시아네이트 및 이소포론디이소시아네이트로 이루어지는 군에서 선택되는 1 종 또는 그것에서 유래하는 폴리이소시아네이트 화합물일 수 있다.
과산화물계 가교제는, 예를 들어 디(2-에틸헥실)퍼옥시디카보네이트, 디(4-t-부틸시클로헥실)퍼옥시디카보 네이트, 디-sec-부틸퍼옥시디카보네이트, t-부틸퍼옥시네오데카노에이트, t-헥실퍼옥시피발레이트, t-부틸퍼옥 시피발레이트, 디라우로일퍼옥사이드,디-n-옥타노일퍼옥사이드, 1,1,3,3-테트라메틸부틸퍼옥시-2-에틸헥사노에 이트, 디(4-메틸벤조일)퍼옥사이드, 디벤조일퍼옥사이드, t-부틸퍼옥시이소부티레이트, 1,1-디(t-헥실퍼옥시)시클로헥산 등일 수 있다.
에폭시계 가교제로서는, 예를 들어 N,N,N',N'-테트라글리시딜-m-크실렌디아민,디글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)시클로헥산,1,6-헥산디올디글리시딜에테르, 네오펜틸글리콜디글리시딜에테르, 에틸렌글리콜디글리시딜에테르, 프로필렌글리콜디글리시딜에테르, 폴리에틸렌글리콜디글리시딜에테르, 폴리프로필렌글리콜디글리시딜에테르, 소르비톨폴리글리시딜에테르, 글리세롤폴리글리시딜에테르, 펜타에리트리톨폴리글리시딜에테르, 폴리글리세롤폴리글리시딜에테르, 소르비탄폴리글리시딜에테르, 트리메틸올프로판폴리글리시딜에테르, 아디프산디글리시딜에스테르, o-프탈산디글리시딜에스테르, 트리글리시딜-트리스(2-히드록시에틸)이소시아누레이트, 레조르신디글리시딜에테르, 비스페놀-S-디글리시딜에테르 등일 수 있다
아민계 가교제는, 예를 들면, 에틸렌디아민류 등 복수의 아미노기를 갖는 화합물을 이용할 수 있다. 에틸렌디아민류로서 구체적으로는, 에틸렌디아민, 1,2-디아미노프로판, 1,2-디아미노-2-메틸프로판, N-메틸에틸렌디 아민, N-에틸에틸렌디아민, N-이소프로필에틸렌디아민, N-헥실에틸렌디아민, N-시클로헥실에틸렌디아민, N-옥틸에틸렌디아민, N-데실에틸렌디아민, N-도데실에틸렌디아민, N,N-디메틸에틸렌디아민, N,N-디에틸에틸렌디아민, N,N'-디에틸에틸렌디아민, N,N'-디이소프로필에틸렌디아민, N,N,N'-트리메틸에틸렌디아민, 디에틸렌트리아민, N-이소프로필디에틸렌트리아민, N-(2-아미노에틸)-1,3-프로판디아민, 트리에틸렌테트라민, N,N'-비스(3-아미노 프로필)에틸렌디아민, N,N'-비스(2-아미노에틸)-1,3-프로판디아민, 트리스(2-아미노에틸)아민, 테트라에틸렌펜 타민, 펜타에틸렌헥사민, 2-(2-아미노에틸아미노)에탄올, N,N'-비스(히드록시에틸)에틸렌디아민, N-(히드록시에틸)디에틸렌트리아민, N-(히드록시에틸)트리에틸렌테트라민, 피페라진, 1-(2-아미노에틸)피페라진, 4-(2-아미노에틸)모르폴린, 폴리에틸렌이민을 예시할 수 있다. 에틸렌디아민류 이외에 적용 가능한 디아민류, 폴리아민류로서 구체적으로는, 1,3-디아미노프로판, 1,4-디아미노부탄, 1,3-디아미노펜탄, 1,5-디아미노펜탄, 2,2-디메틸-1,3-프로판디아민, 헥사메틸렌디아민, 2-메틸-1,5-디아미노프로판, 1,7-디아미노헵탄, 1,8-디아미노옥탄, 2,2,4-트리메틸-1,6-헥산디아민,2,4,4-트리메틸-1,6-헥산디아민, 1,9-디아미노노난, 1,10-디아미노데칸, 1,12-디아미노도데칸, N-메틸-1,3-프로판디아민,N-에틸-1,3-프로판디아민, -이소프로필-1,3-프로판디아민, N,N-디메틸-1,3-프로판디아민,N,N'-디메틸-1,3-프로판디아민,N,N'-디에틸-1,3-프로판디아민, N,N'-디이소프로필-1,3-프로판디아민, N,N,N'-트리메틸-1,3-프로판디아민, 2-부틸-2-에틸-1,5-펜탄디아민, ,N'-디메틸-1,6-헥산디아민,3,3'-디아미노-N-메틸디프로필아민,N-(3-아미노프로필)-1,3-프로판디아민, 페르미딘,비스(헥사메틸렌)트리아민, N,N',N''-트리메틸비스(헥사메틸렌)트리아민, 4-아미노메틸-1,8-옥탄디아민,N,N'-비스(3-아미노프로필)-1,3-프로판디아민, 스페르민, 4,4'-메틸렌비스(시클로헥실아민), 1,2-디아미노시클로헥산, 1,4-디아미노시클로헥산, 1,3-시클로헥산비스(메틸아민), 1,4-시클로헥산비스(메틸아민), 1,2-비스(아미노에톡시)에탄, 4,9-디옥사-1,12-도데칸디아민, 4,7,10-트리옥사-1,13-트리데칸디아민, 1,3-디아미노히드록시프로판, 4,4'-메틸렌디피페리딘, 4-(아미노메틸)피페리딘, 3-(4-아미노부틸)피페리딘, 폴리알릴아민을 예시할 수 있지만, 본 발명이 이들에 한정되는 것은 아니다.
소수성 용매는 프로필렌글리콜 모노메틸 에테르 아세테이트(propylene glycol monomethyl ether acetate,PGMEA), 프로필렌글리콜 모노메틸 에테르(propylene glycol monomethyl ether, PGME), 프로필렌글리콜 프로필, 에테르(propylene glycol propyl ether, PGPE), 시클로헥사논, N-메틸-2-피롤리돈(N-methyl-2-pyrrolidone, NMP), γ-부티로락톤(γ-butyrolactone, GBL), 2-히드록시 이소부티르산 메틸에스테르(2-hydroxyisobutyric acid methylester, HBM), 디메틸설폭사이드(dimethyl sulfoxide, DMSO), 및 에틸 락테이트(ethyl lactate, EL)로 구성되는 군으로부터 선택되는 1종 이상일 수 있다.
마스크 물질막(201) 용액은 불소 첨가제(202), 모노머, 가교제 및 소수성 용매가 혼합된 용액일 수 있으나, 여기에 한정되는 것은 아니다.
도 4a는 마스크 물질막(201) 용액이 기판(101) 상에 코팅되는 과정을 나타내는 도면이다. 도 4b는 도 4a의 BB'의 확대도이다.
도 4a 및 도 4b를 참조하면 마스크 물질막(201) 용액의 분사과정과 동시에 또는 마스크 물질막(201) 용액의 분사 후에 마스크 물질막(201)은 스핀 코팅(spin coating) 방식에 의해서 형성될 수 있다. 기판(101)이 회전하면서 마스크 물질막(201)은 기판(101) 상면 전체에 거쳐서 고르게 코팅될 수 있다. 마스크 물질막(201)은 기판(101) 상면으로부터 제1 영역(101a) 내지 제3 영역(101c)에 걸쳐서 의 제2 방향(D2)으로의 200nm 내지 1000nm 평균 두께를 가질 수 있다.
제1 영역(101a) 상의 마스크 물질막(201)의 상면(MS1)의 레벨, 제2 영역(101b) 상의 마스크 물질막(201)의 상면(MS2)의 레벨, 및 제3 영역(101c) 상의 마스크 물질막(201)의 상면(MS3)의 레벨은 서로 상이할 수 있다.
구체적으로 제3 영역(101c) 상의 마스크 물질막(201)의 상면(MS3)의 레벨, 및 제2 영역(101b) 상의 마스크 물질막(201)의 상면(MS2)의 레벨은 제1 영역 (101a)상의 마스크 물질막(201)의 상면(MS1)의 레벨보다 높을 수 있다. 제3 영역(101c) 상의 마스크 물질막(201)의 상면(MS3)의 레벨 및 제1 영역(101a) 상의 마스크 물질막(201)의 상면(MS1)의 레벨은 단차(△D1)를 가질 수 있다.
마스크 물질막(201)의 상부의 임의의 영역이 BB'로 정의될 수 있다. 스핀 코팅 과정 중에 높은 회전 속도에 의해서 소수성 용매가 일부 증발할 수 있다. 소수성 용매의 증발 과정에서, 소수성의 불소 첨가제(202)가 마스크 물질막(201)의 상부로 이동될 수 있다.
도 5a는 마스크 물질막(201) 용액이 기판 상에 코팅된 후를 나타내는 도면이다. 도 5b는 도 5a의 CC'를 확대한 개념도이다.
도 5a 및 5b를 참조하면 마스크 물질막(201)은 제1 층(L1, 201) 및 제2 층(L2, 202)으로 물리적으로 분리될 수 있다. 제2 층(L2)은 불소 첨가제(202)가 편석된 층일 수 있다. 소수성인 불소 첨가제(202)는 기판(101)보다는 소수성이 강한 공기와 더 인력이 강하기 때문에 제2 층(L2)은 분리된 상태로 남아있을 수 있다.
도 1 및 도 6을 참조하면 액상 물질을 이용하여 마스크 물질막의 상부가 제거될 수 있다(S300). 제거되는 마스크 물질막(201)의 상부는 불소 첨가제(202)가 편석된 제2 층(L2)일 수 있다.
제거되는 공정은 일 예로 린스 공정일 수 있다. 액상물질은 신너(thinner), 알코올, 현상액 등 적어도 어느 하나를 포함할 수 있다. 액상 물질은 불소 첨가제(202)에 대한 용해성을 지니고 있어서 불소 첨가제(202)의 제거 및 희석제로 사용될 수 있다.
제2 층(L2) 제거시 기판(101)을 회전시키면서 마스크 물질막(201) 상에 액상물질을 공급할 수 있다. 액상물질은 원심력에 의하여 기판(101)의 반지름 방향으로 이동하면서 제2 층(L2)을 제거할 수 있다. 액상물질은 예를 들어 4초 내지 60초동안 기판(101)의 상부 표면으로 공급될 수 있다.
제2 층(L2)이 제거된 후에, 제1 영역(101a) 상의 마스크 물질막(201)의 상면(MS1)의 레벨, 제2 영역(101b) 상의 마스크 물질막 상면(MS2)의 레벨, 및 제3 영역(101c) 상의 마스크 물질막(201)의 상면(MS3)의 레벨은 실질적으로 동일할 수 있다.
제3 영역(101c) 상의 마스크 물질막(201)의 상면(MS3)의 레벨 및 제1 영역(101a) 상의 마스크 물질막(201) 상면(MS1)의 레벨의 단차는 15nm이하일 수 있다.
도 1 및 도 7을 참조하면 마스크 물질막(201)에 열처리를 가해서 마스크 패턴(301)을 형성할 수 있다(S400).
구체적으로 마스크 물질막(201)은 380℃ 내지 420℃ 의 온도에서 열처리될 수 있다. 바람직하게는 400℃의 온도에서 열처리할 수 있다.
마스크 물질막(201) 내에 잔존하고 있는 소수성 용매가 모두 증발하면서, 일부 잔존하고 있던 불소 첨가제(202)도 함께 제거될 수 있다.
마스크 물질막(201)은 경화되어 고체 상태의 마스크 패턴(301)이 될 수 있다. 마스크 패턴(301)은 마스크 물질막(201)의 탄화수소 모노머들이 중합됨으로서 형성될 수 있다.
제1 영역(101a) 상의 마스크 패턴(301)의 상면(MS1)의 레벨, 제2 영역(101b) 상의 마스크 패턴(301) 상면(MS2)의 레벨, 및 제3 영역(101c) 상의 마스크 패턴(301)의 상면(MS3)의 레벨은 실질적으로 동일할 수 있다. 제3 영역(101c) 상의 마스크 패턴(301)의 상면(MS3)의 레벨 및 제1 영역(101a) 상의 상면(MS1)의 마스크 패턴(301)의 레벨의 단차는 15nm이하일 수 있다.
도 6과 비교하면 마스크 패턴(301)의 제2 방향(D2)으로의 평균 두께(△T2)는 마스크 물질막(201)의 제2 방향(D2)으로의 평균 두께(△T1)보다 작을 수 있다.
도 8 및 도 9는 본 발명의 다른 일 실시예에 따른 마스크 패턴의 형성 방법을 나타낸 단면도들이다. 이하에서 설명하는 것을 제외하면 도 2 내지 도 7을 참조하여 상세하게 설명하였으므로, 여기서는 추가적인 설명을 생략한다.
도 1, 도 8 및 도 9를 참조하면 제1 영역(101a), 제2 영역(101b), 및 제3 영역(101c)을 포함하는 기판을 제공하고(S100), 제1 영역(101a), 제2 영역(101b), 및 제3 영역(101c) 상에 마스크 물질막(201)이 형성될 수 있다(S200). 마스크 물질막(201)이 형성되는 것은 마스크 물질막(201) 용액의 분사 후 스핀 코팅 또는 분사와 동시와 이루어지는 스핀 코팅에 의해서 이루어질 수 있다.
기판(101)상에 분사되는 마스크 물질막(201) 용액의 양은 스핀 코팅 과정 중에 제1 영역(101a) 상의 마스크 물질막(201)의 상면(MS1)의 레벨, 제2 영역(101b) 상의 마스크 물질막(201)의 상면(MS2)의 레벨, 및 제3 영역(101c) 상의 마스크 물질막(201)의 상면(MS3)의 레벨이 실질적으로 동일할 수 있을 정도로 두텁게 분사될 수 있다.
마스크 물질막(201)은 스핀 코팅 과정 중에 제1 층(L1, 201) 및 제2 층(L2, 202)으로 물리적으로 분리될 수 있다. 제2 층(L2)은 불소 첨가제(202)가 편석된 층일 수 있다.
이어서 액상물질을 이용하여 마스크 물질막(201)의 상부(제 2층)를 제거할 수 있고(S300), 마스크 물질막(201)을 열처리하여 마스크 패턴(301)을 형성할 수 있다(S400).
도 10 및 도 11은 본 발명의 또 다른 일 실시예에 따른 마스크 패턴의 형성 방법을 나타낸 단면도들이다. 이하에서 설명하는 것을 제외하면 도 2 내지 도 7을 참조하여 상세하게 설명하였으므로, 여기서는 추가적인 설명을 생략한다.
도 1 및 도 10을 참조하면 제1 패턴들(PT1) 및 제2 패턴들(PT2)을 포함하는 기판을 제공하고(S100), 제1 패턴들(PT1) 및 제2 패턴들(PT2)을 덮는 마스크 물질막(201)이 형성될 수 있다(S200).
마스크 물질막(201)을 형성하는 것은 마스크 물질막(201) 용액을 스핀 코팅한 후에, 제1 열처리 하는 것을 더 포함할 수 있다.
스핀 코팅에 의해서 마스크 물질막(201)은 제1 층(L1, 201) 및 제2 층(L2, 202)으로 물리적으로 분리될 수 있다.
제1 열처리에 의해서 제1 층(L1, 201)의 적어도 일부는 경화될 수 있다. 구체적으로 제1 층(L1, 201)의 하부가 경화되어 경화된 마스크 물질막(203)이 형성될 수 있다. 경화된 마스크 물질막(203)은 마스크 물질막(201)의 탄화수소 모노머들이 중합됨으로서 형성될 수 있다.
제1 열처리는 구체적으로, 기판(101)의 하부에 제공되는 열원으로부터 기판(101)에 열 에너지가 가해질 수 있다. 열원은 기판(101)이 배치되는 스테이지(stage) 또는 척(chuck) 내에 제공될 수 있다. 열원은 기판(101)에 대하여 기판(101)의 마스크 물질막(201)의 반대쪽에 위치할 수 있다.
열원에서 발생한 열은 스테이지 또는 척을 통하여 기판(101)에 그의 하부면을 통하여 전달된 후 상부 방향으로 전도에 의해 전달될 수 있다. 따라서 마스크 물질막(201)의 하부부터 경화가 이루어지게 되고, 마스크 물질막(201)의 상부는 미경화 상태를 유지할 수 있다. 경화된 마스크 물질막(203)은 후술할 액상물질에 의해서 잘 제거되지 않을 수 있다. 미경화된 마스크 물질막(201)의 경우에도 점성도가 높아져서, 도 5a와 비교하는 경우, 액상물질에 의한 용해도가 차이가 있을 수 있다.
제1 열처리는 약 80도 내지 250도의 온도에서 약 10초 내지 약 5분동안 수행될 수 있다. 또는 약 120도 내지 약 160도의 온도에서 약 15초 내지 약 1분동안 수행될 수 있다. 그러나 제1 열처리 조건은 마스크 물질막(201)의 가교제 종류에 따라 달라질 수 있다.
위와 같은 온도보다 높은 온도 및/시간보다 더 긴 시간 동안 제1 열처리가 수행되는 경우 제2 층(L2, 202)까지 경화될 수 있기 때문에 그 전에 경화 공정을 중단시킬 수 있다.
경화된 마스크 물질막(203)은 제1 패턴들(PT1) 및 제2 패턴들(PT2)과 접착될 수 있다. 제1 열처리 과정에서 소수성 용매의 증발량이 증가하면서 불소 첨가제(202)가 편석되기 유리할 수 있다.
도 10에서는 경화되지 않은 마스크 물질막(L1, 201)을 도시하였으나, 다른 실시예에 따르면 이 부분도 경화된 마스크 물질막(203)으로 변화될 수 있다.
도 11을 참조하면, 제2 층(L2), 즉 편석된 불소 첨가제(202)를 포함하는 층이 액상 물질에 의해서 제거될 수 있다(S300).
다시 도 7을 참조하면, 제2 열처리에 의해서 마스크 패턴(301)이 형성될 수 있다(S400). 마스크 물질막(201)에 380℃ 내지 420℃의 온도에서 제2 열처리가 수행될 수 있다. 바람직하게는 400℃의 온도에서 수행될 수 있다
경화된 마스크 물질막(203)은 마스크 패턴(301)과 실질적으로 동일할 수 있다. 따라서 제2 열처리 후에 마스크 패턴(301)과 경화된 마스크 물질막(203) 사이에는 경계가 없을 수 있다.
제2 열처리 과정에서 미경화 마스크 물질막(201)의 용매 및 일부 잔존하고 있는 불소 첨가제(202)가 증발할 수 있다. 따라서 마스크 패턴(301)의 제2 방향(D2)으로의 평균 두께(△T2)는 도 10과 비교할 때, 마스크 물질막(201)의 제2 방향(D2)으로의 평균 두께 및 경화된 마스크 물질막(203)의 제2 방향(D2)으로의 평균 두께의 합(△T3)보다 작을 수 있다.
[적용예]
도 12a는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 나타내는 평면도이다. 도 12b 내지 도 22는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 나타내는 도면들로 도 12a의 I-I'에 따른 단면도들이다.
도 12a 및 도 12b를 참조하면 기판(101) 상에 절연막(102)이 제공될 수 있다. 절연막(102)은 일 예로 실리콘 산화물을 포함할 수 있다.
기판(101) 상에 제1 리세스들(R1) 및 제2 리세스들(R2)이 기판(101)의 상면에 평행한 제1 방향(D1)을 따라서 이격되게 형성될 수 있다.
제1 리세스들(R1)이 배치된 기판(101) 일 영역이 제1 영역(101a)으로, 제2 리세스들(R2)이 배치된 기판(101) 다른 일 영역이 제2 영역(101b)으로 정의될 수 있다.
예를 들어 메모리 소자의 경우 제1 영역(101a)은 메모리 셀이 형성되는 메모리 셀 영역이고 제2 영역(101b)은 이러한 메모리 셀을 구동하기 위한 주변회로, 특히 고전압 소자가 형성되는 주변 회로 영역일 수 있다.
제1 리세스들(R1) 및 제2 리세스들(R2)은 제1 방향(D1)에 따른 폭(△S1, △S2)을 가질 수 있다. 제1 리세스(R1)의 제1 방향(D1)에 따른 폭(△S1)은 제2 리세스(R2)의 제1 방향(D1)에 따른 폭(△S2)보다 작을 수 있다.
제1 리세스(R1) 바닥면(BS1)의 레벨 및 제2 리세스(R2)의 바닥면(BS2)의 레벨은 실질적으로 동일하거나 서로 다를 수 있다. 제1 리세스들(R1) 사이의 절연막(102)의 상면(TS1)의 레벨과, 제2 리세스들(R2) 사이의 절연막(102)의 상면(TS2)의 레벨은 실질적으로 동일할 수 있다.
도 13 및 도 14를 참조하면 기판(101) 상에 마스크 물질막(201)이 형성될 수 있다. 마스크 물질막(201)은 마스크 물질막(201) 용액의 분사를 통한 스핀 코팅 방식에 의해서 형성될 수 있다.
제1 영역(101a) 상의 마스크 물질막(201)의 상면(TS1)의 레벨은 제2 영역(101b) 상의 마스크 물질막(201)의 상면(TS2)의 레벨보다 낮을 수 있다. 제2 영역(101b) 상의 마스크 물질막(201)의 상면(TS2)의 레벨과 제1 영역(101a) 상의 마스크 물질막(201)의 상면(TS1)의 레벨은 단차(△D2)를 가질 수 있다.
제1 영역(101a) 상의 제1 리세스들(R1)의 밀집도가 제2 영역(101b) 상의 제2 리세스들(R2)읠 밀집도보다 더 높기 때문에 마스크 물질막(201)의 상면의 레벨은 제1 영역(101a) 및 제2 영역(101b)에 따라 차이가 있을 수 있다.
스핀 코팅에 의해서 마스크 물질막(201)은 제1 층(L1, 201) 및 제2 층(L2, 202)으로 물리적으로 분리될 수 있다. 제2 층(L2)은 불소 첨가제(202)가 편석된 층일 수 있다.
도 15를 참조하면 제1 층(L1, 201)의 적어도 일부가 제1 열처리에 의해서 경화된 마스크 물질막(203)이 될 수 있다.
도 16을 참조하면 제2 층(L2, 202)이 액상 물질에 의해서 제거될 수 있다. 제1 영역(101a) 상의 마스크 물질막(201)의 상면(MS1)의 레벨 및 제2 영역(101b) 상의 마스크 물질막 (201)의 상면(MS2)의 레벨은 실질적으로 동일할 수 있다. 제1 영역(101a)의 마스크 물질막 (201)의 상면(MS1)의 레벨 및 제2 영역(101b) 상의 마스크 물질막(201)의 상면(MS2)의 레벨의 단차는 15nm 이하일 수 있다.
도 17을 참조하면 제2 열처리를 통하여 마스크 물질막(201)을 경화시켜 마스크 패턴(301)이 형성될 수 있다. 경화된 마스크 물질막(203)은 마스크 패턴(301)과 실질적으로 동일할 수 있다. 따라서 제2 열처리 후에 마스크 패턴(301)과 경화된 마스크 물질막(203) 사이에는 경계가 없을 수 있다.
제2 열처리 과정에서 미경화 마스크 물질막(201)의 용매 및 일부 잔존하고 있는 불소 첨가제(202)가 증발할 수 있다. 따라서, 마스크 패턴(301)의 제2 방향(D2)으로의 평균 두께(△T5)는 도 16과 비교할 때, 마스크 물질막(201)의 제2 방향(D2)으로의 평균 두께 및 경화된 마스크 물질막(203)의 제2 방향(D2)으로의 평균 두께의 합(△T4)보다 작을 수 있다.
제1 영역(101a) 상의 마스크 패턴(301)의 상면(MS1)의 레벨 및 제2 영역(101b) 상의 마스크 패턴(301)의 상면(MS2)의 레벨은 실질적으로 동일할 수 있다. 제1 영역(101a) 상의 마스크 패턴(301)의 상면(MS1)의 레벨 및 제2 영역(101b) 상의 마스크 패턴(301)의 상면(MS2)의 레벨의 단차는 15nm 이하일 수 있다.
도 18을 참조하면, 마스크 패턴(301) 상에 추가적인 마스크 막(401)이 형성될 수 있다. 추가적인 마스크 막(401)은 일 예로 실리콘 산화질화막을 포함할 수 있다.
마스크 패턴(301)의 상면이 평탄하기 때문에 추가적인 마스크 막(401) 또한 평탄하게 형성될 수 있다. 도시하지는 않았으나 추가적인 마스크 막(401) 상에는 포토레지스트 막이 형성될 수 있다.
도 19를 참조하면, 노광 및 현상 공정을 거쳐서 추가적인 마스크 패턴(PM, 401)이 형성될 수 있다. 추가적인 마스크 패턴들(PM, 401) 사이에는 마스크 패턴(301)의 상면의 일부를 노출시키는 제1 개구(OP1) 및 제2 개구(OP2)가 형성될 수 있다.
도 20을 참조하면 추가적인 마스크 패턴(PM, 401)을 식각 마스크로 이용하여 마스크 패턴(301) 및 절연막(102)이 식각되어 기판(101) 상면의 일부가 노출될 수 있다.
도 21을 참조하면 추가적인 마스크 패턴(PM, 401) 및 마스크 패턴(301)이 제거되어 제1 홀(H1) 및 제2 홀(H2)이 형성될 수 있다.
도 22를 참조하면, 제1 홀(H1) 및 제2 홀(H2) 내부에 도전 물질(501)이 채워질 수 있다. 도전물질은 일 예로 구리 등의 금속 물질 중 어느 하나를 포함할 수 있다. 도전 물질(501)이 채워진 후에 화학적 기계 연마(CMP) 등의 평탄화 작업이 이루어질 수 있다.
Figure pat00001
표 1은 불소 첨가제 비율 및 공정 단계에 따른 마스크 물질막의 두께 변화를 나타낸 것이다. 도 23은 표 1의 린스 공정 후 불소 첨가제 비율에 따른 마스크 물질막의 두께 감소량을 나타낸 그래프이다.
표 1 및 도 23을 참조하면 마스크 물질막 내의 불소 첨가제 비율이 증가할수록 마스크 물질막의 두께 감소량이 증가한다. 린스 공정에 의해 마스크 물질막의 상부가 제거되는 경우, 그 제거 비율은 불소 첨가제의 비율이 높을수록 증가됨을 알 수 있다.
도 24는 불소 첨가제 비율에 따른 마스크 물질막 상의 물의 접촉각(SCA)을 나타낸 그래프이다. 접촉각(SCA)이 클수록 소수성이 큰 것을 의미한다.
도 24를 참조하면, 마스크 물질막을 기판 상에 스핀 코팅한 후에 240℃로 90초동안 제1 열처리하였다. 불소 첨가제 비율이 0wt%인 경우에 비하여 10wt%, 30wt%, 및 50wt%인 경우 마스크 물질막 표면 상의 물의 접촉각(SCA)이 증가하였다. 이를 통해서 스핀 코팅 후에 마스크 물질막의 상부에 소수성을 띄는 불소 첨가제가 편석됨을 알 수 있다.
이후 린스 공정 후에 접촉각(SCA)이 감소한 것을 보아, 마스크 물질막 표면의 소수성이 감소하였다. 이를 통해 편석된 불소 첨가제가 일부 제거된 것을 알 수 있다.
이어서 400℃에서 90초동안 제2 열처리 한 후에는 접촉각(SCA)은 불소 첨가제의 최초 함유량과 관계없이 모두 동일한 경향을 보였다. 따라서 마스크 물질막을 제2 열처리하여 마스크 패턴을 형성 시, 마스크 패턴 내에는 불소 첨가제가 실질적으로 남아있지 않음을 알 수 있다.
Figure pat00002
표 2는 불소 첨가제를 포함하는 마스크 물질막으로 마스크 패턴을 형성한 실시예 1과 불소 첨가제를 포함하지 않는 마스크 물질막으로 마스크 패턴을 형성한 비교예 1의 마스크 패턴의 두께를 나타내었다.
실시예 1 및 비교예 1은 모두 제1 영역의 패턴의 픽셀 피치는 90nm, 패턴 폭은 45nm, 리세스 폭은 45nm 이다. 실시예 1 및 비교예 1은 모두 제2 영역은 패턴의 픽셀 피치는 104nm, 패턴 폭은 59nm, 리세스 폭은 45nm 이다.
실시예 1은 제3 영역상의 마스크 패턴의 두께는 209nm이고 제1 영역 상의 마스크 패턴의 두께는 198nm로서 양 영역의 단차는 11nm이다. 비교예 1은 제3 영역 상의 마스크 패턴의 두께는 174nm이고 제1 영역 상의 마스크 패턴의 두께는 152nm로서 양 영역의 단차는 22nm이다. 불소 첨가제를 포함하는 마스크 물질막을 사용하는 경우 단차가 더 줄어든 것을 알 수 있다.
본 발명에 따르면 조밀도가 다른 복수개의 패턴들을 포함하는 기판 상에 불소 첨가제를 포함하는 마스크 물질막을 두텁게 형성하고, 스핀 코팅 공정을 통하여 불소 첨가제 층을 분리하고, 액상 물질로 불소 첨가제 층을 제거함으로서 패턴 밀도 차이에 따른 마스크 물질막의 단차를 제거할 수 있다.
기존에 에치백(etchback) 공정이나 두 번의 스핀 온 하드 마스크(SOH) 생성보다 공정 단계를 줄임으로서 경제적인 효과가 있다,
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
101: 기판
102: 절연막
201: 마스크 물질막
202: 불소 첨가제
203: 경화된 마스크 물질막
301: 마스크 패턴

Claims (10)

  1. 패턴들을 포함하는 기판을 제공하는 것;
    상기 기판 상에 상기 패턴들을 덮는 마스크 물질막을 형성하는 것; 및
    액상 물질을 이용하여 상기 마스크 물질막의 상부를 제거하는 것을 포함하되,
    상기 마스크 물질막은 그 상부에 편석된 불소 첨가제를 포함하는 마스크 패턴의 형성 방법.
  2. 제1 항에 있어서,
    상기 패턴들은 제1 패턴들 및 제2 패턴들을 포함하고,
    상기 제1 패턴들 각각의 폭은 상기 제2 패턴들 각각의 폭보다 작고,
    상기 기판은 상기 제1 패턴들이 배치되는 제1 영역 및 상기 제2 패턴들이 배치되는 제2 영역을 포함하는 마스크 패턴의 형성 방법.
  3. 제2 항에 있어서,
    상기 제1 패턴들 각각의 상면의 레벨(level)과 상기 제2 패턴들 각각의 상면의 레벨(level)은 동일한 마스크 패턴의 형성 방법.
  4. 제1 항에 있어서, 상기 마스크 물질막은 스핀 온 하드 마스크(spin on hardmask) 물질인 마스크 패턴 형성 방법.
  5. 제1 항에 있어서, 상기 마스크 물질막을 형성하는 것은 마스크 물질막 용액을 상기 기판 상에 스핀 코팅하는 것을 포함하는 마스크 패턴의 형성 방법.
  6. 기판 상에 리세스들을 형성하는 것;
    상기 기판 상에 마스크 물질막 용액을 분사하는 것;
    상기 분사된 마스크 물질막 용액을 제1 층 및 제2 층으로 분리시키는 것;
    상기 제1 층의 적어도 일부를 경화시키는 것; 및
    상기 제2 층을 제거하는 것을 포함하되,
    상기 제2 층은 편석된 불소 첨가제를 포함하고,
    상기 제2 층을 제거하는 것은 상기 불소 첨가제와 반응하는 용액을 이용하여 수행되는 반도체 소자의 제조 방법.
  7. 제6 항에 있어서,
    상기 리세스들은 제1 리세스들 및 제2 리세스들을 포함하고,
    상기 제1 리세스들 각각의 폭은 상기 제2 리세스들 각각의 폭보다 좁은 반도체 소자의 제조 방법.
  8. 제7 항에 있어서,
    상기 마스크 물질막 용액을 분사하는 것은 상기 제1 리세스 상의 마스크 물질막 용액의 상면의 레벨과 상기 제2 리세스 상의 마스크 물질막 용액의 상면의 레벨이 동일해질 때까지 분사하는 반도체 소자의 제조 방법.
  9. 제6 항에 있어서,
    상기 마스크 물질막 용액을 제1 층 및 제2층으로 분리하는 것은 상기 기판을 회전시키는 것을 포함하는 반도체 소자의 제조 방법.
  10. 제6 항에 있어서,
    상기 제1 층의 적어도 일부가 경화되는 것은, 상기 기판의 하부의 열원으로부터 상기 기판의 하면에 열을 가해주는 것을 포함하는 반도체 소자의 제조 방법.

KR1020190008116A 2019-01-22 2019-01-22 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 KR20200091526A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190008116A KR20200091526A (ko) 2019-01-22 2019-01-22 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US16/733,447 US11189491B2 (en) 2019-01-22 2020-01-03 Method of forming mask pattern and method of fabricating semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190008116A KR20200091526A (ko) 2019-01-22 2019-01-22 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20200091526A true KR20200091526A (ko) 2020-07-31

Family

ID=71610100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190008116A KR20200091526A (ko) 2019-01-22 2019-01-22 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US11189491B2 (ko)
KR (1) KR20200091526A (ko)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422597B1 (ko) * 2001-11-27 2004-03-16 주식회사 하이닉스반도체 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자
JP2004241586A (ja) 2003-02-05 2004-08-26 Fujitsu Ltd 半導体装置の製造方法
TW200503167A (en) * 2003-06-20 2005-01-16 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
US7101798B2 (en) * 2003-11-17 2006-09-05 Intel Corporation Method to modulate etch rate in SLAM
KR100534103B1 (ko) * 2004-01-14 2005-12-06 삼성전자주식회사 초임계 유체를 이용한 미세 전자소자의 제조 방법
US7247555B2 (en) * 2004-01-29 2007-07-24 Chartered Semiconductor Manufacturing Ltd. Method to control dual damascene trench etch profile and trench depth uniformity
KR100696382B1 (ko) 2005-08-01 2007-03-19 삼성전자주식회사 반도체 소자 및 그 제조방법
JP4883286B2 (ja) 2006-08-01 2012-02-22 日産化学工業株式会社 傾斜構造を有するリソグラフィー用レジスト下層膜
JP4919871B2 (ja) * 2007-02-09 2012-04-18 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法および記憶媒体
KR20090025438A (ko) 2007-09-06 2009-03-11 주식회사 하이닉스반도체 패턴 형성용 적층막 및 그의 형성 방법
US20090117745A1 (en) * 2007-11-02 2009-05-07 Li Siyi Methods for selectively etching a barrier layer in dual damascene applications
JP6035017B2 (ja) 2010-10-04 2016-11-30 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ 下層組成物および下層を像形成する方法
US9190316B2 (en) * 2011-10-26 2015-11-17 Globalfoundries U.S. 2 Llc Low energy etch process for nitrogen-containing dielectric layer
TWI552232B (zh) 2013-11-25 2016-10-01 Nat Applied Res Laboratories The Method and Structure of Fin - type Field Effect Transistor
KR102092863B1 (ko) 2013-12-30 2020-03-24 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9887126B2 (en) * 2014-08-26 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Structure of dual damascene structures having via hole and trench
US9419097B2 (en) * 2014-11-24 2016-08-16 International Business Machines Corporation Replacement metal gate dielectric cap
US9499698B2 (en) 2015-02-11 2016-11-22 Az Electronic Materials (Luxembourg)S.A.R.L. Metal hardmask composition and processes for forming fine patterns on semiconductor substrates
KR102250656B1 (ko) 2015-10-08 2021-05-11 삼성전자주식회사 반도체 소자의 패턴 형성 방법
US10795261B2 (en) 2015-11-17 2020-10-06 Nissan Chemical Industries, Ltd. Additive for resist underlayer film-forming composition and resist underlayer film-forming composition containing the same
KR102491694B1 (ko) 2016-01-11 2023-01-26 삼성전자주식회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20200234947A1 (en) 2020-07-23
US11189491B2 (en) 2021-11-30

Similar Documents

Publication Publication Date Title
US7820553B2 (en) Prevention of trench photoresist scum
US5096849A (en) Process for positioning a mask within a concave semiconductor structure
US7252778B2 (en) Etching method and etching device
US8901004B2 (en) Plasma etch method to reduce micro-loading
US7014537B2 (en) Method of processing a semiconductor substrate
JP2005175498A (ja) スラリー組成物及びそれを用いる化学機械的研磨工程を含む半導体素子の製造方法
JPH04253322A (ja) ３つのレジスト層を利用した平坦化方法
US11378882B2 (en) Chemical composition for tri-layer removal
KR20160110657A (ko) 하드마스크용 중합체, 상기 중합체를 포함하는 하드마스크용 조성물, 및 이를 이용한 반도체 소자의 패턴 형성 방법
US11901189B2 (en) Ambient controlled two-step thermal treatment for spin-on coating layer planarization
US20060163208A1 (en) Photoresist stripping composition and methods of fabricating semiconductor device using the same
US20180012771A1 (en) Method of planarizing substrate surface
KR102310120B1 (ko) 하드마스크 물질막의 형성 방법
KR20200091526A (ko) 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
CN113956706A (zh) 用于衬底涂层的底漆材料
CN111492310A (zh) 乙炔基衍生的复合物、包含其的组合物、通过其制造涂层的方法以及制造包含该涂层的器件的方法
US20150279660A1 (en) Lithography Process and Composition with De-Crosslinkable Crosslink Material
US20200407594A1 (en) CMP Slurry Solution for Hardened Fluid Material
US20220310406A1 (en) Semiconductor device forming method and substrate processing apparatus
US11107681B2 (en) Method of fabricating semiconductor device by removing material on back side of substrate
US8053377B2 (en) Low stress photo-sensitive resin with sponge-like structure and devices manufactured employing same
KR20180058993A (ko) 반도체 소자의 패턴 형성 방법
US6503811B1 (en) Substrate having a semiconductor layer, and method for fabricating the same
US20230386852A1 (en) Ambient controlled two-step thermal treatment for spin-on coating layer planarization
TWI778393B (zh) 製造半導體元件的方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal