KR100534103B1 - 초임계 유체를 이용한 미세 전자소자의 제조 방법 - Google Patents

초임계 유체를 이용한 미세 전자소자의 제조 방법 Download PDF

Info

Publication number
KR100534103B1
KR100534103B1 KR10-2004-0002754A KR20040002754A KR100534103B1 KR 100534103 B1 KR100534103 B1 KR 100534103B1 KR 20040002754 A KR20040002754 A KR 20040002754A KR 100534103 B1 KR100534103 B1 KR 100534103B1
Authority
KR
South Korea
Prior art keywords
film
layer
sacrificial
supercritical
interlayer insulating
Prior art date
Application number
KR10-2004-0002754A
Other languages
English (en)
Other versions
KR20050074844A (ko
Inventor
한상철
오준환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2004-0002754A priority Critical patent/KR100534103B1/ko
Priority to US11/033,712 priority patent/US7351635B2/en
Priority to CNB2005100565652A priority patent/CN100353491C/zh
Publication of KR20050074844A publication Critical patent/KR20050074844A/ko
Application granted granted Critical
Publication of KR100534103B1 publication Critical patent/KR100534103B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G15/00—Cable fittings
    • H02G15/02—Cable terminations
    • H02G15/06—Cable terminating boxes, frames or other structures
    • H02G15/064—Cable terminating boxes, frames or other structures with devices for relieving electrical stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/22—Sheathing; Armouring; Screening; Applying other protective layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

초임계 유체를 이용하여 미세 전자 소자를 제조하는 방법을 설명한다. 이 방법은, 기판을 마련하고, 상기 기판의 적어도 일부를 덮는 HSQ막을 형성하고, 초임계 CO2로 상기 HSQ막을 제거하는 것을 포함한다.

Description

초임계 유체를 이용한 미세 전자소자의 제조 방법{Method of fabricating a microelectronic device using supercritical fluid}
본 발명은 미세 전자 소자(microelectronic device) 제조 방법에 관한 것으로서, 보다 상세하게는 초임계 유체를 이용한 미세 전자소자의 제조 방법에 관한 것이다.
고집적 반도체 소자 등과 같은 미세 전자 소자는 다층 구조의 금속배선을 이용하여 상, 하층간의 소자를 연결한다. 금속막은 절연막에 대해 상대적으로 식각이 어렵기 때문에, 금속막을 패터닝하기 위하여 듀얼 다마신(dual damascene) 방법이 이용되고 있다. 미국특허 제6,057,239호에서 페이 왕(Fei Wang) 등은 "희생 스핀-온 물질을 이용한 이중 다마신 공정(Dual damascene process using sacrificial spin-on material)"을 개시한 바 있다.
이하 도 1a 내지 도 1g를 참조하여, 종래 기술에 따른 듀얼 다마신 배선의 형성 방법을 설명한다.
도 1a를 참조하면, 절연막(12)에 의해 서로 절연되는 하부 금속배선(11)을 갖는 반도체 기판(10)을 마련한다. 이어서, 하부 금속배선(11) 및 절연막(12) 상에 식각정지막(13), 층간절연막(14) 및 캡핑막(capping layer)(15)을 적층한다.
도 1b를 참조하면, 캡핑막(15) 상에 비아를 정의하는 포토레지스트 패턴(PR1)을 형성한다. 이어서, 포토레지스트 패턴(PR1)을 식각마스크로 캡핑막(15) 및 층간절연막(14)을 식각한다. 이에 따라, 식각된 층간절연막(14a) 및 캡핑막(15a) 내에 개구부(V)가 형성된다. 개구부(V)는 비아(V1)와 비아(V1)로부터 연장된 예비 트렌치(V2)를 포함한다.
도 1c를 참조하면, 포토레지스트 패턴(PR1)을 제거하고, 개구부(V)를 갖는 반도체 기판(10) 상에 희생막(16)을 형성하여 개구부(V)를 채운다. 이어서, 희생막(16) 상에 트렌치를 정의하는 포토레지스트 패턴(PR2)을 형성한다. 희생막(16)은 이후 트렌치를 형성하기 위해 층간절연막(14a)을 식각하는 과정에서 층간절연막(14a)에 대해 식각선택비가 높지 않은 식각정지막(13)이 제거되어 하부 금속배선(11)이 조기에 노출되는 것을 방지하기 위하여 형성한다.
도 1d를 참조하면, 포토레지스트 패턴(PR2)을 식각마스크로 희생막(16), 캡핑막(15a) 및 층간절연막(14a)을 식각한다. 이에 따라, 캡핑막(15a) 및 층간절연막(14a) 내에 예비 트렌치(V2)로부터 확장된 트렌치(T)가 형성된다. 그리고, 비아(V1) 내부 및 캡핑막(15a) 상부에 희생막들(16a, 16b)이 잔류된다.
도 1e를 참조하면, 포토레지스트 패턴(PR2)을 제거한다.
도 1f를 참조하면, 비아(V1) 내부 및 층간절연막(14a) 상부에 잔류하는 희생막들(16a, 16b)을 제거한다. 희생막들(16a, 16b)은 습식식각으로 제거한다. 예를 들어, 층간절연막(14)을 SiOC:H로 형성하고, 희생막(16)을 HSQ(hydrogenSilsesQquioxane)로 형성할 경우, 희석된 불산 용액(diluted hydrofluoric acid)을 이용한 습식식각으로 희생막들(16a, 16b)을 제거한다. 이와 같이, 습식식각으로 희생막들(16a, 16b)을 제거하는 과정에서, 식각 초기에 식각정지막(13)은 희생막(16a)으로 덮여있는데 반하여 캡핑막(15a)의 측벽은 노출되어 있어 습식식각제에 의해 손상을 받아 폭이 감소된다. 즉, 습식식각 실시전의 캡핑막(15a)의 폭은 'W1'인데 반하여, 습식식각 실시후의 캡핑막(15a)의 폭은 'W2'로 감소된다. 또한, 층간절연막(14a)과 캡핑막(15a)의 계면으로 침투된 습식식각제에 의해 층간절연막(14a)의 상부면이 손상되어 언더컷(under cut, U)이 형성된다. 이러한 언더컷(U)의 형성에 따라 캡핑막(15a)의 들림(lifting)이 발생할 수도 있다.
이에 더하여, 상기 층간절연막(14a)은 배선들 사이의 기생 커패시턴스를 감소시키기 위하여 저유전막으로 형성한다. 이러한 저유전막은 일반적으로 다공성이고(porous) 높은 흡습성(high water absorbance)을 갖는다. 따라서, 상술한 바와 같이 상기 희생막들(16a, 16b)을 습식식각 공정을 사용하여 제거하는 동안, 상기 층간절연막(14a) 내부로 수분이 침투되어 실라놀 그룹들(silanol groups; Si-OH bonds)을 생성시킨다. 이러한 실라놀 그룹들은 상기 층간절연막(14a)의 유전상수를 증가시킨다. 따라서, 상기 실라놀 그룹들을 제거하기 위해서는, 400℃보다 높은 온도에서 실시되는 추가 열처리 공정이 요구된다.
도 1g를 참조하면, 비아(V1) 저면의 식각정지막(13)을 선택적으로 제거한다. 이에 따라, 식각된 식각정지막(13a) 사이에 하부 금속배선(11)이 노출된다. 이어서, 트렌치(T) 및 비아(V1)를 전도막으로 채워 상부 배선(17)을 형성한다. 상부 배선(17)은 씨드막(seed layer), 확산방지막 및 금속막을 증착하고 증착 및 연마 공정을 실시하여 형성한다.
전술한 바와 같이 이루어지는 종래의 듀얼 다마신 배선의 형성 방법은, 희생막들(16a, 16b)을 제거하기 위한 습식식각에 의해 캡핑막(15a)의 좁아짐 또는 들림이 발생함에 따라 누설전류가 증가하고 씨드막 및 확산방지막이 불량하게 증착되어 막의 끊어짐이 발생하는 문제점이 있다.
한편, 미세 전자 소자 의 고집적화에 따라 금속배선 간의 간격이 감소되고 있다. 그런데, 금속 배선간의 간격이 좁아지게 되면 금속배선 상호 간의 교란(cross talk)이 일어날 수 있으며, 절연막을 사이에 두고 이웃하는 금속배선 사이에서 기생 커패시턴스가 증가하게 된다. 따라서, 금속배선을 통하여 전기적 신호가 불완전하게 전달되거나, 신호의 전달속도가 감소하게 된다. 전술한 듀얼 다마신 배선의 형성 방법에서 층간절연막(14)을 저유전 물질로 형성하여 기생 커패시턴스를 감소시킬 수 있다. 더욱이, 전술한 바와 같이 상기 희생막들(16a, 16b)을 제거하는 습식식각 과정에서 다공성(porous) 막질의 저유전 층간절연막(14a) 내에 실라놀 그릅들이 형성되어 유전상수가 증가하는 문제점이 있다. 층간절연막(14a) 내의 실라놀 그룹들은 400 ℃ 이상의 온도에서의 가열을 통하여 제거할 수 있으나, 이러한 가열에 따라 다른 소자의 다른 영역들이 손상(attack)을 받을 수 있다. 따라서, 층간절연막 상의 캡핑막을 손상시키지 않고 또한 층간절연막의 유전률을 증가시키지 않으면서 희생막을 제거할 수 있는 방법이 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 초임계 유체를 이용하여 희생막 등과 같은 물질막을 신뢰성 있게 제거할 수 있는 미세 전자 소자의 제조 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 초임계 유체를 이용하여 미세 전자 소자의 듀얼 다마신 배선을 형성하는 방법을 제공하는데 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 실시예들은 초임계 유체를 이용하여 물질막을 제거하는 미세 전자 소자의 제조 방법을 제공한다.
본 발명의 일실시예에 따른 미세 전자 소자의 제조 방법은, 기판을 마련하고, 상기 기판의 적어도 일부를 덮는 HSQ막을 형성하는 것을 포함한다. 초임계 CO2로 상기 HSQ막을 제거한다.본 발명의 다른 실시예에 따른 미세 전자 소자의 제조 방법은, 기판을 마련하고, 상기 기판 상에 층간절연막을 형성하고, 상기 층간절연막을 선택적으로 식각하여 상기 층간절연막 내에 개구부를 형성하는 것을 포함한다. 상기 개구부의 적어도 일부를 채우는 희생막을 형성한다. 상기 희생막 및 상기 개구부 주변의 상기 층간절연막을 노출시키는 식각마스크를 형성한다. 상기 식각마스크 형성 후 노출된 상기 층간절연막 및 상기 희생막을 선택적으로 식각하여 상기 개구부의 상부영역을 확장시킨다. 초임계 유체로 상기 희생막을 제거한다. 상기 식각마스크를 제거한다. 상기 개구부 내에 전도막 패턴을 형성한다.
본 발명의 다른 실시예에 따른 미세 전자 소자의 제조 방법은, 하부 배선을 갖는 기판을 마련하는 것을 포함한다. 상기 하부 배선을 덮는 식각정지막을 형성한다. 상기 식각정지막 상에 저유전 물질로 층간절연막을 형성한다. 상기 식각정지막이 노출될 때까지 상기 층간절연막을 식각하여 상기 층간절연막 내에 개구부를 형성한다. 상기 개구부는 그 저면에 상기 식각정지막이 노출되는 비아 및 상기 비아로부터 연장된 예비 트렌치를 포함한다. HSQ계 물질로 상기 개구부의 적어도 일부를 채우는 희생막을 형성한다. 상기 희생막 및 상기 개구부 주변의 상기 층간절연막을 노출시키는 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴 형성 후 노출된 상기 층간절연막 및 상기 희생막을 식각하여 상기 예비 트렌치로부터 확장된 트렌치를 형성한다. 초임계 CO2로 상기 희생막과 상기 포토레지스트 패턴을 동시에 제거한다. 상기 식각정지막을 제거하여 상기 하부배선을 노출시킨다. 상기 비아 및 상기 트렌치 내에 전도막을 채워, 상기 비아를 통하여 상기 하부배선과 연결되는 상부배선을 형성한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 실시예들은 초임계 유체(super fluid 또는 super critical fluid)를 이용하여 물질막을 제거하는 방법을 제공한다. 도 2에 보이는 바와 같이, 모든 물질은 고체, 액체, 기체의 3가지 상 이외에 새로운 상이 존재하게 되는데, 이를 초임계 유체라 한다. 초임계 유체는 임계점 이상의 온도와 압력에서 액체와 기체의 특성을 동시에 갖는다. 이 상태에서 유체는 기체의 침투성과 액체의 고밀도를 갖추어 기체와 액체의 장점을 동시에 지닌다. 초임계 유체는 액체나 기체에 비하여 활동성 및 반응성이 크며, 다른 물질이 섞여 있는 경우에도 빠르게 균일한 상태로 가는 이상기체(ideal gas)에 가까운 성질을 가진다. 또한, 유체 분자간의 인력이 작아 반응성이 크게 증가하여 공정시간의 단축을 가져올 수 있다. 그리고, 반응하지 않고 잔류하는 물질도 약간의 온도 및 압력 변화로 쉽게 회수가 가능하기 때문에 경제적, 환경적 효과도 크다고 할 수 있다.
이하 도 3a 및 도 3b를 참조하여 본 발명의 일실시예에 따라 초임계 유체를 이용한 미세 전자 소자의 제조 방법을 설명한다.
도 3a를 참조하면, 식각마스크(140) 사이에 노출된 물질막(130)을 갖는 기판(100)을 마련한다.
물질막(130)은 유기물 또는 무기물로 형성될 수 있다. 본 발명의 실시예에 따라, 물질막(130)은 HSQ(Hydrogen SilsesQuioxane), BPSG(BoroBhosphoSilicate Glass), PSG(PhosphoSilicate Glass) FSG(Fluorinated Silicate Glass), MSQ(Methyl SilsesQuioxane) 또는 포토레지스트로 형성될 수 있다. 물질막(130)은 미세 전자 소자 제조 과정 중에 형성되는 희생막일 수 있다.
식각마스크(140)는 포토레지스트 또는 실리콘질화막 등으로 형성할 수 있다. 식각마스크(140)를 포토레지스트로 형성할 경우, 물질막(130)과 식각마스크(140)를 동시에 제거할 수 있다. 한편, 식각마스크(140)는 기판(100) 상에 형성된 하부구조(S)를 덮을 수 있다.
하부구조(S)는 제1 층(110) 및 제2 층(120)을 포함하는 적층구조를 가질 수 있다. 제1 층(110)은 층간절연막이고 제2 층(120)은 캡핑막 또는 반사방지막일 수 있다. 제1 층(110)은 반도체 소자의 게이트 또는 비트라인을 덮는 층간절연막이고 제2 층(120)은 캡핑막일 수 있다. 제1 층(110)은 저유전 물질로 형성된 층간절연막일 수 있다. 제1 층(110)은 유기물 또는 무기물을 스핀-온(spin-on) 또는 화학기상증착(chemical vapor deposition)하여 형성할 수 있다. 또한, 제1 층(110)은 FSG(fluorinated silicate glass) 또는 SiOC 계열로 형성할 수 있다. SiOC 계열의 유전물질로서 SiOC:H, 어플라이드 머티리얼(Applied Material)사의 Black DiamondTM(이하, BD라 약칭함)를 이용할 수 있다. BD는 SiO2에 탄소를 함유시킨 물질로서 유전상수(k)가 2.6 내지 2.8이다. 메틸기(-CH3)의 영향으로 BD는 소수성을 가진다. BD와 유사한 제품인 노벨로스(Novellous)사의 CORALTM, ASM 사의 AuroraTM으로 제1 층(110)을 형성할 수도 있다. 또는 다우 케미컬(Dow Chemical) 사의 SiLKTM나 JSR사의 LKDTM 로 제1 층(110)을 형성할 수도 있다. 이러한 제1 층(110) 상에 캡핑막으로 제2 층(120)을 형성한다. 제2 층(120)은 SiO2, SiOF, SiON, SiC, SiN, SiCN 등으로 형성할 수 있다.
물질막(130)은 제1 층(110)과 제2 층(120)으로 이루어지는 절연막 패턴들 사이의 공간을 채울 수 있다. 상기 공간은 콘택홀일 수 있다. 절연막 패턴들 사이의 공간의 전부 또는 일부가 물질막(130)으로 채워질 수 있다. 도 3a에서 도면부호 '131'은 절연막 패턴들 사이의 공간 예로서, 콘택홀의 일부를 채우는 물질막의 표면을 나타낸다.
한편, 하부구조(S)를 이루는 제1 층(110)은 전도막이고, 제2 층(120)은 절연막일 수도 있다.
도 3b를 참조하면, 식각마스크(140) 및 물질막(130)을 제거한다. 식각마스크(140)를 이루는 물질에 따라, 물질막(130) 제거 전 또는 후에 별도로 식각마스크(140)를 제거할 수도 있다.
물질막(130) 및 식각마스크(140)는 초임계 유체를 사용하여 제거한다. 초임계 유체는 CO2, 탄화수소(예: 메탄, 에탄, 프로판, 부탄, 펜탄, 헥산, 에틸렌 및 프로필렌), 할로겐화 탄화수소 및 무기 화합물(예: 암모니아, 이산화탄소, 육불화황, 염화수소, 황화수소, 산화질소 및 이산화황) 등으로부터 형성될 수 있다. 전술한 물질 이외에도 산업상 통상적으로 사용되는 온도 및 압력에서 초임계 물질로 전환될 수 있는 다양한 물질을 이용할 수 있다. 예를 들어, 133 ℃ 이상의 온도 및 114 bar 이상의 압력에서 초임계 유체 상태를 갖는 NH3, 158 ℃ 이상의 온도 및 102 bar 이상의 압력에서 초임계 유체 상태를 갖는 NO2, 374 ℃ 이상의 온도 및 221 bar 이상의 압력에서 초임계 유체 상태를 갖는 H2O를 이용하여 물질막(130)을 제거할 수도 있다. 특히, 초임계 NH3는 염기성을 띠게 되므로 유기물의 제거가 가능하며, 또한 웨이퍼 표면을 소수성화시켜 파티클의 제거를 수행할 수도 있다. 초임계 NH3은 금속 이온의 리간드(ligand)로 작용하여 안정한 착이온(complex ion)을 형성함으로써 금속성 결함(defect) 및 금속이 포함된 폴리머(polymer)의 제거도 용이하다. 초임계 NH3를 이용할 경우, O3 가스를 첨가할 수 있으며, Ar, He와 같은 불활성 가스 및 N 2 가스 등을 캐리어 가스를 사용할 수도 있다.
바람직하게는, 초임계 CO2를 이용하여 물질막(130) 및 식각마스크(140)를 제거할 수 있다. CO2는 31 ℃ 이상의 온도 및 74 bar 이상의 압력에서 액체와 기체의 특성을 동시에 갖는다. 초임계 CO2의 밀도는 0.7 g/cc로서 액체와 비슷하나 점도가 액체보다 낮아 CO2 기체와 비슷한 높은 10-3㎠/sec의 침투력을 갖는다. 즉, 초임계 CO2는 액체 보다 확산도가 높고 표면 장력이 낮아 일반 액체로서는 침투가 불가능한 좁고 긴 구멍이나 틈, 세공 등에 쉽게 침투할 수 있다. 또한, 초임계 CO2는 기체로서 갖기 불가능한 고밀도를 가져 높은 용해도를 갖는다. CO2는 금속과는 거의 반응을 일으키지 않는다. 그리고, CO2의 초임계 조건은 상온 근처의 낮은 온도에서 얻어지므로 취급하기가 매우 쉽다는 점과 유기물에 대한 용해도가 높은 장점을 가진다. 또한, CO2는 무독성, 비가연성이며, 쉽고 싼 가격에 구할 수 있으며, 아울러 환경 친화적인 장점을 가지고 있다. 따라서, 초임계 CO2는 챔버로부터 방출될 수 있어 공정 관리가 수월한 장점이 있다.
또한, 초임계 CO2가 형성된 챔버 내에 첨가제를 소량 추가하면 CO2에 녹지않는 물질도 반응을 일으켜 제거할 수 있다. 예를 들어, HF, NH4F와 같은 불소계 물질(fluorine based material) 또는 알콜계 물질(alcohol based material)을 공급하여 식각 또는 제거 능력을 향상시킬 수 있다. 또한, 식각 부산물을 원활하게 제거하기 위하여 HAFC(HexaFluoroacrtylacetone)를 공급하여 킬레이션(kelation)을 유도할 수 있다. 아울러, 제1 층(110)을 이루는 층간절연막을 보호하기 위하여 방습제로서 HMDS(HexaMethylDisilazane) 또는 TMCS(TriMethylChloroSilane)를 첨가하여 물질막(130)을 제거할 수도 있다.
이하, 도 4a를 참조하여 본 발명의 다른 실시예에 따라 초임계 CO2를 이용하여 HSQ막을 제거하는 방법을 설명한다.
먼저, 상부에 HSQ막이 형성된 웨이퍼를 챔버 내에 둔다(310). 상기 HSQ막은 상기 웨이퍼의 적어도 일부를 덮는다. 상기 웨이퍼는 도 3a에 보이는 바와 같이 식각마스크(140) 사이에 노출된 물질막(130)으로서 HSQ막을 구비하는 기판(100)일 수 있다. 상기 챔버는 압력을 상승시킬 수 있는 가압압력 챔버일 수 있다.
다음으로, 상기 챔버를 봉한다(320).
이어서, 상기 챔버 내에 초임계 CO2를 형성한다(330). 초임계 CO2는 상기 챔버 내에 CO2를 공급하고, 온도와 압력을 임계점 이상으로 상승시켜 형성한다. 즉, 30 ℃ 내지 150 ℃, 바람직하게는 50 ℃ 내지 80 ℃의 온도 및 70 bar 내지 300 bar 사이, 바람직하게는 200 bar 내지 250 bar의 압력 조건에서 초임계 CO2를 형성한다. 다음으로, 초임계 CO2의 순환(341) 또는 첨가제 공급(342)을 실시할 수 있다(340).
첨가제는 HSQ막을 보다 효과적으로 제거하기 위해 공급한다(342). 첨가제로서 HF, NH4F와 같은 불소계 물질 또는 알콜계 물질을 공급할 수 있다. 또한, 식각 부산물을 원활하게 제거하기 위하여 HAFC를 공급하여 킬레이션을 유도할 수 있다. 경우에 따라, 상기 첨가제의 공급은 생략될 수도 있다.. 한편, 챔버 내 초임계 CO2의 밀도를 조절하기 위하여 CO2, H2, Ne, Ar 또는 N2 등과 같은 비활성 가스를 공급할 수도 있다.
계속하여, HSQ막의 제거가 완료될 때까지, 초임계 CO2의 형성(330) 및 초임계 CO2의 순환(341) 또는 첨가제 공급(342)을 반복적으로 실시할 수 있다. HSQ막의 제거가 완료되면, 챔버 내에 존재하는 식각 잔여물 및 식각 부산물을 제거하고(360), 챔버를 벤트한다(370).
다음으로, 챔버로부터 HSQ막이 제거된 웨이퍼를 꺼낸다(380). 이후, 탈이온수 또는 순수를 이용하여 웨이퍼를 세정할 수도 있다.
이하, 도 4b를 참조하여 본 발명의 또 다른 실시예에 따라 초임계 CO2를 이용하여 HSQ막을 제거하는 방법을 설명한다.
먼저, 상부에 HSQ막이 형성된 웨이퍼를 챔버 내에 둔다(410)..
다음으로, 상기 챔버를 봉한다(420).
이어서, 상기 챔버의 온도와 압력을 임계점 이상으로 상승시킨다(430). 온도는 30 ℃ 내지 150 ℃, 바람직하게는 50 ℃ 내지 80 ℃가 되도록 한다. 압력은 70 bar 내지 300 bar 사이, 바람직하게는 200 bar 내지 250 bar가 되도록 한다.
다음으로, 임계점 이상의 온도와 압력으로 유지된 상기 챔버 내에 초임계 CO2를 공급한다(440). 이 경우, 초임계 CO2의 형성은 별도로 마련된 외부 챔버에서 이루어진다(400). 즉, 상기 외부 챔버 내에 CO2를 공급하고, 온도와 압력을 임계점 이상으로 상승시켜 형성한다. 이때, 온도는 30 ℃ 내지 150 ℃, 바람직하게는 50 ℃ 내지 80 ℃가 되도록 하고, 압력은 70 bar 내지 300 bar 사이, 바람직하게는 200 bar 내지 250 bar가 되도록 하여 상기 초임계 CO2를 형성한다.
다음으로, 초임계 CO2의 순환(451) 또는 첨가제 공급(452)을 실시할 수 있다(450).
계속하여, HSQ막의 제거가 완료될 때까지, 외부 챔버에서 초임계 CO2의 형성(400), 챔버 내에 초임계 CO2 공급(440), 그리고 초임계 CO2의 순환(451) 또는 첨가제 공급(452)을 반복적으로 실시할 수 있다.
이어서, 챔버 내에 존재하는 식각 잔여물 및 식각 부산물을 제거하고(470), 챔버를 벤트한다(480).
다음으로, 챔버로부터 HSQ막이 제거된 웨이퍼를 꺼낸다(490).
본 발명은 고집적회로 반도체 소자, 프로세서, MEM's(Micro Electro Mechanical) 소자, 광전자 (optoelectronic) 소자, 디스플레이 소자(display device) 등의 미세 전자 소자의 듀얼 다마신 배선 형성 방법에 이용될 수 있다. 특히, 본 발명은 고속 특성이 요구되는 CPU(CentralProcessor Unit), DSP(Digital Signal Processor), CPU와 DSP의 조합, ASIC(Application Specific Integrated Circuit), 로직 소자, SRAM 등에 더욱 유용하게 이용될 수 있다.
이하, 도 5a 내지 도 5j를 참조하여 본 발명의 또 다른 실시예에 따라 초임계 유체를 이용하여 미세 전자 소자의 듀얼 다마신 배선을 형성하는 방법을 설명한다.
도 5a를 참조하면, 층간절연막(520)에 의해 서로 절연되는 하부 배선들(510)을 갖는 기판(500)을 마련한다. 이어서, 하부 배선(510) 및 층간절연막(520) 상에 비아 식각정지막(530), 층간절연막(540), 트렌치 식각정지막(550), 층간절연막(560) 및 캡핑막(570)을 차례대로 형성한다.
기판(500)으로는 실리콘 기판, SOI(Silicon On Insulator) 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판 또는 디스플레이용 유리 기판 등을 예로 들 수 있다. 기판(500)은 그 상부에 형성된 다양한 종류의 능동 소자 및 수동 소자 등을 포함할 수 있다.
하부배선(510)은 다양한 종류의 배선 물질, 예컨대, 구리, 구리 합금, 알루미늄, 알루미늄 합금, 텅스텐, 텅스텐 합금 등으로 이루어질 수 있다. 저저항 관점에서 하부 배선(510)은 구리로 형성되는 것이 바람직하다.
비아 식각정지막(530)은 후속의 비아 형성을 위한 건식식각 공정시 그리고 트렌치 형성 후 잔류하는 희생막 제거를 위한 공정시 하부 배선(510)이 노출되어 손상되는 것을 방지하기 위하여 형성한다. 트렌치 식각정지막(550)은 상부 배선이 형성되는 트렌치의 깊이를 보다 용이하게 결정하고, 층간절연막(540)의 상부면을 보호하기 위하여 형성된다. 식각률과 시간으로 상기 트렌치의 깊이를 조절할 수 있을 경우, 트렌치 식각정지막(550)의 형성은 선택적으로 생략될 수 있다. 비아 식각정지막(530) 및 트렌치 식각정지막(550)은 층간절연막들(540, 560)에 대해 식각선택비가 큰 물질로 형성한다. 바람직하게, 비아 식각정지막(530) 및 트렌치 식각정지막(550)은 유전율이 4 내지 5인 SiC, SiN, SiCN 등으로 형성할 수 있다. 유전상수(k)가 커지는 것을 방지하기 위하여 비아 식각정지막(530) 및 트렌치 식각정지막(550)의 두께는 가능한 최소화하되 식각장벽으로서의 기능을 수행하기에 충분한 두께로 형성하는 것이 바람직하다.
층간절연막들(540, 560)은 배선들 간의 RC 신호 지연을 방지하고 상호 간섭 및 전력 소비의 증가를 억제하기 위해서 저유전 물질로 형성하는 것이 바람직하다. 층간절연막들(540, 560)은 유기물, 무기물 또는 유기물과 무기물의 특성을 갖는 하이브리드형 물질을 화학기상증착(chemical vapor deposition) 또는 스핀-온 방법을 이용하여 형성할 수 있다. 본 발명의 실시예에 따라, 층간절연막들(540, 560)은 FSG(fluorinated silicate glass) 또는 SiOC 계열로 형성할 수 있다. 상기 SiOC 계열의 유전물질로서 SiOC:H, 어플라이드 머티리얼사의 Black DiamondTM , 노벨로스(Novellous)사의 CORALTM, ASM 사의 Aurora TM으로 층간절연막들(540, 560)을 형성할 수도 있다. 또는 다우 케미컬사의 SiLKTM나 JSR사의 LKDTM로 층간절연막들(540, 560)을 형성할 수도 있다.
캡핑막(570)은 듀얼 다마신 배선의 평탄화를 위한 CMP 과정에서 층간절연막(560)이 손상되는 것을 방지하기 위하여 형성한다. 캡핑막(570)은 SiO2, SiOF, SiON, SiC, SiN, SiCN 등으로 형성할 수 있다. 그리고, 캡핑막(570)은 후속 트렌치 형성을 위한 사진식각 공정에서 반사방지막으로서도 역할할 수 있다. 이 경우, 캡핑막(570)은 상기 열거한 물질들 중에서도 SiO2 , SiON, SiC, SiCN으로 형성하는 것이 더욱 바람직하다. 그러나, CMP 공정의 조절만으로도 층간절연막(560)의 손상을 방지할 수 있고, 후속 공정에서 반사방지기능을 가진 물질층이 형성된다면 캡핑막(560)의 형성은 선택적으로 생략할 수도 있다.
도 5b를 참조하면, 캡핑막(570) 상에 비아를 정의하는 포토레지스트 패턴(PR1)을 형성한다. 포토레지스트 패턴(PR1)은 248nm 이하의 광원에 적합한 포토레지스트를 도포한 후, 비아를 정의하는 포토마스크를 사용한 노광 및 현상을 거쳐 형성한다. 이어서, 포토레지스트 패턴(PR1)을 식각마스크로 사용하여 캡핑막(570), 층간절연막(560), 트렌치 식각정지막(550) 및 층간절연막(540)을 건식식각한다. 이에 따라, 건식식각된 캡핑막(571) 층간절연막(561), 트렌치 식각정지막(551) 및 층간절연막(541)을 통과하는 개구부(V)가 형성된다. 개구부(V)는 비아(V1)와 비아(V1)로부터 연장된 예비 트렌치(V2)를 포함한다. 비아(V1) 저면에는 비아 식각정지막(530)이 노출된다.
층간절연막들(540, 560)은 CxFy 또는 CxHyFz 등의 주 식각 가스와 Ar 가스 등의 불활성 가스의 혼합 가스 또는 여기에 O2, N2 및 COx 로부터 선택된 하나 이상의 가스가 더 첨가된 혼합 가스를 사용하는 반응성 이온 식각(RIE)으로 식각할 수 있다. 한편, 층간절연막(540)을 선택적으로 식각하고 비아 식각정지막(530)은 식각하지 않도록 RIE 조건들을 조절하여 진행할 수 있다.
도 5c를 참조하면, 포토레지스트 패턴(PR1)을 제거한 후, 개구부(V)를 희생막(580)으로 채운다. 포토레지스트 패턴(PR1)은 수소계(H2 based) 플라즈마 처리 후 스트리퍼를 사용하는 공정으로 제거한다. 수소계 플라즈마는 H2, N2/H2, NH3/H2, He/H2 또는 이들의 조합으로 얻어진 가스의 플라즈마를 칭한다. 포토레지스트 패턴 제거에 널리 사용되는 O2 에슁(ashing)을 이용하여 포토레지스트 패턴(PR1)을 제거할 수도 있다. 그러나, 층간절연막들(541, 561)을 유기물로 형성한 경우에는 O2 플라즈마에 의해 층간절연막들(541, 561)이 손상될 수 있으므로 수소계 플라즈마를 사용하는 것이 보다 바람직하다.
희생막(580)은 매립(gap fill) 능력이 우수한 물질로 형성한다. 층간절연막(561)과 건식 식각률이 실질적으로 동일하거나 희생막(580):층간절연막(561)의 건식식각비가 4:1 이하인 물질로 형성할 수 있다. 아울러, 상기 희생막(580)은 층간절연막들(541, 561)에 비해 매우 빠른 습식 식각 속도를 가지는 물질로 형성할 수 있다. 예를 들어, 희생막(580):층간절연막들(541, 561)의 습식식각비가 20:1 이상인 특성을 지닌 물질로 희생막(580)을 형성할 수도 있다. 또한, 후속의 트렌치를 정의하는 포토레지스트 패턴을 형성하기 위한 노광 공정시 층간절연막들(541, 561) 내에 포함되어 있는 질소 또는 아민 등의 염기성 물질이 포토레지스트막으로 확산되는 것을 방지할 수 있는 물질로 희생막(580)을 형성할 수 있다. 본 발명의 실시예에 따라, 희생막(580)은 HSQ(hydrogen Silsesquioxane), BPSG(borophosphosilicate glass), PSG(phosphosilicate glass) FSG(fluorinated silicate glass), MSQ(methyl Silsesquioxane) 또는 포토레지스트로 형성할 수 있다. 상기 포토레지스트는 i-라인(i-line), ArF 또는 KrF용 포토레지스트일 수 있다. 한편, 유기물과 무기물의 하이브리드형인 층간절연막(561)과 건식식각 선택비가 실질적으로 동일하고 층간절연막들(561, 541)에 대해 습식식각 선택비가 상대적으로 매우 큰 특성을 갖는 희생막(580)은 탄소가 없는 무기물로 형성하는 것이 바람직하다. 탄소가 없는 무기물 중에서 HSQ가 상기 조건들 충족에 가장 적합하다. 또한, 희생막(580) 내에는 흡광물질 또는 용해 억제제를 포함하는 것이 바람직하다. 용해 억제제는 포토레지스트의 현상액에 대한 용해를 억제할 수 있는 물질로, 당업자에게 공지된 물질이 사용될 수 있다. 본 명세서에서는 순수 HSQ와 흡광 물질 또는 용해 억제제 등의 첨가제를 포함하는 HSQ를 통칭하여 HSQ계 물질(HSQ based material)이라 한다.
희생막(580)은 스핀-온 방법으로 형성할 수 있다. 희생막(580)은 개구부(V) 내부 전부 또는 일부를 채울 수도 있다. 또한, 캡핑막(571) 상부면까지 희생막으로 덮을 수도 있다. 후자의 경우가 공정 조절 마진 측면에서 보다 바람직하다. HSQ계 물질로 희생막(580)을 형성할 경우의 코팅 조건(recipe)은 개구부들(V) 사이의 간격, 개구부(V)의 폭 및 높이 등의 변수를 고려하여 희생막의 두께를 쉽게 조절할 수 있다.
이후, 희생막(580)의 표면을 플라즈마 처리할 수도 있다. 플라즈마 처리는 O2, H2, He, NH3, N2, Ar 또는 이들의 혼합 가스의 플라즈마를 사용하여 상온 내지 500 ℃의 온도에서 1초 내지 120초간 진행한다. 플라즈마 처리에 의해 희생막(580)의 표면이 치밀화(densify)된다. 플라즈마 처리 목적 중의 하나는 희생막이 포토레지스트 현상액에 용해되는 것을 방지하기 위한 것이다. 따라서, 희생막이 용해 억제제를 포함할 경우에는 플라즈마 처리를 생략할 수도 있다. 또한, 희생막(580) 상에 반사방지막 등을 형성하여 현상액으로부터 희생막(580)을 보호할 수 있는 경우에는 플라즈마 처리를 생략할 수도 있다.
도 5d를 참조하면, 플라즈마 처리된 희생막(580) 상에 반사방지막(590)을 형성한다. 반사방지막(590)은 무기 반사방지막 또는 유기 반사방지막 모두 가능하나 유기 반사방지막인 것이 제거의 용이성 관점에서 유리하다. 반사방지막(590)은 당업자에게 공지된 248nm, 193nm 또는 그 이하 파장의 노광원을 흡수할 수 있는 반사방지물질이 사용될 수 있다. 반사방지막(590)은 500 ℃ 내지 700 ℃ 두께로 형성한다.
도 5e를 참조하면, 포토레지스트막(PR)을 형성한 후, 트렌치를 정의하는 마스크(700)를 사용하여 포토레지스트막(PR)을 노광한다. 마스크(700)의 투광영역(701)을 통과한 248nm, 193nm 또는 그 이하 파장의 노광원이 포토레지스트막(PR)에 조사되면 포토레지스트막(PR)의 노광부(A) 내의 광산발생제로부터 산(H+)이 발생한다. 포토레지스트막(PR)의 노광부(A)는 산(H+)에 의해 포토레지스트막(PR)이 현상액에 용해가능한 물질로 가수분해된다. 따라서, 비노광부(B)는 현상액에 용해되지 않고 잔류된다. 한편, 노광시 반사방지막(590)은 포토레지스트막(PR)의 노광부(A)를 투과한 빛이 다시 포토레지스트막(PR)으로 반사되는 것을 방지한다. 따라서, 희생막(580)이 흡광 물질을 포함할 경우에는 희생막(580)이 반사방지기능을 할 수 있으므로 이 경우에는 반사방지막(590)의 형성을 생략할 수 있다. 노광후 베이크에 의해 산가수분해는 더 활발해진다. 노광 및 노광후 베이크시, 희생막(580)은 질소 또는 아민에 대한 확산 장벽막으로 기능한다. 따라서, 개구부(V) 형성을 위해 사용한 식각 가스 또는 포토레지스트 패턴(도 5b의 PR1)을 제거하기 위한 플라즈마 처리에 의해 층간절연막들(541, 561) 표면에 잔류하게 된 질소 또는 아민 등의 염기성 물질이 희생막(580)을 따라 확산되어 포토레지스트막(PR)의 노광부(A)에 발생한 산을 중화시켜 포토레지스트 패턴이 불량하게 형성되는 것을 방지할 수 있다.
도 5f를 참조하면, 트렌치를 정의하는 포토레지스트 패턴(PR2)을 형성한다. 노광후 베이크된 포토레지스트막(PR)을 테트라메틸 암모늄 하이드록사이드 현상액에 담그면 노광부(A)만 현상액에 용해되어 제거되므로 도 5f에 도시되어 있는 바와 같은 포토레지스트 패턴(PR2)이 형성된다. 이 때, 노광부(A) 하부에 반사방지막(590)이 있으므로 희생막(580)이 현상액에 노출되지 않는다. 희생막(580)이 플라즈마 처리된 경우에는 반사방지막(590)이 형성되어 있지 않더라도 현상액에 의해 희생막(580)이 손상되지 않는다. 또한, 희생막(580)이 용해 억제제를 포함하는 경우에는 반사방지막(580)을 형성하지 않더라도 현상액에 의해 희생막(580)이 손상되지 않는다.
도 5g를 참조하면, 포토레지스트 패턴(PR)을 식각마스크로 사용하여 반사방지막(590), 희생막(580), 캡핑막(571)을 차례대로 식각한 후, 층간절연막(561) 및 희생막(580)을 소정 깊이로 식각하여 예비 트렌치(V2)로부터 확장된 트렌치(T)를 형성한다. 트렌치(T)는 건식식각으로 형성하되 층간절연막(561) 및 희생막(580)의 식각률이 실질적으로 동일하거나 희생막(580):층간절연막(561)의 식각비가 4:1 이하가 될 수 있는 조건으로 진행한다. 이때, 트렌치 식각정지막(551)이 노출될 때까지 식각을 진행한다. 트렌치 식각정지막(551)을 형성하지 않을 경우에는 층간절연막(561)의 식각률과 식각시간을 조절하여 트렌치(T)의 깊이를 조절할 수 있다. 트렌치(T) 형성 후, 비아(V1) 내부 및 캡핑막(571) 상에는 희생막들(581, 582)이 잔류한다. 이와 같이 비아(V1) 내부는 희생막(581)으로 채워져 있어 비아 식각정지막(530)은 노출되지 않고 하부 배선(510)을 보호한다. 층간절연막(561)이 무기물로 형성되고 희생막(580)이 HSQ계 물질로 형성된 경우, CxFy 또는 CxH yFz 등의 주 식각가스와 Ar 가스 등의 불활성 가스의 혼합 가스 또는 여기에 O2 , N2 및 COx로부터 선택된 하나 이상의 가스가 더 첨가된 혼합 가스를 사용하는 RIE로 진행하면 상기 조건을 충족시킬 수 있다.
도 5h는 포토레지스트 패턴(PR2) 그리고 비아(V1) 내부 및 캡핑막(571) 상에 잔류하는 희생막들(581, 582)을 제거한 결과물을 나타내는 단면도이다. 비아(V1) 내부의 희생막(581)이 제거됨에 따라 비아(V1) 저면의 비아 식각정지막(530)이 노출된다.
희생막들(581, 582)은 초임계 유체를 이용하여 제거한다. 바람직하게 도 4에 보이는 공정 순서에 따라 초임계 CO2를 이용하여 희생막들(581, 582)을 제거할 수 있다. 즉, 도 5g와 같은 공정이 완료된 기판(500)을 챔버 내에 두고 챔버를 봉한다. 이어서, 상기 챔버 내에 CO2를 공급하고, 30 ℃ 내지 150 ℃, 바람직하게는 50 ℃ 내지 80 ℃의 온도 및 70 bar 내지 300 bar 사이, 바람직하게는 200 bar 내지 250 bar의 압력 조건에서 초임계 CO2를 형성한다. 희생막들(581, 582)을 보다 효과적으로 제거하기 위해 챔버 내에 첨가제를 공급할 수 있다. 첨가제로서 HF, NH4F와 같은 불소계 물질 또는 알콜계 물질을 공급할 수 있다. 또한, 식각 부산물을 원활하게 제거하기 위하여 HAFC를 공급하여 킬레이션을 유도할 수 있다. 아울러, 층간절연막들(541, 561)을 보호하기 위하여 방습제로서 HMDS 또는 TMCS를 첨가할 수도 있다. 경우에 따라, 상기 첨가제의 공급은 생략될 수도 있다. 희생막들이 제거될 때까지 초임계 CO2의 생성, 순환 및 첨가제의 공급을 반복하여 진행한다. 한편, 챔버 내 초임계 CO2의 밀도를 조절하기 위하여 CO2, H2, Ne, Ar 또는 N2 등과 같은 비활성 가스를 공급할 수도 있다. 이어서, 챔버 내에 존재하는 식각 잔여물 및 식각 부산물을 제거하고, 챔버를 벤트한다. 챔버로부터 희생막이 제거되어 도 5h와 같은 구조를 갖는 기판을 꺼낸 다음, 탈이온수 또는 순수를 이용하여 기판을 세정할 수도 있다.
한편, 포토레지스트 패턴(PR2) 및 희생막들(581, 582)은 초임계 유체를 이용하여 동시에 제거될 수 있다. 또는, 초임계 유체를 이용하여 희생막들(581, 582)을 제거하기 전 또는 후, 포토레지스트 패턴(PR2)을 제거할 수도 있다. 포토레지스트 패턴(PR2)을 별도로 제거하는 경우 H2, N2/H2, NH3/H2 , He/H2 또는 이들의 혼합 가스로부터 얻어진 수소계 플라즈마를 사용할 수 있다.
도 5i를 참고하면, 비아(V1)에 저면에 노출되어 있는 비아 식각정지막(530)을 식각하여 하부 배선(510)을 노출시킨다. 이에 따라, 트렌치(T) 및 비아(V1)를 포함하며 비아(V1)로부터 연장된 듀얼 다마신 배선 영역(D)이 얻어진다. 비아 식각정지막(530)의 식각은 하부 배선(510)에 영향을 미치지 않고 비아 식각정지막(530)만을 선택적으로 제거할 수 있는 식각 조건으로 실시한다.
도 5j을 참고하면, 듀얼 다마신 배선 영역(D)을 갖는 기판(500) 상에 전도막을 형성한 후, 평탄화하여 듀얼 다마신 배선(600)을 완성한다. 전도막은 알루미늄, 텅스텐, 구리 또는 이들의 합금을 포함할 수 있으며, 저저항의 관점에서는 구리가 가장 바람직하다. 또한, 전도막은 확산장벽막 및 주배선막의 적층구조로 형성될 수 있으며, 당업자에게 공지된 기술들을 사용하여 다양하게 변형될 수 있다.
전술한 본 발명의 실시예에서는 비아 선행 듀얼 다마신 배선의 형성 방법을 설명하였다. 그러나, 본 발명은 상기 도 5a 내지 도 5j를 참조하여 트렌치 선행 듀얼 다마신, 싱글 다마신 배선 제조 방법에 적용할 수 있음은 물론이다.
전술한 바와 같이 이루어지는 본 발명은, 침투력이 우수한 초임계 유체를 이용하여 물질막을 제거함으로써 식각효율을 향상시킬 수 있다. 특히, 미세 전자 소자의 듀얼 다마신 배선 형성 공정에서 희생막을 초임계 유체로 제거함으로써, 캡핑막의 손상을 방지할 수 있다. 또한, 초임계 CO2를 이용하여 희생막을 제거함으로써, 습식식각에 따라 저유전 층간절연막의 표면에 OH-가 부착되는 것을 근본적으로 방지할 수 있다. 이에 따라, 저유전 층간절연막의 유전상수 증가를 효과적으로 억제할 수 있다. 나아가, OH-를 효과적으로 제거할 수 있는 초임계 CO2를 이용하여 희생막을 제거함으로써 희생막 제거 공정 이전에 층간절연막 표면에 부착되어 있는 OH-의 제거를 기대할 수 있다. 아울러, 초임계 유체를 이용하여 희생막과 함께 포토레지스트 패턴을 동시에 제거할 수 있다. 따라서, 포토레지스트를 제거하기 위한 별도의 에슁 공정 등을 생략할 수 있어 공정의 단순화를 이룰 수 있다.
도 1a 내지 도 1g는 종래 기술에 따른 듀얼 다마신 배선의 형성 방법을 보이는 단면도들이다.
도 2는 물질의 상태도를 보이는 그래프이다.
도 3a 및 도 3b는 본 발명의 일실시예에 따라 초임계 유체를 이용하여 미세 전자 소자를 제조하는 방법을 보이는 단면도들이다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 따라 초임계 CO2를 이용하여 HSQ막을 제거하는 방법을 보이는 공정 순서도이다.
도 5a 내지 도 5j는 본 발명의 또 다른 실시예에 따라 초임계 유체를 이용하여 미세 전자 소자의 듀얼 다마신 배선을 형성하는 방법을 보이는 단면도들이다.
* 도면의 주요 부분에 대한 도면 부호의 설명 *
100, 500: 기판 110, 120: 하부구조
130: 물질막 140: 식각마스크
510: 하부배선 520, 540, 560: 층간절연막
530, 550: 식각정지막 570: 캡핑막
580: 희생막 590: 반사방지막
600: 상부배선 PR: 포토레지스트막

Claims (26)

  1. 기판을 마련하고,
    상기 기판의 적어도 일부를 덮는 HSQ막을 형성하고,
    초임계 CO2로 상기 HSQ막을 제거하는 것을 포함하는 미세 전자 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 HSQ막을 제거하는 것은
    상기 HSQ막을 갖는 기판을 챔버 내에 로딩시키고,
    상기 챔버 내부로 CO2를 공급하고,
    상기 챔버 내의 상기 CO2를 초임계 CO2로 변환시키는 것을 포함하는 것을 특징으로 하는 미세 전자 소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 챔버 내의 상기 CO2를 상기 초임계 CO2로 변환시키는 것은 30 ℃ 내지 150 ℃의 온도 및 70 bar 내지 300 bar의 압력 하에서 행해지는 것을 특징으로 하는 미세 전자 소자의 제조 방법.
  4. 제 2 항에 있어서,
    상기 챔버 내의 상기 CO2를 상기 초임계 CO2로 변환시키는 것은 50 ℃ 내지 80 ℃의 온도 및 200 bar 내지 250 bar의 압력 하에서 행해지는 것을 특징으로 하는 미세 전자 소자의 제조 방법.
  5. 제 2 항에 있어서,
    상기 챔버 내로 불소계 물질 또는 알콜계 물질을 추가로 공급하여 상기 HSQ막을 제거하는 것을 특징으로 하는 미세 전자 소자의 제조 방법.
  6. 제 1 항에 있어서,
    상기 HSQ막을 제거하는 것은
    상기 HSQ막을 갖는 기판을 챔버 내에 로딩시키고,
    상기 챔버 외부에서 CO2를 초임계 CO2로 변환시키고,
    상기 초임계 CO2를 상기 챔버 내부로 공급하는 것을 포함하는 것을 특징으로 하는 미세 전자 소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 챔버 외부에서 CO2를 초임계 CO2를 변환시키는 것은 30 ℃ 내지 150 ℃의 온도 및 70 bar 내지 300 bar의 압력 하에서 행해지는 것을 특징으로 하는 미세 전자 소자의 제조 방법.
  8. 제 6 항에 있어서,
    상기 챔버 외부에서 CO2를 초임계 CO2를 변환시키는 것은 50 ℃ 내지 80 ℃의 온도 및 200 bar 내지 250 bar의 압력 하에서 행해지는 것을 특징으로 하는 미세 전자 소자의 제조 방법.
  9. 제 6 항에 있어서,
    상기 챔버 내로 불소계 물질 또는 알콜계 물질을 추가로 공급하여 상기 HSQ막을 제거하는 것을 특징으로 하는 미세 전자 소자의 제조 방법.
  10. 기판을 마련하고,
    상기 기판 상에 층간절연막을 형성하고,
    상기 층간절연막을 선택적으로 식각하여 상기 층간절연막 내에 개구부를 형성하고,
    상기 개구부의 적어도 일부를 채우는 희생막을 형성하고,
    상기 희생막 및 상기 개구부 주변의 상기 층간절연막을 노출시키는 식각마스크를 형성하고,
    상기 식각마스크 형성 후 노출된 상기 층간절연막 및 상기 희생막을 선택적으로 식각하여 상기 개구부의 상부영역을 확장시키고,
    초임계 유체로 상기 희생막을 제거하고,
    상기 식각마스크를 제거하고,
    상기 개구부 내에 전도막 패턴을 형성하는 것을 포함하는 미세 전자 소자의 제조 방법.
  11. 제 10 항에 있어서,
    상기 식각마스크는 포토레지스트로 형성하는 것을 특징으로 하는 미세 전자 소자의 제조방법.
  12. 제 11 항에 있어서,
    상기 희생막을 제거하면서 동시에 상기 식각마스크를 제거하는 것을 특징으로 하는 미세 전자 소자의 제조 방법.
  13. 제 12 항에 있어서,
    상기 희생막은 유기물로 형성하는 것을 특징으로 하는 미세 전자 소자의 제조 방법.
  14. 제 12 항에 있어서,
    상기 희생막은 무기물로 형성하는 것을 특징으로 하는 미세 전자 소자의 제조 방법.
  15. 제 12 항에 있어서,
    상기 희생막은 HSQ, BPSG, PSG, FSG, MSQ 및 포토레지스트로 이루어지는 그룹에서 선택된 적어도 어느 하나로 형성하는 것을 특징으로 하는 미세 전자 소자의 제조 방법.
  16. 제 10 항에 있어서,
    상기 초임계유체는 초임계 CO2인 것을 특징으로 하는 미세 전자 소자의 제조 방법.
  17. 제 16 항에 있어서,
    상기 희생막은 상기 초임계 CO2와 아울러서 불소계 물질, 알콜계 물질, HMDS 또는 TMCS를 사용하여 제거하는 것을 특징으로 하는 미세 전자 소자의 제조 방법.
  18. 제 17 항에 있어서,
    상기 희생막은 유기물로 형성하는 것을 특징으로 하는 미세 전자 소자의 제조 방법.
  19. 제 17 항에 있어서,
    상기 희생막은 무기물로 형성하는 것을 특징으로 하는 미세 전자 소자의 제조 방법.
  20. 제 17 항에 있어서,
    상기 희생막은 HSQ, BPSG, PSG, FSG, MSQ 및 포토레지스트로 이루어지는 그룹에서 선택된 적어도 어느 하나로 형성하는 것을 특징으로 하는 미세 전자 소자의 제조 방법.
  21. 하부 배선을 갖는 기판을 마련하고,
    상기 하부 배선을 덮는 식각정지막을 형성하고,
    상기 식각정지막 상에 저유전 물질로 층간절연막을 형성하고,
    상기 식각정지막이 노출될 때까지 상기 층간절연막을 식각하여 상기 층간절연막 내에 개구부를 형성하되, 상기 개구부는 그 저면에 상기 식각정지막이 노출되는 비아 및 상기 비아로부터 연장된 예비 트렌치를 포함하고,
    HSQ계 물질로 상기 개구부의 적어도 일부를 채우는 희생막을 형성하고,
    상기 희생막 및 상기 개구부 주변의 상기 층간절연막을 노출시키는 포토레지스트 패턴을 형성하고,
    상기 포토레지스트 패턴 형성 후 노출된 상기 층간절연막 및 상기 희생막을 식각하여 상기 예비 트렌치로부터 확장된 트렌치를 형성하고,
    초임계 CO2로 상기 희생막과 상기 포토레지스트 패턴을 동시에 제거하고,
    상기 식각정지막을 제거하여 상기 하부배선을 노출시키고,
    상기 비아 및 상기 트렌치 내에 전도막을 채워, 상기 비아를 통하여 상기 하부배선과 연결되는 상부배선을 형성하는 것을 포함하는 미세 전자 소자 제조 방법.
  22. 제 21 항에 있어서,
    상기 희생막은 HSQ 또는 상기 HSQ에 흡광 물질 또는 용해 억제제를 첨가하여 형성하는 것을 특징으로 하는 미세 전자 소자의 제조 방법.
  23. 제 21 항에 있어서,
    상기 희생막을 형성한 후, 상기 희생막의 표면을 플라즈마 처리하는 것을 더 포함하는 미세 전자 소자의 제조 방법.
  24. 제 23 항에 있어서,
    상기 층간절연막은 FSG 또는 SiOC 계열의 물질로 형성하는 것을 특징으로 하는 미세 전자 소자의 제조 방법.
  25. 제 24 항에 있어서,
    상기 층간절연막 상에 캡핑막을 형성하는 것을 더 포함하되,
    상기 개구부는 상기 캡핑막 및 상기 층간절연막을 선택적으로 식각하여 형성하는 것을 특징으로 하는 미세 전자 소자의 제조 방법.
  26. 제 22 항에 있어서,
    상기 희생막은 상기 챔버 내에 불소계 물질, 알콜계 물질, HMDS 또는 TMCS를 공급하여 제거하는 것을 특징으로 하는 미세 전자 소자의 제조 방법.
KR10-2004-0002754A 2004-01-14 2004-01-14 초임계 유체를 이용한 미세 전자소자의 제조 방법 KR100534103B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2004-0002754A KR100534103B1 (ko) 2004-01-14 2004-01-14 초임계 유체를 이용한 미세 전자소자의 제조 방법
US11/033,712 US7351635B2 (en) 2004-01-14 2005-01-12 Method of fabricating microelectronic device using super critical fluid
CNB2005100565652A CN100353491C (zh) 2004-01-14 2005-01-14 利用超临界流体制造微电子器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0002754A KR100534103B1 (ko) 2004-01-14 2004-01-14 초임계 유체를 이용한 미세 전자소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050074844A KR20050074844A (ko) 2005-07-19
KR100534103B1 true KR100534103B1 (ko) 2005-12-06

Family

ID=34738079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0002754A KR100534103B1 (ko) 2004-01-14 2004-01-14 초임계 유체를 이용한 미세 전자소자의 제조 방법

Country Status (3)

Country Link
US (1) US7351635B2 (ko)
KR (1) KR100534103B1 (ko)
CN (1) CN100353491C (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7008853B1 (en) * 2005-02-25 2006-03-07 Infineon Technologies, Ag Method and system for fabricating free-standing nanostructures
US7553732B1 (en) * 2005-06-13 2009-06-30 Advanced Micro Devices, Inc. Integration scheme for constrained SEG growth on poly during raised S/D processing
JP5096669B2 (ja) * 2005-07-06 2012-12-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7572705B1 (en) 2005-09-21 2009-08-11 Advanced Micro Devices, Inc. Semiconductor device and method of manufacturing a semiconductor device
JP4598639B2 (ja) * 2005-09-27 2010-12-15 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7332449B2 (en) * 2005-09-30 2008-02-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascenes with supercritical fluid treatments
US7635650B2 (en) * 2006-04-14 2009-12-22 Sony Corporation Prevention of plasma induced damage arising from etching of crack stop trenches in multi-layered low-k semiconductor devices
US8084367B2 (en) 2006-05-24 2011-12-27 Samsung Electronics Co., Ltd Etching, cleaning and drying methods using supercritical fluid and chamber systems using these methods
JP2008053507A (ja) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd ドライエッチング方法
US7951723B2 (en) * 2006-10-24 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated etch and supercritical CO2 process and chamber design
WO2008157338A1 (en) * 2007-06-14 2008-12-24 Svtc Technologies, Llc Copper-free semiconductor device interface and methods of fabrication and use thereof
SG10201405883XA (en) * 2009-09-23 2014-11-27 Celmatix Inc Methods and devices for assessing infertility and/or egg quality
JP2012094642A (ja) * 2010-10-26 2012-05-17 Renesas Electronics Corp 抵抗素子および抵抗素子の製造方法
US20120289043A1 (en) * 2011-05-12 2012-11-15 United Microelectronics Corp. Method for forming damascene trench structure and applications thereof
CN103539064B (zh) * 2012-07-10 2016-03-02 无锡华润上华半导体有限公司 Mems结构的牺牲层湿法腐蚀方法及mems结构
CN104752324A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
US9496169B2 (en) 2015-02-12 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure having an air gap and structure thereof
TWI579902B (zh) * 2015-06-12 2017-04-21 晶元光電股份有限公司 一種基板移除設備及利用此設備的基板移除製程
CN105070819B (zh) * 2015-06-30 2017-12-08 厦门大学 一种调控氧化物材料热导率的方法
KR20200091526A (ko) * 2019-01-22 2020-07-31 삼성전자주식회사 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
CN114758987A (zh) * 2022-06-15 2022-07-15 浙江创芯集成电路有限公司 互连结构的形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063267A (en) * 1990-11-28 1991-11-05 Dow Corning Corporation Hydrogen silsesquioxane resin fractions and their use as coating materials
US6500605B1 (en) 1997-05-27 2002-12-31 Tokyo Electron Limited Removal of photoresist and residue from substrate using supercritical carbon dioxide process
US6057239A (en) * 1997-12-17 2000-05-02 Advanced Micro Devices, Inc. Dual damascene process using sacrificial spin-on materials
US6277753B1 (en) 1998-09-28 2001-08-21 Supercritical Systems Inc. Removal of CMP residue from semiconductors using supercritical carbon dioxide process
US7064070B2 (en) * 1998-09-28 2006-06-20 Tokyo Electron Limited Removal of CMP and post-CMP residue from semiconductors using supercritical carbon dioxide process
US6406995B1 (en) * 1998-09-30 2002-06-18 Intel Corporation Pattern-sensitive deposition for damascene processing
US6297149B1 (en) * 1999-10-05 2001-10-02 International Business Machines Corporation Methods for forming metal interconnects
US6425956B1 (en) 2001-01-05 2002-07-30 International Business Machines Corporation Process for removing chemical mechanical polishing residual slurry
CN1384535A (zh) 2001-04-28 2002-12-11 晶研科技股份有限公司 降低介电薄膜介电常数的方法与制作低介电孔隙薄膜的方法
US7080651B2 (en) 2001-05-17 2006-07-25 Dainippon Screen Mfg. Co., Ltd. High pressure processing apparatus and method
JP2003224099A (ja) * 2002-01-30 2003-08-08 Sony Corp 表面処理方法
JP2003338452A (ja) * 2002-05-22 2003-11-28 Matsushita Electric Ind Co Ltd パターン形成方法
US6858528B2 (en) * 2003-03-20 2005-02-22 Intel Corporation Composite sacrificial material
US20040198066A1 (en) * 2003-03-21 2004-10-07 Applied Materials, Inc. Using supercritical fluids and/or dense fluids in semiconductor applications

Also Published As

Publication number Publication date
US7351635B2 (en) 2008-04-01
CN1681080A (zh) 2005-10-12
CN100353491C (zh) 2007-12-05
KR20050074844A (ko) 2005-07-19
US20050153566A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
US7351635B2 (en) Method of fabricating microelectronic device using super critical fluid
KR100745986B1 (ko) 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법
US7741224B2 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
KR100653722B1 (ko) 저유전막을 갖는 반도체소자의 제조방법
US6861347B2 (en) Method for forming metal wiring layer of semiconductor device
EP1050074B1 (en) Anisotropic etching of organic-containing insulating layers
JP5052771B2 (ja) 塩基性物質拡散障壁膜を使用する微細電子素子のデュアルダマシン配線の製造方法
KR20060090449A (ko) 미세 전자 소자의 듀얼 다마신 배선의 제조 방법 및 이에의해 제조된 듀얼 다마신 배선을 구비하는 미세 전자 소자
US20070249156A1 (en) Method for enabling hard mask free integration of ultra low-k materials and structures produced thereby
US7598168B2 (en) Method of fabricating dual damascene interconnection and etchant for stripping sacrificial layer
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
KR20020025717A (ko) 에칭 방법
JP2004241776A (ja) 低ｋ誘電体フイルムの化学的処理
US6815331B2 (en) Method for forming metal wiring layer of semiconductor device
US7332449B2 (en) Method for forming dual damascenes with supercritical fluid treatments
JP4994566B2 (ja) ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法
JP2004289155A (ja) 選択性エッチング化学薬品及びｃｄ制御のための高重合性ガスを含むｂａｒｃエッチング
KR100441685B1 (ko) 듀얼 다마신 공정
JP4523351B2 (ja) 半導体装置の製造方法
US20050032355A1 (en) Dual damascene method for ultra low K dielectrics
JP2005217371A (ja) 半導体装置およびその製造方法
CN114334804A (zh) 用于半导体器件的互连结构
JP4578816B2 (ja) 半導体装置およびその製造方法
KR100436770B1 (ko) 반도체 소자의 메탈 라인 형성 방법
KR100552855B1 (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 15