KR20020025717A - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR20020025717A
KR20020025717A KR1020010058919A KR20010058919A KR20020025717A KR 20020025717 A KR20020025717 A KR 20020025717A KR 1020010058919 A KR1020010058919 A KR 1020010058919A KR 20010058919 A KR20010058919 A KR 20010058919A KR 20020025717 A KR20020025717 A KR 20020025717A
Authority
KR
South Korea
Prior art keywords
gas
etching
nitrogen
film
wiring
Prior art date
Application number
KR1020010058919A
Other languages
English (en)
Inventor
니시자와아쯔시
Original Assignee
니시가키 코지
닛뽄덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시가키 코지, 닛뽄덴끼 가부시끼가이샤 filed Critical 니시가키 코지
Publication of KR20020025717A publication Critical patent/KR20020025717A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

SiC막에 대한 할로겐 화합물을 포함하는 에칭 가스에 첨가된 질소 함유 가스로 드라이 에칭을 하는 방법은 저 유전율막을 층간 절연막에 도포하여 그루브 배선 사이의 기생 용량을 감소시킨다. 다층 배선 구조체를 제조하는 때에 SiC층 및 층간 절연막은 하위층 배선상에 적층되고 상기 SiC층의 표면에 도달하는 비아 홀 및 배선 그루브는 층간 절연막의 영역을 드라이 에칭함으로써 형성된다. 노출된 SiC층은 그 후 상기 층간 절연막을 에칭 마스크로 사용하여 드라이 에칭함으로써 제거되고 상기 비아 홀은 SiC층을 하위층 배선의 표면까지 관통한다. 상기 관통 비아 홀 및 배선 그루브는 도전성 재료로 채워져서 하위층 배선과 접속하는 그루브 배선을 형성한다.

Description

에칭 방법{ETCHING METHOD}
본 발명은 반도체 장치의 제조 방법에 사용되는 에칭 방법에 관한 것으로서, 특히 SiC막을 드라이 에칭하는 방법 및 SiC막을 사용하는 다층 배선 구조체를 제조하는 방법에 관한 것이다.
본 발명은 여기에 그 내용이 반영된 일본국 특허출원 제295905호(2000년 9월 28일 출원)에 기초한 우선권 주장 출원이다.
반도체 장치 소자가 소형화됨에 따라 반도체 장치에 필요한 다층 배선을 소형으로 형성하는 것이 필수적이다. 또한 반도체 장치가 저전압, 고속 등으로 동작함에 따라 유전율이 낮은 층간 절연막을 제조하는 것이 필요하다.
특히, 논리 시스템의 반도체 장치에 있어서 배선의 소형화에 기인한 저항의 상승 및 배선 사이의 기생 용량의 증가는 결과적으로 반도체 장치 동작 속도의 저하로 이어진다. 따라서, 저유전율의 막(예컨대, 하이드로겐 실세스퀴옥산( Hydrogen Silsesquioxane ; 이하 HSQ라고 한다))을 층간 절연막으로서 사용하는 미세한 다층 배선을 형성하는 것이 필수적이다.
미세 배선 폭 및 축소화된 배선 배치는 배선의 종횡비(aspect ratio)가 증가하며 배선 사이의 공간의 종횡비가 증가하는 결과가 된다. 그에 따라 미세 배선의 스트립을 세로로 형성하며 미세 배선 사이의 공간에 층간 절연막을 매입하는 기술은 더욱 어려워지고 있다. 따라서, 종래의 반도체 장치 제조 공정은 복잡하게 되고 종래 제조 공정에서의 하위 공정수가 증가하게 된다.
종래 시스템에서 그루브 배선 기술(즉, 다마신 공법)은 층간 절연막에 배선 그루브를 형성하며 화학적 기계적 연마(이하, CMP라고 한다) 공정을 사용하여 구리(Cu) 등의 배선 재료를 배선 구루브 내에 매입한다. 그러나, 배선 그루브 또는 비아 홀이 반응성 이온 에칭(이하, RIE라고 한다)에 의해 형성되는 때에 에칭 스토퍼를 형성하는 것은 필수적이다.
에칭 스토퍼층은 배선 그루브 또는 비아 홀이 형성되는 층간 절연막의 에칭 속도와 그 에칭 속도가 다른 절연막이다. 층간 절연막으로서 저유전율의 절연막을사용하며 에칭 스토퍼층으로서 실리콘 옥시나아트라이드막(SiON막) 또는 실리콘 질화막(SiN막)을 사용하는 종래의 여러 기술들이 제안되어 왔다. 예컨대, 일본국 특허공개공보 평10-116904호 및 일본국 특허공개공보 평10-229122호에는 종래의 제조 공정이 개시되어 있다.
도 1은 듀얼 다마신 구조체의 종래 기술에 의한 제조 공정의 단면도를 도시한다. 도 1의 a에 도시된 바와 같이 구리 하부층 배선(101)은 절연막을 통해 반도체 기판(도시되지 않음)의 상부에 형성된다. 그 후, SiN막(102)이 형성되어 구리 하부층 배선(101)을 피복한다.
다음에, 층간 절연막(103)이 SiN막(102)상에 퇴적되고 층간 절연막(103)의 표면은 CMP에 의해 평탄화된다. 층간 절연막(103)은 CMP 방법를 사용하여 플라즈마에서 형성된 실리콘 산화막이다.
다음에, 공지의 포토리소그라피 기술 및 에칭 기술을 사용하여 SiN막(102)의 표면에 도달하는 비아 홀(104)이 층간 절연막(103)에 형성된다. 또한, 배선 그루브(105)는 층간 절연막(103)에 형성된다. 비아 홀(104) 및 배선 그루브(105)가 형성된 후 에칭 마스크로 사용된 레지스트 마스크는 산소 플라즈마로 유기막으로서의 레지스트 마스크를 애싱하는 종래의 애싱법에 의해 제거된다. 종래의 애싱 공정에서 도 1의 a에 도시된 바와 같이 구리 하부층 배선(101)은 SiC막(102)에 의해 보호된다. 따라서, 쉽게 산화되는 구리 하부층 배선(101)은 산소 플라즈마에 노출되지 않아 산화로부터 보호된다.
다음에, 도 1의 b에 도시된 바와 같이 층간 절연막(103)을 에칭 마스크로 사용하여 SiN막(102)은 RIE에 의해 드라이 에칭되어 구리 하부층 배선(101)의 표면에 도달하는 비아 홀(104a)을 형성한다. SiN막(102)의 드라이 에칭은 CH2H2, 02및 Ar의 가스 혼합물을 평행한 플레이트 전극 사이의 공간에 도입함으로써 실행된다. 상기 가스 혼합물은 그후에 상기 평행 플레이트 전극 사이에 인가된 13.56MHz의 고주파 에너지로 플라즈마 여기된다. 상기 드라이 에칭 단계에서, 층간 절연막(103)의 에칭 속도에 대한 SiN막(102)의 에칭 속도비(즉, 선택비)는 약 3 내지 5이고 SiN막(102)의 막 두께는 약 50nm이다.
도 1의 c에 도시된 바와 같이, 질화 탄탈(TaN)막 및 구리막이 적층된 후 상기 적층막은 CMP에 의해 처리되어 배리어층(106) 및 그루브 배선(107)이 층간 절연막(103)의 소정의 영역에 형성된다. 배리어층(106) 및 그루브 배선(107)은 구리 하부층 배선(101)에 전기적으로 접속된다. 전술한 종래 공정에서 종래의 듀얼 다마신 배선 구조체가 얻어진다.
그러나, 전술한 바와 같은 종래의 기술에는 단점 및 문제점이 존재한다. 예컨대, 에칭 스토퍼층의 유전율이 증가하기 때문에 다층 배선의 구리 하부층 배선(1012)과 상부층 배선(107) 사이의 기생 용량이 증가한다. 또한, 동일층의 배선 사이의 기생 용량은 SiN막(102)을 통해 동일층의 배선 사이에서 생성된 프린지 효과에 기인하여 증가한다.
또한, 전술한 실시예에서, 비유전율은 7 내지 8이다. 층간 절연막이 약 3의 비유전율을 갖는 HSQ막을 사용하여 형성된다면 기생 용량은 적어도 두배가 된다.따라서, 반도체 장치(보다 상세하게난 반도체 장치의 논리 시스템)의 동작 속도는 떨어진다. 또한, 그루브 배선은 층간 절연막으로서 저유전율막을 사용하여 형성되기 때문에 층간 절연막의 저유전율에 대한 한계가 있다.
본 발명의 목적은 SiC막의 드라이 에칭을 용이하게 실행하여 그루브 배선 사이의 기생 용량을 줄이고 층간 절연막으로서 저유전율막이 사용될 수 있는 간편한 에칭 방법을 제공함에 있다.
본 발명의 다른 목적은 반도체 장치의 제조 비용을 줄이고 제조 공정을 단축함에 있다.
전술한 종래 기술상의 문제점을 극복하고 전술한 목적을 달성하기 위해, 실리콘 카바이드막을 에칭하는 방법이 제공되는데, 상기 방법은 실리콘 카바이드막을 반도체 기판상에 형성하는 단계와, 상기 실리콘 카바이드막을 할로겐 화합물을 포함하는 에칭 가스 및 질소 함유 가스로 에칭하는 단계를 포함한다.
또한 반도체 장치를 제조하는 방법이 제공되는데, 상기 방법은, 반도체 기판상에 배선을 형성하는 단계와, 상기 배선상에 실리콘 카바이드막을 형성하는 단계와, 상기 실리콘 카바이드막상에 층간 절연막을 형성하는 단계와, 제1의 에칭 가스에 의해 상기 층간 절연막을 에칭하여 비아 홀을 형성하는 단계와, 할로겐 화합물을 포함하는 제2의 에칭 가스 및 질소 함유 가스에 의해 상기 비아 홀에 노출된 상기 실리콘 카바이드막을 에칭하는 단계를 포함하는 것을 특징으로 한다.
또한, 반도체 장치를 제조하는 방법이 제공되는데 상기 방법은, 반도체 기판상에 배선을 형성하는 단계와, 상기 배선상에 제1의 실리콘 카바이드막을 형성하는 단계와, 상기 상기 제1의 실리콘 카바이드막상에 제1의 층간 절연막을 형성하는 단계와, 상기 제1의 층간 절연막상에 제2의 실리콘 카바이드막을 형성하는 단계와, 상기 제2의 실리콘 카바이드막상에 제2의 층간 절연막을 형성하는 단계와, 상기 제2의 층간 절연막 및 상기 제2의 실리콘 카바이드막을 에칭한 후 제1의 제1의 에칭 가스에 의해 상기 제1의 층간 절연막을 에칭하여 비아 홀을 형성하는 단계와, 상기 제1의 실리콘 카바이드막 및 상기 제2의 실리콘 카바이드막을 에칭 스토퍼로서 사용하여 상기 제2의 층간 절연막을 에칭하여 배선 그루브를 형성하는 단계와, 할로겐 화합물을 포함하는 제2의 에칭 가스 및 질소 함유 가스에 의해 상기 비아 홀에 노출된 상기 제1의 실리콘 카바이드막을 에칭하는 단계를 포함하는 것을 특징으로 한다.
따라서, 본 발명의 에칭 방법의 하나의 실시예에 따른 반도체 장치의 제조시에 사용되는 SiC막의 드라이 에칭시에, 질소 함유 가스가 할로겐 화합물을 포함하는 에칭 가스에 첨가된다. 상기 할로겐 화합물은 플르오르 화합물이다. 상기 플르오르 화합물은 플르오르카본, 3플루오르화질소(NF3) 또는 6플루오르화황(SF6)이다. 상기 플루오르화카본은 CF4, CHF3, CH2F2, CH3F 또는 C4F8이다. 여기서, 상기 플루오르화카본를 포함하는 에칭 가스에 산소 가스가 혼합될 수 있다.
또한, 본 발명의 에칭 방법에 있어서 반도체 장치에 사용하는 실리콘 산화막, 실세스퀴옥산 절연막, 또는, Si-H 결합, Si-CH3결합, 및 Si-F 결합중 적어도 하나의 결합을 포함하는 실리카막으로 구성된 층간 절연막과 SiC막의 적층막의 드라이 에칭시에, 질소 함유 가스가 상기 SiC막의 드라이 에칭시에 상기 층간 절연막의 드라이 에칭에 사용되는 할로겐 화합물 함유 에칭 가스에 첨가된다.
그리고, 상기 질소 함유 가스는 질소 가스, 암모니아 가스 또는 아산화 질소 가스이다. 상기 SiC막의 드라이 에칭의 종점 검출은 반응 생성물 CN으로부터의 파장 387nm의 발광 강도를 계측하여 실행된다.
본 발명의 SiC막의 에칭 방법에 있어서, 첨가된 질소는 플라즈마 여기되고 그 후 에칭될 재료인 SiC막의 탄소(C)와 화학 결합하여 휘발성이 높은 반응성 생성물인 CN이 형성된다. 따라서, 지금까지 문제가 되었던 SiC막의 드라이 에칭이 대단히 용이하게 된다.
또한, 본 발명의 반도체 장치의 제조방법은 다층 배선 구조체를 제조하는 방법인데, 상기 방법은 하층 배선상에 피복용의 SiC막을 형성하는 단계와, 상기 SiC막을 피복하는 층간 절연막을 형성하고, 상기 층간 절연막의 소정의 영역의 드라이 에칭으로 상기 SiC막 표면에 달하는 비어홀과 상기 비어홀에 연결하는 배선 그루브를 형성하는 단계와, 상기 비어홀 영역에서 노출하는 SiC막을 상기 층간 절연막을 에칭 마스크로 하여 에칭 제거하고, 상기 비어홀을 상기 하층 배선 표면까지 관통시키는 단계와, 상기 관통된 비어홀 및 상기 배선 그루브에 도전체 재료를 충진하여 상기 하층 배선에 접속하는 그루브 배선을 형성하는 단계를 포함하는 다층 배선구조의 제조방법으로서, 상기 SiC막의 에칭 제거는 상기 할로겐 화합물을 포함하는 에칭 가스에 상기 질소를 함유하는 가스를 첨가하여 실행한다.
또한, 본 발명의 반도체 장치의 제조방법은 다층 배선 구조의 제조에 있어서, 하층 배선상에 피복용의 제1의 SiC막을 형성하는 단계와, 상기 제1의 SiC막상에 제1의 층간 절연막, 제2의 SiC막, 제2의 층간 절연막을 상기 순서대로 적층하여 형성하는 단계와, 상기 제2의 층간 절연막, 제2의 SiC막, 제1의 층간 절연막을 차례로 드라이 에칭하여 상기 제1의 SiC막 표면에 달하는 비어홀을 형성하는 단계와, 상기 제2의 SiC막을 에칭 스토퍼층으로 하여 상기 제2의 층간 절연막의 소정의 영역을 드라이 에칭하여 상기 비어홀에 연결하는 배선 그루브를 형성하는 단계와, 상기 배선 그루브를 형성 후에, 상기 제2의 층간 절연막을 에칭 마스크로 하여 상기 비어홀 영역에서 노출하는 상기 제1의 SiC막을 제거하여 상기 비어홀을 상기 하층 배선 표면까지 관통시키는 단계와, 상기 관통한 비어홀 및 상기 배선 그루브에 도전체 재료를 충진하여 상기 하층 배선에 접속하는 그루브 배선을 형성하는 공정을 포함하는 다층 배선 구조의 제조방법으로서, 상기 SiC막의 에칭 제거는 상기 할로겐 화합물을 포함하는 에칭 가스에 상기 질소를 함유하는 가스를 첨가하여 실행한다. 여기서 상기 제2의 층간 절연막은 적층하는 2층의 상이한 절연막으로 구성될 수 있다.
그리고, 상기 층간 절연막, 제1의 층간 절연막 및 제2의 층간 절연막은 실리콘산화막, 실세스퀴옥산 절연막, 또는, Si-H 결합, Si-CH3결합, Si-F 결합중 적어도 하나의 결합을 포함하는 실리카막으로 구성된다. 또한, 상기 실세스퀴옥산 절연막은 하이드로겐 실세스퀴옥산, 메틸 실세스퀴옥산, 메틸레이티드하이드로겐 실세스퀴옥산 또는 플루오리네이티드 실세스퀴옥산이다. 그리고, 상기 하층 배선 또는 그루브 배선은 구리(Cu) 등으로 구성된다.
전술한 바와 같이, 본 발명에 의해 SiC막의 드라이 에칭이 용이하게 되고, SiC막이 듀얼 다마신 구조와 같은 다층배선 구조의 제조에 있어서 스토퍼층으로서 용이하게 적용할 수 있다. 이 때문에, 다층 배선 구조에서의 하층 배선과 상층 배선과의 사이의 기생용량은 감소하고 동일층의 배선 사이의 프린지 효과에 의한 동일층 배선층 사이의 기생용량도 대폭 감소된다. 또한, 층간 절연막에 저유전율막이 효과적으로 사용될 수 있게 되어 그루브 배선간의 기생 용량의 감소가 가능하게 된다.
또한, 반도체 장치를 구성하는 층간 절연막과 SiC막 사이의 적층막이 간편한 방법으로 에칭 가공될 수 있다. 그리고, 제조 공정은 단축되어 반도체 장치의 제조 코스트를 줄일 수 있다.
도 1은 종래 기술의 배선 구조체의 제조 공정을 도시하는 단면도.
도 2는 본 발명의 양호한 제1의 실시예에 따른 배선 구조체의 제조 공정을 도시하는 단면도.
도 3은 본 발명의 양호한 제1의 실시예에 따른 SiC막의 에칭시에 질소를 추가한 효과를 나타내는 그래프.
도 4a 내지 도 4g는 본 발명의 양호한 제2의 실시예에 따른 배선 구조체의 제조 공정을 도시하는 단면도.
도전성 재료로서 구리를 사용하는 종래의 그루브 배선이 형성되는 경우에 구리는 쉽게 산화되기 때문에 전술한 에칭 스토퍼층으로서 절연막을 산소가 없이 형성할 필요성이 있다. 또한, 배선 사이의 기생 용량을 줄이기 위해 저유전율을 갖는 절연막이 필요해 진다. 본 발명은 종래 기술에서 알려지지 않은 RIE에 의한 SiC막의 드라이 에칭시에 에칭 혼합 가스를 효과적으로 사용한다.
전술한 문제점 및 단점을 극복하기 위해서 실험이 실행되었는데, 상기 실험은 층간 절연막 및 SiC막은 유사한 에칭 가스를 사용하여 에칭될 수 있다는 것이 고려되었다. 따라서, 본 발명의 제 1 및 제2의 양호한 실시예가 개발되었다.
도 2의 a 내지 도 2의 c는 본 발명의 제1의 양호한 실시예에 따른 듀얼 다마신 구조체의 제조 공정 순서의 단면도를 도시한다. 도 2의 a에 도시된 바와 같이, 하부층 배선(1)은 절연막을 통해 반도체 기판상에 구리(Cu)를 사용하여 형성된다. 그후, 막 두께가 약 50nm인 SiC층(2)이 형성되어 상기 하부층 배선(1)을 피복한다. SiC층(2)은 트리메틸실란(SiH(CH3)3))을 반응 가스로서 사용하여 플라즈마 CVD법에 의해 형성된다. 상기 SiC층(2)은 절연 특성을 갖고 및 그 비유전율은 약 4.6이다.
다음에, 층간 절연막(3)이 SiC층(2)상에 실리콘 산화막을 사용하여 형성된다. 그 후, 공지의 포토리소그라피 기술 및 드라이 에칭을 사용하여 SiC층(2)의 상부 표면에 도달하는 비아 홀(4)이 층간 절연막(3)에 형성되고, 또한 배선 그루브(5)가 층간 절연막(3)에 형성된다. 그 후, 에칭 마스크로서 사용되는 레지스트 마스크는 전술한 바와 같이 애싱에 의해 제거된다. 상기 레지스트 마스크의 애싱 공정에서, 도 2의 a에 도시된 바와 같이 하부층 구리(즉, Cu) 배선(1)은 SiC층(2)에 의해 산화로부터 보호된다.
다음에, 도 2의 b에 도시된 바와 같이, SiC층(2)은 층간 절연막(3)을 에칭 마스크로 사용하여 드라이 에칭되어 하부층 배선(1)의 표면에 도달하는 비아홀(4a)을 형성한다. 여기서, SiC층(2)의 드라이 에칭은 다음과 같이 실행된다. 평행한 플레이트 전극 사이의 공간에 예컨대 CH2F2, O2, 및 Ar의 혼합 가스에 질소 가스(N2)를 도입한다. 상기 질소 혼합 가스는 그 후 전극 사이에 인가된 약 13. 56 MHz의 고주파 에너지로 플라즈마 여기된다. 전술한 드라이 에칭 공정에서, 층간 절연막(3)의 에칭 속도에 대한 SiC층(2)의 에칭 속도의 비(즉, 선택비)는 약 5 이상이다. SiC층(2)의 에칭은 도 3에 따라 이하에서 상세히 기술될 것이다.
본 발명의 제1의 양호한 실시예의 에칭 공정에서, 종래 에칭 공정의 기술상의 문제점은 층간 절연막(3)의 표면부에서의 에칭량이 적기 때문에 극복된다. 또한 SiC층(2)이 에칭되어 하부층 배선(1)의 표면을 노출하는 경우에도 하부층 배선(1)은 산화되지 않는다.
SiC층(2)의 전술한 드라이 에칭시에 에칭의 종료점 검출은 플라즈마 중의 반응 생성물로서의 CN으로부터 387nm의 파장을 갖는 발광 강도의 변화를 측정함으로써 실행될 수 있다. 여기서, 반응 생성물 CN은 에칭 대상으로서의 SiC와 상기 추가된 질소의 화합물이다. 또한, 전술한 에칭 가스의 경우에, 에칭의 종료점 검출은 반응 생성물로서 CO로부터 483nm 또는 451nm의 파장을 갖는 발광 강도의 변화를 측정함으로써 실행될 수 있다.
다음에, 도 2c에 도시된 바와 같이 종래의 공정이 실행되어 구리(즉, Cu)막 및 박막의 질화 탄탈막이 적층되고 상기 적층막은 CMP에 의해 처리되어 배리어층(6) 및 그루브 배선(7)을 층간 절연막(3)의 소정의 영역에 형성한다. 전술한 공정에 의해 듀얼 다마신 배선 구조체가 형성된다.
다음에, RIE에 의한 전술한 SiC층의 드라이 에칭이 기술될 것이다. 도 3은 실리콘 산화막(SiO2) 및 SiC막에 대한 에칭 속도의 변화를 나타내는 그래프로서 질소 가스가 전술한 CH2F2, O2, 및 Ar의 혼합 가스에 추가된다. 도 3에서 CH2F2가스의 유동 속도는 약 20sccm이고, 02가스의 유동 속도는 약 5sccm이고, Ar 가스의 유동 속도는 약 200sccm이다. 도 3의 X축은 N2가스의 유동 속도를 나타내고 도 3의 Y축은 SiC막 및 SiO2막에 댜한 에칭 속도를 나타낸다.
도 3에 도시된 바와 같이 질소 가스가 CH2F2, O2, 및 Ar의 혼합 가스에 추가되지 않는 경우에는 SiC막의 에칭은 실질적으로 진행되지 않고 SiO2막의 에칭 속도는 SiC막의 에칭 속도 보다 더 빠르게 된다.
질소 가스가 첨가됨에 따라 SiC막의 에칭 속도는 급격히 증가하고 SiO2막의 에칭 속도는 거의 변치 않는다. 따라서, SiO2막의 에칭 속도에 대한 SiC막의 에칭 속도의 비(즉, 선택비)는 증가한다. SiO2막 대신에 비유전율이 낮은 Si-O계 절연막(예컨대, 실세스퀴옥산 절연막) 또는 Si-H 결합, Si-CH3결합 및 Si-F 결합 중의 적어도 하나의 결합을 포함하는 실리카막이 사용되는 경우에 유사한 효과를 얻는다.
SiC막의 RIE에서, CF4, CHF3, C4F8또는 CH3F과 같은 플루오르화 카본 가스가CH2F2가스 대신에 사용된다면 질소의 추가와 거의 동일한 효과가 발생한다.
또한, 질소 가스가 NF3또는 SF6과 같은 플르오르 화합물의 가스에 추가되더라도 전술한 에칭 속도의 효과가 발생한다. 플르오르 화합물의 경우에 O2가스의 혼합은 필요치 않는데 그 이유는 산소 가스의 가스 혼합물은 전술한 플라즈마 여기 시에 플르오르 래디칼의 양을 증가시키지 않고 플르오르 래디칼의 실질적인 양은 NF3또는 SF6과 같은 플르오르 화합물의 가스를 사용함에 의해 형성될 수 있기 때문이다. 또한, 플르오르 화합물 가스의 경우에 과도한 유기 폴리머의 양은 에칭시에 발생하지 않기 때문에 O2가스의 혼합물이 불필요하다.
아산화 질소(N2O) 가스 또는 암모니아(NH3) 가스가 질소 가스 대신에 첨가된다면 SiC막의 드라이 에칭이 질소 함유 가스를 첨가함으로써 매우 용이하게 실행되면서 전술한 효과가 생긴다.
ICP(유도 결합 플라즈마 ; Inductive Coupled Plasma)를 사용하는 드라이 에칭시에, 플라즈마 여기 방법은 전술한 고주파에 의한 플라즈마 여기 방법 이외에 마이크로파 및 공지의 2주파에 의한 플라즈마 여기 방법이 사용된다. 그 결과, 전술한 바와 같은 질소 함유 가스의 추가에 의한 효과는 상기 경우에도 발생한다.
본 발명에서, 층간 절연막용의 에칭 가스는 SiC막에 대한 에칭 가스와 거의 동일하다. 따라서, 본 발명의 장점은 그루브 배선과 같은 다층 배선 구조체가 심플하게 제조되어 반도체 장치의 제조 공정이 단축되고 그 제조 비용도 감소된다는 점이다.
도 4a 내지 도 4g는 본 발명의 제2의 양호한 실시예에 따른 듀얼 다마신 배선 구조체의 제조 공정의 단면도를 도시한다. 낮은 비유전율을 갖는 실세스퀴옥산(즉, HSQ막)이 층간 절연막으로 사용된다.
도 4a에 도시된 바와 같이, 하부층 배선(8)은 구리(즉, Cu)막을 사용하여 형성된다. 이어서, 막 두께가 약 50nm인 제1의 SiC층(9), 막 두께가 약 500nm인 제1의 HSQ막(10), 막 두께가 약 50nm인 제2의 SiC층(11), 및 막 두께가 약 500nm인 제2의 HSQ막(12)이 하층 배선(8)상에 순차적으로 적층된다. HSQ막으로서의 코팅 용액이 전면상에 도포되고 약 150℃의 온도에서 소성되고 약 400℃의 온도에서 확산화로(diffusion furnace)에서 열처리를 받아 HSQ막(10, 12)을 형성한다. 그 후, CMP 스토퍼층(13)이 제2의 HSQ막(12)상에서 막 두께가 약 15nm인 실리콘 산화막을 사용하여 형성된다.
다음에, 도 4b에 도시된 바와 같이 제1의 레지스트 마스크(14)가 공지의 포토리소그라피 기술에 의해 형성된다. 상기 제1의 레지스트 마스크(14)를 에칭 마스크로 사용하여 CMP 스토퍼층(13), 제2의 HSQ막(12), 제2의 SiC층(11), 및 제1의 HSQ막(10)이 연속적으로 드라이 에칭되어 제1의 SiC층(9)의 상부 표면상에 도달하는 비아 홀(15)을 형성한다. CMP 스토퍼층(13), 제1 및 제2의 HSQ막(10, 12)에 대한 드라이 에칭시에, CH2F2, O2및 Ar의 혼합 가스가 에칭 가스로서 사용된다. 그 후, 제2의 SiC층(11)의 드라이 에칭시에 제1의 실시예에서 기술된 바와 같이 소정의 양의 질소 가스가 전술한 혼합 가스에 첨가된다.
그 후, 도 4c에 도시된 바와 같이 제1의 레지스트 에칭 마스크(14)이 전술한 애싱 방법에 의해 제거된다. 상기 애싱 방법에서 상기 SiC층(9)은 구리(Cu)로 구성된 하부층 배선(8)을 보호한다.
다음에, 도 4d에 도시된 바와 같이, 배선 그루브 패턴을 갖는 제2의 레지스트 마스크(16)를 에칭 마스크로 사용하여 CMP 스토퍼층(13) 및 제2의 HSQ막(12)이 드라이 에칭되어 배선 그루브(17)를 형성한다. 여기서, CMP 스토퍼층(13) 및 제2의 HSQ막(12)에 대한 드라이 에칭은 CH4F8, O2및 Ar의 혼합 가스를 플라즈마 여기하여 실행된다. 상기와 같은 에칭 가스가 사용되는 경우에 제2의 SiC층(11)의 에칭 속도는 감소되기 때문에 제2의 SiC층(11)은 에칭 스토퍼로서 작용한다. 따라서, 제1의 HSQ막(10)은 드라이 에칭으로부터 제2의 SiC층(11)에 의해 보호된다.
다음에, 에칭 마스크로 사용된 제2의 레지스트 마스크(16)는 애싱 방법으로 제거되어 하층 구리 배선(8)은 산화로부터 SiC층(9)에 의해 보호된다.
다음에, 도 4e에 도시된 바와 같이 CMP 스토퍼층(13)을 에칭 마스크로 사용하여 배선 그루브(17)내의 제2의 SiC층(11) 및 제1의 SiC층(9)이 드라이 에칭되어 하부층 배선(8)의 표면에 도달하는 비아 홀(15a)을 형성한다. 상기 공정에서, 배선 그루브(17)는 배선 그루브(17a)로 변한다.
제2의 SiC층(11) 및 제1의 SiC층(9)에서의 드라이 에칭시에, 질소 가스 또는 아산화 질소 가스가 NF3 및 Ar의 혼합 가스에 반응 가스로서 추가되어 플라즈마 여기를 실행한다. 전술한 드라이 에칭시에, CMP 스토퍼층의 에칭 속도에 대한 SiC층의 에칭 속도의 비(즉, 선택비)는 약 10이다. 따라서, 전술한 에칭 이후에 CMP 스토퍼층(13)은 약 10nm 정도의 충분한 두께를 갖는다.
전술한 SiC층의 드라이 에칭시에, 에칭의 종점 검출은 반응 생성물 CN으로부터의 파장 387nm의 발광 강도의 변화를 측정하여 실행된다. 여기서, 반응 생성물 CN은 에칭 대상으로서의 SiC층과 상기 첨가된 질소의 화합물이다.
이어서, 도 4f에 도시된 바와 같이, 배리어층(18)이 형성되어 비아 홀(15a) 및 배선 그루브(17a)의 내벽, 및 CMP 스토퍼층(13)의 표면에서 하층 배선(8)과 전기적으로 접속된다. 그 후, 막 두께가 약 1000nm인 구리막(19)이 도금법 등에 의해 형성된다.
구리막(19) 및 배리어층(18)은 그 후 CMP 처리를 받고 상기 CMP 스토퍼층(13)은 CMP 공정에서 제2의 HSQ막(12)을 보호하는 CMP 스토퍼막이다.
전술한 공정에서, 도 4g에 도시된 바와 같이, 그루브 배선(20, 20a)은 층간 절연막인 제1의 SiC층(9) 및 제1의 HSQ막(10)을 통해 하부층 배선(8)의 전면상에 형성된다. 여기서, 그루브 배선(20, 20a)은 제2의 HSQ막(12) 다음의 배선 그루브(17a)내에 배리어층(18)을 삽입한다. 그 후, 그루브 배선(20)은 제1의 SiC층(9) 및 제1의 HSQ막(10)에서 비아 홀(15a)을 통해 하층 배선(8)과 접속된다. 따라서, 듀얼 다마신 배선 구조체가 얻어진다.
상기 제2의 실시예에서, HSQ막을 제외한 메틸 실세스퀴옥산(Methyl silsesquioxane(소의 MSQ막이라고 부른다))과 같은 Si-O 계 저유전율막이 실세스퀴옥산으로서 사용되어 다층 배선 구조체의 층간 절연막으로서 효과적으로 사용될 수 있다. 또한, 다마신 배선 구조체의 배선 사이의 기생 용량은 용이하게 감소된다. 특히 하증 배선(8)과 그루브 배선(20a) 사이의 기생 용량, 및 그루브 배선(20, 20a) 사이의 프린지 효과에 기인하여 발생하는 기생 용량은 크게 감소된다.
전술한 실세스퀴옥산이 HSQ막 및 MSQ막을 제외한 메틸레이티드 하이드로겐 실세스퀴옥산 또는 플르오르레이티드 실세스퀴옥산이더라도 본 발명은 상기와 같이 적용될 수 있다. 또한, 실세스퀴옥산을 제외하고 Si-H 결합, Si-CH3결합, 및 Si-F 결합 중의 적어도 하나의 결합을 포함하는 실리카막이 층간 절연막으로 사용되는 경우에도 본 발명은 상기와 같이 사용된다. 또한, 유기 절연막이 층간 절연막으로 사용되더라도 본 발명은 상기와 같이 적용된다.
SiC막이 에칭 가스로서의 플르오르 함유 화합물을 사용하여 에칭되는 경우에 SiC막은 질소 함유 가스를 추가함으로써 효과적을 에칭된다. 본 발명은 플르오르 함유 화합물 가스의 경우에 한정되지 않는다. 염소와 같은 할로겐의 화합물이 에칭 가스로서 사용되면 SiC막은 질소 함유 가스의 추가에 의해 효과적으로 에칭될 수 있다.
본 발명의 양호한 실시예에서, 듀얼 다마신 배선 구조체가 사용된다. 그러나, 본 발명은 그에 한정되는 것이 아니고 다마신 배선 구조체 또는 공통적으로 사용된 배선 구조체가 상기와 같이 형성되는 경우에 적용될 수 있다. 또한, 본 발며은 배선 구조체가 형성되는 경우에 한정되지 않고 전술한 바와 같이 반도체 장치의 제조에 사용되는 SiC막이 처리되는 경우에 적용될 수 있다.
본 발명은 전술한 실시예에 한정되지 않고 본 발명의 기술 사상의 범위 내에 있는 다양한 수정 및 변경이 이루어 질수 있다.
전술한 바와 같이, 본 발명에 따르면 반도체 장치를 제조하는데 사용되는 SiC막의 드라이 에칭시에 질소 함유 가스는 할로겐 화합물 함유 에칭 가스에 첨가된다. 그 후, SiC막의 드라이 에칭은 그루브 배선과 같은 다층 배선 구조체가 제조되는 경우에 적용된다.
본 발명에 따르면, SiC막의 전술한 에칭은 매유 용이하게 실행되고 SiC막은 듀얼 다마신 구조체와 같은 다층 배선 구조체가 제조되는 경우에 에칭 스토퍼로서 효과적으로 적용된다.
따라서, 본 발명의 장점은 다층 배선 구조체의 하부층 배선과 상부층 배선 사이의 기생 용량이 감소되고 동일층의 배선 사이에서 발생한 프린지 효과에 기인한 동일층의 배선층 사이의 기생 용량이 감소된다. 또한, 저유전율막은 층간 절연막으로서 효과적으로 사용되고 그루브 배선 사이의 기생 용량은 심플한 방법을 사용하여 감소될 수 있다. 또한, 제조 공정은 단축되고 반도체 장치의 제조 코스트는 감소될 수 있다.
본 발명에 따른 추가적인 장점으로서, 반도체 장치의 높은 집적도, 고속 동작, 및 다기능이 반도체 소자가 소형화됨에 따라 또한 개선된다.
본 발명은 전술한 실시예에 한정되지 않고 수많은 변형은 본 발명의 본질을 벗어남이 없이 이루어질수 있다는 것을 이해해야 할 것이다. 도면과 관련된 전술한 바와 같은 에칭 방법은 단지 본 발명의 예시에 불과하고 본 발명의 범위는 상기의 특정 실시예에 한정되지 않는다. 따라서, 여타의 다른 구성은 이하의 청구항에서 청구하는 바와 같은 본 발명의 범위 및 본질을 벗어남이 없이 사용될 수 있다.

Claims (34)

  1. 실리콘 카바이드막 에칭 방법에 있어서,
    반도체 기판상에 상기 실리콘 카바이드막을 형성하는 단계와,
    상기 실리콘 카바이드막을 할로겐 화합물을 포함하는 에칭 가스 및 질소 함유 가스로 에칭하는 단계를 포함하는 것을 특징으로 하는 실리콘 카바이드막 에칭 방법.
  2. 제1항에 있어서,
    상기 할로겐 화합물은 플루오르 화합물을 포함하는 것을 특징으로 하는 실리콘 카바이드막 에칭 방법.
  3. 제2항에 있어서,
    상기 플루오르 화합물은 플루오르카본 화합물을 포함하는 것을 특징으로 하는 실리콘 카바이드막 에칭 방법.
  4. 제3항에 있어서,
    상기 플르오르카본 화합물은 CF4, CHF3, CH2F2, CH3F, 및 C4F8로 구성된 하나의 그룹(group)으로부터 선택된 적어도 하나의 플르오르카본 화합물을 포함하는 것을 특징으로 하는 실리콘 카바이드막 에칭 방법.
  5. 제4항에 있어서,
    상기 에칭 가스는 산소 가스를 더 포함하는 것을 특징으로 하는 실리콘 카바이드막 에칭 방법.
  6. 제5항에 있어서,
    상기 질소 함유 가스는 질소 가스, 암모니아 가스, 및 아산화질소 가스로 구성된 하나의 그룹(group)으로부터 선택된 적어도 하나의 질소 함유 가스를 포함하는 것을 특징으로 하는 실리콘 카바이드막 에칭 방법.
  7. 제6항에 있어서,
    387nm의 파장의 발광 강도를 측정함으로써 상기 실리콘 카바이드막의 에칭 종점을 검출하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 카바이드막 에칭 방법.
  8. 제2항에 있어서,
    상기 플르오르 화합물은 3플루오르화질소 및 6플루오르화황으로 구성된 하나의 그룹으로부터 선택된 적어도 하나의 플르오르 화합물을 포함하는 것을 특징으로 하는 실리콘 카바이드막 에칭 방법.
  9. 제8항에 있어서,
    상기 질소 함유 가스는 질소 가스, 암모니아 가스, 및 아산화질소 가스로 구성된 하나의 그룹으로부터 선택된 적어도 하나의 질소 함유 가스를 포함하는 것을 특징으로 하는 실리콘 카바이드막 에칭 방법.
  10. 제1항에 있어서,
    상기 질소 함유 가스는 질소 가스, 암모니아 가스, 및 아산화질소 가스로 구성된 하나의 그룹으로부터 선택된 적어도 하나의 질소 함유 가스를 포함하는 것을 특징으로 하는 실리콘 카바이드막 에칭 방법.
  11. 반도체 장치 제조 방법에 있어서,
    반도체 기판상에 배선을 형성하는 단계와,
    상기 배선상에 실리콘 카바이드막을 형성하는 단계와,
    상기 실리콘 카바이드막상에 층간 절연막을 형성하는 단계와,
    제1의 에칭 가스에 의해 상기 층간 절연막을 에칭하여 비아 홀을 형성하는 단계와,
    할로겐 화합물을 포함하는 제2의 에칭 가스 및 질소 함유 가스에 의해 상기 비아 홀에 노출된 상기 실리콘 카바이드막을 에칭하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  12. 제11항에 있어서,
    상기 제1의 에칭 가스는 상기 할로겐 화합물을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  13. 제 12항에 있어서,
    상기 비아 홀에 접속하는 배선 그루브를 형성하는 단계와,
    상기 비아 홀 및 상기 배선 그루브를 도전성 재료로 채우는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  14. 제13항에 있어서,
    상기 도전성 재료는 배리어층 및 배선 재료를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  15. 제14항에 있어서,
    상기 층간 절연막은 실리콘 산화막을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  16. 제14항에 있어서,
    상기 층간 절연막은 실세스퀴옥산(silsesquioxane) 절연막을 포함하는 것을특징으로 하는 반도체 장치 제조 방법.
  17. 제14항에 있어서,
    상기 층간 절연막은 Si-H 결합, Si-CH3결합, 또는 Si-F 결합 중의 적어도 하나의 결합을 포함하는 실리카막을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  18. 제14항에 있어서,
    상기 배선 재료는 구리를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  19. 제12항에 있어서,
    상기 할로겐 화합물은 플르오르 화합물을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  20. 제19항에 있어서,
    상기 플르오르 화합물은 플로오르카본 화합물을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  21. 제20항에 있어서,
    상기 플르오르카본 화합물은 CF4, CHF3, CH2F2, CH3F, 및 C4F8로 구성된 하나의 그룹으로부터 선택된 적어도 하나의 플르오르카본 화합물을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  22. 제11항에 있어서,
    상기 제2의 에칭 가스는 산소 가스를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  23. 제22항에 있어서,
    상기 질소 함유 가스는 질소 가스, 암모니아 가스, 및 아산화질소 가스로 구성된 하나의 그룹으로부터 선택된 적어도 하나의 질소 함유 가스를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  24. 제19항에 있어서,
    상기 플르오르 화합물은 3플루오르화질소 및 6플루오르화황으로 구성된 하나의 그룹으로부터 선택된 적어도 하나의 플르오르 화합물을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  25. 제24항에 있어서,
    상기 질소 함유 가스는 질소 가스, 암모니아 가스, 및 아산화질소 가스로 구성된 하나의 그룹으로부터 선택된 적어도 하나의 질소 함유 가스를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  26. 반도체 장치 제조 방법에 있어서,
    반도체 기판상에 배선을 형성하는 단계와,
    상기 배선상에 제1의 실리콘 카바이드막을 형성하는 단계와,
    상기 상기 제1의 실리콘 카바이드막상에 제1의 층간 절연막을 형성하는 단계와,
    상기 제1의 층간 절연막상에 제2의 실리콘 카바이드막을 형성하는 단계와,
    상기 제2의 실리콘 카바이드막상에 제2의 층간 절연막을 형성하는 단계와,
    상기 제2의 층간 절연막 및 상기 제2의 실리콘 카바이드막을 에칭한 후 제1의 에칭 가스에 의해 상기 제1의 층간 절연막을 에칭하여 비아 홀을 형성하는 단계와,
    상기 제1의 실리콘 카바이드막 및 상기 제2의 실리콘 카바이드막을 에칭 스토퍼로서 사용하여 상기 제2의 층간 절연막을 에칭하여 배선 그루브를 형성하는 단계와,
    할로겐 화합물을 포함하는 제2의 에칭 가스 및 질소 함유 가스에 의해 상기 비아 홀에 노출된 상기 제1의 실리콘 카바이드막을 에칭하는 단계를 포함하는 것을특징으로 하는 반도체 장치 제조 방법.
  27. 제26항에 있어서,
    상기 제1의 에칭 가스는 상기 할로겐 화합물을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  28. 제27항에 있어서,
    상기 할로겐 화합물은 플르오르 화합물을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  29. 제28항에 있어서,
    상기 플르오르 화합물은 플르오르카본 화합물을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  30. 제29항에 있어서,
    상기 플르오르카본 화합물은 CF4, CHF3, CH2F2, CH3F, 및 C4F8로 구성된 하나의 그룹으로부터 선택된 적어도 하나의 플르오르카본 화합물을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  31. 제26항에 있어서,
    상기 제2의 에칭 가스는 산소 가스를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  32. 제31항에 있어서,
    상기 질소 함유 가스는 질소 가스, 암모니아 가스, 및 아산화질소 가스로 구성된 하나의 그룹으로부터 선택된 적어도 하나의 질소 함유 가스를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  33. 제28항에 있어서,
    상기 플르오르 화합물은 3플루오르화질소 및 6플루오르화황으로 구성된 하나의 그룹으로부터 선택된 적어도 하나의 플르오르 화합물을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  34. 제33항에 있어서,
    상기 질소 함유 가스는 질소 가스, 암모니아 가스, 및 아산화질소 가스로 구성된 하나의 그룹으로부터 선택된 적어도 하나의 질소 함유 가스를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
KR1020010058919A 2000-09-28 2001-09-24 에칭 방법 KR20020025717A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00295905 2000-09-28
JP2000295905A JP2002110644A (ja) 2000-09-28 2000-09-28 エッチング方法

Publications (1)

Publication Number Publication Date
KR20020025717A true KR20020025717A (ko) 2002-04-04

Family

ID=18778259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010058919A KR20020025717A (ko) 2000-09-28 2001-09-24 에칭 방법

Country Status (4)

Country Link
US (1) US6617244B2 (ko)
JP (1) JP2002110644A (ko)
KR (1) KR20020025717A (ko)
TW (1) TW507290B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896552B1 (ko) * 2006-03-13 2009-05-07 도쿄엘렉트론가부시키가이샤 플라즈마 에칭방법

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084070B1 (en) 2001-03-30 2006-08-01 Lam Research Corporation Treatment for corrosion in substrate processing
US20020177321A1 (en) * 2001-03-30 2002-11-28 Li Si Yi Plasma etching of silicon carbide
US7311852B2 (en) * 2001-03-30 2007-12-25 Lam Research Corporation Method of plasma etching low-k dielectric materials
JP2003077889A (ja) * 2001-08-31 2003-03-14 Tokyo Electron Ltd エッチング方法
CN100559554C (zh) * 2001-08-31 2009-11-11 东京毅力科创株式会社 被处理体的蚀刻方法
JP3739325B2 (ja) * 2001-09-20 2006-01-25 株式会社日立製作所 有機絶縁膜のエッチング方法
US6582974B2 (en) * 2001-11-15 2003-06-24 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a dual damascene aperture while employing a peripherally localized intermediate etch stop layer
US6656811B2 (en) * 2001-12-21 2003-12-02 Texas Instruments Incorporated Carbide emitter mask etch stop
US20030181034A1 (en) * 2002-03-19 2003-09-25 Ping Jiang Methods for forming vias and trenches with controlled SiC etch rate and selectivity
US7749563B2 (en) * 2002-10-07 2010-07-06 Applied Materials, Inc. Two-layer film for next generation damascene barrier application with good oxidation resistance
JP4119726B2 (ja) * 2002-10-15 2008-07-16 東京エレクトロン株式会社 プラズマ処理方法
KR100459733B1 (ko) * 2002-12-30 2004-12-03 삼성전자주식회사 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법
JP3676784B2 (ja) 2003-01-28 2005-07-27 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP2004296835A (ja) * 2003-03-27 2004-10-21 Applied Materials Inc ダマシン構造を形成する方法
JP3866694B2 (ja) * 2003-07-30 2007-01-10 株式会社日立ハイテクノロジーズ Ｌｓｉデバイスのエッチング方法および装置
US7129171B2 (en) * 2003-10-14 2006-10-31 Lam Research Corporation Selective oxygen-free etching process for barrier materials
JP2005217371A (ja) * 2004-02-02 2005-08-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005277375A (ja) * 2004-02-27 2005-10-06 Nec Electronics Corp 半導体装置の製造方法
US7723155B2 (en) * 2004-06-30 2010-05-25 Xycarb Ceramics B.V. Method for the treatment of a surface of a metal-carbide substrate for use in semiconductor manufacturing processes as well as such a metal-carbide substrate
EP1612851B1 (en) * 2004-06-30 2010-03-03 Xycarb Ceramics B.V. A method for the treatment of a surface of a metal-carbide substrate for use in semiconductor manufacturing processes as well as such a metal-carbide substrate
JP4492947B2 (ja) 2004-07-23 2010-06-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7456111B2 (en) * 2004-11-16 2008-11-25 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
JP4540504B2 (ja) * 2005-03-03 2010-09-08 富士通セミコンダクター株式会社 半導体装置の製造方法
US7999392B2 (en) 2005-03-09 2011-08-16 Renesas Electronics Corporation Multilayer wiring structure, semiconductor device, pattern transfer mask and method for manufacturing multilayer wiring structure
US7642205B2 (en) 2005-04-08 2010-01-05 Mattson Technology, Inc. Rapid thermal processing using energy transfer layers
KR100698094B1 (ko) 2005-07-27 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
TWI327761B (en) * 2005-10-07 2010-07-21 Rohm & Haas Elect Mat Method for making semiconductor wafer and wafer holding article
US20070218699A1 (en) * 2006-03-16 2007-09-20 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
JP5072531B2 (ja) 2007-10-24 2012-11-14 東京エレクトロン株式会社 プラズマエッチング方法及び記憶媒体
JP5405012B2 (ja) 2007-11-19 2014-02-05 東京エレクトロン株式会社 プラズマエッチング方法及び記憶媒体
US8772933B2 (en) * 2007-12-12 2014-07-08 International Business Machines Corporation Interconnect structure and method of making same
US20090156012A1 (en) * 2007-12-12 2009-06-18 Applied Materials, Inc. Method for fabricating low k dielectric dual damascene structures
JP5719648B2 (ja) * 2011-03-14 2015-05-20 東京エレクトロン株式会社 エッチング方法、およびエッチング装置
JP5580844B2 (ja) * 2012-03-06 2014-08-27 東京エレクトロン株式会社 エッチング方法
JP5889368B2 (ja) * 2013-09-05 2016-03-22 Ｓｐｐテクノロジーズ株式会社 プラズマエッチング方法
US20150079799A1 (en) * 2013-09-17 2015-03-19 Applied Materials, Inc. Method for stabilizing an interface post etch to minimize queue time issues before next processing step
US9299605B2 (en) 2014-03-07 2016-03-29 Applied Materials, Inc. Methods for forming passivation protection for an interconnection structure
US9508831B2 (en) 2014-06-19 2016-11-29 Applied Materials, Inc. Method for fabricating vertically stacked nanowires for semiconductor applications
US9640385B2 (en) 2015-02-16 2017-05-02 Applied Materials, Inc. Gate electrode material residual removal process
US11270890B2 (en) * 2018-12-14 2022-03-08 Lam Research Corporation Etching carbon layer using doped carbon as a hard mask
CN113471049B (zh) 2021-06-30 2022-07-26 北京屹唐半导体科技股份有限公司 用于处理工件的方法及等离子体刻蚀机、半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156643A (en) * 1998-11-06 2000-12-05 Advanced Micro Devices, Inc. Method of forming a dual damascene trench and borderless via structure
US6211092B1 (en) * 1998-07-09 2001-04-03 Applied Materials, Inc. Counterbore dielectric plasma etch process particularly useful for dual damascene
JP2001168188A (ja) * 1999-12-06 2001-06-22 Sony Corp 半導体装置の製造方法
KR20010059538A (ko) * 1999-12-30 2001-07-06 박종섭 반도체소자의 금속배선 형성방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066823A (ja) * 1983-09-22 1985-04-17 Semiconductor Energy Lab Co Ltd 半導体エッチング方法
US4865685A (en) * 1987-11-03 1989-09-12 North Carolina State University Dry etching of silicon carbide
JP3220992B2 (ja) * 1991-01-22 2001-10-22 ソニー株式会社 ドライエッチング方法
JP3282292B2 (ja) * 1993-06-07 2002-05-13 ソニー株式会社 ドライエッチング方法
JP4763131B2 (ja) * 1998-10-01 2011-08-31 アプライド マテリアルズ インコーポレイテッド 低誘電率反射防止被膜に用いるシリコンカーバイドの堆積
US6156642A (en) * 1999-03-23 2000-12-05 United Microelectronics Corp. Method of fabricating a dual damascene structure in an integrated circuit
US6290864B1 (en) * 1999-10-26 2001-09-18 Reflectivity, Inc. Fluoride gas etching of silicon with improved selectivity
US6358842B1 (en) * 2000-08-07 2002-03-19 Chartered Semiconductor Manufacturing Ltd. Method to form damascene interconnects with sidewall passivation to protect organic dielectrics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211092B1 (en) * 1998-07-09 2001-04-03 Applied Materials, Inc. Counterbore dielectric plasma etch process particularly useful for dual damascene
US6156643A (en) * 1998-11-06 2000-12-05 Advanced Micro Devices, Inc. Method of forming a dual damascene trench and borderless via structure
JP2001168188A (ja) * 1999-12-06 2001-06-22 Sony Corp 半導体装置の製造方法
KR20010059538A (ko) * 1999-12-30 2001-07-06 박종섭 반도체소자의 금속배선 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896552B1 (ko) * 2006-03-13 2009-05-07 도쿄엘렉트론가부시키가이샤 플라즈마 에칭방법
US8298955B2 (en) 2006-03-13 2012-10-30 Tokyo Electron Limited Plasma etching method

Also Published As

Publication number Publication date
TW507290B (en) 2002-10-21
US6617244B2 (en) 2003-09-09
US20020037648A1 (en) 2002-03-28
JP2002110644A (ja) 2002-04-12

Similar Documents

Publication Publication Date Title
KR20020025717A (ko) 에칭 방법
US6905968B2 (en) Process for selectively etching dielectric layers
US7157366B2 (en) Method of forming metal interconnection layer of semiconductor device
US7828987B2 (en) Organic BARC etch process capable of use in the formation of low K dual damascene integrated circuits
US7635645B2 (en) Method for forming interconnection line in semiconductor device and interconnection line structure
KR100430472B1 (ko) 듀얼 다마신 공정을 이용한 배선 형성 방법
US6909195B2 (en) Trench etch process for low-k dielectrics
US20020155699A1 (en) Semiconductor device and method of fabricating the same
US20060094219A1 (en) Method for manufacturing electronic device
KR20010082057A (ko) 반도체장치 및 그 제조방법
US7217663B2 (en) Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof
US6524963B1 (en) Method to improve etching of organic-based, low dielectric constant materials
JP4492949B2 (ja) 電子デバイスの製造方法
JP2002289594A (ja) 半導体装置およびその製造方法
JP4523351B2 (ja) 半導体装置の製造方法
US20080090408A1 (en) Methods for controlling the profile of a trench of a semiconductor structure
US7172965B2 (en) Method for manufacturing semiconductor device
KR100780680B1 (ko) 반도체 소자의 금속배선 형성방법
JP2005328060A (ja) 半導体装置の製造方法
JP4067357B2 (ja) エッチング方法
JP2005005697A (ja) 半導体装置の製造方法
JPWO2007142172A1 (ja) 多層配線製造方法と多層配線構造と多層配線製造装置
US7041592B2 (en) Method for forming a metal interconnection layer of a semiconductor device using a modified dual damascene process
KR100439111B1 (ko) 반도체소자의 금속배선 형성방법
TW420848B (en) Method of producing dual damascene structure

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application