JP4763131B2 - 低誘電率反射防止被膜に用いるシリコンカーバイドの堆積 - Google Patents
低誘電率反射防止被膜に用いるシリコンカーバイドの堆積 Download PDFInfo
- Publication number
- JP4763131B2 JP4763131B2 JP2000574964A JP2000574964A JP4763131B2 JP 4763131 B2 JP4763131 B2 JP 4763131B2 JP 2000574964 A JP2000574964 A JP 2000574964A JP 2000574964 A JP2000574964 A JP 2000574964A JP 4763131 B2 JP4763131 B2 JP 4763131B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- silicon carbide
- carbon
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 156
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 154
- 239000006117 anti-reflective coating Substances 0.000 title claims description 118
- 230000008021 deposition Effects 0.000 title claims description 23
- 238000000034 method Methods 0.000 claims description 83
- 239000000463 material Substances 0.000 claims description 68
- 230000004888 barrier function Effects 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 60
- 229920002120 photoresistant polymer Polymers 0.000 claims description 52
- 229910052710 silicon Inorganic materials 0.000 claims description 38
- 239000010703 silicon Substances 0.000 claims description 38
- 238000000151 deposition Methods 0.000 claims description 33
- 229910052799 carbon Inorganic materials 0.000 claims description 30
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 27
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 14
- 229910000077 silane Inorganic materials 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 12
- 150000001875 compounds Chemical class 0.000 claims description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 10
- 230000006870 function Effects 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 239000001307 helium Substances 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052756 noble gas Inorganic materials 0.000 claims description 5
- 150000001282 organosilanes Chemical class 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 252
- 230000008569 process Effects 0.000 description 63
- 238000002310 reflectometry Methods 0.000 description 48
- 229910052802 copper Inorganic materials 0.000 description 26
- 239000010949 copper Substances 0.000 description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 239000004020 conductor Substances 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 15
- 238000000206 photolithography Methods 0.000 description 15
- 238000005530 etching Methods 0.000 description 13
- 238000012360 testing method Methods 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 11
- 238000010521 absorption reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 8
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 7
- -1 etch stop Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 206010001513 AIDS related complex Diseases 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 210000002945 adventitial reticular cell Anatomy 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000003112 inhibitor Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910008045 Si-Si Inorganic materials 0.000 description 2
- 229910006411 Si—Si Inorganic materials 0.000 description 2
- XMIJDTGORVPYLW-UHFFFAOYSA-N [SiH2] Chemical compound [SiH2] XMIJDTGORVPYLW-UHFFFAOYSA-N 0.000 description 2
- 150000001721 carbon Chemical group 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 101100436011 Dictyostelium discoideum arcE gene Proteins 0.000 description 1
- OTMSDBZUPAUEDD-UHFFFAOYSA-N Ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 101100492338 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ARC15 gene Proteins 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- JSBOVJABZFDRGV-UHFFFAOYSA-N bis(dimethylsilyl)-dimethylsilane Chemical compound C[SiH](C)[Si](C)(C)[SiH](C)C JSBOVJABZFDRGV-UHFFFAOYSA-N 0.000 description 1
- QLANAUMHLMSYDV-UHFFFAOYSA-N bis(dimethylsilyl)-methylsilane Chemical compound C[SiH](C)[SiH](C)[SiH](C)C QLANAUMHLMSYDV-UHFFFAOYSA-N 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000013065 commercial product Substances 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- UCXUKTLCVSGCNR-UHFFFAOYSA-N diethylsilane Chemical compound CC[SiH2]CC UCXUKTLCVSGCNR-UHFFFAOYSA-N 0.000 description 1
- UBHZUDXTHNMNLD-UHFFFAOYSA-N dimethylsilane Chemical compound C[SiH2]C UBHZUDXTHNMNLD-UHFFFAOYSA-N 0.000 description 1
- UTUAUBOPWUPBCH-UHFFFAOYSA-N dimethylsilylidene(dimethyl)silane Chemical compound C[Si](C)=[Si](C)C UTUAUBOPWUPBCH-UHFFFAOYSA-N 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- NEXSMEBSBIABKL-UHFFFAOYSA-N hexamethyldisilane Chemical compound C[Si](C)(C)[Si](C)(C)C NEXSMEBSBIABKL-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009533 lab test Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- QVEIBLDXZNGPHR-UHFFFAOYSA-N naphthalene-1,4-dione;diazide Chemical class [N-]=[N+]=[N-].[N-]=[N+]=[N-].C1=CC=C2C(=O)C=CC(=O)C2=C1 QVEIBLDXZNGPHR-UHFFFAOYSA-N 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- DNAJDTIOMGISDS-UHFFFAOYSA-N prop-2-enylsilane Chemical compound [SiH3]CC=C DNAJDTIOMGISDS-UHFFFAOYSA-N 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- UIDUKLCLJMXFEO-UHFFFAOYSA-N propylsilane Chemical compound CCC[SiH3] UIDUKLCLJMXFEO-UHFFFAOYSA-N 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000012925 reference material Substances 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/32—Carbides
- C23C16/325—Silicon carbide
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/10—Heating of the reaction chamber or the substrate
- C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02447—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Surface Treatment Of Optical Elements (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一般的には、基板上の集積回路の形成に関する。本発明は特に一定のプロセス形態のもと、有機シラン類を用いて低誘電率（低κ）である低κ反射防止膜として用いられるシリコンカーバイドフィルムを生成するための低温法に関する。
【０００２】
【従来の技術】
集積回路の設計と製造において、堅実な、またほぼ予想通りの進歩が過去１０年にわたって見られてきた。この成功の進展の一つのキーは、集積回路（IC）装置のデバイス間を連結する導電路を与える多層間接続技術である。形態の寸法縮小は、現在は１/４サブミクロンあるいはより小さい範囲であり、超大規模集積（VLSI）や極超大規模集積（ULSI）技術における、水平相互接続（通常、ラインと呼ぶ）と垂直相互接続（通常、コンタクトあるいはバイアと呼ばれ、コンタクトは下部層基板上のデバイスに伸び、一方バイアはM１,M２などの下部金属層に伸びる）により、特に相互連結線の間の静電結合の減少という重要性が増してきた。更に集積回路における半導体デバイスのスピードを更にあげるために、低抵抗を有する導電性材料、及び近接する金属線間の静電容量を減らすために低κ（誘電率７.０未満）の絶縁体を用いることが必要となってきた。低κ材料の必要性はフォトリソグラフィに用いられるバリア層、エッチストップ、反射防止被膜へと拡張している。しかし、通常のバリア層、エッチストップ、反射防止被膜材料は、７.０よりかなり高い誘電率を有し、このため、殆ど誘電率を減少させることのない結合絶縁体となっている。このように、低κ基板におけるバリア層、エッチストップ、反射防止被膜のためのより良い材料が必要とされている。
【０００３】
回路密度の変化とともに、さらなるプロセスの変化が必要になっている。たとえば、より精密度の高いパターンエッチングのためのフォトリソグラフィプロセスの改良への努力がなされている。フォトリソグラフィは光パターニングと、通常は有機ポリマー（フォトレジスト材料）を用い、基板表面に精細規模のパターンを現像して集積回路を作る技術である。通常フォトレジスト材料には、たとえば、ナフトキノンジアジド類がある。大抵の場合、基板をフォトリソグラフィにより適切に加工するために、また不必要なパターンニングを避けるために、パターニングされる層の高い反射率は、光線の反射を減らすように改善されねばならない。反射率は普通、公知の基準のパーセンテージとして表示される。たとえば、生のシリコンは１００％の数値を有する。下部層からの不要な反射は反射されてフォトレジストに到り、望ましくない部分でフォトレジストを露光する。あらゆる、不必要な露光により形成するよう意図したライン、バイア及びその他の形状が歪んでしまう。ダマシン構造における反射率によって、以下に論じるように、よりよいフォトリソグラフィプロセスに対する必要性が増してきている。
【０００４】
多層構造、誘電体の使用の増加に伴って、反射率の増加によってエッチングは不正確となってしまっている。誘電層はフォトレジストを露光するために用いる紫外線に対して勿論透明である。このように、ダマシン構造における誘電体の多層レベルでの利用は、不必要な反射を増加することになる。そのため、反射防止被膜（ARC）がエッチングされる層の上に堆積される。ここでARCは薄い犠牲層であって、下置層より小さい反射率を持ち、下部層をエッチングするために用いる化学薬品と同一あるいは類似の化学薬品によってエッチングされる。このARCはULSI回路に望まれる増加した電流密度を導くように、より向上した形状寸法と精度がより緻密なスペースに入るように、不要な反射を減らすか除去している。
【０００５】
ARC材料は、本明細書で参照として包含される、米国特許番号5,710,067に記されているように、有機物でも無機物でもよい。有機ARCは薄膜化ポリイミド、ポリスルホン、その他材料であり、一般に無機材料より高価であり、より複雑な加工を要する。無機ARC類には、窒化シリコン、酸窒化シリコン、α-炭素、窒化チタニウム、シリコンカーバイド、非晶性シリコンなどがある。本発明より以前は、無機ARC類は通常高いκ値を特徴としていて、低κ構造とは適合しないものであった。高κARCの使用は、別の低κ層の積み重ねに高κ材料を付け加えている際の低κ材料への変化の利点を部分的に否定している。ある用途においては、高κARCは基板から除くことが出来るが、その除去のために処理が複雑になってしまう。有機ARC類を用いることは可能であるが一般にかなり高価であり、追加の加工工程を要する。
【０００６】
第１図は、フォトリソグラフィプロセスの一部として、誘電体上に堆積したポジティブフォトレジストを有する基板の代表例を示している。ポジティブフォトレジストは光に露光した部分に現像され、一方ネガティブフォトレジストは光露光されない部分に現像される。集積回路１０は、コンタクト、バイア、ライン、トレンチのような形状１１を有する下部基板１２を含んでいる。本発明では、「基板」の語を一つの下部材料を意味するものとして使用する。そして、バリア層のようなその時問題とされる層の下に置かれた一連の下部層を示すときにも用いる。バリア層１３はこの基板の上に堆積されてもよい、ついでそれに誘電層１４が堆積される。この誘電層は非ドープシリコンガラス（USG）として知られる非ドープニ酸化シリコン、フッ素ドープシリコンガラス（FSG）あるいはその他低κ材料でもよい。本実施例では、ARC15を誘電体上に堆積し、ついで、フォトレジスト層１９を堆積した。
【０００７】
このARCの目的は、通常ARC材料の3つの特性、屈折率（n）,吸収率（ｋ）、（ｋは低κ誘電体のκと区別すること），及び該ARCの厚さ（ｔ）を調整することによっていかなる反射光波長をも減少あるいは除去することであり、すなわち、位相相殺と反射光吸収を作り出すことであるである。通常要求されるn,k,tの値は、下部層の厚さと性質に依存し、それぞれの特別な用途に応じて調整する必要がある。正/負レジスト光学リソグラフィモデルv.4.05のようなコンピューターシミュレーションプログラムでは、n,k,tの値の効果、特定の層の反射率がシミュレートされている。その結果を分析し、実際に試験を行い、走査型電子顕微鏡（SEM）技術で結果を再検討する。様々な、n,k,tの値の組み合わせが選択され、その用途における反射光が減少する。これらn,k,tの値はそれぞれの用途、それぞれの基板の厚さに依存するので、適切な選択は時間のかかることであるし、厄介なことである。更に、その選択は下部層の狭い厚さ範囲にのみにしか適用できない可能性があり、基板から基板への堆積プロセスの繰り返しにおけるさらなる問題の原因となり得る。第２図は、リソグラフィプロセスの模式図であり、公言２３が紫外線光などの光を光のパターンを決定するパターンニングされたテンプレート（マスク）２１を通して放射し、そのパターンがフォトレジスト層19に投影され、最後にはパターンニングされた基板が得られる。通常この光によって、例えば紫外線が露光されたとき、その露光部分２５内のフォトレジスト層が、有機溶媒への溶解する。こうして、未露光部分を失わずに、露光部分はその露光部分を浸漬、あるいはその他の除去方法によって除去される。
【０００８】
第3図は、エッチングプロセスによって、その上に形成された形状２７を有する基板の模式的図示である。フォトレジストの残り部分は除去され、その形状は適切なレベルにエッチングされ、その基板は、ライナー、誘電体、導電体あるいはその他の層の堆積などの、次のプロセスのために準備される。
【０００９】
相互接続を形成するための従来の堆積/エッチングプロセスは、より高い回路密度を持ち、より精度の高いパターンエッチングが得られるように改善されている。このように、現在いろいろな新しいプロセスが開発されている。たとえば、回路形成の従来方法では、導電体の被覆層を堆積し、形状をパターンニングするようにその導電体をエッチングし、ついで誘電体材料でその形状を充填していた。増加した回路密度で強調すべきことは、誘電体層を堆積したり、形状を形成するために誘電体層をエッチングすることや、バイア、ライナー、その他の形状を形成するために、形状を導電体で充填することによって、そのプロセスが幾分逆戻りしたということである。時流は、ダマシン構造を用いる方向である。デュアルダマシン構造では、誘電層は多層基板におけるコンタクト/バイア及び相互接続ラインのいずれをも決定するようにエッチングされる。ついで、決定されたパターンに金属が充填され、余分な金属はすべて、化学機械研磨（CMP）のような平面化プロセスでその構造の表面から除去される。
【００１０】
第4図は、デュアルダマシン構造の一例を示す。現在用いられている二つの有力なスキームが、ダマシン構造を現像するために用いられ、そこでは、ライン/トレンチがバイア/コンタクトと、同時に充填される。「カウンタボア」スキームでは、集積回路１０は、一つの下部基板１２を含み、これはその上に堆積された一連の層を含んでもよいし、その中に形状１１が形成されていてもよい。バリア層１３は該基板の上に堆積され、ついで誘電層１４が堆積される。通常Ta、TaN、Ti、TiNあるいはその他の材料であるライナー22は必要なこともある。誘電層は非ドープシリコンガラス（USG）として知られている非ドープニ酸化シリコン、また、フッ素ドープシリコンガラス（FSG）あるいはその他低κ材料でもよい。α―C、α−FC、パリレン、AF4、BCB、PAE、酸窒化物、あるいはシリコンカーバイドなどの低κエッチストップ１６は、該誘電層１４上に、約２００Åから約１０００Åの厚さに堆積される。各エッチストップ材料は通常、エッチングされる誘電層にくらべて、遅いエッチングレートを有し、エッチングプロセスにおいて、あらかじめ決定した深さに達することを保証できる、幾分かの自由度を持つものである。ある優れた特徴を有するエッチングプロセスでは、こういったエッチストップ材は不要である。他の誘電層１８は、エッチストップ１６の上に、約５、０００Åから約１０、０００Åの厚さに堆積される。ARC１５は第1図のARC１５のように、誘電層１８の上に堆積され、ついでフォトレジスト層（図示せず）が第1図に示したフォトレジスト層１９のよう堆積される。フォトレジスト層は露光され、在来のフォトリソグラフィにより、バイア/コンタクト２０a用のパターンを形成する。これらの層はフッ素、炭素、酸素イオンを用いるような在来のエッチプロセスを用いて、エッチングされ、バイア/コンタクト２０aが形成される、ついでフォトレジスト層が除去される。その他のフォトレジスト層が堆積され、ライン/トレンチ２０ｂをパターニングするように露光され、その層がエッチングされ、ライン/トレンチ２０ｂが形成される、ついでフォトレジスト層が除去される。更に導電性材料２０が、バイア/コンタクト２０aとライン/トレンチ２０ｂの両方に同時に堆積される。一度導電性材料２０がその形状に充填た時に、次の一連の層を形成するときに、銅のような導電体の拡散を防ぐように、もう１つのバリア層２４を堆積してもよい。
【００１１】
デュアルダマシン構造を作るための、その他の有力なスキームはセルフアライメントコンタクト(SAC)である。このSAC法は、誘電層１８の堆積の前に、エッチストップ１６の上にフォトレジスト層を堆積する以外はカウンタボアスキームと同様である。エッチストップ１６はエッチングされて、バイア/コンタクト２０a用のパターンが作られる。フォトレジスト層は除去され、ついで誘電層１８とARC１５がエッチ層の上に堆積され、ついで、ARC１５の上に他のフォトレジスト層が堆積される。フォトレジストは露光され、ライン/トレンチ２０ｂ用のパターンを形成し、バイア/コンタクト２０aとライン/トレンチ２０ｂの両方が同時にエッチングされ、フォトレジスト層は除去される。導電性材料２０、必要なら次いで別のバリア層２４が堆積される。これらの構造はデュアルダマシン構造の典型的なものであって、特殊な用途のためには、以下に述べるような他のものがより適切であるかも知れない。
【００１２】
ダマシン構造のような多層構造の反射率により、ARC材料の性能レベルを向上させる要求が高まってきた。このような構造の以前は、エッチングされる層は典型的には、露光する光に対して不透明な単一金属層上にあった。従って、下部層からの不必要なフォトレジスト露光はフォトレジストの下の単一金属層にほぼ限られていた。しかし、ダマシン構造やその他の構造に対しては、導電層の上に多数の層が用いられ、多階層パターンニングが行われている。誘電層と導電層付近のその他の層は露光する光を比較的透し、従ってより高いレベルからの反射によって上層のフォトリソグラフィプロセスが妨げられることになる。たとえば、ラインやバイア/コンタクトは基板において、異なったレベルにわたっている。異なったレベルにある、異なった形状のからの反射光は、異なった反射光パターンをフォトレジスト層に戻す結果となり、修正しない限り、上記のようなフォトレジスト上に不必要な露光を引き起こすかもしれない。
【００１３】
したがって、形状サイズが小さくなるに従って、低κ層の積層の重要性、銅の使用、複雑なデュアルダマシン構造、新方法、新材料などが、向上したARC特性を与えるために要求されている。窒化シリコン、酸窒化シリコンはARCのための典型的材料であったが、比較的高い誘電率（７．０以上の誘電率）を持ち、相互接続ラインの間で著しく電気静電結合を増加させる。電気静電結合はクロストーク及び/又は抵抗−容量（RC）遅延、すなわち貯蔵エネルギーを発散するに要する時間をもたらし、そしてこれはデバイス全体の性能を低下させる。更に、窒化シリコン、酸窒化シリコンは本発明の材料に比較して、かなり拡散抵抗が低い。
【００１４】
【発明が解決しようとする課題】
新しい材料の調査にあたって、ある用途に対してシリコンカーバイドの持つ能力を認めているものもいた。しかし、本発明者の知見では、SiCを用いる適切なARC、バリア層、エッチストップを考え、開発したという資料は全くなかった。Footeらの米国特許番号5,710,067などには、ARCの形成についてシリコンカーバイドに着目あるいは示唆している資料もある。本発明者の知見では、従来方法を用いて製造されたシリコンカーバイドは、低κ構造における、新しいプロセスの要求に効果的にマッチするものではなかった。たとえば、Ogawaらの米国特許番号5,591,566で開示された化学方法は、本発明に参考資料として包含されているが、シリコン、炭素、水素を原料として使用している。この、かなり従来的方法ではULSI目的、特にダマシン構造において重要であり、望まれる低いκよりも、高いκを与えるている。他の例としては、Careyらの米国特許番号5,360,491は本発明に参考資料として包含されているが、β-SiCと呼ばれる結晶性シリコンカーバイドへの転換を要求している。
【００１５】
SiCに関するこの他の例には、本発明に参考資料として引用されているEndoらの米国特許番号4,532,150では、Endoは特殊な組成のSixC1-xについて言及している、ここでxは基板表面上に製造されるSiCに対するもので０.２ないし０.９の正の数である。Endoはバリア層、エッチストップあるいはARCとしてのSiCを開示していない。その実施例におけるプロセスパラメーターは本発明の好適な、最も好適なパラメーターを下回っている。本発明に参考資料として包含されているLabodaの米国特許番号5,465,680は、CVDチャンバ内におけるSiCフィルムを開示しているが、約６００℃以下の低温での製造には失敗している。他の例としては、本発明に参考資料として包含されているBolzらの米国特許番号5,238,866では、メタン、シラン、ホスフィンを用い、血液となじみのよい医療分野用の水素化シリコンカーバイド被膜を創った。しかし、これらの引用例には、以下のプロセス形態を有するSiCのバリア層、エッチストップあるいは低κARCとしての利用はまったく含まれていない。
【００１６】
したがって、IC向けの低κARCとしてシリコンカーバイドを用いる、特にダマシン構造や、それぞれの用途に適切な数値のための実験を必要としないでn,k,値及びSiC層の厚さを設定されたSiC材料、のためのシリコンカーバイドを用いる改良されたプロセスが必要とされている。
【００１７】
【課題を解決するための手段】
本発明は概して、一定のプロセスパラメータを有するシランベースの材料を用いて、IC用途に適したARCを形成するのに有用な、シリコンカーバイドを堆積するプロセスを提供するものである。本材料は更に、バリア層、あるいはエッチングストップとしても利用でき、銅のような高拡散性導電体を用いる、複雑なダマシン構造にも利用できる。一定のプロセスパラメーターのもとでは、様々な厚さの下部層の上に一定の厚さのシリコンカーバイドを用いてもよい。通常は所定の反射率を得るために、各下部層の厚さに対してシリコンカーバイドARCの厚さの調整が必要であるのに対して、該シリコンカーバイドARCでは所定の反射率を得るために、その厚さは下部層の厚さにほとんどに依存しない。基板の上にシリコンカーバイド反射防止被膜を形成するための、好適なプロセスの手順は、シリコン、炭素、希ガスをプロセスチャンバの反応域に導入し、反応域にプラズマを発生させ、該シリコンと該炭素をプラズマの存在下に反応させシリコンカーバイドを形成し、チャンバ内の基板上にシリコンカーバイド反射防止被膜を堆積させることを備える。本発明の他の態様は、基板上に堆積された誘電層、及び約７．０より小さい、より好ましくは６．０あるいはそれ以下の誘電率を有するシリコンカーバイド反射防止被膜を備えるシリコンカーバイド反射防止被膜を有する基板を含む。
【００１８】
【発明の実施の形態】
上記に引用した特徴、利点と目的が本発明により達成された方法を詳細に理解できるように、上記に簡単に要約した本発明のより特別な説明が、付帯した図面に例示したような実施例を参照することによって与えられる。
【００１９】
しかし、付帯する図面は本発明の典型的例を示すのみであって、したがって、その範囲を制限するものとは考えないるべきではない、というのは、本発明はその他の同等に有効な実施を含むものであるからである。
【００２０】
本発明はIC用のARCとして有用な、一定のプロセス形態に従って形成されたあるSiC材料を提供する。この材料は、バリア層及び/又は、エッチストップとして用いられ、特に導電材料として高拡散性の銅を用いるIC用のバリア層及び/又は、エッチストップとしても用いられる。本発明はSiCの製造に必要ないかなるその他の炭素源、あるいは水素源とは無関係であり、酸素が実質的量に存在しない状態でシリコンとしての有機シランと炭素源を用いることを含むプロセス形態を提供する。このプロセス形態は、また、ヘリウムあるいはアルゴンのような希ガスの存在を含み、一定の温度、圧力、本発明のSiCを製造するためのプラズマ励起気相堆積チャンバにおける出力を含む。この特殊なSiC材料は特にダマシン構造のような複雑な構造に有用だろう。
【００２１】
下記第１表はARCに対するいくつかの一般的要求を示している。このSiCは以下に説明するように、多くの目的に用いられる得る。第１表は本発明のSiCの少なくともARC、バリア層、エッチストップなどの３種の利用の望ましい態様を示した。
【００２２】
【表１】
【００２３】
もし、このSiCがARCとして用いられるなら、本発明以前には必然的に必要とされた用途ごとの調整や変更を必要としないでこの被膜が多目的用途に用いられるための望ましい性質には、その他の数値は選択できるにせよ、このARCが約５％以下の低い反射率を得るための、吸収率「ｋ」とARCの厚さ「ｔ」とが結合した適切な屈折率「ｎ」とともに、上記のような低κ範囲が含まれるだろう。 このSiCを製造するプロセスは工業生産の一貫性のための安定性と再現性がなければならない。
【００２４】
このARCはその低いκの属性のために基板上に残るだろうから、たとえば下置き誘電体と銅のような導電体の間でバリア層としても機能し得る。このように、バリア特性は、そのような場面で重要であろう。層間の接着は、層間剥離を抑え、ある場合には、層間の容量や抵抗を減少させるために重要である。このARCがバリアとして用いられるとき、その材料はアニ−ル温度、たとえば４００℃−４５０℃で、基板での実質的な拡散があってはならない。「実質的にない」拡散の語は機能的用語であって、その層への実際の拡散が、バリア層やエッチストップとして機能する層の能力に影響するよりも小さいということを意味している。たとえば、本発明の該SiCはその拡散を約２５０Åに抑えている。銅の拡散は望ましい電流、電圧通路を阻害し、クロストークの一因となる。形状の縮小のために、上述のように、誘電率が低いほど、好ましくは７．０より小さいと、クロストークや、デバイスの全体的性能を低下させるRC遅延の可能性は低くなる。
【００２５】
低κ材料とはここでは、従来バリア層材料として使用されてきた窒化シリコン（誘電率は７．０に等しいかあるいはそれより大きい）、のそれより低い誘電率を有する材料であると定義する。低誘電率値に関してはその「有効」誘電率をいい、これは多階層の基板の合成誘電率である。有効誘電率は層の厚さ、層の誘電率、形状間の空間、形状の寸法のような因子に基づいている。Avant社の「Rafael」のような、市販のソフトウエアは、予測有効誘電率を計算するのに使用できる。たとえば、低κ誘電層の数値は通常約２.７である。あるSiNは約７．０のκ値を持つ。このSiN材料を低κ材料とともに用いると、その合成物の有効κ値は増加し、低κ誘電材料を用いることによるいくつかの利点は帳消しになる。これにくらべて、本発明のκ値が５より小さい、好ましくは約４．２のSiCの使用によって、すでに得られている低κ材料を用いて得られた以上の利益が得られる。合成物の構造に対して、望ましい有効誘電率値は約５．０あるいはそれ以下、最も好ましくは３．０あるいはそれ以下である。
【００２６】
該SiCは、下記の１実施例中で述べられるように、ダマシン構造で用いられ、２つの用途を持つARCやエッチストップとして機能するので、USG、FSG、あるいは他の低κ誘電材料に比較して、２０対１、あるいはそれより大きいエッチ選択率を有し、適切なエッチストップ性能をも持つことは有利なことである。更に、該材料はすなわち分子崩壊が電流の有害な通過を引き起こす電圧傾斜である２MVのあるいはそれ以上の高い破壊電圧を持つべきである。このSiCは更に、その層を通る低い漏電性能をも持つべきで、すなわち、この材料に容量的に流れる低い漂遊直流を有する。
【００２７】
別の商業的見地からすると、中間体汚染環境に材料を曝露することのないプラズマチャンバのような所定のチャンバ内、あるいは集積クラスターツールアレンジメントのようなある系中で、この材料の堆積がその場で実行出来るということが望ましい特徴である。この点は、酸化に対して迅速に反応する銅導電体については重要なことである。
【００２８】
第２表はARCだけでなく、バリア層やエッチストップとしても用いられる該SiC材料を得る２００ｍｍウエハ堆積反応器で用いられた、本発明のプロセスパラメーターを示す。好適な実施例では、シリコンと炭素はシラン系化合物のような普通の化合物から誘導された。しかし炭素はメタンのような、その他の化合物で補うことも出来た。制限する訳ではないが、適切なシラン系化合物にはメチルシラン（CH3SiH3）,ヂメチルシラン((CH3) 2 SiH2 )、トリメチルシラン ((CH3 ) 3 SiH)、ジエチルシラン ((C2H5) 2 SiH2)、プロピルシラン (C3H8SiH3)、ビニルメチルシラン ((CH2=CH)CH3SiH2)、１，１，２，２−テトラメチルジシラン(HSi(CH3) 2-Si(CH3) 2H)、ヘキサメチルジシラン((CH3) 3Si-Si(CH3) 3)、１，１，２，２，３、３−ヘキサメチルトリシラン (H(CH3) 2Si-Si(CH3) 2-SiH(CH3) 2)、１，１，２，３，３−ペンタメチルトリシラン(H(CH3)2Si-SiH(CH3) -SiH(CH3) 2)、 その他のシラン関連化合物が含まれ得る。本発明の目的に対する、ここで用いる「有機シラン」の語はほかに指示しない限り、先のリストに含まれるような、少なくとも結合した１個の炭素原子を有するいかなるシランベース化合物をも含む。第２表で用いられた化合物は、トリメチルシランとメチルシランであった。他のガスも用い得たが、ヘリウムあるいはアルゴンといった希ガスの存在が、そのプロセスの安定化の助けになったようである。
【００２９】
本発明者らは以下に示すプロセス形態により、バリア材料、及び又はエッチストップと同様ARCの第１表の性質の少なくともいくつかに適合するSiC材料を提供し得ることを発見した。このプロセス形態を用いた、該SiCは約７．０未満、好ましくは６．０未満の低い誘電率を持つ。ここに記述した該SiCの性質で重要なことは、より薄い層を堆積させることができることである。本発明の有効基体誘電率は約５．０あるいはそれ以下であろう。この有効誘電率は、上述した窒化シリコンとは対照的に、好適な銅ベースのICの要求に適合している。ARCの上部層として、一実施例における該SiCは、SiCのARC厚さを調整する必要なく、下置き誘電体層の厚さの幅広い範囲で使用可能である。また、ダマシン構造において、本発明の該SiCは、通常のフォトリソグラフィにおいて、上層ARC層なしに、エッチストップとARCの組み合わせとして用いられる得る。この特殊なSiC材料はまた、低κ、エッチストップ材料として使用するのに好適である。低κ材料はここでは、窒化シリコンの誘電率（７．０あるいはそれ以上の誘電率）より低い誘電率を有する材料として定義される。低κエッチストップ材料はここでは窒化シリコンより低い誘電率を有し、かつ誘電材料に対しての相対的酸素対エッチ選択率が２０対１あるいはそれ以上である材料として定義される。この比率によりエッチングプロセスを通して、高度のコントロールが可能となり、ダマシン構造のような特に複雑な構造をエッチングする際に特に有用である。更に、本発明の該SiC材料は銅に対する高い拡散抵抗を有し、試験データは銅拡散限度は約２００ないし２５０Åであることを示している。ある実施例では、第１５図、第１６図に示すように、このARCは、エッチストップなしでARCとしての機能を果たすバリア層であってもよい。
【００３０】
【表２】
【００３１】
プロセス？ARC/バリア層/エッチストップ
バリア層として、及び/又はエッチストップとして機能するARCを作り出すために、トリメチルシランやメチルシランのようなシリコン源を、プラズマ反応器へ、すなわちトリメチルシランやメチルシランをこの技術の当業者にとっては公知の「シャワーヘッド」であるガス分散要素と基板の間の、そのチャンバ内の反応域に供給する。 代表的市販品であるSanta Clara, California のApplied Materials社によって製造されたようなプラズマ励起化学気相堆積（PECVD）チャンバに対し、約３０ないし５００基準立方センチメーター（ｓｃｃm）のシリコン源の流量が用いられた。この市販のPECVDチャンバの構造と操作はよく知られていて、本発明のプロセス形態にとって説明は不要である。この炭素はトリメチルシランやメチルシランから誘導され、その他炭素源とは無関係である。反応は反応域に導入される実質的酸素源なしに起こる。シリコン源及び炭素源とともに、ヘリウムやアルゴンのような希ガスが約１００ないし２０００ｓｃｃｍの流量でチャンバ内へと流される。チャンバ内圧力は約３ないし１０Torrに保たれる。単一の１３．５６MHz RF電源が出力密度約０.６７−１.５５watt/ cm2で約３００ないし７００ワットを、シランべ−スガスの入ったチャンバ内にプラズマを形成するよう陽極、陰極へ印加する。基板表面温度は、SiCの堆積の間中、約２００−４００℃に維持される。「シャワーヘッド」などのガス分散要素からのガス分散は約３００ないし６００milsの間の空間距離で基板に対して分散される。
【００３２】
より最適な、「最も好適な」というプロセス形態では、第２表に示したように、トリメチルシランやメチルシランの流量は、約５０〜２００ｓｃｃｍに調整され、ヘリウムやアルゴン流量は約２００〜１０００ｓｃｃｍに、室内圧力は約６〜１０Torr、そのRF電力は、出力密度約０.８８〜１.３３watts/cm2で約４００〜６００ワットに、基板表面温度は約３００〜４００℃に、シャワーヘッドと基体間隔は約３００〜４００milsに調整される。
【００３３】
好適な、及び最も好適なプロセス形態によって発現された特性は、一般に受け容れられているシリコンカーバイドの特性と異なっている。これらのパラメーターにおいては、以下に述べるように、また第５図に示したように、第６図に示した従前のSiCとは別のある種の異なった結合構造が、本発明の該SiCには起こっている。チャートはフーリエ変換赤外分光チャート（FTIR）であるが、結合構造を示す標準的実験室試験の一つであって、この技術の当業者にとっては公知のものであろうから説明は不要だろう。各波数における各種ピークは構造特有のもので、このグラフは、特別な格子間結合構造を示すものである。
【００３４】
第５図は本発明の該SiCのFTIRを示している。第２表の最も好適なプロセスパラメーター範囲で、トリメチルシランを用いた堆積によって、CH2/CH3,SiH, SiCH3 ,Si-(CH2)n 及びSiCを含む結合構造が得られた。第６図はシランとメタンを用いた、従来のSiC材料についての比較結果を示している。そこには、見れば判るようにSi-(CH2)nに対応するピークがなく、SiCH3のピークすらも顕著に現れていない。本発明の該SiCは、従来公知のSiC堆積より、よりよいARC/バリア層/エッチストップ性能をもたらすといった、予期しなかったような結果を得てきた。これら特性によって、このSiCはここに開示するような多様な機能に用いられ得る。
【００３５】
図７〜図２０は本発明の該SiCのARCの種々の特性を示している。図７は試験結果の一つのグラフであり、標準的な６３３ｎｍ波長の光の露光を与えて、異なる材料でのそれらの屈折率と誘電率の関係を比較している。このｘ軸は上記したような屈折率ｎを示している。ｘ軸の低い数値は好ましく、よりよい光学的性質と透光性を与える。ｙ軸は誘電率を示している。ｙ軸の低い数値は「低κ」基板積層を作るのにふさわしい。たとえば、典型的SiN は約２．０のｎ値を有し、７．３の誘電率を有し、低κ用途には向いていない。現状での最先端技術のARCはDARCTMであって、酸窒化シリコンの一つのタイプであるが、その誘電率は約８.５〜９.０、２４８ｎｍ波長の露光で約２.２のｎ値を持つ。本発明の好適なSiCは約４．２の誘電率を有する。
【００３６】
Ogawaの米国特許番号5,591,566に開示されたようなSiCの製造用の化学薬品を用いた試験結果に対応するSiC＃１は、上述のように、メタン/エタン/プロパンを別々に、それと２原子水素をシランとともに用いている。このSiCは約２.４のｎ値を有し、誘電率は約７．８であり、低κ装置の堆積には望ましいものではない。この従来型SiCのプロセスパラメーターを変化させて得た内部試験結果では、ここに述べたような本発明の薬品に変えて得られたような結果を得ることはついに出来なかった。
【００３７】
SiC#2は本発明の化学薬品を用いて堆積させたSiCである。そのｎ値は約２．３、誘電率は約５．１で、これは上記従来プロセスで製造されたSiC#1よりはるかによい。上述の第２表に記した最適パラメーターを用いて作ったSiC#３はよりよい光学的性能を与え、すなわち、第６図の６３３ｎｍの露光波長で約１．９のｎ値、約４．２の誘電率を生み出す。従って、光学的性質と抵抗率的に、本発明の該SiCは低κ構造について現在強調されているものに好適であり、バリア層、エッチストップと同様ARCとして利用出来る。重要なことは、本発明の該SiCは従来の高κSiCとくらべて、層の堆積の低κ性能を保つためにフォトレジストが露光され、エッチングされた基板の層から除去する必要がないので、より少ないプロセスステップですむことである。
【００３８】
第８図は二つの材料について、フォトリソグラフィに通常用いられる波長２４８ｎｍの露光を用い吸収率ｋと屈折率ｎとを対比させたグラフで、本発明の該SiCのｎ及びｋ値は酸窒化シリコンARCに比べて調整できることを示している。酸窒化シリコンARCは約７０oの急な傾斜を持ち、約９の高い誘電率や、ｎの僅かな変化に対してｋの急速な増加のために、ｎ、ｋのいずれもコントロールすることが困難になっている。比較のために本発明の約４.５の誘電率を持つSiCはグラフ上約３５°のより平坦な上向きの傾斜の曲線を示し、これはグラフ上ｎの増加は、それに応じた僅かなｋの増加を生むもので、よりコントロールしやすいプロセスであることを示している。高い吸収率は不要な反射をよりよく吸収することから好適なものであるが、高い吸収率を得るためには、上向きの線の傾斜が示すように、誘電率は増加する。 このように、特に望ましい実施のためには、好適な光学的特性と誘電率との間には, 一定のバランスがある。 実験を通して、本発明者らは、本発明の該SiCについて適切な数値は、すなわち相対的に低い誘電率を持ち、安定なプロセス形態であり、第８図の露光波長２４８ｎｍでｎが約２.２、ｋが約０．４であるこのSiCは最適なものの１つであると確信している。このグラフにおいて、この露光波長２４８ｎｍでのｎとｋの間の関係は直線的に見える。そして、ここに開示したプロセスパラメーターを用いた下記の式によって近似される。
【００３９】
k/0.65 + 1.57 = n
市販のフォトリソグラフィに使用する場合、吸収率ｋは約０.２〜約１．０の範囲で変化し、一般には約０.３〜約１．０の範囲である。上式は本発明の該SiCのｎとｋの特性を代表するもので、他の露光波長に対する変換は容易である。第８図のｘ軸の値のところから始まる該SiCのn,k関係の傾斜は、約２０°〜約６０°で変化し、ここでは傾斜は約３５°として示している。
【００４０】
重要なことは、酸窒化シリコンARCの誘電率は該SiCの約２倍であり、その上該SiCはほぼ同じn,k値を有することである。別の言い方をすれば、本発明の該SiCを使用すれば、酸窒化シリコンARCの光学的性質に近く、かつ誘電率を５０％減らせるということである。低κ堆積層において、その差は重要である。
【００４１】
第９図は本発明のSiCをバリア層、エッチストップ、ARCとして用いた層の堆積の模式図である。誘電層６０はコンタクト６２を有し、それは銅材料でもよい。約５００Åの厚さのSiCのバリア層６４はコンタクト６２及び、誘電層６０の上に堆積される。厚さ約５０００ÅのUSG層などの誘電層６６は、バリア層の上に堆積される。エッチストップ６８もまた約５００Åの厚さのSiC材料であり、誘電USG層の上に堆積され、更にもう1つの誘電層７０を堆積させる、これは厚さ約７０００ÅのUSG材料でよい。この実施例では、厚さ約６００ÅのSiCのARC７２を、先のUSG層の上に堆積する。ついで、フォトレジスト層７４を堆積する。図１から図３に示したように、フォトレジストはマスクを通して露光され、不要な部分を洗い落とす。層はエッチングされて、形状が作られ、更に、ライナー、バリア、導電層などの層が堆積される。その厚さ、層の数、配置は変えることができ、本実施例は一例である。
【００４２】
第１０図は、「正/負レジスト光学リソグラフィモデル」v. 4.05というコンピュータシミュレーションプログラムを用い、層の厚さの異なった組み合わせに対して目的の反射率値を示した反射率等高線のシミュレーショングラフである。
【００４３】
このシミュレーショングラフは基板反射率を増分率で予測するのに用いられ、隣接する層の厚さに対する一つの層の厚さの反射率への影響を描いた反射率地形図となる。第１０図は、各等高線は最低２％反射率、最高１６％反射率までを、２％の増分ごとに描いたものである。この図で、ｘ軸は下部層の厚さ、すなわち第９図の誘電層７０の厚さである。y軸はARCとして用いたSiCの厚さであり、第９図のARC７２に対応する。低誘電率を得る目的は、この例ではフォトレジスト層とARC間の、フォトレジスト界面での、基板からの不要な反射を最小限とすることである。理想的反射率の値は０％であるが、技術者はフォトリソグラフィプロセスの再現性を保証するのに好適である、約５％以下の目標値に対し約７％以下の反射率が商業的に受け入れられる結論である事がわかった。いくつかの実施例では１０％反射率が許容される一方、１０％反射率は基板における現行の形状寸法、密度について、典型的には現実的限界である。このように、もし下部層の厚さが判っていてx軸上に選択されるならば、それに対応するy軸上の好適なARCの厚さは、５％以下といった選ばれた反射率より低い反射率のARCを定めることによって予測することが出来る。例えば、第１０図の範囲７６に示した厚さ約６５００Åないし約６７５０Åの誘電層が５％以下の反射率基準に合致するには約２００ÅのARCが必要と予測されるだろう。しかし、そのような狭い範囲の誘電体堆積は、安定した生産をするには困難かもしれないし、層間回路の電気的絶縁にたいするデバイス要求には適合しないかも知れない。更にその２００Å層は、もしたとえば、銅がエッチング後にARCに堆積されるとすれば、銅に対するバリア層としては不十分かもしれない。このように光学的には、ARC層は充分なものであるが、上記したようなその他の特徴も考慮する必要があるかもしれない。このような形状で、５００Å厚いARCはこのグラフの誘電層厚さの範囲に亘って５％未満の反射率となる。逆に、もし誘電層厚さが注意深く制御されるならば、そのARC層の厚さは更に可変又は最小化され得る。たとえば、誘電層厚さ約６６００Åプラスマイナス１００Å、あるいは１．５％ならARCの厚さ５０Å以上が得られるだろうし、５％以下の反射率の光学パラメーターに適合できる。そして、本発明のARCは、バリア層、エッチストップ、ARCを提供する多目的材料としての要求を満たし、また単一ARC厚さが一定の反射率のための多層誘電層の厚さに関する光学的要求に適合し得るものである。
【００４４】
好適な実施例では、このグラフの７８の値に示したように、好適な約６００Åの厚さを有する層は、誘電層厚さの全スペクトルに亘って最低の反射率の一つを示す。重要なことには、本発明者らは本発明のSiCの独自な特性により、下部層の厚さとは実質的無関係にARCが堆積できるということを発見したということがある。その範囲は、約５００Åから約１０００Å又はそれ以上、好適な厚さは約６００Åであり、予測反射率は約２％以下で、好適とされる５％範囲を下回る。この発見は、ARC層のｎ、ｋ及びｔ特性を、用途ごとに下部層の特定な厚さに対し通常調整を要することと対照的である。すなわち、本発明のSiCの使用すれば、ARCはその下部層の厚さに関係なく単に約６００Åの一定の堆積でよいということである。このグラフは、特殊な用途において有用であるとされた際に、その他の適当な範囲についても有用に分析されるだろう。
【００４５】
本発明のこのSiCのARC７２はまたポリッシュストップとしても使用できる。堆積がエッチングされ、その形状が導電性材料で充填されると、ある種のプロセス方法では、基板表面の上層を研磨して、過剰な導電性材料を除去し、上層を平面化し、もし次の堆積を行うのならそれに備える。この分野ではよく知られらているように通常、基板は化学機械研磨（ケミカルメカニカルポリシング：CMP）プロセスによりポリシングされる。このCMPプロセスは、たとえばCMPプロセスが下置き研磨抵抗層にぶつかるように、異なった材料における研磨速度の差を利用して研磨の限界を定める。本発明で、SiCのARC７２はポリッシュストップとして使用できる。このSiCのARCの低κ値のゆえに、ARCが通常は基板上に残り有効低κ基板を維持するために除去する必要はない。このように、導電性材料が、このARCの上に堆積されその形状を充填する。CMPプロセスはまた、SiC上の余分な導電性材料あるいはその他材料を除去するのに用いられる。プロセスがSiCのARCにぶつかり、CMPプロセスが研磨速度の差を決定すると、CMPプロセスは停止される。
【００４６】
更に、このSiC材料は吸湿防止剤としても使用し得る。CMPプロセスは通常湿式プロセスである。湿分は基板の回路を腐食するので、ある層には湿分抵抗性が必要である。たとえば、もしSiCのARCをポリッシュストップとして使用し、更に上部層として使用するのなら、SiCのARCは吸湿防止剤として機能するのが望ましい。
【００４７】
第１１図はある走査型電子顕微鏡写真の線図であり、本発明のSiCのARC72上に堆積した、パターンニングされたフォトレジスト層７４の断面を示している。第１１図は第９図に示した実施例のフォトリソグラフィの結果を示し、ARCはこのフォトレジスト層堆積やフォトリソグラフィ処理に先立つ、基板の最上層として考えられる。フォトレジスト層７４中の線８０の幅は約1/4ミクロンで、形状の現状寸法を表している。本発明のSiCのARC７２では、フォトレジスト層７４のフォトリソグラフィパターンニングが水平な直線８２を形成したのであり、これはＵＬＳＩにおける縮小された形状寸法に対して重要である。形状におけるフォトリソグラフィパターンニングは均一で、直線的な、四角な側８４を持っていた。すなわち不要な光反射からの定常波効果のない、完全に露光された底部８６と隅に於ける丸い「基礎」が実質的にない四角な隅８８であった。線間のフォトレジストの幅９０の最小、最大値の変化は５％以下であり、処理に対する標準的な許容範囲内である。線から線への再現性も示してある。このパターンニングされたフォトレジスト層の均一性は、上述の酸窒化シリコンARCなど、その他のARC材料と異なり、本発明のSiCのARCが小型形状で低κ値を維持したフォトリソグラフィ処理された基板を製造できることを示している。
【００４８】
第１２図は沸騰水に３０分間曝露した該SiC材料の湿度試験のFTIR結果を示している。グラフをみれば、湿度試験結果の上の線は露光前のもので、露光後の湿度試験結果の下方線から離れていることがわかる。この試験結果は、本発明のSiCはCMPプロセスを通じて、吸湿防止剤として作用すること、そしてこれは吸湿防止剤の様態を充分に満たしていることを示している。湿分レベルは特に、H-OHピークである波数１６４０において注目され、これは実質的にまったく湿分を吸収していないものと同じである。
【００４９】
第１3図は第９図の代わりの実施例であり、独立したARCを使用しないで、隣接する層間の本発明の該SiCの特性におけるARCとしての作用、ここでは誘電層６６と７０の間のエッチストップ６８に依存して行ったものである。その層と数は第９図に示した配置に対応するが、違いはフォトレジスト層７４の下にARC７２がないことである。この実施例では、SiCエッチストップ６８上の誘電層７０の厚さは、誘電層６６と７０の間のSiCエッチストップ６８の厚さと関連して、目標とされる反射率となるよう調整される。誘電層６６の厚さは一定に保たれる。フォトレジスト層７４は上記のように露光される。バリア層６４は約５００Åでよい。しかし、基板は上部誘電層７０の下にあるSiCエッチストップ６８の反射及び吸収性に依存する。このように、この二つの層の厚さは一定の目標とする反射率に対して相互依存する。第１４図に示したようにこのSiCエッチストップの厚さの適切な選択によりこの配置は適正なものとなる。第１４図は第１３図の実施例の反射率地図であり、エッチストップ６８に対比した、上層誘電層７０の厚さを示している。ｙ軸は誘電層７０の厚さであり、ｘ軸はSiCエッチストップ６８の厚さである。これらの軸は第１０図の反射率地図に比べると逆になっている。それはこの実施例で、最上部層が誘電層７０であるからである。第１０図の議論と同様に、その適切な厚さはたとえば約５％未満など所定の反射率比に対して選べる。たとえば、エッチストップの厚さ約１５０Åプラスマイナス５０Åは、第１４図にグラフで示した誘電層７０に対するすべての要求を光学的に満足させ、約５％未満の反射率を有する。しかし、１５０ÅのSiC層は銅のバリア層として機能するには薄く、望ましくない。そのような、エッチング処理での制御因子、バリア特性などの各因子は最終的にはエッチストップに対する適正な厚さや反射防止被膜の光学的特性のために、別の厚さが必要かどうかを決めてもよい。
【００５０】
また、約７２０Å厚さのSICエッチストップは約６５００Å厚さあるいは約７３００Å厚さの最上部誘電層とともに使用することができる。この帯域では反射率パターンは繰り返すので、図示されなかった他の厚さの層が用いられ、第１４図及び他の類似した図に示した厚さは商業的実施例で用いられる典型的なものである。もし、例えば６％といったより高いレベルの反射率が許容されるなら、約７２０Å厚さのエッチストップは第１４図におけるグラフ化した厚さのすべてについての反射率に対する光学的要求を満たすだろう。逆に、もし誘電層厚さが最初に選ばれ、その結果としてエッチストップ厚さが決められたら、たとえば僅かな許容範囲で、約６６００Å厚さあるいは約７４００Å厚さの誘電層は、反射率が約５％以下の、厚さが約１００Åないし約３５０Åのエッチストップとなるだろう。形状の等高線を使い,他の値を決定してもよい。重要なことは、これらの例は、エッチストップの厚さ、及びエッチストップに隣接する誘電層の厚さは、SiCがARCとして機能するとき、目的の、あるいは選択された反射率に対する誘電層の間にあるとき、互いに関連して考慮さるべきであるということである。
【００５１】
第１５図は第１3図の実施例の別の反射率地図であり、エッチストップの下方の誘電層の厚さに比較した、エッチストップの厚さを示している。ここでは、エッチストップ６８の下にある誘電層６６は、目的の反射率のために、エッチストップ６８の厚さに関連して調整されている。ここで、誘電層７０は、７０００Åといった厚さであり、一方、エッチストップ６８と誘電層６６の厚さは、特定の反射率に対して決定される。第１５図には、エッチストップ６８は誘電層６６に対して上方層であるから、そのエッチストップ厚さはｙ軸上に表わされ、誘電層６６の厚さはｘ軸上に表わされる。たとえば、５００ÅのSiCエッチストップについては、反射率約５％以下を維持するには誘電層６６の厚さは約４６００Åないし約５４００Åになるはずである。しかし誘電層６６の厚さは、誘電層７０の異なる厚さに対して変えることができる。このように、種々のプロセス要求を満たし、しかも約５％以下の、目標とする反射率を総合的に満足させる各誘電層の厚さを見出すためには、反復解が必要となるかもしれない。
【００５２】
第１６図はエッチストップのない第９図、第１３図の代替実施例であり、バリア層６４をARCとして用いている。あるプロセスにおいては、第９図の実施例の上層ARC７２は第１３図に示したように使用しなくてもよい。更にその他のプロセスでは、第１３図のエッチストップ６８も第１６図に示すように、使用しなくてもよい。もし、エッチストップがなくなれば、基板処理はステップが少なくなるため、そのスループットは増加し、基板のより低い有効誘電率が得られるだろう。エッチストップをなくす困難さは、通常の誘電層に、望ましくないエッチングを起さないようにするための、エッチングプロセスの再現性と、エッチングのタイミングである。しかし、もしプロセスがうまく特性化され、充分に制御できるならば、エッチストップは不要となるだろう。層とその数は第９図及び第１３図に示した配列に対応するがフォトレジスト７４の下にARC７２がなく、エッチストップ６８もない、という違いがある。この実施例では、誘電層６６の厚さは、第２の誘電層のないことを補って増加し、回路は電気的に絶縁されるように約１０，０００Åないし約１２，０００Åになるだろう。誘電層６６の厚さは誘電層６６と誘電層６０の間のＳｉＣバリア層６４の厚さとの関連で、目標とする反射率に対して調整される。フォトレジスト７４は上述のように露光される。しかし、基板は誘電層６６の下のＳｉＣバリア層６４の反射及び吸収特性に依存し、二つの層の厚さは、選ばれた厚さ及び所望の反射率に、相互依存、無関係、付随的などである。このＳｉＣバリア層の厚さを適正に選択すると、第１７図に示したように、この配列は適切なものとなる。
【００５３】
第１７図は第１６図の実施例の反射率地図であり、ＡＲＣとしてバリア層を用いた、ＳｉＣバリア層６４に対比した誘電層６６の厚さを示している。第１７図には誘電層６６がこのバリア層の上にあるので、ｙ軸は誘電層の厚さを、ｘ軸はバリア層の厚さを示している。回路を電気的に絶縁する誘電層の能力などのその他パラメーターを考慮するので、誘電層の厚さは最初に選択され、バリア層の厚さは、定められた反射率に対してこのグラフから決定される。ＡＲＣとして用いられるＳｉＣバリア層の好適な厚さは、本実施例では、エッチストップを挟まず、約７００Åないし約８００Åである。この好適な厚さは、誘電層のグラフ化した厚さのすべてについて、予測した約５％あるいはそれ以下の、反射率を生む。このように、本実施例においても、本発明の該ＳｉＣは誘電層の厚さに事実上無関係なＡＲＣ光学的結果を与える。
【００５４】
第１８図は第１６図の実施例に類似した別の実施例であり、フォトレジスト層７４の下にＳｉＣＡＲＣ７２を付加したものである。第９図のエッチストップ６８は第１８図の実施例では用いられていない。そして、誘電層６６は通常第９図の分離誘電層より厚い。このＳｉＣバリア層６４は約５００Åの厚さであるが、その厚さは可変である。下記第１９図に示すように、ＳｉＣのＡＲＣ７２の厚さが適切に選択されている時は、誘電層６６の厚さはフォトレジスト層７４の反射率に大きな影響を与えることなく、変化させられ得る。しかし、誘電層６６通常約１０，０００Åないし約１２，０００Åの厚さとなる。
【００５５】
第１９図は第１８図の実施例の反射率地図であり、目的の反射率に対するＡＲＣの下の誘電層の厚さに比較した、ARCの厚さを示している。第１９図には、このARC７２の厚さがx軸上に示され、誘電層６６の厚さがy軸上に示されている。この反射率地図は、約５２０Åあるいはそれ以上の厚さのARCについては、グラフ化された誘電層６６のいかなる厚さにおいても、約５％あるいはそれ以下の反射率となることを示している。このSiCのARCの好適な厚さは約６００Åである。このパターンは他の反射率地図におけるように繰り返し、他の酸化物、及び/又はSiC層の厚さが外挿によって決定される。ここで論議したその他の実施例と同様に、本発明者らは本発明の該SiCの独自の性質について、特に目標とされる反射率を得るために、隣接する層の厚さに事実上無関係に、ARCは堆積できるということを見出した。ここで、本発明の該SiCを用いることで、約５％あるいはそれ以下の目標の反射率を得るために、ARCは下部層の厚さに無関係に約６００Åの堆積厚さである。このグラフは、特殊な用途において有用であるとされた際に、その他の適当な範囲について解析されるだろう。
【００５６】
本発明の該SiCは銅のような、導電性材料に近接して用いられる得るので、隣接層から拡散を受けやすいく、該SiCはできるだけ拡散抵抗性でもあることが好ましい。第２０図は試験片の拡散試験の結果を示し、その下側の曲線は銅含量を示し、本発明の該SiCのARCの銅への拡散抵抗を示している。この試験片は銅の２００Åの層を持つある基板で、その銅の上にSiCの８００Åの層が堆積されていて、そのSiCの上に酸化物の１０００Åの層が堆積されている。y軸から見てみると、第２０図は、酸化物の１０００Å層の表面から０Åで、１立方センチメートルあたり原子約３×１０17個（atoms/cc）の数値４６をとり、この値は、銅の拡散が著しくなる前の酸化層を通り、８００ÅSiC層へ至るまでの合計深さ約１５７０Åの間で約１×１０16（atoms/cc）の値４８にまで低下する。この銅の拡散レベルは続く２３０Åの間に対数的に上昇し、銅から銅バリア界面までの間に約３×１０21（atoms/c）の値５０になる。界面から２００Åから約２５０Å内で、銅の濃度はほぼ４桁、すなわち1/10,000にまで減少する。銅の拡散におけるこの減少は、本発明の該SiC材料の有効性を示すものである。
【００５７】
本発明は更にチャンバを備えるプラズマ反応器、チャンバ内の反応域、反応域内で基板の位置決めをする基板ホルダ、及び真空システムを有する基板加工システムを提供する。この加工システムは、真空チャンバの反応域に連結し、シランベースの化合物、不活性ガスを供給するガス/液体供給システム、反応域でプラズマを発生するためのガス供給システムに結合したRF発生器等を更に備える。加工システムは、プラズマ反応器をコントロールするためのコンピュータ、ガス配給システム、RF発生器、コントローラーに結合したメモリーを更に備え、該メモリは、シランベース化合物のプラズマで低誘電率のフィルムを堆積させるためのプロセスステップを選択する、コンピュータで読み取り可能なプログラムコードなどの媒体を備える。
【００５８】
この加工システムは1実施例ではシランベース化合物のバリア層、及び/又はエッチストップを堆積すること、別の誘電層を堆積すること、シランベース化合物のキャッピングパッシベーション層を任意に堆積することといったプロセスステップを選択するための、コンピュータで読み取り可能なプログラムコードを更に備える。
【００５９】
ここまで本発明の好適な実施例に関して述べてきたが、特許請求の範囲によって決定される本発明の基本的範囲を離れることなくその他の具体例や更なる具体例を案出することができる。更に、特に特許請求の範囲を含めたこの明細書において、「備える」、「該」等の文言又はこれらの変形の文言の使用については、言及された事項が列挙事項を少なくとも含んでいるという意味であり、特に別途指摘しない限り列挙事項のうち複数の事項を含み得るという意味である。また、方法については請求項を含めてあらゆる開示において論理的順序を示しているが、特に別途指摘しない限り開示の論理的順序には制約されないものである。
【図面の簡単な説明】
【図１】 基板内のARC上のフォトレジストの模式図である。
【図２】 第１図のフォトレジストを露光する光の模式図である。
【図３】 第１図、第２図の基板の模式図であり、エッチされ、次の堆積の準備がされた様子を示す。
【図４】 ある典型的なダマシン構造の模式図である。
【図５】 本発明のSiCのFTIRであり、特殊な結合構造を示している。
【図６】 在来のSiCのFTIRであり、本発明のSiCとは異なる結合構造を示している。
【図７】 様々な材料の屈折率に対する誘電率のグラフである。
【図８】 2種の材料について、吸収率に対比した誘電率のグラフであり、本発明のSiCがいろいろな指数値に調整できることを示している。
【図９】 本発明のSiCをバリア層、エッチストップ、及びARCとして用いた層の積層の模式図である。
【図１０】 第９図の実施例の反射率の等高線シミュレーショングラフである。
【図１１】 走査電子顕微鏡写真による線図であり、上層に本発明のARCを用いたパターンニングされたフォトレジスト層を示している。
【図１２】 該SiCのARCを防湿層として用いたときの、本発明のSiCの吸湿試験のFTIR結果である。
【図１３】 ARC上層を用いないでARCのエッチストップを用いた第９図の代替例である。
【図１４】 第１３図の実施例の反射率地図であり、エッチストップと比較した、上層誘電体層の厚さを示している。
【図１５】 第１３図の実施例の反射率地図であり、エッチストップの下の低誘電率層の厚さと比較した、エッチストップの厚さを示している。
【図１６】 エッチストップを用いず、ARCとしてバリア層を用いた第９図、第１３図の代替例である。
【図１７】 第１６図の実施例の反射率地図であり、ARCとしてバリア層を用い、バリア層に比較した、バリア層の上方にある誘電層の厚さを示している。
【図１８】 第１６図の実施例に類似の反射率地図であり、フォトレジスト層の下にSiCのARCを付加したものである。
【図１９】 第１８図の実施例の反射率地図であり、ARCの下の誘電層の厚さに比較した、ARCの厚さを示している
【図２０】 本発明のSiC材料に入ってくる銅の拡散のグラフである。
【符号の説明】
１０…集積回路、１１…形状、１２…下部基板、１３…バリア層、１４…誘電層。
【発明の属する技術分野】
本発明は一般的には、基板上の集積回路の形成に関する。本発明は特に一定のプロセス形態のもと、有機シラン類を用いて低誘電率（低κ）である低κ反射防止膜として用いられるシリコンカーバイドフィルムを生成するための低温法に関する。
【０００２】
【従来の技術】
集積回路の設計と製造において、堅実な、またほぼ予想通りの進歩が過去１０年にわたって見られてきた。この成功の進展の一つのキーは、集積回路（IC）装置のデバイス間を連結する導電路を与える多層間接続技術である。形態の寸法縮小は、現在は１/４サブミクロンあるいはより小さい範囲であり、超大規模集積（VLSI）や極超大規模集積（ULSI）技術における、水平相互接続（通常、ラインと呼ぶ）と垂直相互接続（通常、コンタクトあるいはバイアと呼ばれ、コンタクトは下部層基板上のデバイスに伸び、一方バイアはM１,M２などの下部金属層に伸びる）により、特に相互連結線の間の静電結合の減少という重要性が増してきた。更に集積回路における半導体デバイスのスピードを更にあげるために、低抵抗を有する導電性材料、及び近接する金属線間の静電容量を減らすために低κ（誘電率７.０未満）の絶縁体を用いることが必要となってきた。低κ材料の必要性はフォトリソグラフィに用いられるバリア層、エッチストップ、反射防止被膜へと拡張している。しかし、通常のバリア層、エッチストップ、反射防止被膜材料は、７.０よりかなり高い誘電率を有し、このため、殆ど誘電率を減少させることのない結合絶縁体となっている。このように、低κ基板におけるバリア層、エッチストップ、反射防止被膜のためのより良い材料が必要とされている。
【０００３】
回路密度の変化とともに、さらなるプロセスの変化が必要になっている。たとえば、より精密度の高いパターンエッチングのためのフォトリソグラフィプロセスの改良への努力がなされている。フォトリソグラフィは光パターニングと、通常は有機ポリマー（フォトレジスト材料）を用い、基板表面に精細規模のパターンを現像して集積回路を作る技術である。通常フォトレジスト材料には、たとえば、ナフトキノンジアジド類がある。大抵の場合、基板をフォトリソグラフィにより適切に加工するために、また不必要なパターンニングを避けるために、パターニングされる層の高い反射率は、光線の反射を減らすように改善されねばならない。反射率は普通、公知の基準のパーセンテージとして表示される。たとえば、生のシリコンは１００％の数値を有する。下部層からの不要な反射は反射されてフォトレジストに到り、望ましくない部分でフォトレジストを露光する。あらゆる、不必要な露光により形成するよう意図したライン、バイア及びその他の形状が歪んでしまう。ダマシン構造における反射率によって、以下に論じるように、よりよいフォトリソグラフィプロセスに対する必要性が増してきている。
【０００４】
多層構造、誘電体の使用の増加に伴って、反射率の増加によってエッチングは不正確となってしまっている。誘電層はフォトレジストを露光するために用いる紫外線に対して勿論透明である。このように、ダマシン構造における誘電体の多層レベルでの利用は、不必要な反射を増加することになる。そのため、反射防止被膜（ARC）がエッチングされる層の上に堆積される。ここでARCは薄い犠牲層であって、下置層より小さい反射率を持ち、下部層をエッチングするために用いる化学薬品と同一あるいは類似の化学薬品によってエッチングされる。このARCはULSI回路に望まれる増加した電流密度を導くように、より向上した形状寸法と精度がより緻密なスペースに入るように、不要な反射を減らすか除去している。
【０００５】
ARC材料は、本明細書で参照として包含される、米国特許番号5,710,067に記されているように、有機物でも無機物でもよい。有機ARCは薄膜化ポリイミド、ポリスルホン、その他材料であり、一般に無機材料より高価であり、より複雑な加工を要する。無機ARC類には、窒化シリコン、酸窒化シリコン、α-炭素、窒化チタニウム、シリコンカーバイド、非晶性シリコンなどがある。本発明より以前は、無機ARC類は通常高いκ値を特徴としていて、低κ構造とは適合しないものであった。高κARCの使用は、別の低κ層の積み重ねに高κ材料を付け加えている際の低κ材料への変化の利点を部分的に否定している。ある用途においては、高κARCは基板から除くことが出来るが、その除去のために処理が複雑になってしまう。有機ARC類を用いることは可能であるが一般にかなり高価であり、追加の加工工程を要する。
【０００６】
第１図は、フォトリソグラフィプロセスの一部として、誘電体上に堆積したポジティブフォトレジストを有する基板の代表例を示している。ポジティブフォトレジストは光に露光した部分に現像され、一方ネガティブフォトレジストは光露光されない部分に現像される。集積回路１０は、コンタクト、バイア、ライン、トレンチのような形状１１を有する下部基板１２を含んでいる。本発明では、「基板」の語を一つの下部材料を意味するものとして使用する。そして、バリア層のようなその時問題とされる層の下に置かれた一連の下部層を示すときにも用いる。バリア層１３はこの基板の上に堆積されてもよい、ついでそれに誘電層１４が堆積される。この誘電層は非ドープシリコンガラス（USG）として知られる非ドープニ酸化シリコン、フッ素ドープシリコンガラス（FSG）あるいはその他低κ材料でもよい。本実施例では、ARC15を誘電体上に堆積し、ついで、フォトレジスト層１９を堆積した。
【０００７】
このARCの目的は、通常ARC材料の3つの特性、屈折率（n）,吸収率（ｋ）、（ｋは低κ誘電体のκと区別すること），及び該ARCの厚さ（ｔ）を調整することによっていかなる反射光波長をも減少あるいは除去することであり、すなわち、位相相殺と反射光吸収を作り出すことであるである。通常要求されるn,k,tの値は、下部層の厚さと性質に依存し、それぞれの特別な用途に応じて調整する必要がある。正/負レジスト光学リソグラフィモデルv.4.05のようなコンピューターシミュレーションプログラムでは、n,k,tの値の効果、特定の層の反射率がシミュレートされている。その結果を分析し、実際に試験を行い、走査型電子顕微鏡（SEM）技術で結果を再検討する。様々な、n,k,tの値の組み合わせが選択され、その用途における反射光が減少する。これらn,k,tの値はそれぞれの用途、それぞれの基板の厚さに依存するので、適切な選択は時間のかかることであるし、厄介なことである。更に、その選択は下部層の狭い厚さ範囲にのみにしか適用できない可能性があり、基板から基板への堆積プロセスの繰り返しにおけるさらなる問題の原因となり得る。第２図は、リソグラフィプロセスの模式図であり、公言２３が紫外線光などの光を光のパターンを決定するパターンニングされたテンプレート（マスク）２１を通して放射し、そのパターンがフォトレジスト層19に投影され、最後にはパターンニングされた基板が得られる。通常この光によって、例えば紫外線が露光されたとき、その露光部分２５内のフォトレジスト層が、有機溶媒への溶解する。こうして、未露光部分を失わずに、露光部分はその露光部分を浸漬、あるいはその他の除去方法によって除去される。
【０００８】
第3図は、エッチングプロセスによって、その上に形成された形状２７を有する基板の模式的図示である。フォトレジストの残り部分は除去され、その形状は適切なレベルにエッチングされ、その基板は、ライナー、誘電体、導電体あるいはその他の層の堆積などの、次のプロセスのために準備される。
【０００９】
相互接続を形成するための従来の堆積/エッチングプロセスは、より高い回路密度を持ち、より精度の高いパターンエッチングが得られるように改善されている。このように、現在いろいろな新しいプロセスが開発されている。たとえば、回路形成の従来方法では、導電体の被覆層を堆積し、形状をパターンニングするようにその導電体をエッチングし、ついで誘電体材料でその形状を充填していた。増加した回路密度で強調すべきことは、誘電体層を堆積したり、形状を形成するために誘電体層をエッチングすることや、バイア、ライナー、その他の形状を形成するために、形状を導電体で充填することによって、そのプロセスが幾分逆戻りしたということである。時流は、ダマシン構造を用いる方向である。デュアルダマシン構造では、誘電層は多層基板におけるコンタクト/バイア及び相互接続ラインのいずれをも決定するようにエッチングされる。ついで、決定されたパターンに金属が充填され、余分な金属はすべて、化学機械研磨（CMP）のような平面化プロセスでその構造の表面から除去される。
【００１０】
第4図は、デュアルダマシン構造の一例を示す。現在用いられている二つの有力なスキームが、ダマシン構造を現像するために用いられ、そこでは、ライン/トレンチがバイア/コンタクトと、同時に充填される。「カウンタボア」スキームでは、集積回路１０は、一つの下部基板１２を含み、これはその上に堆積された一連の層を含んでもよいし、その中に形状１１が形成されていてもよい。バリア層１３は該基板の上に堆積され、ついで誘電層１４が堆積される。通常Ta、TaN、Ti、TiNあるいはその他の材料であるライナー22は必要なこともある。誘電層は非ドープシリコンガラス（USG）として知られている非ドープニ酸化シリコン、また、フッ素ドープシリコンガラス（FSG）あるいはその他低κ材料でもよい。α―C、α−FC、パリレン、AF4、BCB、PAE、酸窒化物、あるいはシリコンカーバイドなどの低κエッチストップ１６は、該誘電層１４上に、約２００Åから約１０００Åの厚さに堆積される。各エッチストップ材料は通常、エッチングされる誘電層にくらべて、遅いエッチングレートを有し、エッチングプロセスにおいて、あらかじめ決定した深さに達することを保証できる、幾分かの自由度を持つものである。ある優れた特徴を有するエッチングプロセスでは、こういったエッチストップ材は不要である。他の誘電層１８は、エッチストップ１６の上に、約５、０００Åから約１０、０００Åの厚さに堆積される。ARC１５は第1図のARC１５のように、誘電層１８の上に堆積され、ついでフォトレジスト層（図示せず）が第1図に示したフォトレジスト層１９のよう堆積される。フォトレジスト層は露光され、在来のフォトリソグラフィにより、バイア/コンタクト２０a用のパターンを形成する。これらの層はフッ素、炭素、酸素イオンを用いるような在来のエッチプロセスを用いて、エッチングされ、バイア/コンタクト２０aが形成される、ついでフォトレジスト層が除去される。その他のフォトレジスト層が堆積され、ライン/トレンチ２０ｂをパターニングするように露光され、その層がエッチングされ、ライン/トレンチ２０ｂが形成される、ついでフォトレジスト層が除去される。更に導電性材料２０が、バイア/コンタクト２０aとライン/トレンチ２０ｂの両方に同時に堆積される。一度導電性材料２０がその形状に充填た時に、次の一連の層を形成するときに、銅のような導電体の拡散を防ぐように、もう１つのバリア層２４を堆積してもよい。
【００１１】
デュアルダマシン構造を作るための、その他の有力なスキームはセルフアライメントコンタクト(SAC)である。このSAC法は、誘電層１８の堆積の前に、エッチストップ１６の上にフォトレジスト層を堆積する以外はカウンタボアスキームと同様である。エッチストップ１６はエッチングされて、バイア/コンタクト２０a用のパターンが作られる。フォトレジスト層は除去され、ついで誘電層１８とARC１５がエッチ層の上に堆積され、ついで、ARC１５の上に他のフォトレジスト層が堆積される。フォトレジストは露光され、ライン/トレンチ２０ｂ用のパターンを形成し、バイア/コンタクト２０aとライン/トレンチ２０ｂの両方が同時にエッチングされ、フォトレジスト層は除去される。導電性材料２０、必要なら次いで別のバリア層２４が堆積される。これらの構造はデュアルダマシン構造の典型的なものであって、特殊な用途のためには、以下に述べるような他のものがより適切であるかも知れない。
【００１２】
ダマシン構造のような多層構造の反射率により、ARC材料の性能レベルを向上させる要求が高まってきた。このような構造の以前は、エッチングされる層は典型的には、露光する光に対して不透明な単一金属層上にあった。従って、下部層からの不必要なフォトレジスト露光はフォトレジストの下の単一金属層にほぼ限られていた。しかし、ダマシン構造やその他の構造に対しては、導電層の上に多数の層が用いられ、多階層パターンニングが行われている。誘電層と導電層付近のその他の層は露光する光を比較的透し、従ってより高いレベルからの反射によって上層のフォトリソグラフィプロセスが妨げられることになる。たとえば、ラインやバイア/コンタクトは基板において、異なったレベルにわたっている。異なったレベルにある、異なった形状のからの反射光は、異なった反射光パターンをフォトレジスト層に戻す結果となり、修正しない限り、上記のようなフォトレジスト上に不必要な露光を引き起こすかもしれない。
【００１３】
したがって、形状サイズが小さくなるに従って、低κ層の積層の重要性、銅の使用、複雑なデュアルダマシン構造、新方法、新材料などが、向上したARC特性を与えるために要求されている。窒化シリコン、酸窒化シリコンはARCのための典型的材料であったが、比較的高い誘電率（７．０以上の誘電率）を持ち、相互接続ラインの間で著しく電気静電結合を増加させる。電気静電結合はクロストーク及び/又は抵抗−容量（RC）遅延、すなわち貯蔵エネルギーを発散するに要する時間をもたらし、そしてこれはデバイス全体の性能を低下させる。更に、窒化シリコン、酸窒化シリコンは本発明の材料に比較して、かなり拡散抵抗が低い。
【００１４】
【発明が解決しようとする課題】
新しい材料の調査にあたって、ある用途に対してシリコンカーバイドの持つ能力を認めているものもいた。しかし、本発明者の知見では、SiCを用いる適切なARC、バリア層、エッチストップを考え、開発したという資料は全くなかった。Footeらの米国特許番号5,710,067などには、ARCの形成についてシリコンカーバイドに着目あるいは示唆している資料もある。本発明者の知見では、従来方法を用いて製造されたシリコンカーバイドは、低κ構造における、新しいプロセスの要求に効果的にマッチするものではなかった。たとえば、Ogawaらの米国特許番号5,591,566で開示された化学方法は、本発明に参考資料として包含されているが、シリコン、炭素、水素を原料として使用している。この、かなり従来的方法ではULSI目的、特にダマシン構造において重要であり、望まれる低いκよりも、高いκを与えるている。他の例としては、Careyらの米国特許番号5,360,491は本発明に参考資料として包含されているが、β-SiCと呼ばれる結晶性シリコンカーバイドへの転換を要求している。
【００１５】
SiCに関するこの他の例には、本発明に参考資料として引用されているEndoらの米国特許番号4,532,150では、Endoは特殊な組成のSixC1-xについて言及している、ここでxは基板表面上に製造されるSiCに対するもので０.２ないし０.９の正の数である。Endoはバリア層、エッチストップあるいはARCとしてのSiCを開示していない。その実施例におけるプロセスパラメーターは本発明の好適な、最も好適なパラメーターを下回っている。本発明に参考資料として包含されているLabodaの米国特許番号5,465,680は、CVDチャンバ内におけるSiCフィルムを開示しているが、約６００℃以下の低温での製造には失敗している。他の例としては、本発明に参考資料として包含されているBolzらの米国特許番号5,238,866では、メタン、シラン、ホスフィンを用い、血液となじみのよい医療分野用の水素化シリコンカーバイド被膜を創った。しかし、これらの引用例には、以下のプロセス形態を有するSiCのバリア層、エッチストップあるいは低κARCとしての利用はまったく含まれていない。
【００１６】
したがって、IC向けの低κARCとしてシリコンカーバイドを用いる、特にダマシン構造や、それぞれの用途に適切な数値のための実験を必要としないでn,k,値及びSiC層の厚さを設定されたSiC材料、のためのシリコンカーバイドを用いる改良されたプロセスが必要とされている。
【００１７】
【課題を解決するための手段】
本発明は概して、一定のプロセスパラメータを有するシランベースの材料を用いて、IC用途に適したARCを形成するのに有用な、シリコンカーバイドを堆積するプロセスを提供するものである。本材料は更に、バリア層、あるいはエッチングストップとしても利用でき、銅のような高拡散性導電体を用いる、複雑なダマシン構造にも利用できる。一定のプロセスパラメーターのもとでは、様々な厚さの下部層の上に一定の厚さのシリコンカーバイドを用いてもよい。通常は所定の反射率を得るために、各下部層の厚さに対してシリコンカーバイドARCの厚さの調整が必要であるのに対して、該シリコンカーバイドARCでは所定の反射率を得るために、その厚さは下部層の厚さにほとんどに依存しない。基板の上にシリコンカーバイド反射防止被膜を形成するための、好適なプロセスの手順は、シリコン、炭素、希ガスをプロセスチャンバの反応域に導入し、反応域にプラズマを発生させ、該シリコンと該炭素をプラズマの存在下に反応させシリコンカーバイドを形成し、チャンバ内の基板上にシリコンカーバイド反射防止被膜を堆積させることを備える。本発明の他の態様は、基板上に堆積された誘電層、及び約７．０より小さい、より好ましくは６．０あるいはそれ以下の誘電率を有するシリコンカーバイド反射防止被膜を備えるシリコンカーバイド反射防止被膜を有する基板を含む。
【００１８】
【発明の実施の形態】
上記に引用した特徴、利点と目的が本発明により達成された方法を詳細に理解できるように、上記に簡単に要約した本発明のより特別な説明が、付帯した図面に例示したような実施例を参照することによって与えられる。
【００１９】
しかし、付帯する図面は本発明の典型的例を示すのみであって、したがって、その範囲を制限するものとは考えないるべきではない、というのは、本発明はその他の同等に有効な実施を含むものであるからである。
【００２０】
本発明はIC用のARCとして有用な、一定のプロセス形態に従って形成されたあるSiC材料を提供する。この材料は、バリア層及び/又は、エッチストップとして用いられ、特に導電材料として高拡散性の銅を用いるIC用のバリア層及び/又は、エッチストップとしても用いられる。本発明はSiCの製造に必要ないかなるその他の炭素源、あるいは水素源とは無関係であり、酸素が実質的量に存在しない状態でシリコンとしての有機シランと炭素源を用いることを含むプロセス形態を提供する。このプロセス形態は、また、ヘリウムあるいはアルゴンのような希ガスの存在を含み、一定の温度、圧力、本発明のSiCを製造するためのプラズマ励起気相堆積チャンバにおける出力を含む。この特殊なSiC材料は特にダマシン構造のような複雑な構造に有用だろう。
【００２１】
下記第１表はARCに対するいくつかの一般的要求を示している。このSiCは以下に説明するように、多くの目的に用いられる得る。第１表は本発明のSiCの少なくともARC、バリア層、エッチストップなどの３種の利用の望ましい態様を示した。
【００２２】
【表１】
もし、このSiCがARCとして用いられるなら、本発明以前には必然的に必要とされた用途ごとの調整や変更を必要としないでこの被膜が多目的用途に用いられるための望ましい性質には、その他の数値は選択できるにせよ、このARCが約５％以下の低い反射率を得るための、吸収率「ｋ」とARCの厚さ「ｔ」とが結合した適切な屈折率「ｎ」とともに、上記のような低κ範囲が含まれるだろう。 このSiCを製造するプロセスは工業生産の一貫性のための安定性と再現性がなければならない。
【００２４】
このARCはその低いκの属性のために基板上に残るだろうから、たとえば下置き誘電体と銅のような導電体の間でバリア層としても機能し得る。このように、バリア特性は、そのような場面で重要であろう。層間の接着は、層間剥離を抑え、ある場合には、層間の容量や抵抗を減少させるために重要である。このARCがバリアとして用いられるとき、その材料はアニ−ル温度、たとえば４００℃−４５０℃で、基板での実質的な拡散があってはならない。「実質的にない」拡散の語は機能的用語であって、その層への実際の拡散が、バリア層やエッチストップとして機能する層の能力に影響するよりも小さいということを意味している。たとえば、本発明の該SiCはその拡散を約２５０Åに抑えている。銅の拡散は望ましい電流、電圧通路を阻害し、クロストークの一因となる。形状の縮小のために、上述のように、誘電率が低いほど、好ましくは７．０より小さいと、クロストークや、デバイスの全体的性能を低下させるRC遅延の可能性は低くなる。
【００２５】
低κ材料とはここでは、従来バリア層材料として使用されてきた窒化シリコン（誘電率は７．０に等しいかあるいはそれより大きい）、のそれより低い誘電率を有する材料であると定義する。低誘電率値に関してはその「有効」誘電率をいい、これは多階層の基板の合成誘電率である。有効誘電率は層の厚さ、層の誘電率、形状間の空間、形状の寸法のような因子に基づいている。Avant社の「Rafael」のような、市販のソフトウエアは、予測有効誘電率を計算するのに使用できる。たとえば、低κ誘電層の数値は通常約２.７である。あるSiNは約７．０のκ値を持つ。このSiN材料を低κ材料とともに用いると、その合成物の有効κ値は増加し、低κ誘電材料を用いることによるいくつかの利点は帳消しになる。これにくらべて、本発明のκ値が５より小さい、好ましくは約４．２のSiCの使用によって、すでに得られている低κ材料を用いて得られた以上の利益が得られる。合成物の構造に対して、望ましい有効誘電率値は約５．０あるいはそれ以下、最も好ましくは３．０あるいはそれ以下である。
【００２６】
該SiCは、下記の１実施例中で述べられるように、ダマシン構造で用いられ、２つの用途を持つARCやエッチストップとして機能するので、USG、FSG、あるいは他の低κ誘電材料に比較して、２０対１、あるいはそれより大きいエッチ選択率を有し、適切なエッチストップ性能をも持つことは有利なことである。更に、該材料はすなわち分子崩壊が電流の有害な通過を引き起こす電圧傾斜である２MVのあるいはそれ以上の高い破壊電圧を持つべきである。このSiCは更に、その層を通る低い漏電性能をも持つべきで、すなわち、この材料に容量的に流れる低い漂遊直流を有する。
【００２７】
別の商業的見地からすると、中間体汚染環境に材料を曝露することのないプラズマチャンバのような所定のチャンバ内、あるいは集積クラスターツールアレンジメントのようなある系中で、この材料の堆積がその場で実行出来るということが望ましい特徴である。この点は、酸化に対して迅速に反応する銅導電体については重要なことである。
【００２８】
第２表はARCだけでなく、バリア層やエッチストップとしても用いられる該SiC材料を得る２００ｍｍウエハ堆積反応器で用いられた、本発明のプロセスパラメーターを示す。好適な実施例では、シリコンと炭素はシラン系化合物のような普通の化合物から誘導された。しかし炭素はメタンのような、その他の化合物で補うことも出来た。制限する訳ではないが、適切なシラン系化合物にはメチルシラン（CH3SiH3）,ヂメチルシラン((CH3) 2 SiH2 )、トリメチルシラン ((CH3 ) 3 SiH)、ジエチルシラン ((C2H5) 2 SiH2)、プロピルシラン (C3H8SiH3)、ビニルメチルシラン ((CH2=CH)CH3SiH2)、１，１，２，２−テトラメチルジシラン(HSi(CH3) 2-Si(CH3) 2H)、ヘキサメチルジシラン((CH3) 3Si-Si(CH3) 3)、１，１，２，２，３、３−ヘキサメチルトリシラン (H(CH3) 2Si-Si(CH3) 2-SiH(CH3) 2)、１，１，２，３，３−ペンタメチルトリシラン(H(CH3)2Si-SiH(CH3) -SiH(CH3) 2)、 その他のシラン関連化合物が含まれ得る。本発明の目的に対する、ここで用いる「有機シラン」の語はほかに指示しない限り、先のリストに含まれるような、少なくとも結合した１個の炭素原子を有するいかなるシランベース化合物をも含む。第２表で用いられた化合物は、トリメチルシランとメチルシランであった。他のガスも用い得たが、ヘリウムあるいはアルゴンといった希ガスの存在が、そのプロセスの安定化の助けになったようである。
【００２９】
本発明者らは以下に示すプロセス形態により、バリア材料、及び又はエッチストップと同様ARCの第１表の性質の少なくともいくつかに適合するSiC材料を提供し得ることを発見した。このプロセス形態を用いた、該SiCは約７．０未満、好ましくは６．０未満の低い誘電率を持つ。ここに記述した該SiCの性質で重要なことは、より薄い層を堆積させることができることである。本発明の有効基体誘電率は約５．０あるいはそれ以下であろう。この有効誘電率は、上述した窒化シリコンとは対照的に、好適な銅ベースのICの要求に適合している。ARCの上部層として、一実施例における該SiCは、SiCのARC厚さを調整する必要なく、下置き誘電体層の厚さの幅広い範囲で使用可能である。また、ダマシン構造において、本発明の該SiCは、通常のフォトリソグラフィにおいて、上層ARC層なしに、エッチストップとARCの組み合わせとして用いられる得る。この特殊なSiC材料はまた、低κ、エッチストップ材料として使用するのに好適である。低κ材料はここでは、窒化シリコンの誘電率（７．０あるいはそれ以上の誘電率）より低い誘電率を有する材料として定義される。低κエッチストップ材料はここでは窒化シリコンより低い誘電率を有し、かつ誘電材料に対しての相対的酸素対エッチ選択率が２０対１あるいはそれ以上である材料として定義される。この比率によりエッチングプロセスを通して、高度のコントロールが可能となり、ダマシン構造のような特に複雑な構造をエッチングする際に特に有用である。更に、本発明の該SiC材料は銅に対する高い拡散抵抗を有し、試験データは銅拡散限度は約２００ないし２５０Åであることを示している。ある実施例では、第１５図、第１６図に示すように、このARCは、エッチストップなしでARCとしての機能を果たすバリア層であってもよい。
【００３０】
【表２】
プロセス？ARC/バリア層/エッチストップ
バリア層として、及び/又はエッチストップとして機能するARCを作り出すために、トリメチルシランやメチルシランのようなシリコン源を、プラズマ反応器へ、すなわちトリメチルシランやメチルシランをこの技術の当業者にとっては公知の「シャワーヘッド」であるガス分散要素と基板の間の、そのチャンバ内の反応域に供給する。 代表的市販品であるSanta Clara, California のApplied Materials社によって製造されたようなプラズマ励起化学気相堆積（PECVD）チャンバに対し、約３０ないし５００基準立方センチメーター（ｓｃｃm）のシリコン源の流量が用いられた。この市販のPECVDチャンバの構造と操作はよく知られていて、本発明のプロセス形態にとって説明は不要である。この炭素はトリメチルシランやメチルシランから誘導され、その他炭素源とは無関係である。反応は反応域に導入される実質的酸素源なしに起こる。シリコン源及び炭素源とともに、ヘリウムやアルゴンのような希ガスが約１００ないし２０００ｓｃｃｍの流量でチャンバ内へと流される。チャンバ内圧力は約３ないし１０Torrに保たれる。単一の１３．５６MHz RF電源が出力密度約０.６７−１.５５watt/ cm2で約３００ないし７００ワットを、シランべ−スガスの入ったチャンバ内にプラズマを形成するよう陽極、陰極へ印加する。基板表面温度は、SiCの堆積の間中、約２００−４００℃に維持される。「シャワーヘッド」などのガス分散要素からのガス分散は約３００ないし６００milsの間の空間距離で基板に対して分散される。
【００３２】
より最適な、「最も好適な」というプロセス形態では、第２表に示したように、トリメチルシランやメチルシランの流量は、約５０〜２００ｓｃｃｍに調整され、ヘリウムやアルゴン流量は約２００〜１０００ｓｃｃｍに、室内圧力は約６〜１０Torr、そのRF電力は、出力密度約０.８８〜１.３３watts/cm2で約４００〜６００ワットに、基板表面温度は約３００〜４００℃に、シャワーヘッドと基体間隔は約３００〜４００milsに調整される。
【００３３】
好適な、及び最も好適なプロセス形態によって発現された特性は、一般に受け容れられているシリコンカーバイドの特性と異なっている。これらのパラメーターにおいては、以下に述べるように、また第５図に示したように、第６図に示した従前のSiCとは別のある種の異なった結合構造が、本発明の該SiCには起こっている。チャートはフーリエ変換赤外分光チャート（FTIR）であるが、結合構造を示す標準的実験室試験の一つであって、この技術の当業者にとっては公知のものであろうから説明は不要だろう。各波数における各種ピークは構造特有のもので、このグラフは、特別な格子間結合構造を示すものである。
【００３４】
第５図は本発明の該SiCのFTIRを示している。第２表の最も好適なプロセスパラメーター範囲で、トリメチルシランを用いた堆積によって、CH2/CH3,SiH, SiCH3 ,Si-(CH2)n 及びSiCを含む結合構造が得られた。第６図はシランとメタンを用いた、従来のSiC材料についての比較結果を示している。そこには、見れば判るようにSi-(CH2)nに対応するピークがなく、SiCH3のピークすらも顕著に現れていない。本発明の該SiCは、従来公知のSiC堆積より、よりよいARC/バリア層/エッチストップ性能をもたらすといった、予期しなかったような結果を得てきた。これら特性によって、このSiCはここに開示するような多様な機能に用いられ得る。
【００３５】
図７〜図２０は本発明の該SiCのARCの種々の特性を示している。図７は試験結果の一つのグラフであり、標準的な６３３ｎｍ波長の光の露光を与えて、異なる材料でのそれらの屈折率と誘電率の関係を比較している。このｘ軸は上記したような屈折率ｎを示している。ｘ軸の低い数値は好ましく、よりよい光学的性質と透光性を与える。ｙ軸は誘電率を示している。ｙ軸の低い数値は「低κ」基板積層を作るのにふさわしい。たとえば、典型的SiN は約２．０のｎ値を有し、７．３の誘電率を有し、低κ用途には向いていない。現状での最先端技術のARCはDARCTMであって、酸窒化シリコンの一つのタイプであるが、その誘電率は約８.５〜９.０、２４８ｎｍ波長の露光で約２.２のｎ値を持つ。本発明の好適なSiCは約４．２の誘電率を有する。
【００３６】
Ogawaの米国特許番号5,591,566に開示されたようなSiCの製造用の化学薬品を用いた試験結果に対応するSiC＃１は、上述のように、メタン/エタン/プロパンを別々に、それと２原子水素をシランとともに用いている。このSiCは約２.４のｎ値を有し、誘電率は約７．８であり、低κ装置の堆積には望ましいものではない。この従来型SiCのプロセスパラメーターを変化させて得た内部試験結果では、ここに述べたような本発明の薬品に変えて得られたような結果を得ることはついに出来なかった。
【００３７】
SiC#2は本発明の化学薬品を用いて堆積させたSiCである。そのｎ値は約２．３、誘電率は約５．１で、これは上記従来プロセスで製造されたSiC#1よりはるかによい。上述の第２表に記した最適パラメーターを用いて作ったSiC#３はよりよい光学的性能を与え、すなわち、第６図の６３３ｎｍの露光波長で約１．９のｎ値、約４．２の誘電率を生み出す。従って、光学的性質と抵抗率的に、本発明の該SiCは低κ構造について現在強調されているものに好適であり、バリア層、エッチストップと同様ARCとして利用出来る。重要なことは、本発明の該SiCは従来の高κSiCとくらべて、層の堆積の低κ性能を保つためにフォトレジストが露光され、エッチングされた基板の層から除去する必要がないので、より少ないプロセスステップですむことである。
【００３８】
第８図は二つの材料について、フォトリソグラフィに通常用いられる波長２４８ｎｍの露光を用い吸収率ｋと屈折率ｎとを対比させたグラフで、本発明の該SiCのｎ及びｋ値は酸窒化シリコンARCに比べて調整できることを示している。酸窒化シリコンARCは約７０oの急な傾斜を持ち、約９の高い誘電率や、ｎの僅かな変化に対してｋの急速な増加のために、ｎ、ｋのいずれもコントロールすることが困難になっている。比較のために本発明の約４.５の誘電率を持つSiCはグラフ上約３５°のより平坦な上向きの傾斜の曲線を示し、これはグラフ上ｎの増加は、それに応じた僅かなｋの増加を生むもので、よりコントロールしやすいプロセスであることを示している。高い吸収率は不要な反射をよりよく吸収することから好適なものであるが、高い吸収率を得るためには、上向きの線の傾斜が示すように、誘電率は増加する。 このように、特に望ましい実施のためには、好適な光学的特性と誘電率との間には, 一定のバランスがある。 実験を通して、本発明者らは、本発明の該SiCについて適切な数値は、すなわち相対的に低い誘電率を持ち、安定なプロセス形態であり、第８図の露光波長２４８ｎｍでｎが約２.２、ｋが約０．４であるこのSiCは最適なものの１つであると確信している。このグラフにおいて、この露光波長２４８ｎｍでのｎとｋの間の関係は直線的に見える。そして、ここに開示したプロセスパラメーターを用いた下記の式によって近似される。
【００３９】
k/0.65 + 1.57 = n
市販のフォトリソグラフィに使用する場合、吸収率ｋは約０.２〜約１．０の範囲で変化し、一般には約０.３〜約１．０の範囲である。上式は本発明の該SiCのｎとｋの特性を代表するもので、他の露光波長に対する変換は容易である。第８図のｘ軸の値のところから始まる該SiCのn,k関係の傾斜は、約２０°〜約６０°で変化し、ここでは傾斜は約３５°として示している。
【００４０】
重要なことは、酸窒化シリコンARCの誘電率は該SiCの約２倍であり、その上該SiCはほぼ同じn,k値を有することである。別の言い方をすれば、本発明の該SiCを使用すれば、酸窒化シリコンARCの光学的性質に近く、かつ誘電率を５０％減らせるということである。低κ堆積層において、その差は重要である。
【００４１】
第９図は本発明のSiCをバリア層、エッチストップ、ARCとして用いた層の堆積の模式図である。誘電層６０はコンタクト６２を有し、それは銅材料でもよい。約５００Åの厚さのSiCのバリア層６４はコンタクト６２及び、誘電層６０の上に堆積される。厚さ約５０００ÅのUSG層などの誘電層６６は、バリア層の上に堆積される。エッチストップ６８もまた約５００Åの厚さのSiC材料であり、誘電USG層の上に堆積され、更にもう1つの誘電層７０を堆積させる、これは厚さ約７０００ÅのUSG材料でよい。この実施例では、厚さ約６００ÅのSiCのARC７２を、先のUSG層の上に堆積する。ついで、フォトレジスト層７４を堆積する。図１から図３に示したように、フォトレジストはマスクを通して露光され、不要な部分を洗い落とす。層はエッチングされて、形状が作られ、更に、ライナー、バリア、導電層などの層が堆積される。その厚さ、層の数、配置は変えることができ、本実施例は一例である。
【００４２】
第１０図は、「正/負レジスト光学リソグラフィモデル」v. 4.05というコンピュータシミュレーションプログラムを用い、層の厚さの異なった組み合わせに対して目的の反射率値を示した反射率等高線のシミュレーショングラフである。
【００４３】
このシミュレーショングラフは基板反射率を増分率で予測するのに用いられ、隣接する層の厚さに対する一つの層の厚さの反射率への影響を描いた反射率地形図となる。第１０図は、各等高線は最低２％反射率、最高１６％反射率までを、２％の増分ごとに描いたものである。この図で、ｘ軸は下部層の厚さ、すなわち第９図の誘電層７０の厚さである。y軸はARCとして用いたSiCの厚さであり、第９図のARC７２に対応する。低誘電率を得る目的は、この例ではフォトレジスト層とARC間の、フォトレジスト界面での、基板からの不要な反射を最小限とすることである。理想的反射率の値は０％であるが、技術者はフォトリソグラフィプロセスの再現性を保証するのに好適である、約５％以下の目標値に対し約７％以下の反射率が商業的に受け入れられる結論である事がわかった。いくつかの実施例では１０％反射率が許容される一方、１０％反射率は基板における現行の形状寸法、密度について、典型的には現実的限界である。このように、もし下部層の厚さが判っていてx軸上に選択されるならば、それに対応するy軸上の好適なARCの厚さは、５％以下といった選ばれた反射率より低い反射率のARCを定めることによって予測することが出来る。例えば、第１０図の範囲７６に示した厚さ約６５００Åないし約６７５０Åの誘電層が５％以下の反射率基準に合致するには約２００ÅのARCが必要と予測されるだろう。しかし、そのような狭い範囲の誘電体堆積は、安定した生産をするには困難かもしれないし、層間回路の電気的絶縁にたいするデバイス要求には適合しないかも知れない。更にその２００Å層は、もしたとえば、銅がエッチング後にARCに堆積されるとすれば、銅に対するバリア層としては不十分かもしれない。このように光学的には、ARC層は充分なものであるが、上記したようなその他の特徴も考慮する必要があるかもしれない。このような形状で、５００Å厚いARCはこのグラフの誘電層厚さの範囲に亘って５％未満の反射率となる。逆に、もし誘電層厚さが注意深く制御されるならば、そのARC層の厚さは更に可変又は最小化され得る。たとえば、誘電層厚さ約６６００Åプラスマイナス１００Å、あるいは１．５％ならARCの厚さ５０Å以上が得られるだろうし、５％以下の反射率の光学パラメーターに適合できる。そして、本発明のARCは、バリア層、エッチストップ、ARCを提供する多目的材料としての要求を満たし、また単一ARC厚さが一定の反射率のための多層誘電層の厚さに関する光学的要求に適合し得るものである。
【００４４】
好適な実施例では、このグラフの７８の値に示したように、好適な約６００Åの厚さを有する層は、誘電層厚さの全スペクトルに亘って最低の反射率の一つを示す。重要なことには、本発明者らは本発明のSiCの独自な特性により、下部層の厚さとは実質的無関係にARCが堆積できるということを発見したということがある。その範囲は、約５００Åから約１０００Å又はそれ以上、好適な厚さは約６００Åであり、予測反射率は約２％以下で、好適とされる５％範囲を下回る。この発見は、ARC層のｎ、ｋ及びｔ特性を、用途ごとに下部層の特定な厚さに対し通常調整を要することと対照的である。すなわち、本発明のSiCの使用すれば、ARCはその下部層の厚さに関係なく単に約６００Åの一定の堆積でよいということである。このグラフは、特殊な用途において有用であるとされた際に、その他の適当な範囲についても有用に分析されるだろう。
【００４５】
本発明のこのSiCのARC７２はまたポリッシュストップとしても使用できる。堆積がエッチングされ、その形状が導電性材料で充填されると、ある種のプロセス方法では、基板表面の上層を研磨して、過剰な導電性材料を除去し、上層を平面化し、もし次の堆積を行うのならそれに備える。この分野ではよく知られらているように通常、基板は化学機械研磨（ケミカルメカニカルポリシング：CMP）プロセスによりポリシングされる。このCMPプロセスは、たとえばCMPプロセスが下置き研磨抵抗層にぶつかるように、異なった材料における研磨速度の差を利用して研磨の限界を定める。本発明で、SiCのARC７２はポリッシュストップとして使用できる。このSiCのARCの低κ値のゆえに、ARCが通常は基板上に残り有効低κ基板を維持するために除去する必要はない。このように、導電性材料が、このARCの上に堆積されその形状を充填する。CMPプロセスはまた、SiC上の余分な導電性材料あるいはその他材料を除去するのに用いられる。プロセスがSiCのARCにぶつかり、CMPプロセスが研磨速度の差を決定すると、CMPプロセスは停止される。
【００４６】
更に、このSiC材料は吸湿防止剤としても使用し得る。CMPプロセスは通常湿式プロセスである。湿分は基板の回路を腐食するので、ある層には湿分抵抗性が必要である。たとえば、もしSiCのARCをポリッシュストップとして使用し、更に上部層として使用するのなら、SiCのARCは吸湿防止剤として機能するのが望ましい。
【００４７】
第１１図はある走査型電子顕微鏡写真の線図であり、本発明のSiCのARC72上に堆積した、パターンニングされたフォトレジスト層７４の断面を示している。第１１図は第９図に示した実施例のフォトリソグラフィの結果を示し、ARCはこのフォトレジスト層堆積やフォトリソグラフィ処理に先立つ、基板の最上層として考えられる。フォトレジスト層７４中の線８０の幅は約1/4ミクロンで、形状の現状寸法を表している。本発明のSiCのARC７２では、フォトレジスト層７４のフォトリソグラフィパターンニングが水平な直線８２を形成したのであり、これはＵＬＳＩにおける縮小された形状寸法に対して重要である。形状におけるフォトリソグラフィパターンニングは均一で、直線的な、四角な側８４を持っていた。すなわち不要な光反射からの定常波効果のない、完全に露光された底部８６と隅に於ける丸い「基礎」が実質的にない四角な隅８８であった。線間のフォトレジストの幅９０の最小、最大値の変化は５％以下であり、処理に対する標準的な許容範囲内である。線から線への再現性も示してある。このパターンニングされたフォトレジスト層の均一性は、上述の酸窒化シリコンARCなど、その他のARC材料と異なり、本発明のSiCのARCが小型形状で低κ値を維持したフォトリソグラフィ処理された基板を製造できることを示している。
【００４８】
第１２図は沸騰水に３０分間曝露した該SiC材料の湿度試験のFTIR結果を示している。グラフをみれば、湿度試験結果の上の線は露光前のもので、露光後の湿度試験結果の下方線から離れていることがわかる。この試験結果は、本発明のSiCはCMPプロセスを通じて、吸湿防止剤として作用すること、そしてこれは吸湿防止剤の様態を充分に満たしていることを示している。湿分レベルは特に、H-OHピークである波数１６４０において注目され、これは実質的にまったく湿分を吸収していないものと同じである。
【００４９】
第１3図は第９図の代わりの実施例であり、独立したARCを使用しないで、隣接する層間の本発明の該SiCの特性におけるARCとしての作用、ここでは誘電層６６と７０の間のエッチストップ６８に依存して行ったものである。その層と数は第９図に示した配置に対応するが、違いはフォトレジスト層７４の下にARC７２がないことである。この実施例では、SiCエッチストップ６８上の誘電層７０の厚さは、誘電層６６と７０の間のSiCエッチストップ６８の厚さと関連して、目標とされる反射率となるよう調整される。誘電層６６の厚さは一定に保たれる。フォトレジスト層７４は上記のように露光される。バリア層６４は約５００Åでよい。しかし、基板は上部誘電層７０の下にあるSiCエッチストップ６８の反射及び吸収性に依存する。このように、この二つの層の厚さは一定の目標とする反射率に対して相互依存する。第１４図に示したようにこのSiCエッチストップの厚さの適切な選択によりこの配置は適正なものとなる。第１４図は第１３図の実施例の反射率地図であり、エッチストップ６８に対比した、上層誘電層７０の厚さを示している。ｙ軸は誘電層７０の厚さであり、ｘ軸はSiCエッチストップ６８の厚さである。これらの軸は第１０図の反射率地図に比べると逆になっている。それはこの実施例で、最上部層が誘電層７０であるからである。第１０図の議論と同様に、その適切な厚さはたとえば約５％未満など所定の反射率比に対して選べる。たとえば、エッチストップの厚さ約１５０Åプラスマイナス５０Åは、第１４図にグラフで示した誘電層７０に対するすべての要求を光学的に満足させ、約５％未満の反射率を有する。しかし、１５０ÅのSiC層は銅のバリア層として機能するには薄く、望ましくない。そのような、エッチング処理での制御因子、バリア特性などの各因子は最終的にはエッチストップに対する適正な厚さや反射防止被膜の光学的特性のために、別の厚さが必要かどうかを決めてもよい。
【００５０】
また、約７２０Å厚さのSICエッチストップは約６５００Å厚さあるいは約７３００Å厚さの最上部誘電層とともに使用することができる。この帯域では反射率パターンは繰り返すので、図示されなかった他の厚さの層が用いられ、第１４図及び他の類似した図に示した厚さは商業的実施例で用いられる典型的なものである。もし、例えば６％といったより高いレベルの反射率が許容されるなら、約７２０Å厚さのエッチストップは第１４図におけるグラフ化した厚さのすべてについての反射率に対する光学的要求を満たすだろう。逆に、もし誘電層厚さが最初に選ばれ、その結果としてエッチストップ厚さが決められたら、たとえば僅かな許容範囲で、約６６００Å厚さあるいは約７４００Å厚さの誘電層は、反射率が約５％以下の、厚さが約１００Åないし約３５０Åのエッチストップとなるだろう。形状の等高線を使い,他の値を決定してもよい。重要なことは、これらの例は、エッチストップの厚さ、及びエッチストップに隣接する誘電層の厚さは、SiCがARCとして機能するとき、目的の、あるいは選択された反射率に対する誘電層の間にあるとき、互いに関連して考慮さるべきであるということである。
【００５１】
第１５図は第１3図の実施例の別の反射率地図であり、エッチストップの下方の誘電層の厚さに比較した、エッチストップの厚さを示している。ここでは、エッチストップ６８の下にある誘電層６６は、目的の反射率のために、エッチストップ６８の厚さに関連して調整されている。ここで、誘電層７０は、７０００Åといった厚さであり、一方、エッチストップ６８と誘電層６６の厚さは、特定の反射率に対して決定される。第１５図には、エッチストップ６８は誘電層６６に対して上方層であるから、そのエッチストップ厚さはｙ軸上に表わされ、誘電層６６の厚さはｘ軸上に表わされる。たとえば、５００ÅのSiCエッチストップについては、反射率約５％以下を維持するには誘電層６６の厚さは約４６００Åないし約５４００Åになるはずである。しかし誘電層６６の厚さは、誘電層７０の異なる厚さに対して変えることができる。このように、種々のプロセス要求を満たし、しかも約５％以下の、目標とする反射率を総合的に満足させる各誘電層の厚さを見出すためには、反復解が必要となるかもしれない。
【００５２】
第１６図はエッチストップのない第９図、第１３図の代替実施例であり、バリア層６４をARCとして用いている。あるプロセスにおいては、第９図の実施例の上層ARC７２は第１３図に示したように使用しなくてもよい。更にその他のプロセスでは、第１３図のエッチストップ６８も第１６図に示すように、使用しなくてもよい。もし、エッチストップがなくなれば、基板処理はステップが少なくなるため、そのスループットは増加し、基板のより低い有効誘電率が得られるだろう。エッチストップをなくす困難さは、通常の誘電層に、望ましくないエッチングを起さないようにするための、エッチングプロセスの再現性と、エッチングのタイミングである。しかし、もしプロセスがうまく特性化され、充分に制御できるならば、エッチストップは不要となるだろう。層とその数は第９図及び第１３図に示した配列に対応するがフォトレジスト７４の下にARC７２がなく、エッチストップ６８もない、という違いがある。この実施例では、誘電層６６の厚さは、第２の誘電層のないことを補って増加し、回路は電気的に絶縁されるように約１０，０００Åないし約１２，０００Åになるだろう。誘電層６６の厚さは誘電層６６と誘電層６０の間のＳｉＣバリア層６４の厚さとの関連で、目標とする反射率に対して調整される。フォトレジスト７４は上述のように露光される。しかし、基板は誘電層６６の下のＳｉＣバリア層６４の反射及び吸収特性に依存し、二つの層の厚さは、選ばれた厚さ及び所望の反射率に、相互依存、無関係、付随的などである。このＳｉＣバリア層の厚さを適正に選択すると、第１７図に示したように、この配列は適切なものとなる。
【００５３】
第１７図は第１６図の実施例の反射率地図であり、ＡＲＣとしてバリア層を用いた、ＳｉＣバリア層６４に対比した誘電層６６の厚さを示している。第１７図には誘電層６６がこのバリア層の上にあるので、ｙ軸は誘電層の厚さを、ｘ軸はバリア層の厚さを示している。回路を電気的に絶縁する誘電層の能力などのその他パラメーターを考慮するので、誘電層の厚さは最初に選択され、バリア層の厚さは、定められた反射率に対してこのグラフから決定される。ＡＲＣとして用いられるＳｉＣバリア層の好適な厚さは、本実施例では、エッチストップを挟まず、約７００Åないし約８００Åである。この好適な厚さは、誘電層のグラフ化した厚さのすべてについて、予測した約５％あるいはそれ以下の、反射率を生む。このように、本実施例においても、本発明の該ＳｉＣは誘電層の厚さに事実上無関係なＡＲＣ光学的結果を与える。
【００５４】
第１８図は第１６図の実施例に類似した別の実施例であり、フォトレジスト層７４の下にＳｉＣＡＲＣ７２を付加したものである。第９図のエッチストップ６８は第１８図の実施例では用いられていない。そして、誘電層６６は通常第９図の分離誘電層より厚い。このＳｉＣバリア層６４は約５００Åの厚さであるが、その厚さは可変である。下記第１９図に示すように、ＳｉＣのＡＲＣ７２の厚さが適切に選択されている時は、誘電層６６の厚さはフォトレジスト層７４の反射率に大きな影響を与えることなく、変化させられ得る。しかし、誘電層６６通常約１０，０００Åないし約１２，０００Åの厚さとなる。
【００５５】
第１９図は第１８図の実施例の反射率地図であり、目的の反射率に対するＡＲＣの下の誘電層の厚さに比較した、ARCの厚さを示している。第１９図には、このARC７２の厚さがx軸上に示され、誘電層６６の厚さがy軸上に示されている。この反射率地図は、約５２０Åあるいはそれ以上の厚さのARCについては、グラフ化された誘電層６６のいかなる厚さにおいても、約５％あるいはそれ以下の反射率となることを示している。このSiCのARCの好適な厚さは約６００Åである。このパターンは他の反射率地図におけるように繰り返し、他の酸化物、及び/又はSiC層の厚さが外挿によって決定される。ここで論議したその他の実施例と同様に、本発明者らは本発明の該SiCの独自の性質について、特に目標とされる反射率を得るために、隣接する層の厚さに事実上無関係に、ARCは堆積できるということを見出した。ここで、本発明の該SiCを用いることで、約５％あるいはそれ以下の目標の反射率を得るために、ARCは下部層の厚さに無関係に約６００Åの堆積厚さである。このグラフは、特殊な用途において有用であるとされた際に、その他の適当な範囲について解析されるだろう。
【００５６】
本発明の該SiCは銅のような、導電性材料に近接して用いられる得るので、隣接層から拡散を受けやすいく、該SiCはできるだけ拡散抵抗性でもあることが好ましい。第２０図は試験片の拡散試験の結果を示し、その下側の曲線は銅含量を示し、本発明の該SiCのARCの銅への拡散抵抗を示している。この試験片は銅の２００Åの層を持つある基板で、その銅の上にSiCの８００Åの層が堆積されていて、そのSiCの上に酸化物の１０００Åの層が堆積されている。y軸から見てみると、第２０図は、酸化物の１０００Å層の表面から０Åで、１立方センチメートルあたり原子約３×１０17個（atoms/cc）の数値４６をとり、この値は、銅の拡散が著しくなる前の酸化層を通り、８００ÅSiC層へ至るまでの合計深さ約１５７０Åの間で約１×１０16（atoms/cc）の値４８にまで低下する。この銅の拡散レベルは続く２３０Åの間に対数的に上昇し、銅から銅バリア界面までの間に約３×１０21（atoms/c）の値５０になる。界面から２００Åから約２５０Å内で、銅の濃度はほぼ４桁、すなわち1/10,000にまで減少する。銅の拡散におけるこの減少は、本発明の該SiC材料の有効性を示すものである。
【００５７】
本発明は更にチャンバを備えるプラズマ反応器、チャンバ内の反応域、反応域内で基板の位置決めをする基板ホルダ、及び真空システムを有する基板加工システムを提供する。この加工システムは、真空チャンバの反応域に連結し、シランベースの化合物、不活性ガスを供給するガス/液体供給システム、反応域でプラズマを発生するためのガス供給システムに結合したRF発生器等を更に備える。加工システムは、プラズマ反応器をコントロールするためのコンピュータ、ガス配給システム、RF発生器、コントローラーに結合したメモリーを更に備え、該メモリは、シランベース化合物のプラズマで低誘電率のフィルムを堆積させるためのプロセスステップを選択する、コンピュータで読み取り可能なプログラムコードなどの媒体を備える。
【００５８】
この加工システムは1実施例ではシランベース化合物のバリア層、及び/又はエッチストップを堆積すること、別の誘電層を堆積すること、シランベース化合物のキャッピングパッシベーション層を任意に堆積することといったプロセスステップを選択するための、コンピュータで読み取り可能なプログラムコードを更に備える。
【００５９】
ここまで本発明の好適な実施例に関して述べてきたが、特許請求の範囲によって決定される本発明の基本的範囲を離れることなくその他の具体例や更なる具体例を案出することができる。更に、特に特許請求の範囲を含めたこの明細書において、「備える」、「該」等の文言又はこれらの変形の文言の使用については、言及された事項が列挙事項を少なくとも含んでいるという意味であり、特に別途指摘しない限り列挙事項のうち複数の事項を含み得るという意味である。また、方法については請求項を含めてあらゆる開示において論理的順序を示しているが、特に別途指摘しない限り開示の論理的順序には制約されないものである。
【図面の簡単な説明】
【図１】 基板内のARC上のフォトレジストの模式図である。
【図２】 第１図のフォトレジストを露光する光の模式図である。
【図３】 第１図、第２図の基板の模式図であり、エッチされ、次の堆積の準備がされた様子を示す。
【図４】 ある典型的なダマシン構造の模式図である。
【図５】 本発明のSiCのFTIRであり、特殊な結合構造を示している。
【図６】 在来のSiCのFTIRであり、本発明のSiCとは異なる結合構造を示している。
【図７】 様々な材料の屈折率に対する誘電率のグラフである。
【図８】 2種の材料について、吸収率に対比した誘電率のグラフであり、本発明のSiCがいろいろな指数値に調整できることを示している。
【図９】 本発明のSiCをバリア層、エッチストップ、及びARCとして用いた層の積層の模式図である。
【図１０】 第９図の実施例の反射率の等高線シミュレーショングラフである。
【図１１】 走査電子顕微鏡写真による線図であり、上層に本発明のARCを用いたパターンニングされたフォトレジスト層を示している。
【図１２】 該SiCのARCを防湿層として用いたときの、本発明のSiCの吸湿試験のFTIR結果である。
【図１３】 ARC上層を用いないでARCのエッチストップを用いた第９図の代替例である。
【図１４】 第１３図の実施例の反射率地図であり、エッチストップと比較した、上層誘電体層の厚さを示している。
【図１５】 第１３図の実施例の反射率地図であり、エッチストップの下の低誘電率層の厚さと比較した、エッチストップの厚さを示している。
【図１６】 エッチストップを用いず、ARCとしてバリア層を用いた第９図、第１３図の代替例である。
【図１７】 第１６図の実施例の反射率地図であり、ARCとしてバリア層を用い、バリア層に比較した、バリア層の上方にある誘電層の厚さを示している。
【図１８】 第１６図の実施例に類似の反射率地図であり、フォトレジスト層の下にSiCのARCを付加したものである。
【図１９】 第１８図の実施例の反射率地図であり、ARCの下の誘電層の厚さに比較した、ARCの厚さを示している
【図２０】 本発明のSiC材料に入ってくる銅の拡散のグラフである。
【符号の説明】
１０…集積回路、１１…形状、１２…下部基板、１３…バリア層、１４…誘電層。
Claims (10)
- 基板を処理する方法であって、
該基板上にシリコンカーバイドバリア層を堆積させるステップであって、前記シリコンカーバイドバリア層は、
シリコン、炭素、希ガスをチャンバ内に導入する工程と、
該チャンバ内にプラズマを発生させる工程と、
該シリコンと該炭素を該プラズマの存在下に反応させてシリコンカーバイド材料を堆積させる工程と、
によって堆積され、該シリコンカーバイドバリア層は、７．０未満の誘電率を有する、ステップと、
該シリコンカーバイドバリア層上に誘電体層を堆積させるステップと、
該誘電体層上に７．０未満の誘電率を有する第２シリコンカーバイド層を堆積させるステップであって、該第２シリコンカーバイド層は、
シリコン、炭素及び希ガスを該チャンバ内に導入する工程であって、該シリコン及び炭素が共通のソースから誘導される、工程と、
該チャンバ内にプラズマを発生させる工程と、
該シリコン及び該炭素を該プラズマの存在下に反応させてシリコンカーバイド材料を堆積させる工程であって、該工程が他の炭素源の存在に無関係である、工程と、
によって堆積されるステップと、
該第２シリコンカーバイド層上にフォトレジスト層を堆積させるステップと、
該フォトレジスト層を露光して現像するステップであって、該第２シリコンカーバイド層は露光中に反射防止被膜として機能する、ステップと、
を備える方法。 - 該第２シリコンカーバイド層を堆積させる間にシリコンを導入する工程が、シランベース化合物を前記チャンバ内に導入することを備える請求項１に記載の方法。
- 該シリコンカーバイドバリア層を堆積させる間に導入される該シリコンと炭素が共通の有機シランから誘導され、他の炭素源には依存しない請求項１に記載の方法。
- 該シリコンカーバイドバリア層を堆積させる間に導入される該シリコンと炭素が共通の有機シランから誘導され、該プラズマの存在下に該シリコンと該炭素を反応させて他の水素源の存在に依存せずに該シリコンカーバイドバリア層を形成させる請求項１に記載の方法。
- 該誘電層が５０００Å〜１０，０００Åの厚さを有する、請求項１に記載の方法。
- ５より大きくない有効誘電率を有する基板に、該複数の層が堆積される請求項１に記載の方法。
- 該第２シリコンカーバイド層を堆積させる間に該シリコンと該炭素を反応させることが、６〜１０Ｔｏｒｒの間のチャンバ内圧を維持しつつ該シリコンと該炭素を反応させることを備える請求項１に記載の方法。
- 該第２シリコンカーバイド層を堆積させる間に該シリコンと該炭素を反応させることが、０.６７〜１.５５ワット／ｃｍ 2 の電力密度を該チャンバ内の陽極と陰極に供給するＲＦ電源を用いて該シリコンと該炭素を反応させることを含む請求項１に記載の方法。
- 該第２シリコンカーバイド層を堆積させる間に該シリコンを導入することが、シラン流量を１０〜１０００sccmにすることを含み、更に、希ガスを供給することが、ヘリウム又はアルゴンを５０〜５０００sccmの流量で供給することを含む請求項１に記載の方法。
- 該第２シリコンカーバイド層を堆積させる間に該シリコン、該炭素、該希ガスを導入することが、該シリコン、炭素源としての有機シリコンを３０〜５００sccmの間の流量で、希ガスを１００〜２０００sccmの間の流量で、それぞれ供給することを含み、また、チャンバ内温度と基板表面温度が２００〜４００℃、３〜１０Ｔｏｒｒの内部圧力範囲のチャンバ内で、ＲＦ電源で０．６７〜１．５５ワット／ｃｍ 2 の電力密度を該チャンバ内の陽極と陰極に供給し、該シリコンと炭素を反応させることを更に含む請求項１に記載の方法。
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/165,248 US20030089992A1 (en) | 1998-10-01 | 1998-10-01 | Silicon carbide deposition for use as a barrier layer and an etch stop |
| US09/165,248 | 1998-10-01 | ||
| US09/219,945 US6635583B2 (en) | 1998-10-01 | 1998-12-23 | Silicon carbide deposition for use as a low-dielectric constant anti-reflective coating |
| US09/219,945 | 1998-12-23 | ||
| US09/270,039 | 1999-03-16 | ||
| US09/270,039 US6974766B1 (en) | 1998-10-01 | 1999-03-16 | In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application |
| PCT/US1999/022317 WO2000020900A2 (en) | 1998-10-01 | 1999-09-27 | Silicon carbide for use as a low dielectric constant anti-reflective coating and its deposition method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002526804A JP2002526804A (ja) | 2002-08-20 |
| JP4763131B2 true JP4763131B2 (ja) | 2011-08-31 |
Family
ID=44597280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000574964A Expired - Lifetime JP4763131B2 (ja) | 1998-10-01 | 1999-09-27 | 低誘電率反射防止被膜に用いるシリコンカーバイドの堆積 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4763131B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110644A (ja) * | 2000-09-28 | 2002-04-12 | Nec Corp | エッチング方法 |
| WO2009153857A1 (ja) * | 2008-06-17 | 2009-12-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
| WO2017057233A1 (ja) * | 2015-09-30 | 2017-04-06 | 株式会社ニコン | 光学部材、チャンバ、及び光源装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326674A (ja) * | 1994-05-31 | 1995-12-12 | Sony Corp | 多層配線形成方法 |
| JPH0851072A (ja) * | 1991-12-30 | 1996-02-20 | Sony Corp | レジストパターン形成方法および反射防止膜形成方法 |
| JPH08250594A (ja) * | 1995-02-02 | 1996-09-27 | Dow Corning Corp | 炭化ケイ素の金属拡散障壁層 |
| JPH08316233A (ja) * | 1994-06-21 | 1996-11-29 | Toshiba Corp | 半導体装置の製造方法 |
| JPH10150024A (ja) * | 1996-11-20 | 1998-06-02 | Sony Corp | 積層配線の形成方法 |
| JPH10261707A (ja) * | 1997-03-18 | 1998-09-29 | Sony Corp | 半導体装置の製造方法 |
| JPH10261715A (ja) * | 1996-12-12 | 1998-09-29 | Nec Corp | 多層配線構造及びその製造方法 |
| EP0880166A2 (en) * | 1997-05-07 | 1998-11-25 | Applied Materials, Inc. | Method and apparatus for depositing an etch stop layer |
-
1999
- 1999-09-27 JP JP2000574964A patent/JP4763131B2/ja not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0851072A (ja) * | 1991-12-30 | 1996-02-20 | Sony Corp | レジストパターン形成方法および反射防止膜形成方法 |
| JPH07326674A (ja) * | 1994-05-31 | 1995-12-12 | Sony Corp | 多層配線形成方法 |
| JPH08316233A (ja) * | 1994-06-21 | 1996-11-29 | Toshiba Corp | 半導体装置の製造方法 |
| JPH08250594A (ja) * | 1995-02-02 | 1996-09-27 | Dow Corning Corp | 炭化ケイ素の金属拡散障壁層 |
| JPH10150024A (ja) * | 1996-11-20 | 1998-06-02 | Sony Corp | 積層配線の形成方法 |
| JPH10261715A (ja) * | 1996-12-12 | 1998-09-29 | Nec Corp | 多層配線構造及びその製造方法 |
| JPH10261707A (ja) * | 1997-03-18 | 1998-09-29 | Sony Corp | 半導体装置の製造方法 |
| EP0880166A2 (en) * | 1997-05-07 | 1998-11-25 | Applied Materials, Inc. | Method and apparatus for depositing an etch stop layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002526804A (ja) | 2002-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6951826B2 (en) | Silicon carbide deposition for use as a low dielectric constant anti-reflective coating | |
| US6974766B1 (en) | In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application | |
| US6927178B2 (en) | Nitrogen-free dielectric anti-reflective coating and hardmask | |
| US7638440B2 (en) | Method of depositing an amorphous carbon film for etch hardmask application | |
| JP5116197B2 (ja) | 炭化ケイ素層を利用してデバイスを形成する方法 | |
| US7115534B2 (en) | Dielectric materials to prevent photoresist poisoning | |
| US7200460B2 (en) | Method of depositing low dielectric constant silicon carbide layers | |
| US7332262B2 (en) | Photolithography scheme using a silicon containing resist | |
| US7105460B2 (en) | Nitrogen-free dielectric anti-reflective coating and hardmask | |
| JP4034227B2 (ja) | 半導体装置の製造方法 | |
| TW200416881A (en) | Method of forming a cap layer having anti-reflective characteristics on top of a low-k dielectric | |
| JP4763131B2 (ja) | 低誘電率反射防止被膜に用いるシリコンカーバイドの堆積 | |
| KR101106425B1 (ko) | 질소-비함유 유전성 반사방지 코팅부 및 하드마스크 | |
| KR20130014608A (ko) | 반도체 장치 및 그 제조 방법 | |
| WO2004104698A2 (en) | Dielectric materials to prevent photoresist poisoning |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100915 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101006 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101015 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100928 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101105 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110609 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4763131 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |