JPH07326674A - 多層配線形成方法 - Google Patents

多層配線形成方法

Info

Publication number
JPH07326674A
JPH07326674A JP6141112A JP14111294A JPH07326674A JP H07326674 A JPH07326674 A JP H07326674A JP 6141112 A JP6141112 A JP 6141112A JP 14111294 A JP14111294 A JP 14111294A JP H07326674 A JPH07326674 A JP H07326674A
Authority
JP
Japan
Prior art keywords
wiring pattern
region
photoresist coating
coating film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6141112A
Other languages
English (en)
Other versions
JP3309572B2 (ja
Inventor
Hiroshi Suzawa
寛 須澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14111294A priority Critical patent/JP3309572B2/ja
Publication of JPH07326674A publication Critical patent/JPH07326674A/ja
Application granted granted Critical
Publication of JP3309572B2 publication Critical patent/JP3309572B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【構成】 層間絶縁膜をパターニングして上層配線パタ
ーンに倣った溝部5を下層配線パターン2に直交する方
向に形成した後、ポジ型のフォトレジスト塗膜にてウェ
ハ表面を平坦化する。そして、i線を用い、ウェハ上に
投影し得る開口領域Mが下層配線パターン2と溝部5と
の重複領域(領域A)よりも大きなフォトマスク・パタ
ーンを介して露光を行う。領域Aとこの周囲の領域B’
や領域Cとではフォトレジスト塗膜の膜厚や下地層から
の反射光の強度による感度差が生じさせてあり、領域A
上のみに開口部Eが形成される。その後、この開口部E
に従って接続孔を開口し、該接続孔と溝部5を導電材料
にて埋め込む。 【効果】 接続孔パターンに倣った矩形の開口部Eを自
己整合的に規定でき、上下配線パターンを広げておく必
要がないため配線ピッチを低減できる。また、導電材料
の埋め込みによりプラグと上層配線パターンが一括形成
できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層配線構造を有する
半導体装置の製造プロセスにおいて、上下配線が重なる
領域に自己整合的に接続孔を形成できる多層配線形成方
法に関する。
【0002】
【従来の技術】VLSI,ULSI等にみられるように
半導体装置の高集積化,高密度化が進行するに伴い、デ
バイス・チップ上では配線部分の占める割合が増大する
傾向にある。これによるチップ面積の大型化を防止する
ため、配線の多層化が進展している。このような多層配
線構造を有する半導体装置の製造工程では、上層配線パ
ターンと下層配線パターンとの電気的接続を図るための
接続孔を開口するプロセスが不可欠となっている。
【0003】以下、下層配線パターンに臨んで接続孔を
開口し、該下層配線パターンの上方に交差するごとく上
層配線パターンを形成する工程について、図21〜図2
4を用いて説明する。先ず、基板101上の下層配線パ
ターン102を被覆して層間絶縁膜103を形成し、該
層間絶縁膜103における下層配線パターン102に臨
む領域に、フォトリソグラフィおよびエッチングによっ
て、図21に示されるように接続孔104を開口する。
次いで、CVD法やスパッタ法によって、図22に示さ
れるように、接続孔104内を埋め込みながら層間絶縁
膜103を被覆するごとく、導電材料層105を成膜す
る。そして、フォトリソグラフィおよびエッチングによ
って、上記導電材料層105を下層配線パターン102
に交差するごとくパターニングして、図23に示される
ような上層配線パターン106を形成する。
【0004】
【発明が解決しようとする課題】ところで、上述のよう
にして配線形成されたウェハにおける、下層配線パター
ン102、接続孔104、上層配線パターン106との
位置関係を上面から見たものを図24に示す。接続孔1
04が形成される領域では、図示されるように下層配線
パターン102および上層配線パターン106ともにそ
の線幅を広くしてある。
【0005】これは、下層配線パターン102に臨む位
置へ接続孔104のパターンを位置合わせする際、さら
には、接続孔104の加工位置へ上層配線パターン10
6を位置合わせする際に生じる合わせズレを考慮した結
果である。
【0006】具体的には、下層配線パターン102上
に、一辺0.7μmの正方形の接続孔104を形成する
場合、一方向につき約0.2μmの加工バラツキが生じ
ることを考慮すると、下層配線パターン102の線幅を
約1.1μmとしておく必要がある。また、接続孔10
4上に形成される上層配線パターン106については、
さらにフォトマスク・パターンの合わせズレ約0.15
μmを考慮すると、一方向につき約0.35μmも線幅
を広げておく必要が生じ、約1.4μmの線幅を確保し
なければならなくなる。
【0007】しかし、このように上下配線パターンの線
幅を広げることは、配線ピッチを増大させ、配線の高集
積化を妨げる原因となる。
【0008】そこで本発明は、かかる従来の実情に鑑み
て提案されたものであり、上下配線パターンに広い線幅
を確保する必要のない多層配線の形成方法、即ち、上下
配線パターンが重なる領域に自己整合的に接続孔を形成
できる多層配線形成方法を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明に係る多層配線形
成方法は、上述の目的を達成するために提案されたもの
であり、基板上に形成された下層配線パターンを層間絶
縁膜で被覆する層間絶縁膜形成工程と、該層間絶縁膜の
膜厚方向の一部を上層配線パターンに倣って除去するこ
とにより溝部を形成する溝部形成工程と、前記下層配線
パターンと前記溝部が重なる領域と他の領域との間でフ
ォトレジスト塗膜に感度差を発生させ得る膜厚にて、前
記層間絶縁膜上に平坦なフォトレジスト塗膜を形成する
フォトレジスト塗膜形成工程と、前記フォトレジスト塗
膜に対して露光および現像処理を行うことにより、前記
下層配線パターンと前記溝部が重なる領域に接続孔パタ
ーンに倣った開口部を形成するフォトレジスト塗膜パタ
ーニング工程と、前記開口部内に表出する層間絶縁膜の
残余部をエッチングして、前記下層配線パターンに臨む
接続孔を開口するエッチング工程と、前記接続孔および
前記溝部を導電材料で埋め込むことにより、プラグおよ
び上層配線パターンを形成する埋め込み工程とを有する
ものである。
【0010】即ち、本発明においては、上層配線パター
ンを形成すべき領域に予め溝部を設けておき、下層配線
パターンと該溝部が重なる領域(以下、重複領域とす
る。)と他の領域との間でフォトレジスト塗膜に感度差
を生じさせておくことによって、露光時に起こるレジス
ト反応を、重複領域における現像液への溶解度が他の領
域における現像液への溶解度に比して相対的に高くなる
ようにしたものである。
【0011】重複領域と他の領域との感度差をフォトレ
ジスト塗膜の膜厚差によって設定するには、次のように
すればよい。先ず、フォトレジスト塗膜の膜厚を横軸、
フォトレジスト塗膜に吸収される光量を縦軸にとってス
イングカーブを作製し、このスイングカーブの振幅内に
露光しきい値となる光量を設定する。すると、フォトレ
ジスト塗膜に関し、露光しきい値を上回る光量を吸収で
きる膜厚領域と、露光しきい値を上回るだけの光量が吸
収できない膜厚領域とが周期的に現れる。このスイング
カーブの周期は、フォトレジスト塗膜中に発生する定在
波の波長に等しく、この波長は、露光光の波長λ,フォ
トレジスト塗膜の屈折率nから、λ/2nにて表せる。
【0012】そして、重複領域と他の領域とのフォトレ
ジスト塗膜の膜厚差は、層間絶縁膜に形成される溝部の
深さに対応することから、この溝部の深さをスイングカ
ーブの半周期であるλ/4nの奇数倍(但し、3倍以上
とする。)となるように設定すればよい。但し、溝部の
深さはそのまま上層配線パターンの厚さとなり、余り薄
すぎると配線抵抗が上昇してしまうため、実用範囲で設
定する。これによって、重複領域と他の領域とのフォト
レジスト塗膜とでは、一方では露光しきい値を上回る光
量を吸収でき、他方では露光しきい値を上回るだけの光
量を吸収できないような膜厚差が生じるのである。
【0013】但し、フォトレジスト塗膜自身の光吸収を
考慮して複素振幅屈折率(n+ik)を用いる場合に
は、若干の補正が必要となる。
【0014】なお、フォトレジスト塗膜の感度差には、
フォトレジスト塗膜の膜厚差のみならず、下地層からの
反射光の強度も寄与している。このため、重複領域にお
けるフォトレジスト塗膜の膜厚は、下地層からの反射光
の寄与を見込んだ上で設定される必要がある。そして、
他の領域においても、下地層からの反射光の強度が重複
領域と同程度である場合には、上述したようにフォトレ
ジスト塗膜の膜厚差によって重複領域との感度差を設け
ればよい。しかし、下地層からの反射光の強度が重複領
域とは異なる場合には、この条件下でのスイングカーブ
を作製し、重複領域におけるスイングカーブと共通の露
光しきい値との比較により、重複領域とは感度差が生じ
るように、フォトレジスト塗膜の膜厚を選択することと
なる。逆に、この場合には、重複領域と他の領域でフォ
トレジスト塗膜の膜厚をうまく設定すれば、フォトレジ
スト塗膜の膜厚が等しくても、下地層からの反射光の強
度の差によって感度差を設けることが可能となる。
【0015】ところで、本発明ではネガ型フォトレジス
ト材料,ポジ型フォトレジスト材料のいずれも用いるこ
とができるが、特に、ポジ型フォトレジスト材料を用い
る場合には、上記重複領域のフォトレジスト塗膜のみが
露光しきい値を上回る光量を吸収できるように感度差を
設けることとなる。このため、重複領域のフォトレジス
ト塗膜の膜厚は、スイングカーブにおける吸収光量が極
大となる膜厚に設定し、逆に、他の領域のフォトレジス
ト塗膜の膜厚は、スイングカーブにおける吸収光量が極
小となる膜厚に設定するとよい。なお、上述したよう
に、フォトレジスト塗膜の膜厚は等しくとも、下地層か
らの反射光の強度の差によって、重複領域だけに露光し
きい値を上回る光量を吸収させるようにも設定できる。
そして、現像によって重複領域のみを開口することが可
能となるのである。
【0016】前記溝部は、下層配線パターンに対して様
々な位置関係にて形成することが可能である。特に、図
1に示されるように、溝部5を層間絶縁膜を介して下層
配線パターン2と交差する方向に形成し、この交差する
領域(以下、領域Aとする。)上のフォトレジスト塗膜
に矩形の接続孔パターンに倣った開口を行うと、四辺す
べてが自己整合的に規定された開口部Eが形成できる。
【0017】これは、領域A、下層配線パターン2が存
在するが溝部5は形成されていない領域(以下、領域B
とする。)、溝部5は形成されているが下層配線パター
ン2が存在しない領域(以下、領域Cとする。)のいず
れの領域にも同様な露光光が入射されるにもかかわら
ず、領域A上のフォトレジスト塗膜のみに露光しきい値
を上回る光量を吸収させ、且つ、領域Bおよび領域C上
のフォトレジスト塗膜には露光しきい値を上回る光量を
吸収させないことが可能であるからである。
【0018】領域Aにおけるフォトレジスト塗膜が露光
しきい値を上回り、領域B,Cにおけるフォトレジスト
塗膜が露光しきい値を下回るように露光するためには、
露光光および下地層からの反射光の光量、該フォトレジ
スト塗膜の膜厚を最適化すればよい。例えば、領域Aと
領域Bとでは、一定の露光光および反射光の光量によっ
て、領域A上のフォトレジスト塗膜は露光しきい値を上
回る光量を吸収でき、領域b上のフォトレジスト塗膜は
露光しきい値を下回る光量しか吸収できないように、フ
ォトレジスト塗膜に膜厚をそれぞれ選択すればよい。な
お、この膜厚差は溝部5の深さによって予め形成してお
けばよい。また、領域Aと領域Cとでは、フォトレジス
ト塗膜の膜厚は等しいが、下層配線パターン2の有無に
よる反射光の影響が異なる。このため、領域Aでは下層
配線パターン2からの反射光が入射されることにより露
光しきい値を上回り、領域Cでは下層配線パターン2か
らの反射光が入射されないために露光しきい値を下回る
ように、レジスト感度を設定しておけばよい。
【0019】以上のように、選択的に領域A上のフォト
レジスト塗膜に開口部Eを形成することが可能であるた
め、フォトマスク・パターンがフォトレジスト塗膜に投
影し得る開口領域Mは上記領域Aよりも大きくてもよ
い。即ち、下層配線パターン2および上層配線パターン
に倣った溝部の線幅を広げることなく、該フォトマスク
・パターンにウェハとの合わせズレに対するマージンを
とれる。
【0020】なお、層間絶縁膜形成工程後、溝部形成工
程に先立って、該層間絶縁膜の表面に反射防止膜を形成
しておくと、下層配線パターン2からの強い反射光の影
響が防止できるため、溝部5のパターニングが線幅安定
性よく行える。なお、溝部5が形成された後、領域Aに
接続孔をパターニングする際、領域Aと領域Bとでは、
下地層からの反射光の影響も異なってくるため、それぞ
れの反射光の条件下で、フォトレジスト塗膜の膜厚をそ
れぞれ設定することとなる。
【0021】ところで、半導体装置の接続孔は、上述し
たように上下配線が完全に交差(多くの場合は直交)す
る領域に設けることが一般的であるが、本発明は上下配
線が他の形式で重複する場合にも、若干の制約が生ずる
ものの適用可能である。
【0022】例えば、図2に示されるように、下層配線
パターン2と上層配線パターンに倣った溝部5とが層間
絶縁膜を介してT字状に重なる領域(以下、領域A’と
する。)上のフォトレジスト塗膜に矩形の接続孔パター
ンに倣った開口を形成する場合にも、該開口部Eの四辺
すべてを自己整合的に規定できる。即ち、領域A’と領
域Bおよび領域Cとの感度差は、上述した下層配線パタ
ーン2上に溝部5が交差する場合に説明したと同様にし
て設定することができる。また、領域A’と、下層配線
パターン2も溝部5も存在しない領域(領域D)との感
度差も、下地層からの反射光の影響の違いとフォトレジ
スト塗膜の膜厚との両方を考慮して、領域A’には露光
しきい値を上回る光量が吸収でき、領域Dには露光しき
い値を下回る光量しか吸収できないように設定すればよ
い。このため、領域A’よりも大きな開口領域Mを投影
し得るフォトマスク・パターンを用いても、領域A’の
みに開口部Eを形成することができる。但し、下層配線
パターン2と溝部5との合わせズレにより、領域A’自
体の面積が小さくなっている場合には、当然、この上の
フォトレジスト塗膜に形成される開口部Eも小さくな
る。
【0023】さらに、図3に示されるように、下層配線
パターン2と溝部5とが層間絶縁膜を介して平行に重な
る領域(以下、A''とする。)上のフォトレジスト塗膜
に矩形の接続孔パターンに倣った開口を形成する場合に
は、開口部Eの四辺のうち二辺を自己整合的に規定でき
る。即ち、領域A''と領域Dとの感度差は、上述した領
域A’と領域Dとの感度差と同様にして設定することが
できるため、領域A''の幅方向においては、該領域A''
よりもフォトマスク・パターンが投影し得る開口領域M
の幅wを広くしておいても、開口部Eの幅は自己整合的
に規定される。一方、領域A''の長手方向では、フォト
マスク・パターンが投影し得る開口領域Mの長さlが、
そのままフォトレジスト塗膜の開口部Eの長さとなるた
め、フォトマスク・パターンが投影し得る開口領域Mの
長さlを所望の接続孔パターンのサイズに合わせておけ
ばよい。
【0024】なお、ポジ型のフォトレジスト材料の代わ
りにネガ型のフォトレジスト材料を用いる場合は、ポジ
型とは逆に、下層配線パターン2と溝部5とが重複する
領域におけるフォトレジスト塗膜は露光しきい値を下回
り、且つ、その他の領域におけるフォトレジスト塗膜は
露光しきい値を上回るように露光されることが必要とな
る。そして、これも、重複領域およびその周囲の領域に
おけるフォトレジスト塗膜の各膜厚や、該フォトレジス
ト塗膜に与えられる露光光と下地層からの反射光の光量
を最適化することによって実現できる。
【0025】例えば、ネガ型のフォトレジスト材料を用
いて、図1に示される領域Aを開口する場合、領域Aと
領域B,Cとのフォトレジスト塗膜に感度差を設け、領
域Aのみで露光しきい値を上回る光量を吸収できないよ
うに設定すれば、接続孔パターンに倣った矩形の開口部
Eの四辺すべてを自己整合的に規定でき、上記領域Aよ
りも小さな遮光領域を投影し得るフォトマスク・パター
ンを使用できる。また、図2に示される領域A’を開口
する場合においても同様に、領域A’よりも小さな遮光
領域を投影し得るフォトマスク・パターンを用いても、
開口部Eの四辺すべてを自己整合的に規定できる。さら
に、図3に示される領域A''の所定範囲を開口する場合
には、該領域A''の幅方向ではこれより狭い幅、該領域
A''の長手方向では接続孔パターンに倣った長さの遮光
領域を投影し得るフォトマスク・パターンを用いればよ
い。
【0026】ところで、本発明においては接続孔が形成
された後、導電材料の成膜を行うことによってプラグと
上層配線パターンとを同時に形成する。これには、接続
孔と溝部を埋め込みながらウェハ全面に亘って導電材料
を成膜した後、溝部の上面までエッチバックしてもよい
し、導電材料を接続孔と溝部にのみ選択成長させてもよ
い。特に、選択成長によってプラグと上層配線パターン
を同時形成する場合には、多層配線の形成プロセスに費
やす工程数を削減することができる。
【0027】
【作用】本発明を適用して、下層配線パターンと溝部と
が重なる重複領域と他の領域とでフォトレジスト塗膜に
感度差を発生させておくと、上記重複領域においてのみ
フォトレジスト塗膜を自己整合的に開口することができ
るため、接続孔の開口予定位置において上下配線パター
ンの線幅を広げておく必要がない。このため、配線ピッ
チをさらに小さくすることができるため、配線レイアウ
トの高密度化を図ることが可能となる。
【0028】フォトレジスト塗膜をポジ型フォトレジス
ト材料を用いて形成する場合、重複領域のフォトレジス
ト塗膜のみが露光しきい値を上回る光量を吸収するよう
に、他の領域と感度差を設けておくことにより、現像時
にこの重複領域におけるフォトレジスト塗膜のみを溶解
除去して開口部を形成することが可能となる。特に、下
層配線パターンと溝部とが層間絶縁膜を介して交差する
場合、この交差領域を囲む領域上のフォトレジスト塗膜
には露光しきい値を上回るだけの光量を吸収させないよ
うに設定できるため、接続孔に倣った矩形の開口部の四
辺すべてを自己整合的に規定できる。
【0029】また、層間絶縁膜表面に反射防止膜が設け
られると、該反射防止膜上に存在するフォトレジスト塗
膜には下層配線パターンからの強い反射光が入射しない
ため、溝部形成工程におけるフォトリソグラフィが安定
して行え、溝部が線幅安定性よく形成できる。さらに、
例えば図1に示されるように、上記重複領域(領域A)
と下層配線パターン2は存在するが溝部5が形成されて
いない領域(領域B)とでは、反射防止膜の有無による
反射光の影響も異なってくるため、領域Aと領域Bとで
フォトレジスト塗膜に感度差を設けやすくなる。
【0030】なお、接続孔が形成された後は、この接続
孔および溝部を同時に導電材料で埋め込むため、プラグ
と上層配線パターンとが同時に形成できる。
【0031】
【実施例】以下、本発明を適用した具体的な実施例につ
いて、図面を参照しながら説明する。ここでは、多層配
線構造を有する半導体装置の製造プロセスにおいて、下
層配線パターンに臨む接続孔(ビア・ホール)、および
これを埋め込むプラグと該下層配線パターンに交差する
上層配線パターンとを一括形成する工程について、図4
〜14を参照しながら説明する。
【0032】先ず、図4の斜視図に示されるように、基
板1上にAl−Si系材料よりなる下層配線パターン2
を形成し、該下層配線パターン2を被覆するごとく、S
iO2 系材料よりなる層間絶縁膜3を1.0μmなる膜
厚に成膜した後、プラズマCVD法により、SiN系材
料よりなる反射防止膜4を30nmなる膜厚に成膜し
た。
【0033】そして、上記反射防止膜4上の図示しない
フォトレジスト塗膜を、下層配線パターン2に直交する
方向に、上層配線パターンに倣った形状にパターニング
し、これをマスクとして、反射防止膜4および層間絶縁
膜3の膜厚方向の一部をRIEにより除去し、さらにフ
ォトレジスト塗膜もアッシングにより除去した。これに
より、図5に示されるように、下層配線パターンと直交
する溝部5が、深さa=0.605μmにて形成され
た。
【0034】なお、上面から下層配線パターン2と溝部
5との関係を見たものを図6に示す。下層配線パターン
2と溝部5とが重複する領域(以下、領域Aとする。)
は、下層配線パターン2は存在するが溝部5が設けられ
ていない領域(以下、領域B’とする。)と、溝部5は
設けられているが、下層配線パターン2が存在しない領
域(以下、領域Cとする。)とによって四方を囲まれて
いる。即ち、図5、図6におけるX−X’線断面では、
図7に示されるように、領域Aが領域B’間に挟まれ、
同じくY−Y’線断面では、図8に示されるように、領
域Aが領域C間に挟まれている。
【0035】次に、上述のウェハに対し、溝部5を埋め
込み、ウェハ表面を平坦化するごとく、ポジ型フォトレ
ジスト材料(東京応化工業社製,商品名:IP−300
0)を塗布した。これにより、図7に示されたX−X’
線断面を図9に、図8に示されたY−Y’線断面を図1
0に示すごとく、ウェハ表面を平坦化するフォトレジス
ト塗膜7が形成された。このとき、溝部5が設けられて
いない領域上のフォトレジスト塗膜7の膜厚bを1.1
μmとしたため、溝部5が設けられている領域上のフォ
トレジスト塗膜7の膜厚cは、溝部5の深さa分だけ厚
くなり、1.705μmとなった。
【0036】その後、このウェハにおける領域A上のフ
ォトレジスト塗膜7に、接続孔パターンに倣った開口部
を形成するために露光を行った。具体的には、i線(3
65nm)ステッパを用い、フォトマスク・パターン6
を介して、650〜800msecの露光を行った。
【0037】なお、図11に示されるように、フォトマ
スク・パターン6がウェハ上に露光領域として投影する
領域(以下、開口領域Mとする。)は、領域Aへの合わ
せズレを考慮して、この領域Aよりも広くした。即ち、
図9においては、溝部5の幅dよりも開口領域Mの幅e
の方が大きく、図10においては、下層配線パターン2
の幅fよりも開口領域Mの幅gの方が大きくなってい
る。但し、ステッパを用いた露光においては、フォトマ
スク・パターン6と実際にウェハ上に投影されるパター
ンとではその大きさが異なるが、図9、図10、図11
では便宜的に、ウェハ上に投影される開口領域Mをフォ
トマスク・パターン6の開口パターンとして示した。
【0038】フォトマスク・パターンが形成する開口領
域Mは、領域B’や領域C上にもかかっているにもかか
わらず、上述の露光の結果、領域A上のフォトレジスト
塗膜のみが現像液で溶解可能となるようなレジスト反応
が起こった。
【0039】これは、領域Aにおけるフォトレジスト塗
膜7においては、上述の露光にて、露光しきい値を上回
る光量を吸収でき、領域B’や領域Cでは露光しきい値
を上回る光量を吸収できなかったためである。即ち、領
域Aにおけるフォトレジスト塗膜7は、上述の露光条件
および下層配線パターン2からの強い反射光を受ける条
件下で光を吸収しやすい膜厚に設定されていたが、且
つ、領域B’ではフォトレジスト塗膜の膜厚の違い、反
射光の影響の違いから、また、領域Cでは、反射光の影
響の違いから、光を吸収しにくい状態とされたのであ
る。
【0040】このため、上述のウェハに対して現像処理
を施すと、領域A上のフォトレジスト塗膜7のみが溶解
除去され、図12に示されるように、開口部8が形成さ
れた。なお、本来なら現像後には領域Aの面積に等しい
開口が形成されているはずであるが、X−X’線断面が
図13に、Y−Y’線断面が図14に示されるとおり、
実際に形成された開口部8は、X−X’線断面方向では
溝部5の幅dよりも狭い幅hとなり、Y−Y’線断面方
向では下層配線パターン2の幅fよりも狭い幅iとなっ
ていた。これは、X−X’線断面方向において溝部5内
に残ったフォトレジスト塗膜7に吸収される光量が、溝
部5の壁面(層間絶縁膜3)からの反射光の影響を受け
て変化し、露光しきい値を下回るものとなったためであ
ると推測できる。同様に、Y−Y’線断面方向において
下層配線パターン2上に残ったフォトレジスト塗膜7に
吸収される光量も、下層配線パターン2からの反射光が
十分に入射されない等の理由によって、露光しきい値を
下回るものとなったと推測できる。
【0041】その後、上述のようにして開口部8が形成
されたフォトレジスト塗膜7をマスクとして、RIEを
行い、層間絶縁膜3の残余部を除去したところ、下層配
線パターン2に臨む接続孔9が形成された。このウェハ
における、X−X’線方向での断面を図15に示し、同
じく図12のY−Y’線方向での断面を図16に示す。
X−X’線方向では、フォトレジスト塗膜7における開
口部8の幅hにしたがって接続孔9の幅が形成され、Y
−Y’線方向でも開口部8の幅iにしたがって接続孔9
の幅が形成されており、このため、領域Aの内側に接続
孔9が開口されたこととなる。
【0042】さらに、フォトレジスト塗膜7をアッシン
グにより除去した状態を図17に示す。また、接続孔9
が溝部5の底面と下層配線パターン2の上面との間に開
口されている状態を見やすくするために、図17のX−
X’線断面から見た斜視図を図18に示す。
【0043】上述のようにして接続孔9が形成されたウ
ェハに対し、Al系材料を高温スパッタ法によって成膜
し、接続孔9内および溝部5を埋め込みながら反射防止
膜4表面を被覆した後、続いて、層間絶縁膜3表面が表
出する深さ位置まで、全面に亘ってエッチバックした。
これにより、X−X’線断面が図19に、Y−Y’線断
面が図20に示されるように、接続孔9内にはAl系材
料よりなるプラグ10、溝部5内には同じくAl系材料
よりなる上層配線パターン11が形成できた。
【0044】以上のように、本実施例においては、接続
孔9の形成位置を領域A内に、自己整合的に規定できる
ので、接続孔9形成位置において下層配線パターン2お
よび上層配線パターン11の線幅を広げる必要がなく、
配線の高集積化が可能となる。
【0045】以上、本発明に係る多層配線形成方法を適
用した具体例について説明したが、本発明は上述の実施
例に限定されるものではない。例えば、接続孔パターン
に倣った開口部を形成するための露光工程を行う時点に
おいて、層間絶縁膜3上に反射防止膜4が存在しなくと
もよい。この場合、領域A上と領域B’上とのフォトレ
ジスト塗膜7に入射される反射光の強度は同程度となる
ため、感度差はフォトレジスト塗膜7の膜厚差によって
生じるさせればよい。即ち、上記膜厚差をフォトレジス
ト塗膜7内に生じる定在波の半波長(λ/4n)の奇数
倍に設定し、領域Aにおいては露光しきい値を上回り、
領域B’においては露光しきい値を下回るようにすれば
よい。また、下層配線パターン2と溝部5とが、層間絶
縁膜3を介してT字状に重なる場合や、平行に重なる場
合であっても、それぞれ露光に関する条件を最適化する
ことによって、下層配線パターン2と溝部5とが重複す
る領域上のフォトレジスト塗膜7のみを開口することが
できる。
【0046】さらに、各材料層を構成する材料も上述し
たものに限られず、配線およびプラグ材料として、タン
グステン等の高融点金属材料を用いてもよく、接続孔9
および溝部5の埋め込み時には、Alリフロー法、ブラ
ンケットタングステン法等を用いて成膜を行ってもよ
い。なお、フォトレジスト塗膜をネガ型のフォトレジス
ト材料を用いて形成してもよい。
【0047】
【発明の効果】以上の説明から明らかなように、本発明
を適用すると、下層配線パターンと溝部が重なる領域に
おけるフォトレジスト塗膜を自己整合的に開口すること
ができるため、接続孔の形成予定位置において上下配線
パターンの線幅を広げておく必要がない。したがって、
配線ピッチを低減させることができ、配線の高集積化を
図ることが可能となる。
【0048】そして、本発明においては、プラグと上層
配線パターンとを同時形成できるため、配線ピッチの狭
い多層配線構造を、従来に比して工程数を大幅に増加さ
せることなく形成できる。
【0049】本発明を、最も一般的である下層配線パタ
ーンと上層配線パターンとが交差する領域への接続孔形
成に適用すると、矩形の接続孔パターンの四辺すべてを
自己整合的に規定でき、正確な接続孔形成が可能であ
る。
【0050】また、下層配線パターンと上層配線パター
ンに倣った溝部とが重複する領域であれば、上下配線の
パターン形状の関係や、ウェハを構成する部材の材料等
によらず適用可能であり、本発明を適用して作製される
デバイスの設計の自由度は非常に大きい。
【図面の簡単な説明】
【図1】下層配線パターンと上層配線パターンに倣った
溝部とが層間絶縁膜を介して交差するウェハに対して、
フォトマスク・パターンが投影する開口領域を上面から
示す模式図である。
【図2】下層配線パターンと上層配線パターンに倣った
溝部とが層間絶縁膜を介してT字状に重なるウェハに対
して、フォトマスク・パターンが投影する開口領域を上
面から示す模式図である。
【図3】下層配線パターンと上層配線パターンに倣った
溝部とが層間絶縁膜を介して平行に重なるウェハに対し
て、フォトマスク・パターンが投影する開口領域を上面
から示す模式図である。
【図4】本発明の多層配線形成方法を適用した一実施例
において、基板上に下層配線パターン,層間絶縁膜,反
射防止膜が成膜されたウェハの一部を模式的に示す斜視
図である。
【図5】図4に示されるウェハにおいて、パターニング
により層間絶縁膜に溝部を形成した状態を模式的に示す
斜視図である。
【図6】図5に示されるウェハにおいて、下層配線パタ
ーンと溝部との関係を上面から示す模式図である。
【図7】図5に示されるウェハのX−X’線断面図であ
る。
【図8】図5に示されるウェハのY−Y’線断面図であ
る。
【図9】図5に示されるウェハ上にフォトレジスト塗膜
が形成された状態を示すX−X’線断面図である。
【図10】図5に示されるウェハ上にフォトレジスト塗
膜が形成された状態を示すY−Y’線断面図である。
【図11】図9および図10に示されるウェハに対して
フォトマスク・パターンが投影する開口領域を上面から
示す模式図である。
【図12】図9および図10に示されるウェハに対して
現像処理が施され、開口部が形成された状態を模式的に
示す斜視図である。
【図13】図12に示されるウェハのX−X’線断面図
である。
【図14】図12に示されるウェハのY−Y’線断面図
である。
【図15】図12に示されるウェハに対してエッチング
を行い、接続孔が形成された状態のX−X’線断面図で
ある。
【図16】図12に示されるウェハに対してエッチング
を行い、接続孔が形成された状態のY−Y’線断面図で
ある。
【図17】図15および図16に示されるウェハからフ
ォトレジスト塗膜が除去された状態を模式的に示す斜視
図である。
【図18】図17に示されるウェハをX−X’線断面か
ら模式的に示す斜視図である。
【図19】図17に示されるウェハ上に導電材料を成膜
し、層間絶縁膜表面までエッチバックした状態を示すX
−X’線断面図である。
【図20】図17に示されるウェハ上に導電材料を成膜
し、層間絶縁膜表面までエッチバックした状態を示すY
−Y’線断面図である。
【図21】従来の多層配線形成方法の一例において、基
板上の下層配線パターンを被覆する層間絶縁膜をパター
ニングして下層配線パターンに臨む接続孔が形成された
ウェハを示す模式的断面図である。
【図22】図21に示されるウェハに対して接続孔を埋
め込みながら導電材料層が成膜された状態を示す模式的
断面図である。
【図23】図22に示されるウェハに対して導電材料層
のパターニングがなされて上層配線パターンが形成され
た状態を示す模式的断面図である。
【図24】図23に示されるウェハにおける、下層配線
パターン、上層配線パターン、接続孔との位置関係を上
面から示す模式図である。
【符号の説明】
1 基板 2 下層配線パターン 3 層間絶縁膜 4 反射防止膜 5 溝部 7 フォトレジスト塗膜 8 開口部 9 接続孔 10 プラグ 11 上層配線パターン

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成された下層配線パターンを
    層間絶縁膜で被覆する層間絶縁膜形成工程と、 該層間絶縁膜の膜厚方向の一部を上層配線パターンに倣
    って除去することにより溝部を形成する溝部形成工程
    と、 前記下層配線パターンと前記溝部が重なる領域と他の領
    域との間でフォトレジスト塗膜に感度差を発生させ得る
    膜厚にて、前記層間絶縁膜上に平坦なフォトレジスト塗
    膜を形成するフォトレジスト塗膜形成工程と、 前記フォトレジスト塗膜に対して露光および現像処理を
    行うことにより、前記下層配線パターンと前記溝部が重
    なる領域に接続孔パターンに倣った開口部を形成するフ
    ォトレジスト塗膜パターニング工程と、 前記開口部内に表出する層間絶縁膜の残余部をエッチン
    グして、前記下層配線パターンに臨む接続孔を開口する
    エッチング工程と、 前記接続孔および前記溝部を導電材料で埋め込むことに
    より、プラグおよび上層配線パターンを形成する埋め込
    み工程とを有する多層配線形成方法。
  2. 【請求項2】 前記フォトレジスト塗膜の感度差は、前
    記下層配線パターンからの反射光の寄与も見込んで設定
    することを特徴とする請求項1記載の多層配線形成方
    法。
  3. 【請求項3】 前記フォトレジスト塗膜をポジ型フォト
    レジスト材料を用いて形成し、 前記露光では、前記フォトレジスト塗膜の感度差によっ
    て、前記下層配線パターンと前記溝部が重なる領域のみ
    に露光しきい値を上回る光量を吸収させることを特徴と
    する請求項1または請求項2記載の多層配線形成方法。
  4. 【請求項4】 前記溝部を層間絶縁膜を介して前記下層
    配線パターンと交差する方向に形成し、前記接続孔をそ
    の交差領域に形成することを特徴とする請求項1ないし
    請求項3のいずれか1項に記載の多層配線形成方法。
  5. 【請求項5】 前記露光は、前記交差領域よりも大きな
    開口を前記フォトレジスト塗膜上に投影し得るフォトマ
    スク・パターンを介して行うことを特徴とする請求項4
    記載の多層配線形成方法。
  6. 【請求項6】 前記層間絶縁膜形成工程後、前記溝形成
    工程に先立って、該層間絶縁膜の表面に反射防止膜を形
    成しておくことを特徴とする請求項1ないし請求項5の
    いずれか1項に記載の多層配線形成方法。
JP14111294A 1994-05-31 1994-05-31 多層配線形成方法 Expired - Fee Related JP3309572B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14111294A JP3309572B2 (ja) 1994-05-31 1994-05-31 多層配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14111294A JP3309572B2 (ja) 1994-05-31 1994-05-31 多層配線形成方法

Publications (2)

Publication Number Publication Date
JPH07326674A true JPH07326674A (ja) 1995-12-12
JP3309572B2 JP3309572B2 (ja) 2002-07-29

Family

ID=15284447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14111294A Expired - Fee Related JP3309572B2 (ja) 1994-05-31 1994-05-31 多層配線形成方法

Country Status (1)

Country Link
JP (1) JP3309572B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100242991B1 (ko) * 1996-12-10 2000-03-02 김영환 반도체 웨이퍼의 오버레이 얼라인 키
JP4763131B2 (ja) * 1998-10-01 2011-08-31 アプライド マテリアルズ インコーポレイテッド 低誘電率反射防止被膜に用いるシリコンカーバイドの堆積

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100242991B1 (ko) * 1996-12-10 2000-03-02 김영환 반도체 웨이퍼의 오버레이 얼라인 키
JP4763131B2 (ja) * 1998-10-01 2011-08-31 アプライド マテリアルズ インコーポレイテッド 低誘電率反射防止被膜に用いるシリコンカーバイドの堆積

Also Published As

Publication number Publication date
JP3309572B2 (ja) 2002-07-29

Similar Documents

Publication Publication Date Title
JP2007081403A (ja) 半導体素子の微細パターン形成方法
US8241838B2 (en) Method of manufacturing semiconductor device
JPH0719780B2 (ja) 導電性スタツド及び導線を形成する方法
JP3522470B2 (ja) 半導体装置の製造方法
JP2001351849A (ja) 半導体装置の製造方法、並びに写真製版用マスクおよびその製造方法
JP3090113B2 (ja) 半導体装置の製造方法
JP2000012541A (ja) 半導体装置の製造方法
TW471119B (en) Self-aligned formation and method for semiconductors
JP3309572B2 (ja) 多層配線形成方法
US5609994A (en) Method for patterning photoresist film having a stepwise thermal treatment
JPH07219206A (ja) フォトマスク
JP2796068B2 (ja) 感光膜パターンの形成方法
JPH1041302A (ja) 半導体装置およびその製造方法
JP3378677B2 (ja) 半導体装置の製造方法
US7425389B2 (en) Line photo masks and methods of forming semiconductor devices using the same
JP2000058647A (ja) 半導体装置の製造方法
JPH08330249A (ja) 半導体装置の製造方法
JP3108172B2 (ja) レジストパターン形成方法
JP2002217287A (ja) 半導体装置およびその製造方法
JP3017179B1 (ja) 半導体集積回路装置及びその製造方法並びにマスク
JPS63292649A (ja) 半導体装置の製造方法
JPH11289010A (ja) 多層配線の形成方法
KR100248809B1 (ko) 반도체 장치 제조방법
KR0144019B1 (ko) 반도체 소자의 금속배선 형성방법
JPH08186174A (ja) 配線構造およびその形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080524

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees