JP3108172B2 - レジストパターン形成方法 - Google Patents

レジストパターン形成方法

Info

Publication number
JP3108172B2
JP3108172B2 JP35471891A JP35471891A JP3108172B2 JP 3108172 B2 JP3108172 B2 JP 3108172B2 JP 35471891 A JP35471891 A JP 35471891A JP 35471891 A JP35471891 A JP 35471891A JP 3108172 B2 JP3108172 B2 JP 3108172B2
Authority
JP
Japan
Prior art keywords
resist pattern
pattern
resist
forming
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP35471891A
Other languages
English (en)
Other versions
JPH05166806A (ja
Inventor
清司 柴田
慶一 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP35471891A priority Critical patent/JP3108172B2/ja
Publication of JPH05166806A publication Critical patent/JPH05166806A/ja
Application granted granted Critical
Publication of JP3108172B2 publication Critical patent/JP3108172B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路等を製
造するフォトリソグラフィ工程において、段差を有する
下地に塗布されたフォトレジストを露光して、下地エッ
チング用のレジストパターンを形成する方法に関する。
【0002】
【従来の技術】図1は従来のレジストパターン形成方法
によりレジストパターンが形成された半導体集積回路の
平面図及びそのA−A′線断面図である。図中、半導体
基板3に第1層の配線4が形成され、その上に絶縁層5
を介してアルミニウム(Al)膜6が堆積され、Al膜6には
ポジ型のレジスト膜7が塗布されている。このように塗
布されたレジスト膜7に図1(b) に示すような第2層の
配線パターンを遮光するフォトマスク8を重ねて露光す
ることにより、Al膜6をエッチングして第2層の配線パ
ターンをパターニングするマスクとしてのレジストパタ
ーン2が形成される。
【0003】
【発明が解決しようとする課題】しかし、Al膜6には第
1層の配線4の対応部分に段差部1が形成されているの
で、この段差部1に対して斜め方向のレジストパターン
2を形成する場合、レジストパターン2が段差部1の上
面と斜めに交差すると、図1(b) に示すように、交差位
置近傍のレジストパターン2は、段差部1の側面で乱反
射した露光光rのハレーション効果によって正規パター
ンが感光され、図1(a) に示すように段差部1近傍のレ
ジスト線幅が細り、さらにその感光の度合いによっては
パターンが欠損する。
【0004】線幅が細くなったレジストパターンをマス
クとしてAl膜6をドライエッチしてAl配線を形成した場
合、Al配線の線幅が細るので、エレクトロマイグレーシ
ョン, ストレスマイグレーションによってAl配線が断線
し易くなる。さらに、パターンが欠損した場合、ドライ
エッチングした結果、断線状態のAl配線が形成されて半
導体集積回路の動作不良を招く。
【0005】また、半導体集積回路の高集積化, 高密度
化にともない、フォトリソグラフィー工程におけるサブ
ミクロンレベルのレジストパターン形成技術が要求され
ている。この要求を満たすには露光光の短波長化が最も
有効であって、露光光が水銀灯のg線(436nm) からi線
(365nm) に、あるいは KrFエキシマレーザ光(248nm)に
変更されつつある。また、サブミクロンレベルにおいて
十分な解像度を確保するためには露光光に対するレジス
ト材料の光学的透明度を高めることが必要となる。
【0006】上述のような露光光の短波長化にともなう
レジスト材料の高透明度化によってレジスト材料の光の
吸収がほとんどなくなるので、Al, タングステンシリサ
イド( WSi2 ), ポリシリコン( poly-Si)等の下地段差に
よるハレーション効果がさらに助長されることになる。
【0007】ハレーション効果の低減には、Al下地の表
面に反射率の低いTiN, TiW等の反射防止膜を堆積してレ
ジスト材料を塗布する方法が有効であることが知られて
いる(“ウルトラクリーンレジストプロセッシング”:
p.7,半導体基盤技術研究会,1990)。しかし、ドライ
エッチングにおいてTiN, TiW等の反射防止膜はAl下地と
ともにエッチングされるが、エッチング形状に問題が残
る。
【0008】本発明はこのような問題点を解決するため
になされたものであって、下地の段差と交差する部分近
傍のレジストパターンを、段差との交差角がほぼ直角と
なるようなパターンに形成することにより、段差におけ
る露光光のハレーション効果を可及的に防止して高精度
のレジストパターンを安定的に形成するレジストパター
ン形成方法の提供を目的とする。
【0009】
【課題を解決するための手段】本発明に係るレジストパ
ターン形成方法は、段差を有する下地に塗布されたレジ
ストを露光してレジストパターンを形成する方法におい
て、下地の段差パターンに対して斜め方向のレジストパ
ターンを、下地の段差パターンとの交差位置近傍で該段
差パターンとほぼ直交するレジストパターンに形成する
ことを特徴とする。
【0010】
【作用】本発明に係るレジストパターン形成方法は、下
地の段差パターンに対して斜め方向にレジストパターン
を形成する際、段差パターンとの交差位置近傍のレジス
トパターンを、この段差パターンにほぼ直交するレジス
トパターンに形成する。従って、露光光は段差パターン
の高さ方向側面で、この側面にほぼ直交する方向に乱反
射されるが、交差位置近傍のレジストパターンが段差パ
ターンにほぼ直交して形成されているので、露光光の乱
反射によるハレーション効果が可及的に回避される。
【0011】
【実施例】以下、本発明をその実施例を示す図に基づい
て説明する。図2は本発明に係るレジストパターン形成
方法(以下、本発明方法という)によりレジストパター
ンを形成した半導体集積回路の平面図である。第1層の
配線の上に絶縁膜を介して積層されたアルミニウム膜に
第2層の配線パターンをエッチングするためのパターニ
ングマスク形成用にレジスト膜が塗布され、このレジス
ト膜に第2層の配線パターンのフォトマスクが重ね合わ
されて紫外線等の露光光が照射され、配線パターンがレ
ジスト上に転写されて第2層の配線のパターニングマス
クとしてのレジストパターンが形成される。
【0012】その際、レジストを塗布した下地には第1
層の配線に対応する部分に段差部1が形成されているの
で、図2に示すような段差部1に対して斜め方向のレジ
ストパターン2を形成する場合、段差部1と交差する近
傍は、段差部1とほぼ直角に交差するレジストパターン
を形成し、次の段差部1との交差位置近傍に至るまでは
斜め方向のレジストパターン9を形成する。
【0013】図3は本発明方法により形成したレジスト
パターンの他の実施例を示す半導体集積回路の平面図で
ある。この実施例のように、段差部1が密であって隣り
合う次の段差部1までの距離が短く、斜め方向のレジス
トパターンを形成する十分な余裕がない場合、次の段差
部1との間で斜め方向のレジストパターンを形成せず、
各段差部1と直交したパターンを連続して形成する。
【0014】図4は本発明方法により形成したレジスト
パターンのさらに他の実施例を示す半導体集積回路の平
面図である。この実施例は、前述の実施例と同様に隣り
合う段差部1との間が狭い場合のレジストパターンであ
って、段差部1にほぼ直角に交差するレジストパターン
の入側と出側との間のパターンを段差部1の上面に所定
長沿わせて入側と出側との位置をずらし、これを繰り返
すことにより、段差部1間には斜めのレジストパターン
が形成されていないにもかかわらず、結果的に段差部1
が密な領域の入側のパターンと出側のパターンとは段差
部1と斜め方向に交差したと同様に斜め方向に連続する
ジストパターンに形成される。
【0015】以上のようにして形成したレジストパター
ンは段差部1との交差位置近傍では段差部1にほぼ直角
に交差するので、段差部1の側面における露光光の反射
光は正規のレジストパターンにほとんど影響しない。
【0016】なお、本発明方法により形成するレジスト
パターンは本実施例に限るものではなく、段差部との交
差位置近傍のレジストパターンが段差部とほぼ直角に交
差するパターンであればよく、本実施例と同様の効果が
得られる。
【0017】
【発明の効果】以上のように、本発明方法は、段差部分
に対して斜め方向のレジストパターンが下地の段差と交
差する位置近傍を、段差とほぼ直角に交差するレジスト
パターンに形成することにより、段差部での露光光の乱
反射による正規のレジストパターンに対するハレーショ
ン効果の影響を回避して正規のレジストパターンの細
り,欠損が防止できるので、高精度のレジストパターン
を安定して形成できるという優れた効果を奏する。
【図面の簡単な説明】
【図1】従来のレジストパターン形成方法によりレジス
トパターンが形成された半導体集積回路の平面図及びそ
のA−A′線断面図である。
【図2】本発明方法により形成されたレジストパターン
の一実施例を示す半導体集積回路の平面図である。
【図3】本発明方法により形成されたレジストパターン
の他の実施例を示す半導体集積回路の平面図である。
【図4】本発明方法により形成されたレジストパターン
のさらに他の実施例を示す半導体集積回路の平面図であ
る。
【符号の説明】
1 段差部 2,9 レジストパターン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 - 21/3213 H01L 21/768

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 段差を有する下地に塗布されたレジスト
    を露光してレジストパターンを形成する方法において、
    下地の段差パターンに対して斜め方向のレジストパター
    ンを、下地の段差パターンとの交差位置近傍で該段差パ
    ターンとほぼ直交するレジストパターンに形成すること
    を特徴とするレジストパターン形成方法。
JP35471891A 1991-12-18 1991-12-18 レジストパターン形成方法 Expired - Lifetime JP3108172B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35471891A JP3108172B2 (ja) 1991-12-18 1991-12-18 レジストパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35471891A JP3108172B2 (ja) 1991-12-18 1991-12-18 レジストパターン形成方法

Publications (2)

Publication Number Publication Date
JPH05166806A JPH05166806A (ja) 1993-07-02
JP3108172B2 true JP3108172B2 (ja) 2000-11-13

Family

ID=18439436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35471891A Expired - Lifetime JP3108172B2 (ja) 1991-12-18 1991-12-18 レジストパターン形成方法

Country Status (1)

Country Link
JP (1) JP3108172B2 (ja)

Also Published As

Publication number Publication date
JPH05166806A (ja) 1993-07-02

Similar Documents

Publication Publication Date Title
JP3306678B2 (ja) 金属パターン膜の形成方法
US6410421B1 (en) Semiconductor device with anti-reflective structure and methods of manufacture
KR100223325B1 (ko) 반도체 장치의 미세패턴 제조방법
US5719072A (en) Method of manufacturing a semiconductor using multi-layer antireflective layer
JP3527063B2 (ja) 半導体装置の製造方法
JP3108172B2 (ja) レジストパターン形成方法
JPH07219206A (ja) フォトマスク
KR20010017560A (ko) 이중 다마신 구조 형성 방법
JP2796068B2 (ja) 感光膜パターンの形成方法
JPH07201990A (ja) パターン形成方法
JP3378677B2 (ja) 半導体装置の製造方法
JPH1041302A (ja) 半導体装置およびその製造方法
JP2697746B2 (ja) 投影露光装置用光学マスク
JPH0513372B2 (ja)
JPH04239116A (ja) 半導体装置の製造方法
JP3032089B2 (ja) フォトマスク形成方法
JP3309572B2 (ja) 多層配線形成方法
JPH05308102A (ja) 半導体装置の製造方法
JPH04144230A (ja) 半導体装置及びその製造方法
KR100214261B1 (ko) 반도체 소자의 금속배선 제조방법
JP3167398B2 (ja) 半導体装置の製造方法
KR100326430B1 (ko) 감광막패턴형성방법
JPH08330249A (ja) 半導体装置の製造方法
KR100382999B1 (ko) 반도체장치의금속배선형성방법
JPH08181059A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070908

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080908

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20090908

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20100908

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20100908

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20110908

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 12