JPH1041302A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH1041302A JPH1041302A JP8197528A JP19752896A JPH1041302A JP H1041302 A JPH1041302 A JP H1041302A JP 8197528 A JP8197528 A JP 8197528A JP 19752896 A JP19752896 A JP 19752896A JP H1041302 A JPH1041302 A JP H1041302A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- semiconductor device
- upper layer
- layer pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】 下層パターンにより段差部が生じている半導
体基板上にレジストパターンを形成すると、露光時に段
差部での反射光によるハレーションによってマスクパタ
ーン直下のレジストが露光され、高精度のレジストパタ
ーンの形成が困難になる。 【解決手段】 半導体基板１に形成された下層配線パタ
ーン２上に、上層配線パターン４ａを選択形成するため
の感光性レジスト５を塗布し、この感光性レジストに露
光マスク６を用いて選択露光してレジストマスクパター
ンを形成し、これを利用して上層配線パターン４を形成
する半導体装置の製造方法において、露光マスク６には
上層配線パターン４を形成するための本来の遮光パター
ン７と一体に、下層配線パターン２によって生じた表面
段差部Ｓを覆うダミーパターン部７ａを設ける。ダミー
パターン部７ａにより段差部Ｓへの光は遮光され、段差
部での光の反射はなくなり、ハレーションを防止して高
精度のレジストパターンを形成することが可能となる。
体基板上にレジストパターンを形成すると、露光時に段
差部での反射光によるハレーションによってマスクパタ
ーン直下のレジストが露光され、高精度のレジストパタ
ーンの形成が困難になる。 【解決手段】 半導体基板１に形成された下層配線パタ
ーン２上に、上層配線パターン４ａを選択形成するため
の感光性レジスト５を塗布し、この感光性レジストに露
光マスク６を用いて選択露光してレジストマスクパター
ンを形成し、これを利用して上層配線パターン４を形成
する半導体装置の製造方法において、露光マスク６には
上層配線パターン４を形成するための本来の遮光パター
ン７と一体に、下層配線パターン２によって生じた表面
段差部Ｓを覆うダミーパターン部７ａを設ける。ダミー
パターン部７ａにより段差部Ｓへの光は遮光され、段差
部での光の反射はなくなり、ハレーションを防止して高
精度のレジストパターンを形成することが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に段差を有する基板上へレジストパターンを形成する
フォトリソグラフィ工程により形成される半導体装置と
その製造方法に関するものである。
特に段差を有する基板上へレジストパターンを形成する
フォトリソグラフィ工程により形成される半導体装置と
その製造方法に関するものである。
【０００２】
【従来の技術】半導体基板（ウェハ）上に所望のレジス
トパターンを形成するにあたっては、前記基板表面にレ
ジストを塗布し、これに露光マスクをあわせて光、Ｘ線
等のエネルギ照射により露光現像することで、基板上に
所望のレジストパターンを得るようにしている。例え
ば、図４（ａ），（ｂ）にその平面図と露光マスクを含
む断面図を示すように、基板１１上に下層配線パターン
１２を形成し、さらにその上に層間絶縁膜１３と上層配
線膜１４を形成し、その上にポジ型フォトレジスト１５
を塗布し、露光マスク１６の遮光パターン１７を利用し
て前記フォトレジスト１５の露光現像を行なっている。
しかしながら、この場合、基板１１上に下層配線パター
ン１２による段差部Ｓが存在すると、露光マスク１６の
遮光パターン１７に対応した高精度のレジストパターン
１４ａが得られないという不具合が生じる。これは、基
板１１の表面の段差部Ｓにより斜め方向へ照射光の反射
（ハレーション）１０が生じ、遮光が必要な領域のレジ
スト１５まで感光させてしまうためである。特に、同図
に示したように、下層配線パターン１２の曲げパターン
の箇所ではその段差が三次元的に湾曲形成されるため、
凹面鏡効果によって、遮光が必要な領域のレジストの一
点に集中し、著しく感光させてしまう。
トパターンを形成するにあたっては、前記基板表面にレ
ジストを塗布し、これに露光マスクをあわせて光、Ｘ線
等のエネルギ照射により露光現像することで、基板上に
所望のレジストパターンを得るようにしている。例え
ば、図４（ａ），（ｂ）にその平面図と露光マスクを含
む断面図を示すように、基板１１上に下層配線パターン
１２を形成し、さらにその上に層間絶縁膜１３と上層配
線膜１４を形成し、その上にポジ型フォトレジスト１５
を塗布し、露光マスク１６の遮光パターン１７を利用し
て前記フォトレジスト１５の露光現像を行なっている。
しかしながら、この場合、基板１１上に下層配線パター
ン１２による段差部Ｓが存在すると、露光マスク１６の
遮光パターン１７に対応した高精度のレジストパターン
１４ａが得られないという不具合が生じる。これは、基
板１１の表面の段差部Ｓにより斜め方向へ照射光の反射
（ハレーション）１０が生じ、遮光が必要な領域のレジ
スト１５まで感光させてしまうためである。特に、同図
に示したように、下層配線パターン１２の曲げパターン
の箇所ではその段差が三次元的に湾曲形成されるため、
凹面鏡効果によって、遮光が必要な領域のレジストの一
点に集中し、著しく感光させてしまう。
【０００３】このようなハレーションによる不具合を解
消するために、例えば特開平５−７４７０１号公報で
は、図５の断面図に示されるように、基板１１に存在す
る段差部Ｓに対応する位置に、本来の遮光パターン１７
に加えてダミーのマスクパターン部１７ａを形成した露
光マスク１６を利用している。このダミーパターン部１
７ａを設けることにより、段差部Ｓに照射光が露光され
ることを防止し、これによりハレーションの発生を防止
し、高精度のレジストパターンを得ることが可能とな
る。
消するために、例えば特開平５−７４７０１号公報で
は、図５の断面図に示されるように、基板１１に存在す
る段差部Ｓに対応する位置に、本来の遮光パターン１７
に加えてダミーのマスクパターン部１７ａを形成した露
光マスク１６を利用している。このダミーパターン部１
７ａを設けることにより、段差部Ｓに照射光が露光され
ることを防止し、これによりハレーションの発生を防止
し、高精度のレジストパターンを得ることが可能とな
る。
【０００４】しかしながら、この手法では、レジスト１
５には本来の遮光パターン１７により形成されるレジス
トパターン１５ａと共に、ダミーパターン部１７ａによ
り遮光された領域にもレジストパターン１５ｂが形成さ
れてしまう。このため、このレジストパターンを用いて
上層配線膜１４をエッチングしたときには、回路動作に
寄与しない孤立したパターン（フローティングパター
ン）が形成されることになり、このフローティングパタ
ーンが配線層の間で寄生容量を形成して信号伝達速度の
低下の原因となる。また、このフローティングパターン
が微細であると、後工程において倒壊し、基板上に異物
として残り、さらにはこの異物が原因で配線間ショート
を引き起こす等、半導体装置の信頼性を低下させてしま
うことになる。
５には本来の遮光パターン１７により形成されるレジス
トパターン１５ａと共に、ダミーパターン部１７ａによ
り遮光された領域にもレジストパターン１５ｂが形成さ
れてしまう。このため、このレジストパターンを用いて
上層配線膜１４をエッチングしたときには、回路動作に
寄与しない孤立したパターン（フローティングパター
ン）が形成されることになり、このフローティングパタ
ーンが配線層の間で寄生容量を形成して信号伝達速度の
低下の原因となる。また、このフローティングパターン
が微細であると、後工程において倒壊し、基板上に異物
として残り、さらにはこの異物が原因で配線間ショート
を引き起こす等、半導体装置の信頼性を低下させてしま
うことになる。
【０００５】これに対し、特開昭６３−１３５８３７号
公報では、図６の断面図に示されるように、露光マスク
１６には段差部Ｓの上方位置に露光装置の解像限界寸法
よりも小さい寸法のダミーパターン部１７ａ’を設けて
いる。この手法では、ダミーパターン部１７ａ’により
段差部Ｓに直接照射光か照射されることを防止して前記
ハレーションを抑制する一方で、ダミーパターン部１７
ａ’による回折光が段差部Ｓに照射されるため、この部
分にレジストパターンが形成されることがなく、前記し
たフローティングパターンが形成されることを防止する
ことが可能となる。
公報では、図６の断面図に示されるように、露光マスク
１６には段差部Ｓの上方位置に露光装置の解像限界寸法
よりも小さい寸法のダミーパターン部１７ａ’を設けて
いる。この手法では、ダミーパターン部１７ａ’により
段差部Ｓに直接照射光か照射されることを防止して前記
ハレーションを抑制する一方で、ダミーパターン部１７
ａ’による回折光が段差部Ｓに照射されるため、この部
分にレジストパターンが形成されることがなく、前記し
たフローティングパターンが形成されることを防止する
ことが可能となる。
【０００６】
【発明が解決しようとする課題】しかしながら、この技
術では、フローティングパターンの形成は防止される
が、段差部Ｓには回折光が照射され、この回折光は直接
照射光に比較すれば弱いものの、前記した下層配線パタ
ーン１２の曲げ部のような箇所においては光の集中が生
じるため、結果としてハレーションの影響が無視できな
くなり、高精度のレジストパターンを形成することが困
難になる。また、ダミーパターン部１７ａ’の寸法が小
さいため、段差部Ｓを完全に遮光することはできず、前
記した直接照射光によるハレーションを防止することも
困難となる。
術では、フローティングパターンの形成は防止される
が、段差部Ｓには回折光が照射され、この回折光は直接
照射光に比較すれば弱いものの、前記した下層配線パタ
ーン１２の曲げ部のような箇所においては光の集中が生
じるため、結果としてハレーションの影響が無視できな
くなり、高精度のレジストパターンを形成することが困
難になる。また、ダミーパターン部１７ａ’の寸法が小
さいため、段差部Ｓを完全に遮光することはできず、前
記した直接照射光によるハレーションを防止することも
困難となる。
【０００７】本発明の目的は、フローティングパターン
の形成を防止して半導体装置の信頼性を高める一方で、
高精度のレジストパターンを形成することを可能とし、
これにより高精度の配線を備える半導体装置とその製造
方法を提供することにある。
の形成を防止して半導体装置の信頼性を高める一方で、
高精度のレジストパターンを形成することを可能とし、
これにより高精度の配線を備える半導体装置とその製造
方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、半導体基板に
形成された下層パターン上にレジストパターンにより形
成される上層パターンを備える半導体装置において、下
層パターンにより生じる半導体基板の表面の段差部に近
接したダミーパターンが上層パターンと一体的に形成さ
れていることを特徴とする。あるいは、下層パターンに
ダミーパターンが一体に形成され、このダミーパターン
の縁部が上層パターンの縁部に近接ないし積層配置され
ていることを特徴とする。
形成された下層パターン上にレジストパターンにより形
成される上層パターンを備える半導体装置において、下
層パターンにより生じる半導体基板の表面の段差部に近
接したダミーパターンが上層パターンと一体的に形成さ
れていることを特徴とする。あるいは、下層パターンに
ダミーパターンが一体に形成され、このダミーパターン
の縁部が上層パターンの縁部に近接ないし積層配置され
ていることを特徴とする。
【０００９】また、本発明は、半導体基板に形成された
下層パターン上に、上層パターンを選択形成するための
感光性レジストを塗布し、この感光性レジストに露光マ
スクを用いて選択露光し、露光により得られたレジスト
パターンを用いて前記上層パターンを形成する工程を含
む半導体装置の製造方法において、露光マスクには上層
パターンを形成するための本来のマスクパターンと一体
に前記下層パターンによって生じた表面段差部を覆うダ
ミーパターン部を設け、この露光マスクにより前記感光
性レジストの露光を行うことを特徴とする。あるいは、
下層パターンは、上層パターンの本来のマスクパターン
の縁部にまで延長されるダミーパターン部を一体に形成
し、このダミーパターン部により生じる段差部がマスク
パターンの直下に位置されるようにして露光を行うこと
を特徴とする。
下層パターン上に、上層パターンを選択形成するための
感光性レジストを塗布し、この感光性レジストに露光マ
スクを用いて選択露光し、露光により得られたレジスト
パターンを用いて前記上層パターンを形成する工程を含
む半導体装置の製造方法において、露光マスクには上層
パターンを形成するための本来のマスクパターンと一体
に前記下層パターンによって生じた表面段差部を覆うダ
ミーパターン部を設け、この露光マスクにより前記感光
性レジストの露光を行うことを特徴とする。あるいは、
下層パターンは、上層パターンの本来のマスクパターン
の縁部にまで延長されるダミーパターン部を一体に形成
し、このダミーパターン部により生じる段差部がマスク
パターンの直下に位置されるようにして露光を行うこと
を特徴とする。
【００１０】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。図１（ａ），（ｂ）は本発明
の第１の実施形態の平面図と、これに露光マスク１を含
めた断面図である。図示のように、半導体基板１上に下
層配線パターン２が形成されており、その上に層間絶縁
膜３および上層配線膜４が形成されている。前記下層配
線パターン２により、基板１の表面には３０００〜４０
００Å程度の段差部Ｓが生じている。また、前記上層配
線膜４は、ポリシリコン、タングステン、アルミニウム
等である。この上にポジ型フォトレジスト５を塗布し、
これに露光マスク６を用いて露光装置によりフォトレジ
スト５に対する露光を行う状態を示している。
図面を参照して説明する。図１（ａ），（ｂ）は本発明
の第１の実施形態の平面図と、これに露光マスク１を含
めた断面図である。図示のように、半導体基板１上に下
層配線パターン２が形成されており、その上に層間絶縁
膜３および上層配線膜４が形成されている。前記下層配
線パターン２により、基板１の表面には３０００〜４０
００Å程度の段差部Ｓが生じている。また、前記上層配
線膜４は、ポリシリコン、タングステン、アルミニウム
等である。この上にポジ型フォトレジスト５を塗布し、
これに露光マスク６を用いて露光装置によりフォトレジ
スト５に対する露光を行う状態を示している。
【００１１】ここで、前記露光マスク６は、前記上層配
線膜４を用いて形成しようとする上層配線パターンの本
来のマスクパターンの遮光パターン７として形成される
とともに、その一部を拡大させてダミーパターン部７ａ
を形成し、このダミーパターン部７ａにより前記段差部
Ｓの直上領域を覆うように形成されている。この実施形
態では、前記下層配線パターン２は、直角に曲げ形成さ
れた平面パターンとされているため、露光マスク６のダ
ミーパターン部７ａはこの曲げ形成された部分、少なく
とも本来の上層配線パターンを形成する側の段差部Ｓを
覆うように形成される。また、この場合、ダミーパター
ン部７ａは、下層配線パターン２上に０．５〜０．１μ
ｍ程度の幅で重なるように形成することが好ましい。
線膜４を用いて形成しようとする上層配線パターンの本
来のマスクパターンの遮光パターン７として形成される
とともに、その一部を拡大させてダミーパターン部７ａ
を形成し、このダミーパターン部７ａにより前記段差部
Ｓの直上領域を覆うように形成されている。この実施形
態では、前記下層配線パターン２は、直角に曲げ形成さ
れた平面パターンとされているため、露光マスク６のダ
ミーパターン部７ａはこの曲げ形成された部分、少なく
とも本来の上層配線パターンを形成する側の段差部Ｓを
覆うように形成される。また、この場合、ダミーパター
ン部７ａは、下層配線パターン２上に０．５〜０．１μ
ｍ程度の幅で重なるように形成することが好ましい。
【００１２】したがって、この構成の露光マスクを用い
ることにより、図１（ｂ）に露光時の照射光を矢印で示
すように、ダミーパターン部７ａによって照射光が段差
部Ｓに直接照射されることが防止される。したがって、
段差部Ｓにおけるハレーションの発生が防止でき、ハレ
ーションによる本来のレジストパターンへの影響を防止
し、高精度のレジストパターン５ａを形成することがで
きる。
ることにより、図１（ｂ）に露光時の照射光を矢印で示
すように、ダミーパターン部７ａによって照射光が段差
部Ｓに直接照射されることが防止される。したがって、
段差部Ｓにおけるハレーションの発生が防止でき、ハレ
ーションによる本来のレジストパターンへの影響を防止
し、高精度のレジストパターン５ａを形成することがで
きる。
【００１３】また、この露光マスクを用いて製造される
半導体装置では、ダミーパターン部７ａにより形成され
るレジストパターンは、本来の遮光パターン７で形成さ
れるレジストパターンと一体に形成されるため、これら
のレジストパターンを利用して上層配線膜をエッチング
して図１（ａ）のように上層配線パターン４’を形成し
た場合には、ダミーパターン部７ａに対応する上層配線
パターンの一部４ａは段差部Ｓを覆う構造に形成され
る。そして、このダミーパターン部７ａに対応する部分
の上層配線パターン４ａは本来の上層配線パターン４’
と一体なものとして形成されるため、ダミーパターン部
７ａに対応する領域にフローティングパターンが形成さ
れることはなく、フローティングパターンが原因とされ
る従来のような問題が生じることはない。
半導体装置では、ダミーパターン部７ａにより形成され
るレジストパターンは、本来の遮光パターン７で形成さ
れるレジストパターンと一体に形成されるため、これら
のレジストパターンを利用して上層配線膜をエッチング
して図１（ａ）のように上層配線パターン４’を形成し
た場合には、ダミーパターン部７ａに対応する上層配線
パターンの一部４ａは段差部Ｓを覆う構造に形成され
る。そして、このダミーパターン部７ａに対応する部分
の上層配線パターン４ａは本来の上層配線パターン４’
と一体なものとして形成されるため、ダミーパターン部
７ａに対応する領域にフローティングパターンが形成さ
れることはなく、フローティングパターンが原因とされ
る従来のような問題が生じることはない。
【００１４】なお、前記ダミーパターン部７ａは、図２
にダミーパターン部７ａ’で示すように、必ずしも下層
配線パターン２と重ねられる必要はなく、下層配線パタ
ーン２に近接して形成されていればよい。このようにし
ても、段差部Ｓに対する照射光の照射光量が低減される
ため、ハレーションによる不具合を回避できる。また、
この実施形態ではダミーパターン部７ａにより形成され
る上層配線パターンの一部４ａ’が下層配線パターン２
に重ねられることがないため、両者間の容量を低減させ
る上で有利となる。
にダミーパターン部７ａ’で示すように、必ずしも下層
配線パターン２と重ねられる必要はなく、下層配線パタ
ーン２に近接して形成されていればよい。このようにし
ても、段差部Ｓに対する照射光の照射光量が低減される
ため、ハレーションによる不具合を回避できる。また、
この実施形態ではダミーパターン部７ａにより形成され
る上層配線パターンの一部４ａ’が下層配線パターン２
に重ねられることがないため、両者間の容量を低減させ
る上で有利となる。
【００１５】図３（ａ）は本発明の第２の実施形態の平
面図、図３（ｂ）はその露光マスク１を含めた断面図で
ある。なお、図１と等価な部分には同一符号を付してあ
る。この実施形態では、下層配線パターン２の一部にダ
ミーパターン部２ａを形成し、このダミーパターン部２
ａが後工程で形成する上層配線パターン４’の縁部に近
接されるように形成している。すなわち、下層配線パタ
ーン２の縁部に生じる段差部Ｓが上層配線パターン４’
を形成する際に用いる露光マスク６の遮光パターン７の
直下に位置されるように下層配線パターン２の一部を拡
大したダミーパターン部２ａを形成している。特に、こ
の実施形態では、下層配線パターン２が直角に曲げられ
た平面領域を覆うようにダミーパターン部２ａを形成し
ている。
面図、図３（ｂ）はその露光マスク１を含めた断面図で
ある。なお、図１と等価な部分には同一符号を付してあ
る。この実施形態では、下層配線パターン２の一部にダ
ミーパターン部２ａを形成し、このダミーパターン部２
ａが後工程で形成する上層配線パターン４’の縁部に近
接されるように形成している。すなわち、下層配線パタ
ーン２の縁部に生じる段差部Ｓが上層配線パターン４’
を形成する際に用いる露光マスク６の遮光パターン７の
直下に位置されるように下層配線パターン２の一部を拡
大したダミーパターン部２ａを形成している。特に、こ
の実施形態では、下層配線パターン２が直角に曲げられ
た平面領域を覆うようにダミーパターン部２ａを形成し
ている。
【００１６】したがって、この実施形態では、上層配線
膜４上にポジ型フォトレジスト５を塗布し、これに露光
マスク６を合わせて露光現像し、レジストパターン５
ａ’を形成する工程において、下層配線パターン２によ
り生じる段差部Ｓが、遮光パターン７の直下に位置され
ることになるため、露光装置の照射光が段差部Ｓに照射
されることはなく、したがってその反射光が、上層配線
パターンに相当するレジスト５の領域で焦点を結ぶこと
がない。これにより、段差部Ｓで生じるハレーションに
よる不具合を解消し、レジストパターン５ａ’を高精度
に形成することが可能となる。また、この実施形態にお
いても、上層配線パターン４ａを形成する際にフローテ
ィングパターンが形成されることがなく、異物発生等の
問題が解消される。
膜４上にポジ型フォトレジスト５を塗布し、これに露光
マスク６を合わせて露光現像し、レジストパターン５
ａ’を形成する工程において、下層配線パターン２によ
り生じる段差部Ｓが、遮光パターン７の直下に位置され
ることになるため、露光装置の照射光が段差部Ｓに照射
されることはなく、したがってその反射光が、上層配線
パターンに相当するレジスト５の領域で焦点を結ぶこと
がない。これにより、段差部Ｓで生じるハレーションに
よる不具合を解消し、レジストパターン５ａ’を高精度
に形成することが可能となる。また、この実施形態にお
いても、上層配線パターン４ａを形成する際にフローテ
ィングパターンが形成されることがなく、異物発生等の
問題が解消される。
【００１７】なお、前記各実施形態では、ハレーション
が顕著に生じ易い下層配線パターンの曲げ部の領域に本
発明を適用した例を示しているが、下層配線パターンが
平行なパターンに形成されている領域においても本発明
を同様に適用することができる。また、段差部が下層配
線パターン以外のパターンにより形成されている場合、
およびレジストパターンが上層配線パターン以外のパタ
ーンを形成する場合においても本発明を適用することが
できる。さらに、前記実施形態では、フォトレジストと
してポジ型レジストの例を説明したが、ネガ型レジスト
でも本発明を適用することが可能である。なお、以上の
説明では半導体装置の製造プロセスに適用した場合につ
いて説明してきたが、フォトリソグラフィ工程を有する
プロセス一般にて適用可能である。
が顕著に生じ易い下層配線パターンの曲げ部の領域に本
発明を適用した例を示しているが、下層配線パターンが
平行なパターンに形成されている領域においても本発明
を同様に適用することができる。また、段差部が下層配
線パターン以外のパターンにより形成されている場合、
およびレジストパターンが上層配線パターン以外のパタ
ーンを形成する場合においても本発明を適用することが
できる。さらに、前記実施形態では、フォトレジストと
してポジ型レジストの例を説明したが、ネガ型レジスト
でも本発明を適用することが可能である。なお、以上の
説明では半導体装置の製造プロセスに適用した場合につ
いて説明してきたが、フォトリソグラフィ工程を有する
プロセス一般にて適用可能である。
【００１８】
【発明の効果】以上説明してきたように、本発明の半導
体装置は、下層パターンにより生じる半導体基板の表面
の段差部に近接したダミーパターンが上層パターンと一
体的に形成されており、あるいは下層パターンにダミー
パターンが一体に形成され、このダミーパターンの縁部
が上層パターンの縁部に近接ないし積層配置されている
ので、上層パターンを形成するためのレジストパターン
の露光時に、照射光が段差部に照射されることがなく、
高精度なレジストパターンの形成が可能となる。また、
ダミーパターン部がフローティングパターンとなること
もなく、異物の発生が防止され、半導体装置の信頼性が
高められる。
体装置は、下層パターンにより生じる半導体基板の表面
の段差部に近接したダミーパターンが上層パターンと一
体的に形成されており、あるいは下層パターンにダミー
パターンが一体に形成され、このダミーパターンの縁部
が上層パターンの縁部に近接ないし積層配置されている
ので、上層パターンを形成するためのレジストパターン
の露光時に、照射光が段差部に照射されることがなく、
高精度なレジストパターンの形成が可能となる。また、
ダミーパターン部がフローティングパターンとなること
もなく、異物の発生が防止され、半導体装置の信頼性が
高められる。
【００１９】また、本発明の製造方法は、レジストを露
光するための露光マスクには上層パターンを形成するた
めの本来のマスクパターンと一体に下層パターンによっ
て生じた表面段差部を覆うダミーパターン部を設け、あ
るいは下層パターンの一部に上層パターンの縁部にまで
達するダミーパターン部を設けているため、ハレーショ
ンを誘起する段差部への光は遮光され、段差部での光の
反射はなくなり、ハレーションを防止して高精度のレジ
ストパターンないし上層パターンを形成することができ
る。また、露光により形成されるレジストパターンない
し上層パターンは、ダミーパターン部が一体に形成され
るため、フローティングパターンが形成されることがな
く、異物の発生が防止され、製造される半導体装置の信
頼性を高めることができる。
光するための露光マスクには上層パターンを形成するた
めの本来のマスクパターンと一体に下層パターンによっ
て生じた表面段差部を覆うダミーパターン部を設け、あ
るいは下層パターンの一部に上層パターンの縁部にまで
達するダミーパターン部を設けているため、ハレーショ
ンを誘起する段差部への光は遮光され、段差部での光の
反射はなくなり、ハレーションを防止して高精度のレジ
ストパターンないし上層パターンを形成することができ
る。また、露光により形成されるレジストパターンない
し上層パターンは、ダミーパターン部が一体に形成され
るため、フローティングパターンが形成されることがな
く、異物の発生が防止され、製造される半導体装置の信
頼性を高めることができる。
【図１】本発明の第１の実施形態の平面図と、その露光
マスクを含む断面図である。
マスクを含む断面図である。
【図２】第１の実施形態の変形例の平面図である。
【図３】本発明の第２の実施形態の平面図と、その露光
マスクを含む断面図である。
マスクを含む断面図である。
【図４】従来の半導体装置の平面図とその露光マスクを
含む断面図である。
含む断面図である。
【図５】従来の製造技術の一例を示す断面図である。
【図６】従来の製造技術の他の例を示す断面図である。
１ 半導体基板 ２ 下層配線パターン ２ａ ダミーパターン部 ４ 上層配線膜 ４’ 上層配線パターン ４ａ，４ａ’ ダミーパターン部 ５ ポジ型フォトレジスト ６ 露光マスク ７ 遮光パターン ７ａ ダミーパターン部
Claims (5)
- 【請求項１】 半導体基板に形成された下層パターン上
に、レジストパターンにより形成される上層パターンを
備える半導体装置において、前記下層パターンにより生
じる半導体基板の表面の段差部に近接したダミーパター
ンが前記上層パターンと一体的に形成されていることを
特徴とする半導体装置。 - 【請求項２】 半導体基板に形成された下層パターン上
に、レジストパターンにより形成される上層パターンを
備える半導体装置において、前記下層パターンにダミー
パターンが一体に形成され、このダミーパターンの縁部
が上層パターンの縁部に近接ないし積層配置されている
ことを特徴とする半導体装置。 - 【請求項３】 下層パターンが下層配線パターンであ
り、上層パターンが上層配線パターンである請求項１ま
たは２の半導体装置。 - 【請求項４】 半導体基板に形成された下層パターン上
に、上層パターンを選択形成するための感光性レジスト
を塗布し、この感光性レジストに露光マスクを用いて選
択露光し、露光により得られたレジストパターンを用い
て前記上層パターンを形成する工程を含む半導体装置の
製造方法において、前記露光マスクには上層パターンを
形成するための本来のマスクパターンと一体に前記下層
パターンによって生じた表面段差部を覆うダミーパター
ン部を設け、この露光マスクにより前記感光性レジスト
の露光を行うことを特徴とする半導体装置の製造方法。 - 【請求項５】 半導体基板に形成された下層パターン上
に、上層パターンを選択形成するための感光性レジスト
を塗布し、この感光性レジストに露光マスクを用いて選
択露光し、露光により得られたレジストパターンを用い
て前記上層パターンを形成する工程を含む半導体装置の
製造方法において、前記下層パターンは、上層パターン
の本来のマスクパターンの縁部にまで延長されるダミー
パターン部を一体に形成し、このダミーパターン部によ
り生じる段差部が前記マスクパターンの直下に位置され
るようにして露光を行うことを特徴とする半導体装置の
製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8197528A JPH1041302A (ja) | 1996-07-26 | 1996-07-26 | 半導体装置およびその製造方法 |
| TW086110740A TW339457B (en) | 1996-07-26 | 1997-07-25 | Semiconductor device and the manufacturing method |
| KR1019970036388A KR100256524B1 (ko) | 1996-07-26 | 1997-07-26 | 반도체 디바이스 및 그 제조 방법 |
| US08/901,765 US5945740A (en) | 1996-07-26 | 1997-07-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8197528A JPH1041302A (ja) | 1996-07-26 | 1996-07-26 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041302A true JPH1041302A (ja) | 1998-02-13 |
Family
ID=16375974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8197528A Pending JPH1041302A (ja) | 1996-07-26 | 1996-07-26 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5945740A (ja) |
| JP (1) | JPH1041302A (ja) |
| KR (1) | KR100256524B1 (ja) |
| TW (1) | TW339457B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399441B1 (ko) * | 2001-06-29 | 2003-09-29 | 주식회사 하이닉스반도체 | 반도체 소자의 미세패턴 형성방법 |
| CN107278014A (zh) * | 2016-03-30 | 2017-10-20 | 日东电工株式会社 | 配线电路基板及其制造方法 |
| US10558121B2 (en) | 2016-06-07 | 2020-02-11 | Nitto Denko Corporation | Production method of wired circuit board |
| US10687427B2 (en) | 2016-04-07 | 2020-06-16 | Nitto Denko Corporation | Wired circuit board including a conductive pattern having a wire and a dummy portion |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19834234C2 (de) * | 1998-07-29 | 2000-11-30 | Siemens Ag | Integrierter Halbleiterchip mit Füllstrukturen |
| KR100519795B1 (ko) * | 2003-02-07 | 2005-10-10 | 삼성전자주식회사 | 다층배선 형성을 위한 포토마스크 세트 및 이를 사용하여제조된 반도체장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62135837A (ja) * | 1985-12-10 | 1987-06-18 | Matsushita Electric Ind Co Ltd | ホトマスクおよびそれを用いた写真蝕刻法 |
| JPS62234347A (ja) * | 1986-04-04 | 1987-10-14 | Seiko Epson Corp | 配線層の形成方法 |
| JPS62279660A (ja) * | 1986-05-28 | 1987-12-04 | Seiko Epson Corp | 配線層の形成方法 |
| JPH0574701A (ja) * | 1991-09-13 | 1993-03-26 | Hitachi Ltd | レジストパターン形成方法 |
-
1996
- 1996-07-26 JP JP8197528A patent/JPH1041302A/ja active Pending
-
1997
- 1997-07-25 TW TW086110740A patent/TW339457B/zh active
- 1997-07-26 KR KR1019970036388A patent/KR100256524B1/ko not_active IP Right Cessation
- 1997-07-28 US US08/901,765 patent/US5945740A/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399441B1 (ko) * | 2001-06-29 | 2003-09-29 | 주식회사 하이닉스반도체 | 반도체 소자의 미세패턴 형성방법 |
| CN107278014A (zh) * | 2016-03-30 | 2017-10-20 | 日东电工株式会社 | 配线电路基板及其制造方法 |
| CN107278014B (zh) * | 2016-03-30 | 2021-04-06 | 日东电工株式会社 | 配线电路基板及其制造方法 |
| US10687427B2 (en) | 2016-04-07 | 2020-06-16 | Nitto Denko Corporation | Wired circuit board including a conductive pattern having a wire and a dummy portion |
| US11026334B2 (en) | 2016-04-07 | 2021-06-01 | Nitto Denko Corporation | Wired circuit board and producing method thereof |
| US10558121B2 (en) | 2016-06-07 | 2020-02-11 | Nitto Denko Corporation | Production method of wired circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100256524B1 (ko) | 2000-06-01 |
| TW339457B (en) | 1998-09-01 |
| KR980011730A (ko) | 1998-04-30 |
| US5945740A (en) | 1999-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5851703A (en) | Photomask and pattern forming method employing the same | |
| US5723236A (en) | Photomasks and a manufacturing method thereof | |
| US6893801B2 (en) | Fabrication method of semiconductor integrated circuit device | |
| JP2000077319A (ja) | デバイスおよびその構造部分の配置方法 | |
| US6333213B2 (en) | Method of forming photomask and method of manufacturing semiconductor device | |
| KR100629359B1 (ko) | 감광성 폴리이미드막을 사용하여 반도체소자를 제조하는방법들 및 그에 의해 제조된 반도체소자들 | |
| JP2994260B2 (ja) | Ｘ線マスクとその製造方法 | |
| JPH1041302A (ja) | 半導体装置およびその製造方法 | |
| JPH10335332A (ja) | 半導体装置およびその製造方法 | |
| GB2302962A (en) | Phase shift mask | |
| JP2001209167A (ja) | フォトマスク、フォトマスクペア、半導体装置および半導体装置の製造方法 | |
| JPH0219970B2 (ja) | ||
| JPH11305415A (ja) | フォトマスクの製造方法 | |
| US6136479A (en) | Method of forming photomask and pattern and method of forming a semiconductor device | |
| JP2796068B2 (ja) | 感光膜パターンの形成方法 | |
| JP2850879B2 (ja) | 半導体素子のワード線製造方法 | |
| JP3395102B2 (ja) | 電子線描画用ステンシルマスク | |
| US7297468B2 (en) | Method for forming a structure element on a wafer by means of a mask and a trimming mask assigned hereto | |
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| JP4342202B2 (ja) | アライメントマークの形成方法およびそれを用いた半導体装置の製造方法 | |
| JP2734396B2 (ja) | 露光マスク | |
| JPH04239116A (ja) | 半導体装置の製造方法 | |
| JP2928477B2 (ja) | 半導体装置の製造方法 | |
| US20050084771A1 (en) | Phase shift mask | |
| US20050196683A1 (en) | Method for producing a phase mask |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981110 |