JPS62279660A - 配線層の形成方法 - Google Patents
配線層の形成方法Info
- Publication number
- JPS62279660A JPS62279660A JP12276586A JP12276586A JPS62279660A JP S62279660 A JPS62279660 A JP S62279660A JP 12276586 A JP12276586 A JP 12276586A JP 12276586 A JP12276586 A JP 12276586A JP S62279660 A JPS62279660 A JP S62279660A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- pattern
- layer pattern
- wiring
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000006378 damage Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は、半導体装置の製造方法の特に配線層の形成方
法に関するものである。
法に関するものである。
本発明は、第２配線層パターンをポジ型レジストを用い
てフォトエツチング工程を行ない形成する場合において
、第２配線層パターンが第１配線層パターンの上を６０
度以下の角度で横切り交差する部分を形成するにあたり
、露光ｇＷより所期のバクーンを形成すべく半導体基板
に曝露された光が半導体基板上に被覆されたポジ型レジ
ストに照射され、現像液を用いた現像工程を経て、半導
体基板上に第２配線層パターンが形成される所定の経過
以外に、第１配線層パターンの段差に照射された光が反
射して横方向に回り込み、第２配線層パターンとして半
導体基板上に形成されるべき箇所に照射されて第２配線
層パターンが細′くなったり、時には断線するというｔ
員傷を与えていた。
てフォトエツチング工程を行ない形成する場合において
、第２配線層パターンが第１配線層パターンの上を６０
度以下の角度で横切り交差する部分を形成するにあたり
、露光ｇＷより所期のバクーンを形成すべく半導体基板
に曝露された光が半導体基板上に被覆されたポジ型レジ
ストに照射され、現像液を用いた現像工程を経て、半導
体基板上に第２配線層パターンが形成される所定の経過
以外に、第１配線層パターンの段差に照射された光が反
射して横方向に回り込み、第２配線層パターンとして半
導体基板上に形成されるべき箇所に照射されて第２配線
層パターンが細′くなったり、時には断線するというｔ
員傷を与えていた。
しかし、本発明は、第２配線層パターンの特に第１配線
層パターンを６０度以下の角度で横切り交差する部分を
変形させて、第１配線層パターンの段差を被覆して、第
２配線層パターンに損傷を与える反射光を除去しようと
いうものである。
層パターンを６０度以下の角度で横切り交差する部分を
変形させて、第１配線層パターンの段差を被覆して、第
２配線層パターンに損傷を与える反射光を除去しようと
いうものである。
従来の技術は第３図の平面図および第４図に示した断面
図のごとくであった。このため、第４図のＡの矢印のよ
うに、第１配線層パターンの段差によって上から来た露
光装置からの照射光が反射され、第２配線層パターンを
フォトエツチング工程により所定の形状に形成するため
のマスク材となるポジ型レジストに照射されることとな
り、第３図の平面図の８部のごとくの第２配線層パター
ンの損傷となって生ずるものであった。
図のごとくであった。このため、第４図のＡの矢印のよ
うに、第１配線層パターンの段差によって上から来た露
光装置からの照射光が反射され、第２配線層パターンを
フォトエツチング工程により所定の形状に形成するため
のマスク材となるポジ型レジストに照射されることとな
り、第３図の平面図の８部のごとくの第２配線層パター
ンの損傷となって生ずるものであった。
前述のように、従来の技術では、第１配線層パターンの
上を６０度以下の角度で横切り交差する第２配線層パタ
ーンが損傷を受け、このため、寸法が細くなったり、断
線することとなれば、半導体装置としての品質および特
性の劣化をまねくことになる。さらには歩留り低下とい
う大きな問題を生じていた。
上を６０度以下の角度で横切り交差する第２配線層パタ
ーンが損傷を受け、このため、寸法が細くなったり、断
線することとなれば、半導体装置としての品質および特
性の劣化をまねくことになる。さらには歩留り低下とい
う大きな問題を生じていた。
本発明の目的は、このような問題を除去し、品質および
特性の安定化をねらい、さらには、歩留りの安定および
向上をねらうものである。
特性の安定化をねらい、さらには、歩留りの安定および
向上をねらうものである。
本発明は、前述の問題点を除去するために、第２配線層
パターンを変形されて、第１配線層パターンの段差を被
覆し、第２配線層パターンに対して損傷を与える第１配
線層パターンの段差からの露光装置の照射光の反射を除
去し、第２配線層パターンを形成するためのポジ型レジ
ストのパターン形状の損傷を防止しようとするものであ
る。
パターンを変形されて、第１配線層パターンの段差を被
覆し、第２配線層パターンに対して損傷を与える第１配
線層パターンの段差からの露光装置の照射光の反射を除
去し、第２配線層パターンを形成するためのポジ型レジ
ストのパターン形状の損傷を防止しようとするものであ
る。
第１図は、本発明による第２配線層パターンの変形によ
り、第１配線層パターンの段差を被覆した実施例の平面
図である。
り、第１配線層パターンの段差を被覆した実施例の平面
図である。
第２図は、実施例のポジ型レジストの現像後の形状の断
面図である。
面図である。
第１配線層としてポリシリコン膜４５００人を精製し、
このポリシリコン膜をフォトエツチング工程により第１
配線層パターンを形成した。この上に絶縁膜としてシリ
コン酸化膜を８０００人被覆し、この後コンタクトホー
ルをフォトエツチング工程にて形成し、さらに第２配線
層となるアルミ金属膜を被覆し、この上にポジ型レジス
トを２ミクロン膜厚で被覆し、露光装置による所定の第
２配線層パターンを照射露光し現像液で現像する事によ
りレジストパターンが形成される。この時、本発明によ
るところの第２配線層パターンは第１配線層パターンの
段差を被覆した事により、段差からの反射光の照射を受
ける事なく、形状も所定の物であった。このように本発
明の第２配線層パターンのわずかな変形により、第１配
線層パターンの段差を被覆することにより得られる効果
は、第１配線層パターンが第２配線層パターンと６０度
以下の角度で交差する時である。また、被覆すべき段差
の長さは交差する角度により変化させなければならない
ものである。４５度の角度で交差する時は、２ミクロン
から３ミクロン被覆すれば、段差からの反射光が第２配
線層パターンのポジ型レジストに到達しな（なるか、到
達しても、十分にポジ型レジストに損傷を与える程のエ
ネルギー量を有していない。
このポリシリコン膜をフォトエツチング工程により第１
配線層パターンを形成した。この上に絶縁膜としてシリ
コン酸化膜を８０００人被覆し、この後コンタクトホー
ルをフォトエツチング工程にて形成し、さらに第２配線
層となるアルミ金属膜を被覆し、この上にポジ型レジス
トを２ミクロン膜厚で被覆し、露光装置による所定の第
２配線層パターンを照射露光し現像液で現像する事によ
りレジストパターンが形成される。この時、本発明によ
るところの第２配線層パターンは第１配線層パターンの
段差を被覆した事により、段差からの反射光の照射を受
ける事なく、形状も所定の物であった。このように本発
明の第２配線層パターンのわずかな変形により、第１配
線層パターンの段差を被覆することにより得られる効果
は、第１配線層パターンが第２配線層パターンと６０度
以下の角度で交差する時である。また、被覆すべき段差
の長さは交差する角度により変化させなければならない
ものである。４５度の角度で交差する時は、２ミクロン
から３ミクロン被覆すれば、段差からの反射光が第２配
線層パターンのポジ型レジストに到達しな（なるか、到
達しても、十分にポジ型レジストに損傷を与える程のエ
ネルギー量を有していない。
また、実施例としてはポリシリコンを第１Ｉｉｌ！線層
パターンとして記述したが、第１配線層としては、前述
のポリシリコン膜の他に金属配線膜でもよくこの場合は
、第１および第２配線層とも金属配線層となるが十分に
その効果を上げる事は確認された。さらに、配線層では
ないＬＯＧＯ３等の場合でもこの効果は得られた。この
場合第２配線層パターンとしてポリシリコン膜であった
。しかしこの効果は金属配線膜でも得られるであろう。
パターンとして記述したが、第１配線層としては、前述
のポリシリコン膜の他に金属配線膜でもよくこの場合は
、第１および第２配線層とも金属配線層となるが十分に
その効果を上げる事は確認された。さらに、配線層では
ないＬＯＧＯ３等の場合でもこの効果は得られた。この
場合第２配線層パターンとしてポリシリコン膜であった
。しかしこの効果は金属配線膜でも得られるであろう。
以上運べたように、本発明は第１配線層パターンの段差
を第２配線層パターンを変形して′ｄ！、覆することに
より、前記段差からの反射光を除去し第２配線層パター
ンが、品質および特性の劣化や断線等により歩留り低下
となる損傷を防止する事ができた。また、本発明による
と、配線層パターンを大きく変更する事がないので、半
導体装置の大きさを増大させる事がな（、歩留りの低下
はない。
を第２配線層パターンを変形して′ｄ！、覆することに
より、前記段差からの反射光を除去し第２配線層パター
ンが、品質および特性の劣化や断線等により歩留り低下
となる損傷を防止する事ができた。また、本発明による
と、配線層パターンを大きく変更する事がないので、半
導体装置の大きさを増大させる事がな（、歩留りの低下
はない。
以上のように、わずかな変形で、大きな効果が得られる
本発明は存用なものである。
本発明は存用なものである。
第１図は本発明の配線層の形成方法の実施例の平面図。
１１・・・・・・第１配線層パターン
１２・・・・・・第２配線層パターン
第２図は本発明の配線層の形成方法の実施例のレジスト
現像後のｃ−ｃ’断面図。 ２１・・・・・・半導体基板 ２２・・・・・・絶縁層 ２３・・・・・・第２配線層 ２４・・・・・・ポジ型レジストパターン（第２配線層
パターン） ２５・・・・・・第１配線層パターン 第３図、従来技術の平面図。 ３１・・・・・・第１配線層パターン ３２・・・・・・第２配線層パターン Ｂ・・・・・・第２配線層パターン損傷部第４図、従来
のレジスト現像後のＤ−Ｄ ’断面図。 ４１・・・・・・半導体基板 ４２・・・・・・絶縁層 ４３・・・・・・第２配線層 ４４・・・・・・第１配線層パターン ４５・・・・・・ポジ型レジストパターン（第２配線層
パターン） Ａ・・・・・・露光装置からの照射光の例以 上
現像後のｃ−ｃ’断面図。 ２１・・・・・・半導体基板 ２２・・・・・・絶縁層 ２３・・・・・・第２配線層 ２４・・・・・・ポジ型レジストパターン（第２配線層
パターン） ２５・・・・・・第１配線層パターン 第３図、従来技術の平面図。 ３１・・・・・・第１配線層パターン ３２・・・・・・第２配線層パターン Ｂ・・・・・・第２配線層パターン損傷部第４図、従来
のレジスト現像後のＤ−Ｄ ’断面図。 ４１・・・・・・半導体基板 ４２・・・・・・絶縁層 ４３・・・・・・第２配線層 ４４・・・・・・第１配線層パターン ４５・・・・・・ポジ型レジストパターン（第２配線層
パターン） Ａ・・・・・・露光装置からの照射光の例以 上
Claims (1)
- 半導体基板上に第１配線層パターンが形成され、この第
１配線層パターンの上に絶縁層を形成し、さらに前記第
１配線パターンに対して６０度以下下の角度で交差する
形で前記第１配線層パターンの上を横切って第２配線層
パターンを形成するに際し、前記第２配線層パターンの
うち前記第１配線層パターンと交差する部分を変形する
ことにより、前記第１配線層パターンの段差を被覆する
ことを特徴とする配線層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12276586A JPS62279660A (ja) | 1986-05-28 | 1986-05-28 | 配線層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12276586A JPS62279660A (ja) | 1986-05-28 | 1986-05-28 | 配線層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62279660A true JPS62279660A (ja) | 1987-12-04 |
Family
ID=14844058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12276586A Pending JPS62279660A (ja) | 1986-05-28 | 1986-05-28 | 配線層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62279660A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5945740A (en) * | 1996-07-26 | 1999-08-31 | Nec Corporation | Semiconductor device |
-
1986
- 1986-05-28 JP JP12276586A patent/JPS62279660A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5945740A (en) * | 1996-07-26 | 1999-08-31 | Nec Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7122831B2 (en) | Method of forming a reflective electrode and a liquid crystal display device | |
| JPS62279660A (ja) | 配線層の形成方法 | |
| KR0171919B1 (ko) | 노광마스크 | |
| JP3474865B2 (ja) | 半導体装置の製造方法 | |
| JPH01128522A (ja) | レジストパターンの形成方法 | |
| JPS61113062A (ja) | フオトマスク | |
| JPS62245251A (ja) | レジストパタ−ン形成方法 | |
| JP2570709B2 (ja) | エツチング方法 | |
| US5422512A (en) | Semiconductor device and reticle used for fabricating the same | |
| KR950000090B1 (ko) | 반도체장치의 제조방법 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 | |
| KR0137610B1 (ko) | 마스크 정렬 오차 측정을 위한 감광막 패턴 형성 방법 | |
| JPH01102464A (ja) | フォトマスク | |
| JPS62249454A (ja) | 半導体集積回路装置 | |
| JPH0675360A (ja) | レチクル及びそれを用いた半導体装置の製造方法 | |
| JPH0282527A (ja) | 半導体装置の製造方法 | |
| JPH02134819A (ja) | 半導体装置の製造方法 | |
| JPH10221851A (ja) | パターン形成方法 | |
| JPS61294821A (ja) | 微細パタン形成法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPS59107542A (ja) | 半導体装置の製造方法 | |
| JPH07312355A (ja) | 半導体ウェハ | |
| JPS61174638A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JP2000091424A (ja) | 半導体集積回路装置及びその製造方法並びにマスク |