JPH02134819A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02134819A JPH02134819A JP28943788A JP28943788A JPH02134819A JP H02134819 A JPH02134819 A JP H02134819A JP 28943788 A JP28943788 A JP 28943788A JP 28943788 A JP28943788 A JP 28943788A JP H02134819 A JPH02134819 A JP H02134819A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask
- photoresist
- photoresist film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000001020 plasma etching Methods 0.000 claims abstract description 9
- 230000035945 sensitivity Effects 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 230000006378 damage Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に金属膜の
エツチング方法に関する。
エツチング方法に関する。
従来、半導体装置の製造工程における配線等の形成のた
めの金属膜のエツチング方法としては、第２図（ａ）に
示すように、−層のフォトレジスト膜７を用いてこれを
所望のパターンで露光、現像して被エツチング部分のフ
ォトレジスト膜を除去し、次に第２図（ｂ）に示すよう
に、残されたフォトレジスト膜７をマスクとして、例え
ばＡ！２Ｍ３を反応性イオンエツチング法（以下ＲＩＥ
法という）を用いてエツチングしＡＩ配線３Ｂを形成す
る方法が主に用いられていた。
めの金属膜のエツチング方法としては、第２図（ａ）に
示すように、−層のフォトレジスト膜７を用いてこれを
所望のパターンで露光、現像して被エツチング部分のフ
ォトレジスト膜を除去し、次に第２図（ｂ）に示すよう
に、残されたフォトレジスト膜７をマスクとして、例え
ばＡ！２Ｍ３を反応性イオンエツチング法（以下ＲＩＥ
法という）を用いてエツチングしＡＩ配線３Ｂを形成す
る方法が主に用いられていた。
上述した従来の金属膜のエツチング方法では、エツチン
グ後の金属膜のエツチング面が垂直や逆テーパー状とな
り、金属配線を形成した場合、その断面形状は四角形ま
たは逆台形状となる。従ってこの上に保護膜などを形成
した場合、保護膜の被覆性が悪くなったり、金属膜に加
わる応力のなめ金属原子の移動による金属膜の変形を生
じなりし、金属配線が破壊されるという欠点がある。
グ後の金属膜のエツチング面が垂直や逆テーパー状とな
り、金属配線を形成した場合、その断面形状は四角形ま
たは逆台形状となる。従ってこの上に保護膜などを形成
した場合、保護膜の被覆性が悪くなったり、金属膜に加
わる応力のなめ金属原子の移動による金属膜の変形を生
じなりし、金属配線が破壊されるという欠点がある。
本発明の半導体装置の製造方法は、半導体装置上に形成
された金属膜上に上層ほど高感度の多層フォトレジスト
膜を形成する工程と、前記多層フォトレジスト膜をバタ
ーニングしマスクを形成する工程と、前記マスクを用い
反応性イオンエツチング法により前記金属膜をエツチン
グする工程とを含んで構成される。
された金属膜上に上層ほど高感度の多層フォトレジスト
膜を形成する工程と、前記多層フォトレジスト膜をバタ
ーニングしマスクを形成する工程と、前記マスクを用い
反応性イオンエツチング法により前記金属膜をエツチン
グする工程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（Ｃ）は本発明の一実施例を説明するた
めの工程ｊ頃に示した半導体チップの断面図である。
めの工程ｊ頃に示した半導体チップの断面図である。
まず第１図（ａ）に示すように、半導体基板１上に絶縁
膜２を介して厚さ約１７１ｍのＡ！２ＷＡ３をスパッタ
法等により形成する。さらにこのＡ、＆膜３の表面にポ
ジ型の第１のフォトレジスト膜４、第２のフォトシスト
膜５及び第３のフォトレジスト膜６を、厚さ約０，３μ
ｍずつ順次塗布し、３層のフォトレジスト膜を形成する
。このとき第３のフォトレジスト膜６は第２のフォトレ
ジスト膜５よりも高感度であり、第２のフォトレジスト
膜５は第１のフォトレジスト膜４よりも高感度であるも
のを用いる。
膜２を介して厚さ約１７１ｍのＡ！２ＷＡ３をスパッタ
法等により形成する。さらにこのＡ、＆膜３の表面にポ
ジ型の第１のフォトレジスト膜４、第２のフォトシスト
膜５及び第３のフォトレジスト膜６を、厚さ約０，３μ
ｍずつ順次塗布し、３層のフォトレジスト膜を形成する
。このとき第３のフォトレジスト膜６は第２のフォトレ
ジスト膜５よりも高感度であり、第２のフォトレジスト
膜５は第１のフォトレジスト膜４よりも高感度であるも
のを用いる。
次でこの基板を１００℃１０分程度で熱処理した後、所
望のマスクで露光・現像し、被エツチング部分のフォト
レジスト膜を除去する。このとき上層に形成されたフォ
トレジスト膜の順に、現像液に対する溶解性が高くなり
、第１図（ｂ）に示すように、第３．第２．第１のフォ
トレジスト膜６．５．４の順に除去される部分が大きく
なる。
望のマスクで露光・現像し、被エツチング部分のフォト
レジスト膜を除去する。このとき上層に形成されたフォ
トレジスト膜の順に、現像液に対する溶解性が高くなり
、第１図（ｂ）に示すように、第３．第２．第１のフォ
トレジスト膜６．５．４の順に除去される部分が大きく
なる。
さらに、残された３層のフォトレジスト膜を、例えば１
４０℃１０分間熱処理したのちこの３層のフォトレジス
ト膜４，５．６をマスクとして、Ａ！２膜３をＣＣ！２
４等のガスを用いるＲＩＥ法によりエツチングする。エ
ツチング９３層のフォトレジスト膜４．５．６のテーパ
一部分は徐々に後退し、第１図（Ｃ）に示すような形状
をもつＡｇ配線３Ａが絶縁膜２上に形成される。
４０℃１０分間熱処理したのちこの３層のフォトレジス
ト膜４，５．６をマスクとして、Ａ！２膜３をＣＣ！２
４等のガスを用いるＲＩＥ法によりエツチングする。エ
ツチング９３層のフォトレジスト膜４．５．６のテーパ
一部分は徐々に後退し、第１図（Ｃ）に示すような形状
をもつＡｇ配線３Ａが絶縁膜２上に形成される。
このように本実施例によれば、テーパーを有するＡｇ配
線が形成できるため、この上に形成される絶縁膜等の被
覆性及び平坦性はよくなる。またＡｇ配線に加わる絶縁
膜等の応力も分散されるため、Ａ℃配線の破壊は抑制さ
れる。
線が形成できるため、この上に形成される絶縁膜等の被
覆性及び平坦性はよくなる。またＡｇ配線に加わる絶縁
膜等の応力も分散されるため、Ａ℃配線の破壊は抑制さ
れる。
尚、上記実施例においては感度の異なるフォトレジスト
を用いて３層のフォトレジスト膜を形成した場合につい
て説明したが、同じフォトレジストを用い、プリベーク
温度を例えば２０°Ｃずつ下げて３層のフォトレジスト
膜を形成してもよい。
を用いて３層のフォトレジスト膜を形成した場合につい
て説明したが、同じフォトレジストを用い、プリベーク
温度を例えば２０°Ｃずつ下げて３層のフォトレジスト
膜を形成してもよい。
この場合プリベーク温度の低いフォトレジスト膜程高感
度となる。
度となる。
以上説明したように本発明は、上層ほど高感度の多層フ
ォトレジスト膜を形成し、パターニングしてマスクとし
、このマスクを用いて金属膜を反応性イオンエツチング
法によりエツチングすることにより、金属配線にテーパ
ーをつけてなめらかな形状にすることができるため、素
子の微細化５平坦化に有効である。さらに金属配線の上
に絶縁膜を形成した場合などの、金属配線にががる応力
が分散されるため、金属原子移動による金属配線の破壊
を低減できるという効果もある。
ォトレジスト膜を形成し、パターニングしてマスクとし
、このマスクを用いて金属膜を反応性イオンエツチング
法によりエツチングすることにより、金属配線にテーパ
ーをつけてなめらかな形状にすることができるため、素
子の微細化５平坦化に有効である。さらに金属配線の上
に絶縁膜を形成した場合などの、金属配線にががる応力
が分散されるため、金属原子移動による金属配線の破壊
を低減できるという効果もある。
第１図は本発明の一実施例を説明するための半導体チッ
プの断面図、第２図は従来例を説明するための半導体チ
ップの断面図である。 １・・・半導体基板、２・・・絶縁膜、３・・・Ａｇ膜
、３Ａ、３Ｂ・・・Ａｇ配線、４・・・第１のフォトレ
ジスト膜、５・・・第２のフォトレジスト膜、６・・・
第３のフォトレジスト月莫、７・・・フォトレジスト膜
。
プの断面図、第２図は従来例を説明するための半導体チ
ップの断面図である。 １・・・半導体基板、２・・・絶縁膜、３・・・Ａｇ膜
、３Ａ、３Ｂ・・・Ａｇ配線、４・・・第１のフォトレ
ジスト膜、５・・・第２のフォトレジスト膜、６・・・
第３のフォトレジスト月莫、７・・・フォトレジスト膜
。
Claims (1)
- 半導体基板上に形成された金属膜上に上層ほど高感度
の多層フォトレジスト膜を形成する工程と、前記多層フ
ォトレジスト膜をパターニングしマスクを形成する工程
と、前記マスクを用い反応性イオンエッチング法により
前記金属膜をエッチングする工程とを含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28943788A JPH02134819A (ja) | 1988-11-15 | 1988-11-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28943788A JPH02134819A (ja) | 1988-11-15 | 1988-11-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02134819A true JPH02134819A (ja) | 1990-05-23 |
Family
ID=17743243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28943788A Pending JPH02134819A (ja) | 1988-11-15 | 1988-11-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02134819A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62286230A (ja) * | 1986-06-05 | 1987-12-12 | Matsushita Electronics Corp | 薄膜の選択食刻方法 |
-
1988
- 1988-11-15 JP JP28943788A patent/JPH02134819A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62286230A (ja) * | 1986-06-05 | 1987-12-12 | Matsushita Electronics Corp | 薄膜の選択食刻方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02134819A (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPH0630352B2 (ja) | パタ−ン化層形成法 | |
| JP3349001B2 (ja) | 金属膜の形成方法 | |
| JPS61113062A (ja) | フオトマスク | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| JPH01273313A (ja) | パターニング方法 | |
| JP2570709B2 (ja) | エツチング方法 | |
| JPS61184831A (ja) | 半導体装置の製造方法 | |
| JPH01149435A (ja) | 半導体装置の製造方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPS62286230A (ja) | 薄膜の選択食刻方法 | |
| JPH03263834A (ja) | 半導体装置の製造方法 | |
| JPS59163828A (ja) | 微細パタ−ンの形成方法 | |
| JPH03104113A (ja) | レジストパターンの形成方法 | |
| JPS5867048A (ja) | 半導体装置の製造方法 | |
| JPH07240421A (ja) | 半導体装置の配線形成方法 | |
| JPH03152931A (ja) | 半導体装置の製造方法 | |
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
| JPS62243341A (ja) | 半導体装置の製造方法 | |
| JPS62177922A (ja) | 半導体装置の製造方法 | |
| JPS63226931A (ja) | 半導体装置の製造方法 | |
| JPH0457342A (ja) | 半導体装置の製造方法 | |
| JPS63244648A (ja) | 半導体装置の製造方法 | |
| JPS63221619A (ja) | 半導体装置の製造方法 |