JPS5867048A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5867048A JPS5867048A JP16606881A JP16606881A JPS5867048A JP S5867048 A JPS5867048 A JP S5867048A JP 16606881 A JP16606881 A JP 16606881A JP 16606881 A JP16606881 A JP 16606881A JP S5867048 A JPS5867048 A JP S5867048A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photo
- substrate
- resist film
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法の改良に関し、特に半導
体基板上に所定の金属膜パターンをリフトオフ法で形成
する方法の改良に関するものである。
体基板上に所定の金属膜パターンをリフトオフ法で形成
する方法の改良に関するものである。
半導体基板上に形成された電気回路をインジウム（Ｉｎ
）のような導電性の金属柱（バンプ）を介して他の半導
体基板に形成された電気回路と接続して複合半導体装置
を形成する方法はすでに周知である。
）のような導電性の金属柱（バンプ）を介して他の半導
体基板に形成された電気回路と接続して複合半導体装置
を形成する方法はすでに周知である。
このような複合半導体装置を形成する際、両底板間Ｏ擬
１１Ｋ社高さ数μｍ程度のＩｎの金属柱が一般にメッキ
法またはリフトオフ法によって形成されている。
１１Ｋ社高さ数μｍ程度のＩｎの金属柱が一般にメッキ
法またはリフトオフ法によって形成されている。
この内のリフトオフ法によって前記したバンプな形成す
る従来の方法について第１図よシ第８図を用いて説明す
る。
る従来の方法について第１図よシ第８図を用いて説明す
る。
まず第１図に示すように電気回路を形成した例えｄｖリ
スン（８１）のような半導体基板１上に所定パターンの
ポジ型のホトレジスト膜を塗布したのち所定パターンの
ホトマスクを用いて露光し露光した部分の＊）しＶスト
展をホトレジスト膜除去液丁除夫して前記バンプ形成の
箇所を窓開きする０図の！はこのようにして形成された
ホトレジヌト膜でおる。
スン（８１）のような半導体基板１上に所定パターンの
ポジ型のホトレジスト膜を塗布したのち所定パターンの
ホトマスクを用いて露光し露光した部分の＊）しＶスト
展をホトレジスト膜除去液丁除夫して前記バンプ形成の
箇所を窓開きする０図の！はこのようにして形成された
ホトレジヌト膜でおる。
その後第２図に示すようにバンプを形成する例えばＩｎ
のような金属膜８を基板上に蒸着によって形成する。
のような金属膜８を基板上に蒸着によって形成する。
その彼第８図に示すようにホトレジスト膜２をホトレジ
スト膜除去剤によシ取シ去とともにその上のＩｎ金属膜
をも併せて除去するリフトオフ法によって所定のパター
ンのＩｎ金属のバンプ８ムを形成していた。
スト膜除去剤によシ取シ去とともにその上のＩｎ金属膜
をも併せて除去するリフトオフ法によって所定のパター
ンのＩｎ金属のバンプ８ムを形成していた。
しかし上記したような従来の方法で拡基板１の特に周辺
部においては、 Ｉｉｓ金属金属水トレジスト膜を介
して固く基板上に固着しているため、前記ホトレジスト
膜除去剤が容易にＩｎ金属膜下のホトレジスト膜中に漆
透せず前記パターニングされたホトレジスト膜を除去す
るために要する時間がかかシすぎる欠点があシ、その丸
め半導体装置を製造するための工程がかか夛すぎる岬の
欠点が浸った。
部においては、 Ｉｉｓ金属金属水トレジスト膜を介
して固く基板上に固着しているため、前記ホトレジスト
膜除去剤が容易にＩｎ金属膜下のホトレジスト膜中に漆
透せず前記パターニングされたホトレジスト膜を除去す
るために要する時間がかかシすぎる欠点があシ、その丸
め半導体装置を製造するための工程がかか夛すぎる岬の
欠点が浸った。
本発明は上述した欠点を除去するような半導体装置の製
造方法の提供を目的とするもので、かか半導体基板上に
所定パターンの第１のホトレジスト膜を形成する工程、
該ホトレジスト展上から前記基板全面に金属膜を被着形
成する工程、該金属膜上に所定パターンの８２のホトレ
ジスト膜を形成する工程、＊記第２のホトレジスト膜で
被覆されない基板屑辺部の金属膜をあらかじめエツチン
グして除去する工程、＃記バターニングせる第１、Ｍ２
のホトレジスト族を除去するとともに第１のホトレジス
ト膜上ＫＭ留している金属層をも併せて除去する工程を
含むことによシ所定の金属膜パターンを形成するように
したことを特徴とするものである。以下図面を用いて本
発明の一実施例につき詳細に説明する。
造方法の提供を目的とするもので、かか半導体基板上に
所定パターンの第１のホトレジスト膜を形成する工程、
該ホトレジスト展上から前記基板全面に金属膜を被着形
成する工程、該金属膜上に所定パターンの８２のホトレ
ジスト膜を形成する工程、＊記第２のホトレジスト膜で
被覆されない基板屑辺部の金属膜をあらかじめエツチン
グして除去する工程、＃記バターニングせる第１、Ｍ２
のホトレジスト族を除去するとともに第１のホトレジス
ト膜上ＫＭ留している金属層をも併せて除去する工程を
含むことによシ所定の金属膜パターンを形成するように
したことを特徴とするものである。以下図面を用いて本
発明の一実施例につき詳細に説明する。
第４図よルｊ１Ｇ図までが本発明の半導体装置の製造方
法の一実施例の工程を示す断面図である。
法の一実施例の工程を示す断面図である。
−１ｆｊ＆４図に示すように所定の電気回路を構成し九
８ゑ基板１１上に第１のポジ型のホトレジスト″ト膜を
塗布した０ち、該ホトレジスト族を所定パターンのホト
マスクを用いて露光したのち、露光部分をホトレジスト
膜除去剤で除去してバンプを形成すべき部分を窓開きし
た所定パターンの第１のホトレジスト８１１２を形成す
る。
８ゑ基板１１上に第１のポジ型のホトレジスト″ト膜を
塗布した０ち、該ホトレジスト族を所定パターンのホト
マスクを用いて露光したのち、露光部分をホトレジスト
膜除去剤で除去してバンプを形成すべき部分を窓開きし
た所定パターンの第１のホトレジスト８１１２を形成す
る。
その後第５図に示すように該基板上にｌｌｌ０金属膜１
８を２０〜８０μｍの厚さに蒸着によって形成する。
８を２０〜８０μｍの厚さに蒸着によって形成する。
その後第６図に示すように該基板上にポジ型の第２のホ
トレジスト膜１４を塗布する。
トレジスト膜１４を塗布する。
次いで第７図に示すように所定のパターンの露光用マス
クを用いて露光部分のホトレジスト族をホトレジスト膜
除去剤で除去して基板の周辺部分またはパターンの周辺
部の第２のホトレジスト族をあらかじめ除去してお、〈
。図で１４ムはこのようにして形成された第２のホトレ
ジスト膜である。
クを用いて露光部分のホトレジスト族をホトレジスト膜
除去剤で除去して基板の周辺部分またはパターンの周辺
部の第２のホトレジスト族をあらかじめ除去してお、〈
。図で１４ムはこのようにして形成された第２のホトレ
ジスト膜である。
更に第８図に示すように前記ホトレジスト［１４Ａをマ
スクとして基板を塩酸（ＨＱＩ＞等のエツチング液でエ
ツチングして基板上に形成した！Ｄの金属膜のうち特に
基板周辺部の金属膜をあらかじめ除去しておく。
スクとして基板を塩酸（ＨＱＩ＞等のエツチング液でエ
ツチングして基板上に形成した！Ｄの金属膜のうち特に
基板周辺部の金属膜をあらかじめ除去しておく。
次にホトレジスト膜除去剤を用いて第８図に示した第１
のホトレジスト膜１２と第２のホトレジＸ）膜１４ムを
除去するとともに第１のホトレジスト膜１２上の金属膜
１８をも同時に除去する。
のホトレジスト膜１２と第２のホトレジＸ）膜１４ムを
除去するとともに第１のホトレジスト膜１２上の金属膜
１８をも同時に除去する。
このようＫして第９図に示すような所定のパターン０１
１１１Ｄ金属膜よシなるバンプ１８ムが得られる。
１１１Ｄ金属膜よシなるバンプ１８ムが得られる。
このように、あらかじめ基板周辺部またはバンプパター
ンの周辺部に形成されている分厚い粘着性の金属膜を除
去しておくことで、基板上に形成されている第１のホト
レジストＩｌｌ！１２にホトレジスト除去剤が容易に渉
透しやすくなって第１のホトレジスト族の除去が容易と
なシ大面積の場合でも精度良くバンプＯ形成が出き、ま
た半導体装置の製造工程が短縮されることになる。以上
の実施例ではポジｍのホトレジスト膜を用いたがネガ型
ρホトレｙスト膜を用いてもよい。
ンの周辺部に形成されている分厚い粘着性の金属膜を除
去しておくことで、基板上に形成されている第１のホト
レジストＩｌｌ！１２にホトレジスト除去剤が容易に渉
透しやすくなって第１のホトレジスト族の除去が容易と
なシ大面積の場合でも精度良くバンプＯ形成が出き、ま
た半導体装置の製造工程が短縮されることになる。以上
の実施例ではポジｍのホトレジスト膜を用いたがネガ型
ρホトレｙスト膜を用いてもよい。
以上述べたように本発明の方法によシ半導体装置を製造
する工程に要する時間が短縮され、半導体装置Ｏ製造コ
ストが低下する利点を生じる。
する工程に要する時間が短縮され、半導体装置Ｏ製造コ
ストが低下する利点を生じる。
第１図よシ第８図までは従来の半導体装置の製造方法の
工程を示す断面図、第４図よシ第９図までは本発明の半
導体装置の製造方法の一実施例の工程を示す断面図であ
る。 図において、１．１１は８ｉ基板、２はホトレジスト膜
、８，１８はＩｎ金属膜、８ム、１８ムはバンプ、１２
は第１のホＦレジス）１％、１４゜１４ムは第２のホト
レジスト膜を示す。 第１図 第２図 第６図 第７図 第８図 第９図
工程を示す断面図、第４図よシ第９図までは本発明の半
導体装置の製造方法の一実施例の工程を示す断面図であ
る。 図において、１．１１は８ｉ基板、２はホトレジスト膜
、８，１８はＩｎ金属膜、８ム、１８ムはバンプ、１２
は第１のホＦレジス）１％、１４゜１４ムは第２のホト
レジスト膜を示す。 第１図 第２図 第６図 第７図 第８図 第９図
Claims (1)
- 半導体基板上に所定パターンの第１のホトレジスト膜を
形成する工程、該ホトレジスト膜上から前記基板全面に
金属膜を被着形成する工程、該金属真上に所定パターン
の第２のホトレジスト族を形成する工程、前記第２のホ
）１／ジスＦ膜で被板されない基板周辺部の金属膜をあ
らかじめエツチングして除去する工程、前記バターニン
グせる第１、第２のホトレジスト族を除去するとともに
第１゛のホトレジスト膜上に残留している金属膜をも併
せて除去する工程を含むことによシ所定の金属パターン
を形成するようにしたことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16606881A JPS5867048A (ja) | 1981-10-16 | 1981-10-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16606881A JPS5867048A (ja) | 1981-10-16 | 1981-10-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5867048A true JPS5867048A (ja) | 1983-04-21 |
Family
ID=15824376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16606881A Pending JPS5867048A (ja) | 1981-10-16 | 1981-10-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5867048A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012164876A (ja) * | 2011-02-08 | 2012-08-30 | Mitsubishi Chemicals Corp | 配線又は電極の形成方法、電子デバイス及びその製造方法 |
-
1981
- 1981-10-16 JP JP16606881A patent/JPS5867048A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012164876A (ja) * | 2011-02-08 | 2012-08-30 | Mitsubishi Chemicals Corp | 配線又は電極の形成方法、電子デバイス及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0083397B1 (en) | Methods of forming electronic microcircuits | |
| US4451554A (en) | Method of forming thin-film pattern | |
| JPS5867048A (ja) | 半導体装置の製造方法 | |
| JPS604221A (ja) | 半導体装置の製造方法 | |
| JPS59232423A (ja) | パタ−ン形成方法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JPH11204414A (ja) | パターン形成法 | |
| JPS62279633A (ja) | パタ−ン形成方法 | |
| JPS6032203A (ja) | 透明薄膜のパタ−ニング方法 | |
| JPS61129848A (ja) | 半導体装置の製造方法 | |
| JPH06349728A (ja) | レジストパターンの形成方法 | |
| JP2589471B2 (ja) | 半導体装置の製造方法 | |
| JPH02134819A (ja) | 半導体装置の製造方法 | |
| JPH01149435A (ja) | 半導体装置の製造方法 | |
| JPH0471331B2 (ja) | ||
| JPS63175480A (ja) | リセス型ｍｅｓｆｅｔの製造方法 | |
| JPS6216536B2 (ja) | ||
| JPS636556A (ja) | 微細パタ−ン形成方法 | |
| JPH03104113A (ja) | レジストパターンの形成方法 | |
| JPS5952839A (ja) | 半導体装置の製造方法 | |
| JPH0223955B2 (ja) | ||
| JPS60231331A (ja) | リフトオフ・パタ−ンの形成方法 | |
| JPH05267253A (ja) | 半導体装置の製造方法 | |
| JPH07240421A (ja) | 半導体装置の配線形成方法 | |
| JPH03263834A (ja) | 半導体装置の製造方法 |