JPS61129848A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61129848A JPS61129848A JP59252154A JP25215484A JPS61129848A JP S61129848 A JPS61129848 A JP S61129848A JP 59252154 A JP59252154 A JP 59252154A JP 25215484 A JP25215484 A JP 25215484A JP S61129848 A JPS61129848 A JP S61129848A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- bumps
- mask
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係９、特にバンプの製
造方法に関する。
造方法に関する。
半導体装置のバンプは、フェースボンディングのために
、ある程度高く、柱状に形成することが必要である。
、ある程度高く、柱状に形成することが必要である。
従来のバンプ形成方法としては、粘度が高いレジストを
用い、ある程度厚いレジスト膜を半導体基板に形成し、
これをパターニングしてリフトオフに！Ｄバンプ形成を
行なうことが一般的である。
用い、ある程度厚いレジスト膜を半導体基板に形成し、
これをパターニングしてリフトオフに！Ｄバンプ形成を
行なうことが一般的である。
第２図に従来のバンプ形成の例を示しており、半導体基
板１上にポジレジスト２．ネガレジスト３を順にスピン
オン法によシ形成し、ホトマスク４によシ密着露光する
ものであり、その後常法によってバンプを形成する。
板１上にポジレジスト２．ネガレジスト３を順にスピン
オン法によシ形成し、ホトマスク４によシ密着露光する
ものであり、その後常法によってバンプを形成する。
図において、ネガレジスト３のパターンエツジ６が傾斜
している例が示されているが、これは、第２図において
、ホトマスク４とネガレジスト３との密着性が悪いとき
に生じるパターンぼけである。
している例が示されているが、これは、第２図において
、ホトマスク４とネガレジスト３との密着性が悪いとき
に生じるパターンぼけである。
厚い膜厚を得るために粘度が高いレジストｔ−用いると
きウェハが比較的小さな場合、第２図に示すように、レ
ジストの周辺ＫＩ＆り上が９３′が生じ、ホトマスクと
の密着性を損い、パターンぼけの原因になる。特に、ネ
ガレジストの場合、パターンの切れが悪く、パターンぼ
けの発生が著しい。第３図のようなパターンぼけが生じ
たレジストを用いリフトオフすると、本来残すべき点線
７から上のメタルも除去されてしまうため、レジストの
膜厚より低いバンプが形成されることＫなり、十分な高
さのバンプが形成できない。本発明はイくターンぼけの
ないバンプ形成方法を提供し、形状が良い十分な高さの
バンプを得ようとするものである。
きウェハが比較的小さな場合、第２図に示すように、レ
ジストの周辺ＫＩ＆り上が９３′が生じ、ホトマスクと
の密着性を損い、パターンぼけの原因になる。特に、ネ
ガレジストの場合、パターンの切れが悪く、パターンぼ
けの発生が著しい。第３図のようなパターンぼけが生じ
たレジストを用いリフトオフすると、本来残すべき点線
７から上のメタルも除去されてしまうため、レジストの
膜厚より低いバンプが形成されることＫなり、十分な高
さのバンプが形成できない。本発明はイくターンぼけの
ないバンプ形成方法を提供し、形状が良い十分な高さの
バンプを得ようとするものである。
本発明においては、多層レジストを用いて半導体装置の
バンプを形成する際、該バンプ形成用の多層レジスト層
の最上層にネガレジス）１−用い、その上に金属層を蒸
着せしめ、さらにその上に薄いポジレジストを塗布し、
該薄いボジレジストヲ露光、現像して所用のパターンを
形成し、該薄いポジレジストのパターンをマスクに用い
て、前記金属層をパターニングし、該金属層のパターン
をマスクに用いて前記ネガレジスｈｔ露光、現像し、得
られたネガレジストのパター、ンを用いて下層のレジス
ト層をパターニングし、その後バンプ形成用金属を蒸着
してり７ト・オフによシ所用のバンプを形成するもので
ある。
バンプを形成する際、該バンプ形成用の多層レジスト層
の最上層にネガレジス）１−用い、その上に金属層を蒸
着せしめ、さらにその上に薄いポジレジストを塗布し、
該薄いボジレジストヲ露光、現像して所用のパターンを
形成し、該薄いポジレジストのパターンをマスクに用い
て、前記金属層をパターニングし、該金属層のパターン
をマスクに用いて前記ネガレジスｈｔ露光、現像し、得
られたネガレジストのパター、ンを用いて下層のレジス
ト層をパターニングし、その後バンプ形成用金属を蒸着
してり７ト・オフによシ所用のバンプを形成するもので
ある。
、本発明によれば、厚いレジスト層を形成する際に、ウ
ェハの周囲に盛〕上９が出来ても、その上に金属層を蒸
着等で形成するとき、周辺部の盛り上りには金属がつき
にくいから、平坦化され、ホトマスクが密着し易くなり
、また、当該金属層のパターニングは、前記薄いポジレ
ジストにより行なわれ、該ポジレジストはネガレジスト
よりパターンの切れが良いから、多少ホトマスクが離れ
てもパターンボケが生じすらい。
ェハの周囲に盛〕上９が出来ても、その上に金属層を蒸
着等で形成するとき、周辺部の盛り上りには金属がつき
にくいから、平坦化され、ホトマスクが密着し易くなり
、また、当該金属層のパターニングは、前記薄いポジレ
ジストにより行なわれ、該ポジレジストはネガレジスト
よりパターンの切れが良いから、多少ホトマスクが離れ
てもパターンボケが生じすらい。
第１図Ａ−Ｉは本発明の実施例の製造工程図であり、こ
れはＰ形Ｓｔ基板にＣＣＤを形成した例である。
れはＰ形Ｓｔ基板にＣＣＤを形成した例である。
図Ａにおいて、Ｐ形ｓｔ基板１１ Ｋ ＣＣＤｔ−形成
する。
する。
１３が５ｉｎｓ層、１２が引出し電極である。
図Ｂにおいて、まず、ポジレジスト１４．ネガレジス）
１５ｔ−塗布し、その上にＡｊ １６を全面に蒸着し、
さらに薄くポジレジスト１７ｔ−塗布する。
１５ｔ−塗布し、その上にＡｊ １６を全面に蒸着し、
さらに薄くポジレジスト１７ｔ−塗布する。
図Ｃにおいて、次にポジレジスト１７ｔ−ホトマスク１
８ｔ−用いて露光し、現像してパターニングを行ない、
バンプ形成領域を残す。
８ｔ−用いて露光し、現像してパターニングを行ない、
バンプ形成領域を残す。
図りにおいて、この残ったポジレジストをマスクに用い
てＡＪ １６のエツチングを行なう。
てＡＪ １６のエツチングを行なう。
図Ｅにおいて、全面露光を行なう。露光部が硬化する。
図Ｆにおいて、さらにポジレジス） １７の現像。
Ａｊ １６のエツチングを行う。
ＩｇＧにおいて、ネガレジス）１５の現像を行ない、未
露光部（図Ｆの１５’）’ｉ除去し、孔１９ｔ−形成す
る。
露光部（図Ｆの１５’）’ｉ除去し、孔１９ｔ−形成す
る。
図Ｈにおいて、ポジレジスト１４ｔ−リムーバー（ＡＺ
ＩＪムーバ−）で除去し、孔２０ヲ形成する。
ＩＪムーバ−）で除去し、孔２０ヲ形成する。
図工において、Ｉｎを蒸着し、リフトオフによりバンプ
２１ｔ−形成する◎ 第４図に本実施例において、Ｉｎ Ｎ ２２ ｔ−蒸着
した状態（図工のリフトオフ前）が示されており、ネガ
レジスト正にパターンボケがなく、Ｉｎ層２２はネガレ
ジスト１５とポジレジスト１４の膜厚の和の高さく点ａ
ＺＳ）のバンプがリフトオフ後に形成される。
２１ｔ−形成する◎ 第４図に本実施例において、Ｉｎ Ｎ ２２ ｔ−蒸着
した状態（図工のリフトオフ前）が示されており、ネガ
レジスト正にパターンボケがなく、Ｉｎ層２２はネガレ
ジスト１５とポジレジスト１４の膜厚の和の高さく点ａ
ＺＳ）のバンプがリフトオフ後に形成される。
具体例として、ポジレジスト１４を３μｍ、ネガレジス
ト１５ ｆｅ４ ｐｍ、 Ａ１層１６ ｔ−０，５ｐｍ
、 ボジレシス）１７ｉ０．５μｍとし、７μｍ程度
のバンプが形成できる。
ト１５ ｆｅ４ ｐｍ、 Ａ１層１６ ｔ−０，５ｐｍ
、 ボジレシス）１７ｉ０．５μｍとし、７μｍ程度
のバンプが形成できる。
本発明によれば、以上のように、厚いレジストの形成時
に、ウェハの周囲に盛り日が生じても、この周辺の盛ｐ
上がシの影響を受けることのないマスクを金属で形成す
ることができ、ネガレジストのパターニングを容易に行
なうことができる。
に、ウェハの周囲に盛り日が生じても、この周辺の盛ｐ
上がシの影響を受けることのないマスクを金属で形成す
ることができ、ネガレジストのパターニングを容易に行
なうことができる。
その結果、本発明ではパターンぼけがなく、十分な高さ
で形状の良好なバンプが形成できる。
で形状の良好なバンプが形成できる。
第１図Ａ〜工は本発明の一実施例の工程を示す図、
第２図は従来のバンプ形成法を説明する図、第３図は従
来のバンプ形成法におけるす７トオフ前の断面図、 第４図は本発明のバンプ形成法を適用し九場合のリフト
オフ前の断面図。 １１・・・Ｐ形Ｓｔ基板、琢・・・引出し電極、１３・
・・５ｉｆｔ層、１４・・・ポジレジスト、１５・・・
ネガレジスト、１６・・・Ａノ、１７・・・薄いポジレ
ジスト、１８・・・ホトマスク、１９・・・孔、に・・
・孔、２１・・・バンプ、ｎ・・・Ｉｎ層。
来のバンプ形成法におけるす７トオフ前の断面図、 第４図は本発明のバンプ形成法を適用し九場合のリフト
オフ前の断面図。 １１・・・Ｐ形Ｓｔ基板、琢・・・引出し電極、１３・
・・５ｉｆｔ層、１４・・・ポジレジスト、１５・・・
ネガレジスト、１６・・・Ａノ、１７・・・薄いポジレ
ジスト、１８・・・ホトマスク、１９・・・孔、に・・
・孔、２１・・・バンプ、ｎ・・・Ｉｎ層。
Claims (1)
- 多層レジストを用いて半導体装置のバンプを形成する
に際し、該バンプ形成用の多層レジスト層の最上層にネ
ガレジストを用い、その上に金属層を蒸着せしめ、さら
にその上に薄いポジレジストを塗布し、該薄いポジレジ
ストを露光、現像してバンプ形成予定領域が残るように
パターニングし、該薄いポジレジストのパターンをマス
クに用いて前記金属層をパターニングし、該金属層のパ
ターンをマスクに用いて前記ネガレジストを露光、現像
し、得られたネガレジストのパターンを用いて下層のレ
ジスト層をパターニングし、その後バンプ形成用金属を
蒸着してリフトオフによりバンプを形成することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252154A JPS61129848A (ja) | 1984-11-29 | 1984-11-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252154A JPS61129848A (ja) | 1984-11-29 | 1984-11-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61129848A true JPS61129848A (ja) | 1986-06-17 |
Family
ID=17233231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59252154A Pending JPS61129848A (ja) | 1984-11-29 | 1984-11-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61129848A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465337A (zh) * | 2014-12-03 | 2015-03-25 | 复旦大学 | 一种使用pmma/neb双层胶制作金属纳米狭缝的方法 |
-
1984
- 1984-11-29 JP JP59252154A patent/JPS61129848A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465337A (zh) * | 2014-12-03 | 2015-03-25 | 复旦大学 | 一种使用pmma/neb双层胶制作金属纳米狭缝的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3412456A (en) | Production method of semiconductor devices | |
| JPS61129848A (ja) | 半導体装置の製造方法 | |
| JPS6222463B2 (ja) | ||
| JPH0748502B2 (ja) | 半導体装置の製造方法 | |
| CN110161809B (zh) | 一种改进光刻胶粘结性的结构及其方法 | |
| JP3349001B2 (ja) | 金属膜の形成方法 | |
| JPS61181132A (ja) | パタ−ン化層形成法 | |
| JPS604221A (ja) | 半導体装置の製造方法 | |
| JPS58100434A (ja) | リフトオフ用スペ−サ−の形成方法 | |
| JPH06349728A (ja) | レジストパターンの形成方法 | |
| JPS5867048A (ja) | 半導体装置の製造方法 | |
| JPS62279633A (ja) | パタ−ン形成方法 | |
| JPH0443624A (ja) | 半導体装置の製造方法 | |
| JPS63276228A (ja) | 半導体装置の製造方法 | |
| JPS61230324A (ja) | エツチング方法 | |
| JPS63104327A (ja) | Ｘ線マスク、およびその製造方法 | |
| JP2903594B2 (ja) | 半導体装置の製造方法 | |
| JPH03183134A (ja) | 薄膜パターンの形成方法 | |
| JPS6236823A (ja) | レジストパタ−ン形成方法 | |
| JPH02187023A (ja) | 電極パターン形成方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPS6237972A (ja) | 金属電極形成方法 | |
| JPS61222135A (ja) | 半導体装置の製造方法 | |
| JPH02134819A (ja) | 半導体装置の製造方法 | |
| JPH03286539A (ja) | 半導体装置の製造方法 |