JPS604221A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS604221A JPS604221A JP58113143A JP11314383A JPS604221A JP S604221 A JPS604221 A JP S604221A JP 58113143 A JP58113143 A JP 58113143A JP 11314383 A JP11314383 A JP 11314383A JP S604221 A JPS604221 A JP S604221A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- photosensitive polyimide
- photoresist
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体及び半導体集積回路のリフトオフ法によ
る配線形成方法に関する。
る配線形成方法に関する。
従来のリフトオフ方法による配線形成方法を第１図を用
いて説明する。まず第１図（ａ）の様に半導体基板上の
絶縁膜又は絶縁基板１上にポジ型又はネガ型のフォトレ
ジスト２により配線パターンを形成後蒸着法又はスパッ
タ法を用いて、配線用金属３を付着し、しかる後フォト
レジストをはくり剤に浸漬してフォトレジスト’ｆｃＷ
４かす工程と機械的に金属層を除去する工程との紹合せ
により不要となったフォトレジスト及び金属層を除去し
、第１図（ｂ）に示す様に、金属配線パターン３を得て
いた・ しかしながら上記説明の方法では、フォトレジスト層の
側面にも金Ａ４層が付着しているためリフトオフの作業
性が非常に悪く、配線間隔が狭くなるほどリフトオフが
難しくなるため配線の微細化が困難であること及びリフ
トオフ後の配線側面の形状が第１図（ｂ）に示した様に
形状がシャープにならない場合がある等の欠点があった
。
いて説明する。まず第１図（ａ）の様に半導体基板上の
絶縁膜又は絶縁基板１上にポジ型又はネガ型のフォトレ
ジスト２により配線パターンを形成後蒸着法又はスパッ
タ法を用いて、配線用金属３を付着し、しかる後フォト
レジストをはくり剤に浸漬してフォトレジスト’ｆｃＷ
４かす工程と機械的に金属層を除去する工程との紹合せ
により不要となったフォトレジスト及び金属層を除去し
、第１図（ｂ）に示す様に、金属配線パターン３を得て
いた・ しかしながら上記説明の方法では、フォトレジスト層の
側面にも金Ａ４層が付着しているためリフトオフの作業
性が非常に悪く、配線間隔が狭くなるほどリフトオフが
難しくなるため配線の微細化が困難であること及びリフ
トオフ後の配線側面の形状が第１図（ｂ）に示した様に
形状がシャープにならない場合がある等の欠点があった
。
本発明は上記欠点に鑑みてなされたものであり。
配線形成の微細化及び配線１／Ｊ精度向上を可能にする
り７トオフ法による配線形成法の提供を目的とする。
り７トオフ法による配線形成法の提供を目的とする。
本発明の特徴は、リフトオフ法により金属配線パターン
を形成する半導体装置の製造方法に於て、感光性ポリイ
ミド層とフォトレジスト層とを形成する工程と、光照射
後選択的に該感光ポリイミド層とフォトレジスト層とを
残す工程と、配線釡属層を刺着する工程と、不要金属層
部分を除去する工程とを含むこと半導体装置の製造方法
にある。
を形成する半導体装置の製造方法に於て、感光性ポリイ
ミド層とフォトレジスト層とを形成する工程と、光照射
後選択的に該感光ポリイミド層とフォトレジスト層とを
残す工程と、配線釡属層を刺着する工程と、不要金属層
部分を除去する工程とを含むこと半導体装置の製造方法
にある。
半導体基板上の絶縁膜１１上に感光性のポリイミド１２
全塗布後熱処理を行いその上面にネガタイプの７オトレ
ジスト１３を塗布しく第２図（ａ） ） 。
全塗布後熱処理を行いその上面にネガタイプの７オトレ
ジスト１３を塗布しく第２図（ａ） ） 。
所望の配線パターンマスクを用いて露光を行い。
次いでフォトレジストの現像処理及び感光性ポリイミド
のエツチングを行い、第２図（ｂ）の断面構造を得る。
のエツチングを行い、第２図（ｂ）の断面構造を得る。
この場合、残存フォトレジスト及びポリイミドには光照
射があり、従ってポリイミドエッチ時。
射があり、従ってポリイミドエッチ時。
フォトレジスト下のポリイミドのサイドエツチングはエ
ツチング時間に余まシ依存せず、適度のオーバーハング
を保った構造を再現性良く形成することが可能である。
ツチング時間に余まシ依存せず、適度のオーバーハング
を保った構造を再現性良く形成することが可能である。
次にポストキュア後金属層１４を蒸着法又はスパッタ法
等により付層させ（第２図ｔＣ）） 、その後リフトオ
フを行うことによって配線層１４′ヲ得る（第２図（ｄ
ｌ ） 、この金属層の配線層１４′は第２図ＦＣ）の
様に側面部分で不連続となるためリフトオフが非常に容
易になり、従って、粘眉性テープ等によるリフトオフの
自動化力作」能となる。
等により付層させ（第２図ｔＣ）） 、その後リフトオ
フを行うことによって配線層１４′ヲ得る（第２図（ｄ
ｌ ） 、この金属層の配線層１４′は第２図ＦＣ）の
様に側面部分で不連続となるためリフトオフが非常に容
易になり、従って、粘眉性テープ等によるリフトオフの
自動化力作」能となる。
そして最終的に残存の感光ポリイミド１２ｋＰ１Ｅ去す
れば第２図（ｄ）の様な精度の艮い載桟配想パターン１
４′を得ることが出来るが、感光ポリイミド１２はもち
ろん残しておいてもか土わない。
れば第２図（ｄ）の様な精度の艮い載桟配想パターン１
４′を得ることが出来るが、感光ポリイミド１２はもち
ろん残しておいてもか土わない。
不発明の感光性ポリイミド１２の代りに通常のポリイミ
ドを用いる方法は既に知られているが。
ドを用いる方法は既に知られているが。
この場合には、ポリイミドのエツチング条件によりサイ
ドエッチ量がばらつくために不発明の様な精度の良い配
線パターン全再現性良く得ることが難しい。
ドエッチ量がばらつくために不発明の様な精度の良い配
線パターン全再現性良く得ることが難しい。
以上説明した様に、不発明りりフトオ７法による配線形
成方法によれば、リフトオフ作業が芥易なため、リフト
オフ作業の自動化及び微細配線化が可能となり、また、
精度の艮い配線パターンを形成することが出来、実用的
価値が非常に太逐るものである。
成方法によれば、リフトオフ作業が芥易なため、リフト
オフ作業の自動化及び微細配線化が可能となり、また、
精度の艮い配線パターンを形成することが出来、実用的
価値が非常に太逐るものである。
第１図（ａ）〜（ｂ）は従来のす７トオ７法による配線
形Ｊ戎法を説明するための断面図であシ、第２図（ａ）
旦 〜申）は本発明の一実施例のリフトオフ配線形成法全説
明するだめの断面図である。 尚１図において。 １．１１・・・・・・絶縁膜、２．１３・川・・フォト
レジスト、３．１４・川・・金属層、１２・・・・・・
感光性ポリイミド、１４’・・・・・−金り配線パター
ン（配線層ン。 代理人 弁理士 内 原 ８ ゝ ＦＥ３．．．．．．．、： ゛′、、−レ
形Ｊ戎法を説明するための断面図であシ、第２図（ａ）
旦 〜申）は本発明の一実施例のリフトオフ配線形成法全説
明するだめの断面図である。 尚１図において。 １．１１・・・・・・絶縁膜、２．１３・川・・フォト
レジスト、３．１４・川・・金属層、１２・・・・・・
感光性ポリイミド、１４’・・・・・−金り配線パター
ン（配線層ン。 代理人 弁理士 内 原 ８ ゝ ＦＥ３．．．．．．．、： ゛′、、−レ
Claims (1)
- リフトオフ法により金属配線パターンを形成する半導体
装置の製造方法に於て、感光性ポリイミド層とフォトレ
ジスト層と全形成する工程と２元照射後選択的に該感光
ポリイミド層とフォトレジスト層とを残す工程と、配線
金属屑全付着する工程と、不要金栖層部分ケ除去する工
程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113143A JPS604221A (ja) | 1983-06-23 | 1983-06-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113143A JPS604221A (ja) | 1983-06-23 | 1983-06-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS604221A true JPS604221A (ja) | 1985-01-10 |
Family
ID=14604654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113143A Pending JPS604221A (ja) | 1983-06-23 | 1983-06-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604221A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63184353A (ja) * | 1987-01-26 | 1988-07-29 | Nec Corp | 半導体装置の製造方法 |
| US5006488A (en) * | 1989-10-06 | 1991-04-09 | International Business Machines Corporation | High temperature lift-off process |
| US6820991B2 (en) | 2001-05-14 | 2004-11-23 | Nichia Corporation | Light emitting device and vehicle display device |
| KR100843553B1 (ko) | 2005-12-06 | 2008-07-04 | 한국전자통신연구원 | 유기 전자 소자의 유기 물질층 패터닝 방법과 상기 방법을이용하여 제작된 유기 박막 트랜지스터 및 유기 전계 발광디바이스 |
-
1983
- 1983-06-23 JP JP58113143A patent/JPS604221A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63184353A (ja) * | 1987-01-26 | 1988-07-29 | Nec Corp | 半導体装置の製造方法 |
| US5006488A (en) * | 1989-10-06 | 1991-04-09 | International Business Machines Corporation | High temperature lift-off process |
| US6820991B2 (en) | 2001-05-14 | 2004-11-23 | Nichia Corporation | Light emitting device and vehicle display device |
| KR100843553B1 (ko) | 2005-12-06 | 2008-07-04 | 한국전자통신연구원 | 유기 전자 소자의 유기 물질층 패터닝 방법과 상기 방법을이용하여 제작된 유기 박막 트랜지스터 및 유기 전계 발광디바이스 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0083397A2 (en) | Methods of forming electronic microcircuits | |
| US3079254A (en) | Photographic fabrication of semiconductor devices | |
| JPS604221A (ja) | 半導体装置の製造方法 | |
| JPS616830A (ja) | パタ−ン形成方法 | |
| JP3349001B2 (ja) | 金属膜の形成方法 | |
| JPS59147430A (ja) | 微細回路の形成方法 | |
| JPS5952839A (ja) | 半導体装置の製造方法 | |
| JPS59232423A (ja) | パタ−ン形成方法 | |
| JPH11204414A (ja) | パターン形成法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JPH04291733A (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JPS59155934A (ja) | 微細パタ−ンの形成方法 | |
| JPS5867048A (ja) | 半導体装置の製造方法 | |
| JPS6028237A (ja) | 半導体装置の製造方法 | |
| JPH05251425A (ja) | Ａｕ膜エッチング方法 | |
| JPS6366049B2 (ja) | ||
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPH05166925A (ja) | 半導体の製造方法 | |
| JPS6030100B2 (ja) | パタ−ン形成方法 | |
| JPH05281703A (ja) | パターン形成方法 | |
| JPH02202030A (ja) | 半導体装置の製造方法 | |
| JPH0679156B2 (ja) | ガラスマスクの製造方法 | |
| JPH05183018A (ja) | Ｔａｂ用テープキャリアの製造方法 | |
| JPS60175425A (ja) | 選択エツチング方法 |