JPS61184831A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61184831A JPS61184831A JP2484985A JP2484985A JPS61184831A JP S61184831 A JPS61184831 A JP S61184831A JP 2484985 A JP2484985 A JP 2484985A JP 2484985 A JP2484985 A JP 2484985A JP S61184831 A JPS61184831 A JP S61184831A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- opening
- etching
- same
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 16
- 238000001312 dry etching Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 13
- 239000011247 coating layer Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法、特に半導体基板への凹
部形成方法に関するものである。
部形成方法に関するものである。
従来の技術
最近、素子分離、容量形成の目的で、半導体基板へ凹部
を形成する加工技術が注目されている。
を形成する加工技術が注目されている。
従来、数種の深さの凹部が必要な場合、それらの各回部
の形成はその必要とされる深さの種類と同数あるいはそ
れ以上の数のマスク工程及びエツチング工程を経る必要
があった。
の形成はその必要とされる深さの種類と同数あるいはそ
れ以上の数のマスク工程及びエツチング工程を経る必要
があった。
発明が解決しようとする問題点
本発明の目的は上記従来の技術で述べた様なマスク工程
及びエツチング工程の煩雑さ及び、それらの工程から生
じる上記半導体基板へのダメージを軽減することにある
。
及びエツチング工程の煩雑さ及び、それらの工程から生
じる上記半導体基板へのダメージを軽減することにある
。
問題点を解決するための手段
上記問題点を解決するために、本発明は、半導体基板上
に第１．第２のフォトレジスト層を設け、これらを第１
層、第２層に共通な開口部と第２層のみに設けられた開
口部を併せ持つ構造とし、基板と上記の２層から成るフ
ォトレジスト層を同一のエツチング速度でエツチングす
ることにより、深さの異なる複数の凹部を一挙に形成す
る方法を与えるものである。
に第１．第２のフォトレジスト層を設け、これらを第１
層、第２層に共通な開口部と第２層のみに設けられた開
口部を併せ持つ構造とし、基板と上記の２層から成るフ
ォトレジスト層を同一のエツチング速度でエツチングす
ることにより、深さの異なる複数の凹部を一挙に形成す
る方法を与えるものである。
作用
本発明の方法を用いた場合、第１のフォトレジスト層の
除去工程および第２のレジストの除去工程がいずれも省
略され、同工程に起因するダメージ、ダストなどの影響
が軽減される。さらにエツチング工程が１回で行えるた
め、形成される凹部の特性が揃ったものとなり、同エノ
チング工程自身も簡略化される。
除去工程および第２のレジストの除去工程がいずれも省
略され、同工程に起因するダメージ、ダストなどの影響
が軽減される。さらにエツチング工程が１回で行えるた
め、形成される凹部の特性が揃ったものとなり、同エノ
チング工程自身も簡略化される。
実施例
次に、本発明を実施例によって詳しく説明する。
第１図は本発明の方法を概要的に説明するだめの断面図
であり、半導体基板１上に第１のフォトレジスト２およ
び第２のフォトレジスト３を設け、両方のフォトレジス
トを貫通する開口部４および第２のフォトレジスト３の
みの開口部６を形成したものである。この状態から、均
一エツチング処理を行なうことにより、半導体基板１に
は、フォトレジストの各開口部に応じて、深さの異なる
凹部が形成可能である。
であり、半導体基板１上に第１のフォトレジスト２およ
び第２のフォトレジスト３を設け、両方のフォトレジス
トを貫通する開口部４および第２のフォトレジスト３の
みの開口部６を形成したものである。この状態から、均
一エツチング処理を行なうことにより、半導体基板１に
は、フォトレジストの各開口部に応じて、深さの異なる
凹部が形成可能である。
第２図（ａｌ〜（ｄｌは本発明の実施例工程を示す工程
順断面図であり、以下、この各図を参照して、実施例を
詳しく説明する。ここで、半導体基板の一例として、シ
リコン単結晶基板を用いる。
順断面図であり、以下、この各図を参照して、実施例を
詳しく説明する。ここで、半導体基板の一例として、シ
リコン単結晶基板を用いる。
まず、第２図（ａｌのように、シリコン基板１を準備し
、この上に第１のフォトレジスト２を、厚さ１．０μｍ
の均一塗布層として形成する。
、この上に第１のフォトレジスト２を、厚さ１．０μｍ
の均一塗布層として形成する。
次に、第２図（ｂｌのように、第１のフォトレジスト２
に開口部４を露光現像により形成する。更に第２図（Ｃ
）に示す様に第２のフォトレジスト３を、−例としてｉ
、ｏμｍ塗布し、第１のフォトレジスト２上に設けた開
口と同位置に同一面積の開口４を形成すると同時に他の
開口部５をも形成する。
に開口部４を露光現像により形成する。更に第２図（Ｃ
）に示す様に第２のフォトレジスト３を、−例としてｉ
、ｏμｍ塗布し、第１のフォトレジスト２上に設けた開
口と同位置に同一面積の開口４を形成すると同時に他の
開口部５をも形成する。
この第２のフォトレジストの開口形成は第１のフォトレ
ジスト層の場合と同様な露光現像工程により達成される
。次にこれらのフォトレジスト２゜３とシリコン基板１
とが同一のエツチング速度となる条件で、同フォトレジ
スト層が全部消滅する時点までエツチングを行なうと、
エツチング後の基板形状は、第２図（ｄ）に示すように
、深さの異なる凹部６，７が形成されたものとなる。こ
のとき、凹部７は開口部５と同一形状であり、凹部６は
開口部４と同一形状である。
ジスト層の場合と同様な露光現像工程により達成される
。次にこれらのフォトレジスト２゜３とシリコン基板１
とが同一のエツチング速度となる条件で、同フォトレジ
スト層が全部消滅する時点までエツチングを行なうと、
エツチング後の基板形状は、第２図（ｄ）に示すように
、深さの異なる凹部６，７が形成されたものとなる。こ
のとき、凹部７は開口部５と同一形状であり、凹部６は
開口部４と同一形状である。
発明の詳細
な説明した様に本発明によれば、簡単なマスク工程及び
エツチング工程のみで、半導体基板上に複数の任意形状
を持つ凹部全同時に形成でき、かつエツチング工程の半
導体基板に与える影響も従来法に比較して著しく軽減で
きることは明白であり、半導体微細加工、及び素子形成
に多大の効果をもたらすものである。
エツチング工程のみで、半導体基板上に複数の任意形状
を持つ凹部全同時に形成でき、かつエツチング工程の半
導体基板に与える影響も従来法に比較して著しく軽減で
きることは明白であり、半導体微細加工、及び素子形成
に多大の効果をもたらすものである。
第１図は本発明の半導体装置の製造方法を説明するため
の概要断面図、第２図は本発明実施例の断面図である。 １・・・・・・半導体基板、２・・・・・・第１のフォ
トレジスト、３・・・・・・第２のフォトレジスト、４
・・・山開口部１．５・・・・・・開口部、６，７・・
・・・・凹部。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図
の概要断面図、第２図は本発明実施例の断面図である。 １・・・・・・半導体基板、２・・・・・・第１のフォ
トレジスト、３・・・・・・第２のフォトレジスト、４
・・・山開口部１．５・・・・・・開口部、６，７・・
・・・・凹部。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図
Claims (1)
- 半導体基板主面に第１のフォトレジストを塗布し、同
フォトレジストに第１開口部を設ける工程、前記第１の
フォトレジスト上に第２のフォトレジストを塗布し、こ
のフォトレジストに対して、前記第１開口部上に同一の
開口部を設けると同時に、前記第１の開口部と異なる場
所に第２の開口部を設ける工程、前記第１、第２のフォ
トレジストと前記半導体基板が同一のエッチング速度で
エッチングされる条件で上記基体を異方性ドライエッチ
ングする事により、深さの異なる複数の凹部を同時に前
記半導体基板に形成することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2484985A JPS61184831A (ja) | 1985-02-12 | 1985-02-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2484985A JPS61184831A (ja) | 1985-02-12 | 1985-02-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61184831A true JPS61184831A (ja) | 1986-08-18 |
Family
ID=12149661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2484985A Pending JPS61184831A (ja) | 1985-02-12 | 1985-02-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61184831A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6265333A (ja) * | 1985-09-17 | 1987-03-24 | Nippon Telegr & Teleph Corp <Ntt> | 段差付エツチング法 |
| JPS6392024A (ja) * | 1986-10-06 | 1988-04-22 | Nec Corp | 半導体装置の製造方法 |
| KR100519540B1 (ko) * | 1998-07-09 | 2005-12-05 | 삼성전자주식회사 | 반도체장치의 제조방법 |
-
1985
- 1985-02-12 JP JP2484985A patent/JPS61184831A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6265333A (ja) * | 1985-09-17 | 1987-03-24 | Nippon Telegr & Teleph Corp <Ntt> | 段差付エツチング法 |
| JPS6392024A (ja) * | 1986-10-06 | 1988-04-22 | Nec Corp | 半導体装置の製造方法 |
| KR100519540B1 (ko) * | 1998-07-09 | 2005-12-05 | 삼성전자주식회사 | 반도체장치의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04261862A (ja) | シリコンウェーハから精密エッチング３次元装置を製作する方法 | |
| JPH02266517A (ja) | 半導体装置の製造方法 | |
| JPS61184831A (ja) | 半導体装置の製造方法 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| JPH04163965A (ja) | 半導体装置の製造方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPS58100434A (ja) | リフトオフ用スペ−サ−の形成方法 | |
| JP3371245B2 (ja) | シリコン基板加工方法 | |
| JPH0294439A (ja) | 半導体装置の製造方法 | |
| JPS63202034A (ja) | 半導体装置の製造方法 | |
| JPS6232609A (ja) | 半導体装置の製造方法 | |
| JPS63226931A (ja) | 半導体装置の製造方法 | |
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| JPS62137831A (ja) | 半導体装置の製造方法 | |
| JPH0391243A (ja) | 半導体装置の製造方法 | |
| JPH0496225A (ja) | 半導体装置の製造方法 | |
| JPS62140432A (ja) | 半導体装置の製造方法 | |
| JPH02134819A (ja) | 半導体装置の製造方法 | |
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
| JPS59231535A (ja) | パタ−ンの形成方法 | |
| JPH02177318A (ja) | 半導体装置の製造方法 | |
| JPH01171242A (ja) | 半導体装置の製造方法 | |
| JPH01157555A (ja) | 層間絶縁膜の形成方法 | |
| JPS62297852A (ja) | パタ−ン形成方法 |