JPS62297852A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS62297852A
JPS62297852A JP14192086A JP14192086A JPS62297852A JP S62297852 A JPS62297852 A JP S62297852A JP 14192086 A JP14192086 A JP 14192086A JP 14192086 A JP14192086 A JP 14192086A JP S62297852 A JPS62297852 A JP S62297852A
Authority
JP
Japan
Prior art keywords
film
pattern
etching
film pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14192086A
Other languages
English (en)
Inventor
Hideaki Shimoda
秀明 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14192086A priority Critical patent/JPS62297852A/ja
Publication of JPS62297852A publication Critical patent/JPS62297852A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 産業上の利用分野 本発明はパターン形成方法の特に多層レジスト法による
パターン形成技術に関す多ものである。
従来の技術 半導体素子の微細化に伴い段差を有する基板上に微細な
レジストパターンを形成するために二層膜あるいは三層
膜を利用する多層レジスト技術が使用されるようになっ
てきている。
従来の三層レジスト法を用いて段差を有する基板にパタ
ーンを形成する場合の一例を第2図A〜Cに示す。
段差1を有する基板2の主面に第1の膜3(例えばレジ
スト膜等)を回転塗布法等により表面がほぼ平坦となる
ように例えば1.5〜3μm程度形成したのち、第2の
膜4(例えば5in2膜、金属膜等)を0.゛1〜0.
3μm程度、さらに第3の膜5としてレジスト膜を0.
3〜0.5μm程度形成する(第2図人)。
次にこの第3の膜5に所定の方法を用いてノくターン形
成を行ない第3の膜パターン5′を形成したのち、この
第3の膜パターン6′をマスクとして異方性のドライエ
ツチング法等を用いてエツチングを行ない第2の膜パタ
ーン4′を形成する(第2図B)。
次に例えば酸素を用いた異方性のドライエツチング法等
を用いて第1の膜3をエツチングする。
この時第3の膜パターン6′は同時にエツチングされる
が、第2の膜4はエツチングされず第1の膜3をエツチ
ングする際のマスクとなシ、第1の膜パターン3′を形
成することができる(第2図C)。
この方法では通常第1の膜3としては酸素による異方性
ドライエツチングが可能なポリマ系の膜主としてレジス
ト膜が使用され、第2の膜4としては酸素による異方性
ドライエツチングのマスクとなりうる無機膜(SiO□
、 W 、 Mo 、ムl)が使用される。第3の膜6
はリングラフィ技術でパターン形成を行なうことができ
る放射線感応性樹脂膜である。
上記にのべた方法を用いることにより、リングラフィ技
術を用いて第3の膜4にパターン形成を行なう場合下地
が平坦化されておシ膜厚も薄くすることも可能となシ微
細パターンの形成を行なうことが容易となる。
またこの第2の膜と第3の膜の両方の性質を兼備えた膜
を用いることにより二層でパターン形成を行なう方法も
あるが、本質的には三層レジスト法と同じである。
このように多層レジスト法を用いることによシ段差を有
する基板上に微細なパターン形成を行なうことが可能と
なる。またこの方法は耐ドライエツチング性が悪い電子
ビーム用レジストを用いる場合にも有効であると考えら
れ、これからますまる際に第20膜がマスクとなり第1
の膜パターンが除去できなかったり、除去液が汚染され
るなど、第1の膜パターンを除去する工程が非常に大き
な問題である。
本発明はかかる点に鑑みてなされたもので、第1の膜パ
ターンの除去を通常の方法により容易で汚染なく行なう
ことができる方法を提供することを目的としている。
問題点を解決するための手段 本発明は上記問題点を解決するため、第1の膜パターン
を形成する途中で、上記第2の膜パターンを除去したの
ち第1の膜を全面エツチングして第1の膜パターンの形
成を行なうものである。
作用 本発明は上記の方法により、第1の膜パターンを除去す
る際、除去を容易でかつ除去液を汚染することなく行な
うことができる。
実施例 第1図ム〜Eは本発明の方法でパターン形成を行なった
場合の一実施例を示す。
段差1を有する基板2の主面に第1の膜3を回転塗布法
等により例えば2,5〜4μn程度形成したのち、第2
の膜4.第3の膜5を形成する(第1図人)。
次に第3の膜5に所定の方法を用いてパターン形成を行
ない第3の膜パターン5′を形成したのち、この第3の
膜パターン6′をマスクとして異方性のドライエツチン
グ法等を用いてエツチングを行ない第2の膜パターン4
′を形成する(第1図B)。
次に例えば酸素を用いた異方性のドライエツチング法等
を用いて第1の膜3をエツチングするがこの時完全には
エツチングしてしまわず途中でとめる(第1図G)。
次に第2の膜パターン4′を所定の方法により除去する
(第1図D)。
その後筒1の膜3をさらにエツチングし、第1の膜パタ
ーン3′を形成する(第1図E)。
この方法を行なう際には段差の程度、途中でとめる深さ
、最終的に必要な第1の膜パターン3′の膜厚等を考慮
して第1の膜3の膜厚を設定しておく。
以上述べた方法で形成することにより、第1■膜パター
ンが形成された時には第2の膜パターンがないため、必
要な処理終了後筒1の膜パターンを除去する際通常の除
去液で容易にかつ汚染することなく行なうことができる
本実施例は三層膜を用いる場合についてのみのべたがこ
れは二層膜を用いて同じような方法によりパターン形成
を行なう場合についても同様に使用できるし、段差のな
い基板においても同様に使用できることは言うまでもな
い。
発明の効果 以上のべたように本発明の方法を用いることにより、多
層レジスト法を用いてパターン形成を行なってもそのパ
ターンの除去を通常の方法で容易にかつ除去液の汚染な
く行なうことができその工業的価値は大きい。
【図面の簡単な説明】
第1図ム〜Eは本発明の方法を用いてパターン形成を行
なう場合の一実施例の工程断面図、第2図A−Cは従来
の方法を用いてパターン形成を行なう場合の工程断面図
である。 1〜・・・・・段差、2・・・・・・基板、3・・・・
・・第1の膜、4・・・−・・第2の膜、6・・・・・
・第3の膜。 代理人の氏名 弁理士 中 尾 敏 男 はが1名第1
図 第1図

Claims (3)

    【特許請求の範囲】
  1. (1)基板の主面に第1の膜を形成する工程と、前記第
    1の膜をエッチングする際マスクとなりうる第2の膜パ
    ターンを形成する工程と、前記第2の膜パターンをマス
    クとして前記第1の膜の1部を所定の深さまで除去する
    工程と、前記第2の膜パターンを除去する工程と、前記
    第1の膜を全面上面から均一に除去する方法により前記
    第1の膜のパターンを形成する工程とよりなることを特
    徴とするパターン形成方法。
  2. (2)第2の膜が放射線感応性および第1の膜をエッチ
    ングする際のマスク性の両方を兼備えた膜であることを
    特徴とする特許請求の範囲第1項記載のパターン形成方
    法。
  3. (3)第2の膜パターンの形成が、放射線感応性樹脂パ
    ターンを転写することによりなされることを特徴とする
    特許請求の範囲第1項記載のパターン形成方法。
JP14192086A 1986-06-18 1986-06-18 パタ−ン形成方法 Pending JPS62297852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14192086A JPS62297852A (ja) 1986-06-18 1986-06-18 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14192086A JPS62297852A (ja) 1986-06-18 1986-06-18 パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS62297852A true JPS62297852A (ja) 1987-12-25

Family

ID=15303232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14192086A Pending JPS62297852A (ja) 1986-06-18 1986-06-18 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS62297852A (ja)

Similar Documents

Publication Publication Date Title
JPH0729846A (ja) 半導体装置の電極形成方法
JPS62297852A (ja) パタ−ン形成方法
JPS59141222A (ja) 半導体装置の製造方法
JPS61181132A (ja) パタ−ン化層形成法
JP2937537B2 (ja) パターン形成方法
JPS5978586A (ja) Nbのパタ−ン形成法
JPS61184831A (ja) 半導体装置の製造方法
JPS58100434A (ja) リフトオフ用スペ−サ−の形成方法
JP2621624B2 (ja) 半導体装置の製造方法
JPS60247927A (ja) パタ−ン形成方法
JP2715813B2 (ja) 微細パターン形成方法
JP2594572B2 (ja) リフトオフ平坦化法
KR950009293B1 (ko) 식각선택비가 향상된 단층레지스트 패턴 형성방법
JPH0353522A (ja) 垂直壁面のエッチング方法
JPH0821574B2 (ja) パタ−ン形成方法
JPH03201530A (ja) 微細孔の形成方法
JPH04116954A (ja) 半導体装置の製造方法
JPH0546096B2 (ja)
JPH01209726A (ja) 半導体装置の電極形成方法
JPS6193629A (ja) 半導体装置の製造方法
JPH05315242A (ja) 微細レジストパターンの形成方法
JPH02134819A (ja) 半導体装置の製造方法
JPH084108B2 (ja) 半導体装置の製造方法
JPH03263834A (ja) 半導体装置の製造方法
JPH03127827A (ja) 半導体装置の製造法