JPH04163965A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 ・概要 ・産業上の利用分野 ・従来の技術（第５図〜第８図） ・発明が解決しようとする課Ｈ（第９図）・課題を解決
するための手段 ・作用 ・実施例 ■第１の実施例（第１図、第２図） ■第２の実施例（第３図） ■第３の実施例（第４図） ・発明の効果 〔概要〕 半導体装置の製造方法に関し、更に詳しく言えば、ＳＯ
■基板の作成方法を含む半導体装置の製造方法に関し、 半導体基板上の絶縁膜の上に所定の膜厚の半導体層を均
一性良く形成することができる半導体装置の製造方法を
提供することを目的とし、第１の半導体基板と第２の半
導体基板とを絶縁膜を挟んで張り合わせる工程と、前記
第１の半導体基板の張り合わせ面と反対側の面を研削、
研磨又はエツチングして第１の膜厚の該第１の半導体基
板を前記絶縁膜上に残存する工程と、前記残存する第１
の半導体基板を複数の領域に分割する溝を形成して複数
の分割領域層を形成する工程と、前記複数の分割領域層
を該分割ｆｉＪｆ域層毎に取り囲むように前記溝内に前
記第１の膜厚よりも薄い第２の膜厚の帯状のストッパ部
材膜を互いに分離して形成するとともに、隣接する前記
帯状のストッパ部材膜の間に前記第２の半導体基板を露
出する工程と、前記分割領域層を研磨板上で研磨剤を介
在させて研磨し、前記ストッパ部材膜の膜厚とほぼ等し
い膜厚の半導体層を形成する工程とを含み構成する。

〔産業上の利用分野〕

本発明は、半導体装置の製造方法に関し、更に詳しく言
えば、ＳＯＴ基板の作成方法を含む半導体装置の製造方
法に関する。

〔従来の技術〕

従来、ＳＯＩ基板を形成する場合、第１のＳｉ基板１と
第２のＳｉ基板２とをＳｉＯ□＃３を介して張り合わせ
た（第５図（ａ）〜（ｃ））後、第２のＳｉ基板２の張
り合わせ面と反対側の裏面を基準として第１のＳｉ基Ｆ
１．１を研削、研磨して５１層１ａを形成している（同
図（ｄ））ので、第６図に示す、ように、第２のＳｉ基
板２の厚みにばらつきがある場合は、均一な５１層１ａ
が得られないという問題がある。このことば膜厚の薄い
５１層１ａを形成する場合に問題となる。

そこで、第２のＳｉ基板２上の５ｔｏｄ１３の表面を基
準にするような方法が用いられるようになっている。第
７図（ａ）〜（ｅ）はこのような従来例の方法を説明す
る断面図である。

まず、同図（ａ）に示すように、第１のＳｉ基板１と第
２のＳｉ基板２とをＳｉＯ２膜３を介して張り合わせた
後、第１のＳｉ基板１の張り合わせ面と反対側の面から
研削、研磨し、所定のｌｌｌＮ−よりも少し厚くなるよ
うに第１のＳｉ基板１ｂを残存する。

次いで、同図（ｂ）に示すように、残存する第１のＳｉ
基板１ｂに第１のＳｉ基板１ｂを複数の領域に分割する
格子状の渭４を形成して、分割領域層５ａ〜５ｃを形成
する。

次に、全面に分割領域層５ａ〜５Ｃの膜厚よりも薄い膜
厚のＳｉＯ□１１！６を形成しく同図（Ｃ））、パター
ニングして、溝４内に、研磨をストップさせるためのス
トッパとしてのＳｉＯ□膜６ａを形成する（同図（ｄ）
）。

次いで、コロイダルシリカを含むアミン系の水溶液を介
在させて分割領域層５ａ〜５ＣをＳｉｎｇ膜６ａの高さ
とほぼ等しい高さになるまで研磨し、所定の膜厚の５４
層７ａ〜７Ｃを形成すると、ＳＯ■基板が完成する（同
図（ｅ））、なお、第８図は、このようなＳｏｌ基板の
上面図を示す。

〔発明が解決しようとする課題〕

しかし、この場合には、第９図に示すように、−旦一つ
の分割領域層５ｂの膜厚がＳｉＯ□ｌｌｌ６ａの高さに
等しくなり、Ｓｉ層７ｂが形成されると、研磨が停止す
る。更に、この停止が基板全面の約３０％で起こると、
この影響により、他の分割領域層５ｄの研磨も停止する
ため、第２のＳｉ基板２０表面が、第６図に示すように
膜厚のばらつきを有している場合にはやはり所定のｆｕ
ｌｌ￥のＳｉ層が均一性良く形成されなくなるという問
題がある。

この主な理由として次のようなことが考えられる。即ち
、いままでの経験により、一つの分割領域層がストッパ
としてのＳｉＯ□膜の高さまで研磨されると、その分割
ｗＩ域層ばＳｉＯ□膜と同様に見かけ上親水性になるこ
とが確かめられている。従って、−旦一つの分割領域層
５ｂが５ｉＯ１膜６ａの高さまで研磨又はエツチングさ
れると、連続して繋がっている親水性のｓｉｏ、Ｍ６　
ａにより囲まれた他の分割領域層５ｄも親水性になるよ
うな影響が及び、他の分割領域層５ｄが研磨剤に反応し
なくなるためと考えられるが、明確な理由はまだ良く分
かっていない。

本発明は、かかる従来の問題点に鑑みてなされたもので
、半導体基板上の絶縁膜の上に所定の膜厚の半導体層を
均一性良く形成することができる半導体装置の製造方法
を提供することを目的とするものである。

〔課題を解決するための手段］ 上記課題は、第１に、第１の半導体基板と第２の半導体
基板とを絶縁膜を挟んで張り合わせる工程と、前記第１
の半導体基板の張り合わせ面と反対側の面を研削、研磨
又はエツチングして第１の膜厚の該第１の半導体基板を
前記絶縁膜上に残存する工程と、前記残存する第１の半
導体基板を複数の領域に分割する溝を形成して複数の分
割置載層を形成する工程と、前記複数の分割領域層を該
分割領域層毎に取り囲むように前記溝内に前記第１の膜
厚よりも薄い第２の膜厚の帯状のストッパ部材膜を互い
に分離して形成するとともに、隣接する前記帯状のスト
ッパ部材膜の間に前記第２の半導体基板を露出する工程
と、前記分割ｅｌｌ域層を研磨板上で研磨剤を介在させ
て研磨し、前記ストッパ部材膜の膜厚とほぼ等しい膜厚
の半導体層を形成する工程とを有する半導体装置の製造
方法によって達成され、 第２に、第１の半導体基板と第２の半導体基板とを絶縁
膜を挾んで張り合わせる工程と、前記第１の半導体基板
を研削、研磨又はエツチングして第１の膜厚の該第１の
半導体基板を前記絶縁膜上に残存する工程と、前記残存
する第１の半導体基板を複数の領域に分割する溝を形成
して複数の分割領域層を形成するとともに、前記第１の
半導体基板と同じ種類の部材からなる帯状の膜を、前記
溝内に前記分割領域層から離隔して形成する工程と、前
記帯状の膜と分割領域層との間に該分割領域層を取り囲
むように、前記第１の膜厚よりも薄い第２の膜厚のスト
ッパ部材膜を形成する工程と、前記分割領域層を研磨板
上で研磨剤を介在させて研磨し、前記ストッパ部材膜の
膜厚とほぼ等しい膜厚の半導体層を形成する工程とを存
する半導体装置の製造方法によって達成され、 第３に、第１の半導体基板と第２の半導体基板とを絶縁
膜を挟んで張り合わせる工程と、前記第１の半導体基板
を研削、研磨又はエツチングして第１の膜厚の該第１の
半導体基板を前記絶縁膜上に残存する工程と、前記残存
する第１の半導体基板を複数の領域に分割する溝を形成
して複数の分割６Ｎ域層を形成するとともに、前記溝内
の絶縁膜を除去して第２の半導体基板を露出する工程と
、形成すべき帯状の耐酸化性膜の両側の前記溝の底部に
前記第２の半導体基板が露出するように該帯状の耐酸化
性膜を形成するとともに、耐酸化性膜により前記分割領
域層を被覆する工程と、前記耐酸化性膜をマスクとし゛
て前記第２の半導体基板を選択的に酸化し、前記溝内に
前記帯状の耐酸化性膜を挟んで前記第１の膜厚よりも薄
い第２の膜厚の帯状のストッパ部材膜を形成する工程と
、前記耐酸化性膜を除去して、隣接する前記帯状のスト
ッパ部材膜の間に前記第２の半導体基板を露出するとと
もに、前記分割ｆｌｉＪ域層を露出する工程と、前記分
割領域層を研磨板上で研磨剤を介在させて研磨し、前記
ストッパ部材膜の膜厚とほぼ等しい膜厚の半導体層を形
成する工程とを有する半導体装置の製造方法によって達
成され、 第４に、前記第１及び第２の半導体基板としてＳ１基板
を、前記ストッパ部材膜として５ｉＯｚ膜を、前記研磨
剤としてコロイダルシリカを含むアミン系の水溶液を用
いることを特徴とする第１乃至第３の発明に記載の半導
体装置の製造方法によって達成される。

〔作用〕

本発明の半導体装置の製造方法によれば、第１の半導体
基板を複数の領域に分割する溝により分割された、第１
の膜厚を有する？Ｊ数の分１！４碩域層を各分割領域層
毎に取り囲むように、第１の膜厚よりも薄い第２の膜厚
の帯状のストッパ部材膜を溝内に形成しているので、従
来と同じように分割領域層を研磨板上で研磨剤を介在さ
せて、研磨すると、研磨剤の膜厚が薄い分割領域層で、
最初に分割領域層がストッパ部材膜の高さとほぼ等しく
なり、この時点で研磨が停止する。

ところが、従来と異なり、各帯状のストッパ部材膜が互
いに分離して形成され、かつ隣接するストッパ部材膜の
間に第２の半導体基板その他第１の半導体基板と同じ種
類の部材を露出している。

従って、第４の発明のように、第１及び第２の半導体基
板としてＳ】基板を、ストッパ部材膜としてＳｉＯ□膜
を、研磨剤としてコロイダルシリカを含むアミン系の水
溶液を用いる場合、一つの分割領域層の研磨が停止する
とその領域は親水性となるが、従来と異なり、親水性と
なる部分がその領域のみに限定され、他の分割領域層ま
でその影響が及ばないと考えられ、従っ′て、そのまま
研磨を続けると、他の分１１９Ｍ域層もストッパ部材膜
の高さとほぼ等しい高さになるまで研磨される。

これにより、半導体基板上の絶縁膜の上に所定の膜厚の
半導体層を均一性良く形成することができる。

なお、第２の発明の場合にはストッパ部材膜としてＳｉ
Ｊ、膜を用いることもでき、分割領域層の下地の絶縁膜
が５ｉｏｚＨの場合、ス）７パ部材腔と絶縁膜との間の
エツチングレート差を確保することができるので、スト
ッパ部材膜のバターニングを行いやすいという利点があ
る。

〔実施例〕

以下、図面を参照しながら本発明の実施例について説明
する。

■第１の実施例 第１図（ａ）〜（ｅ）は、本発明の第１の実施例のＳｏ
ｌ基板の作成方法について説明する断面図である。

まず、同図（ａ）に示すように、第１のＳｉ基板（第１
の半導体基板）８と第２のＳｉ基板（第２の半導体基板
）９とを第１のＳｉ基板８上に形成されたＳｉＯ□ＩＩ
！（絶縁膜）１０を介して張り合わせた後、第１のＳｉ
基板８の張り合わせ面と反対の面から研削、研磨して目
標の膜厚よりも厚くなるように膜厚的２μｍの第１のＳ
ｉ基板（第１の半導体基板）８ａを残存する。

次いで、同図（ｂ）に示すように、通常のホトリソグラ
フィーの工程により第１のＳｉ基板８ａに゛幅約２００
μｍの帯状の溝１】を格子状に形成して第１のＳｉ基板
８ａを複数の領域に分割し、−辺が約２ｍｍの正方形状
の分割領域層１２ａ＝１２ｃを形成する。

次に、同図（ｃ）に示すように、分割領域層１２ａ〜１
２ｃの膜厚よりも薄い膜厚的０．Ｉ　ＩＩｍの５ｉｆｔ
膜（ストッパ部材膜）１３を、溝１１を被覆するように
形成する。

次いで、第１図（ｄ）及びその上面図の第２図に示すよ
うに、５１０２Ｍ１３をバターニングし、分割領域層１
２ａ＝１２ｃの周囲を取り囲むように、分割領域層１２
ａ〜１２ｃの膜厚（第１の膜厚）よりも薄い膜厚（第２
の膜厚）の帯状のＳｉＯ□膜（ストッパ部材膜）１３８
〜１３ｄを溝ｌｌ内に互いに分離して形成する。なお、
この帯状のＳｉＯ□膜１３ａ〜１３ｄは、膜厚の厚い分
割領域層１２ａｘ１２ｃの研磨をスト、ブさせるための
ガイドとして設けられる。

次に、コロイダルシリカを含むアミン系の水溶液からな
る研磨剤を介在させて不図示の研磨板上で表面を研磨し
ていく。このとき、アミン系の水７ｇ液がＳｉと化学的
に反応してＳｉとアミンの化合物からなる不図示の薄い
膜が形成され、続いて、この薄い膜が粒状のコロイダル
シリカにより取り去られる。このようにして物理的及び
化学的に研磨が進んでいく。

その後、一つの分割領域層の高さがＳｉｇｈ膜１３ａ〜
１３ｄの高さと等しくなり、研磨が停止すると、その領
域は親水性となるが、従来と異なり、ストッパ部材膜と
しての帯状のＳｉＯ□Ｗ１１３ａ〜１３ｄを互いに分離
して形成し、かつ隣接する５ｉ０２膜１３ａ／１３ｂ又
は１３　Ｃ／１３　ｄの間に第２のＳｉ基板９を露出し
ているので、親水性となる領域が一つの分割領域層のみ
に限定され、他の分割領域層までその影響が及ばないと
考えられ、従って、そのまま研磨又はエツチングを続け
ると、他の分割領域層も５ｉ０２膜１３ａ〜１３ｄの高
さとほぼ等しい高さになるまで研磨される。これにより
、目標となるＳ　ｉ　Ｏｚ　Ｍ　１３ａ〜１３ｄの膜厚
にほぼ等しい膜厚的０．１　μｍのＳｉ層（半導体層）
１４ａ〜１４ｃを有するＳｏｌ基板が完成する（第１図
（ｅ））。なお、第２図はこのようなＳＯＩ基板の上面
図を示す。

以上のように、本発明の実施例のＳｏｌ基板の作成方法
によれば、溝１１により複数の領Ｍ６ご分割された第１
の膜厚を有する分割領域層１２ａ　−１２Ｃを各分割領
域層毎に取り囲むように、第１の膜厚よりも薄い第２の
膜厚を有する、研磨のストッパとしての帯状の５ｉＯＪ
１１３　ａ　〜１３　ｄを溝１１内に形成し、かつ従来
と異なり、各分割領域層ｆ２ａ〜１２ｃを取り囲む帯状
のＳｉｎｇ膜１３ａ〜１３ｄを互いに分離して形成し、
しかも隣接する帯状のＳｉｎ、膜１３ａ／１３ｂ又は１
３ｃ／１３ｄの間に第２のＳｉ基板９を露出しているの
で、目標の膜厚的０．１　μｍを有するＳｉ層１４ａ〜
１４ｃを均一性よく形成することができる。

■第２の実施例 第３１！１（ａ）〜（ｅ）は、本発明の第２の実施例の
Ｓｏｌ基板の作成方法について説明する断面図である。

まず、同図（ａ）に示すように、第１のＳｉ基板（第１
の半導体基板）８と第２のＳｉ基板（第２の半導体基板
）９とを第１のＳｉ基基板上上形成された５ｉＯｚ欣（
絶縁膜）１０を介して張り合わせた後、第１のＳｉ基板
８の張り合わせ面と反対の面から研削、研磨して目標の
膜厚よりも厚くなるように膜厚的２μｍの第１のＳｉ基
板（第１の半導体基板）８ａを残存する。

次いで、同図（ｂ）に示すように、通常のホトリソグラ
フィーの工程により第１のＳｉ基板８ａに溝１１を形成
して、軸的２００μｍの間隔をおいて互いに分離された
複数の分割領域層１２ａ−１２ｃを形成すると同時に、
各分割領域層１２ａ／１２ｂ又は１２ｂ／１２ｃの間で
あって溝１】のほぼ中央部に各分割領域層１２ａ＝１２
ｃから分離した、第１のＳｉ基板８からなる帯状のＪｌ
！１２　ｄとを形成する。なお、各分割領域層１２ａ〜
１２ｃは一辺約２ｍｍの正方形状を有するように形成す
る。

次に、同図（ｃ）に示すように、分割領域層１２ａ〜１
２ｃの膜厚よりも薄く膜厚的０．１　μｍのＳｉ０ｇ膜
（ストッパ部材膜）１３を、溝１１を被覆するように形
成する。

次いで、第３図（ｄ）に示すように、ＳｉＯ□膜１３を
バターニングし、分割領域層１２ａ〜１２ｃの周囲を取
り囲むように、分割領域層１２ａ〜１２ｃの膜厚（第１
の膜厚）よりも薄い膜厚（第２の膜厚）の帯状のＳｉＯ
□膜（ストッパ部材膜）１３ａ−１３ｃを溝１１内に前
記帯状の膜１２ｄを挟むように互いに分離して形成する
。このとき、分割領域層１２ａ〜１２ｃも同時に露出す
る。なお、この帯状の５４（ｈＨ１３ａ〜１３ｃは、膜
厚の厚い分割領域層１２ａ〜１２ｃの研磨をストップさ
せるためのガイドとなる。

次に、コロイダルシリカを含むアミン系の水溶液からな
る研磨剤を介在させて不図示の研磨板上で表面を研磨し
ていく。

その後、一つの分割領域層の高さがＳｉＯ□膜１３ａ〜
１３ｃの高さとほぼ等しくなり、研磨が停止すると、そ
の領域は親水性となるが、従来と異なり、ストッパとし
ての帯状のＳｉｇｈ膜１３ａ〜１３ｃを互いに分離して
形成し、かつ隣接するＳｉＯ□膜１３ａ／１３ｂ又は１
３ｂ／１３ｃの間に第１のＳｉ基板８からなる帯状の膜
１２ｄが露出しているので、親水性となる部分が一つの
分割領域層のめに限定され、他の分割領域層までその影
響が及ばないと考えられ、従って、そのまま研磨を続け
ると、他の分割領域層も５ｉＯ１膜１３ａ〜１３ｃの高
さとほぼ等しい高さになるまで研磨される。これにより
、目標となるＳｉＯ□膜１３ａ〜１３ｃの膜厚にほぼ等
しい膜厚的０．ＩＢｍのＳｉ層（半導体層）　１４　ａ
　−１４ｃを有するｓｏｒ基板が完成する（第３図（ｅ
））。

以上のように、本発明の実施例のＳＯＩ基板の作成方法
によれば、溝１１により複数の領域に分割された第１の
膜厚を有する分割領域層１２ａ〜１２Ｃを各分割領域層
１２ａ〜１２ｃ毎に取り囲むように、第１の膜厚よりも
薄い第２の膜厚を有する、ｇＦ磨のストッパとしての帯
状の５ｉ０２膜１３ａ〜１３ｃを溝ｌｌ内に形成し、か
つ従来と異なり、各分割領域層１２ａ−１２ｃを取り囲
む帯状の５ｉ０２膜１３ａ　−１３ｃを互いに分離して
形成し、しかも隣接する帯状のＳｉＯｚＭ１３　ａ　／
　１３　ｂ又は１３ｂ／１３ｃの間に第１のＳｉ基板８
からなる帯状の膜１２ｄを形成しているので、目標のＭ
厚約０．１　ｐｒｎを有する５ｉｉｉ１４　ａ　〜１４
　ｃを均一性よく形成することができる。

なお、実施例ではストッパ部材膜として５ｉ０２膜１３
ａ−１３ｃを用いているが、Ｓｉ、Ｎ４膜を用いること
もできる。これにより、分割領域層１２　ａ　−１２ｃ
の下地の絶縁膜がＳｉＯ□膜１０の場合、絶縁膜とスト
ッパ部材膜とのエツチングレート差を確保することがで
きるので、ストッパ部材膜のバターニングを行いやすい
という利点がある。

■第３の実施例 第４図（ａ）〜（ｅ）は、本発明の第３の実施例のＳｏ
ｌ基板の作成方法について説明する断面図である。

まず、同図（ａ）に示すように、第１のＳｉ基板（第１
の半導体基板）８と第２のＳｉ基板（第２の半導体基板
）９とを第１のＳｉ基板８上に形成されたＳｉＯ□膜（
絶縁膜）１０を介して張り合わせた後、第１のＳｉ基板
８の張り合わセ面と反対の面から研削、研磨して目標の
膜厚よりも厚くなるように膜厚的２μｍの第１のＳｉ基
Ｆｉ、（第１の半導体基板）８ａを残存する。

次いで、同図（ｂ）に示すように、通常のホトリソグラ
フィーの工程により第１のＳｉ基板８ａに軸釣２００Ｉ
ｍの溝１１を形成して、互いに分離された複数の分割領
域層１２ａ〜１２ｃを形成した後、溝１１の底部のＳｉ
Ｏ□膜１０も除去し、第２のＳｉ基板９を露出する。な
お、各分割領域層１２ａ〜１２ｃは一辺約２ｍｍの正方
形状を有するように形成する。

次に、同図（ｃ）に示すように、ＣＶＤ法により膜厚的
０．１μｍのＳｉＪ４Ｍ！　（耐酸化性膜）を全面に形
成した後、パターニングして溝１１の中央部に帯状の５
ｉＪａ膜１５ｄを形成するとともに、全ての分割領域層
を５ｉＪａ　＃１５ａ〜１５ｃにより被覆する。

次いで、第４図（ｄ）に示すように、残存する５ｒ３Ｎ
ａ膜１５ａ　〜１５ｄをマスクとして第２のＳｉ基板９
を選択的に酸化して、分割領域層１２ａ〜１２ｃの膜厚
よりも薄い膜厚的０，１　μｍのＳｉ０ｇ膜（ストンパ
部材１１り］、６ａ〜１６ｃを形成する。続いて、残存
するＳｉ３Ｎ、膜１５ａ〜１５ｄを除去すると、分割領
域層１２ａ〜１２ｃの周囲を取り囲むように、分割領域
層１２ａ〜１２ｃのＦｆａ厚（第１の膜厚）よりも薄い
膜厚（第２の膜厚）の帯状のＳ＋Ｏｚ膜（ストッパ部材
膜）１６ａ〜１６ｃが溝１３内に互いに分離されて形成
される。また、分割領域層１２ａ〜１２ｃも同時に露出
する。なお、この帯状の５ｉｎ２膜１６ａ〜１６ｃは、
膜厚の厚い分割領域層１２ａ〜１２ｃの研磨をストップ
させるためのガイドとなる。

次に、コロイダルシリカを含むアミン系の水溶液からな
る研磨剤を介在させて不図示の研磨板上で表面を研磨し
ていく。

その後、一つの分ｖｔ　Ｗ板層の研磨が停止すると、そ
の領域は親水性となるが、従来と異なり、ストッパとし
ての帯状の５ｉ０２膜１６ａ〜１６ｃを互いに分離して
形成し、かつ隣接するＳｉＯ□膜１６　ａ　／１６　ｂ
又は１６ｂ／１６ｃの間に第２のＳｉ基ｖｉ、９を形成
しているので、親水性となる部分が一つの分割６Ｍ域層
のみに限定され、他の分割領域層までその影響が及ばな
いと考えられ、従って、そのまま研磨を続けると、他の
分割領域層もＳ＋Ｏｚ膜１６ａ〜１６ｃの高さとほぼ等
しい高さになるまで研磨される。これにより、目標とな
るＳｉＯ□膜１６ａ〜１６ｃの膜厚にほぼ等しい膜厚的
０．１　μｍのＳｉ層（半導体層）１４ａ〜１４ｃを有
するｓｏｒ基板が完成する（第４図（ｅ））。

以上のように、本発明の第３の実施例のＳｏｌ基板の作
成方法によれば、溝１１により複数の領域に分割された
第１の膜厚を有する分割領域層１２８〜１２ｃを各分割
領域層１２ａ〜１２ｃ毎に取り囲むように、第１の膜厚
よりも薄い第２の膜厚を有する、研磨のストッパとして
の帯状のＳｉＯ□膜１６ａ〜１６ｃを溝１１内に形成し
、かつ従来と異なり、各分割領域層１２ａ〜１２ｃを取
り囲む帯状のＳ　ｉ　Ｏｚ１１４１６ａ〜１６ｃを互い
に分離して形成し、しかも隣接する帯状のＳｉＯ２膜１
６　ａ　／１６　ｂ又は１６ｂ／１６ｃの間に第２のＳ
ｉ基板９を露出しているので、目標の膜厚的０．１　μ
ｍを存するＳｉ層１４ａ〜１４ｃを均一性よく形成する
ことができる。

〔発明の効果〕

以上のように、本発明の半導体装置の製造方法Ｃ二よれ
ば、第１の半導体基板を複数の領域に分割する溝により
分割された、第１の膜厚を有する複数の分割領域層を各
分割領域層毎に取り囲むように、第１の膜厚よりも薄い
第２の膜厚の帯状のストッパ部材膜を溝内に形成してい
るので、分割領域層を研磨板上で研磨剤を介在させて研
磨する場合、ストッパ部材膜の高さとほぼ等しくなった
時点で研磨を停止するこ・とができる。

更に、従来と異なり、各帯状のストッパ部材膜が互いに
分離して形成され、かつ隣接するストッパ部材膜の間に
第２の半導体基板その他第１の半導体基板と同じ種類の
部材を露出しているので、特に、第４の発明のように、
第１及び第２の半導体基板としてＳｉ基板を、ストッパ
部材膜としてＳｉＯ□膜を、研磨剤としてコロイダルシ
リカを含むアミン系の水溶液を用いる場合、一つの分子
ｒＬＪ　領域層の研磨が停止しても、そのまま研磨を続
けると、他の分割領域層もストッパ部材膜の高さとほぼ
等しい高さになるまで研磨される。

これにより、半導体基板上の絶縁膜の上に所定の膜厚の
半導体層を均一性良く形成することができる。

なお、第２の発明の場合にはストッパ部材膜としてＳｉ
３Ｎ＜膜を用いることもでき、第１の半導体基板下の絶
縁膜がＳｉＯ□膜の場合、ストッパ部材膜と分割領域層
の下地の５ｉＯｔ＃との間のエツチングレート差を確保
することができるので、ストッパ部材膜のパターニング
を行いやすいという利点がある。

【図面の簡単な説明】

第１図は、第１の発明の実施例のＳｏ１基板の作成方法
について説明する断面図、 第２図は、第１の発明の実施例に係るＳＯＩ基板の上面
図、 第３図は、第２の発明の実施例のＳＯＩ基板の作成方法
について説明する断面図、 第４図は、第３の発明の実施例のＳｏｌ基板の作成方法
について説明する断面図、 第５図は、従来例のＳｏｌ基板の作成方法について説明
する断面図、 第６図は、従来例の問題点について説明する断面図、 第７図は、他の従来例のＳｏｌ基板の作成方法について
説明する断面図、 第８図は、他の従来例に係るＳｏｔ基板の上面図、 第９図は、他の従来例の問題点について説明する断面図
である。　　、 〔符号の説明］ １、ｌｂ・・・第１のＳｉ基板、 １　ａ、　　７　ａ　〜７　ｃ、　　９　ａ　〜９　ｃ
−Ｓｉ層、２・・・第２のＳｉ基板、 ３．６．６ａ−５ｉＯｚ膜、 ４・・・溝、 ５　ａ　〜５　ｄ　、　１２ａ　〜１２ｃ　・・・分割
ｗ４域層、８．８ａ・・・第１のＳｉ基板（第１の半導
体基板）、９・・・第２のＳｉ基板（第２の半導体基板
）、１０・・・ＳｉＯ□Ｍ（絶縁膜）、 １１・・・溝、 １２ｄ・・・帯状の膜、 １３　、１３ａ　〜１３ｃ　、　１６ａ　〜１６ｃ　−
ｓ；ｏ２ＦＪ　（ストッパ部材Ｍ）、 １４　ａ　〜１４　ｃ　＝・Ｓｉ層（半導体層）、１５
　ａ　〜１５　ｄ　・＝ＳｉＪｎ　ｔＩ！（耐酸化性膜
）。

Claims (4)

【特許請求の範囲】
1. （１）第１の半導体基板と第２の半導体基板とを絶縁膜
   を挟んで張り合わせる工程と、 前記第１の半導体基板の張り合わせ面と反対側の面を研
   削、研磨又はエッチングして第１の膜厚の該第１の半導
   体基板を前記絶縁膜上に残存する工程と、 前記残存する第１の半導体基板を複数の領域に分割する
   溝を形成して複数の分割領域層を形成する工程と、 前記複数の分割領域層を該分割領域層毎に取り囲むよう
   に前記溝内に前記第１の膜厚よりも薄い第２の膜厚の帯
   状のストッパ部材膜を互いに分離して形成するとともに
   、隣接する前記帯状のストッパ部材膜の間に前記第２の
   半導体基板を露出する工程と、 前記分割領域層を研磨板上で研磨剤を介在させて研磨し
   、前記ストッパ部材膜の膜厚とほぼ等しい膜厚の半導体
   層を形成する工程とを有する半導体装置の製造方法。
2. （２）第１の半導体基板と第２の半導体基板とを絶縁膜
   を挟んで張り合わせる工程と、 前記第１の半導体基板を研削、研磨又はエッチングして
   第１の膜厚の該第１の半導体基板を前記絶縁膜上に残存
   する工程と、 前記残存する第１の半導体基板を複数の領域に分割する
   溝を形成して複数の分割領域層を形成するとともに、前
   記第１の半導体基板と同じ種類の部材からなる帯状の膜
   を、前記溝内に前記分割領域層から離隔して形成する工
   程と、 前記帯状の膜と分割領域層との間に該分割領域層を取り
   囲むように、前記第１の膜厚よりも薄い第２の膜厚のス
   トッパ部材膜を形成する工程と、前記分割領域層を研磨
   板上で研磨剤を介在させて研磨し、前記ストッパ部材膜
   の膜厚とほぼ等しい膜厚の半導体層を形成する工程とを
   有する半導体装置の製造方法。
3. （３）第１の半導体基板と第２の半導体基板とを絶縁膜
   を挟んで張り合わせる工程と、 前記第１の半導体基板を研削、研磨又はエッチングして
   第１の膜厚の該第１の半導体基板を前記絶縁膜上に残存
   する工程と、 前記残存する第１の半導体基板を複数の領域に分割する
   溝を形成して複数の分割領域層を形成するとともに、前
   記溝内の絶縁膜を除去して第２の半導体基板を露出する
   工程と、 形成すべき帯状の耐酸化性膜の両側の前記溝の底部に前
   記第２の半導体基板が露出するように該帯状の耐酸化性
   膜を形成するとともに、耐酸化性膜により前記分割領域
   層を被覆する工程と、前記耐酸化性膜をマスクとして前
   記第２の半導体基板を選択的に酸化し、前記溝内に前記
   帯状の耐酸化性膜を挟んで前記第１の膜厚よりも薄い第
   ２の膜厚の帯状のストッパ部材膜を形成する工程と、 前記耐酸化性膜を除去して、隣接する前記帯状のストッ
   パ部材膜の間に前記第２の半導体基板を露出するととも
   に、前記分割領域層を露出する工程と、 前記分割領域層を研磨板上で研磨剤を介在させて研磨し
   、前記ストッパ部材膜の膜厚とほぼ等しい膜厚の半導体
   層を形成する工程とを有する半導体装置の製造方法。
4. （４）前記第１及び第２の半導体基板としてＳｉ基板を
   、前記ストッパ部材膜としてＳｉＯ＿２膜を、前記研磨
   剤としてコロイダルシリカを含むアミン系の水溶液を用
   いることを特徴とする請求項１〜請求項３記載の半導体
   装置の製造方法。