JP2799035B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2799035B2
JP2799035B2 JP6567690A JP6567690A JP2799035B2 JP 2799035 B2 JP2799035 B2 JP 2799035B2 JP 6567690 A JP6567690 A JP 6567690A JP 6567690 A JP6567690 A JP 6567690A JP 2799035 B2 JP2799035 B2 JP 2799035B2
Authority
JP
Japan
Prior art keywords
film
measured
wafer
silicon substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6567690A
Other languages
English (en)
Other versions
JPH03266450A (ja
Inventor
幸弘 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6567690A priority Critical patent/JP2799035B2/ja
Publication of JPH03266450A publication Critical patent/JPH03266450A/ja
Application granted granted Critical
Publication of JP2799035B2 publication Critical patent/JP2799035B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 〔概要〕 張合わせSOIウェハの製造方法に関し、 SOI基板上に形成される膜の膜厚を既存の通常の測定
器で正確に測定することを目的とし、 第1のシリコン基板の表面の、素子形成に使用されな
いウェハ周辺部に耐酸化マスクを形成する工程と、該第
1のシリコン基板を酸化して該ウェハ周辺部以外の部分
に酸化膜を形成する工程と、前記耐酸化マスクを除去す
る工程と、該酸化膜を選択的に除去して該第1のシリコ
ン基板の表面を平坦化する工程と、該平坦化した面に第
2のシリコン基板を張り合わせ、該第2のシリコン基板
の上記の張り合わせた側の面とは反対側の面を研削する
研削工程と、該研削工程によって形成された面に被測定
膜を形成する工程とによって、同一SOI基板内にシリコ
ン単層の部分とSOI構造の部分とを設け、該シリコン単
層の部分を上記被測定膜の厚さをモニタする部分とす
る。
〔産業上の利用分野〕
本発明は、張合わせSOIウェハの製造方法に関する。
SOIウェハは一般に、絶縁膜上にシリコン膜を設けた
基板構造であり、例えば下層のシリコン基板にもトラン
ジスタの形成が可能であり、多層のトランジスタ層を集
積できる理由等から積極的に開発されている。このよう
なSOIウェハでは、上層のシリコン膜上に形成される膜
(例えば酸化膜や窒化膜)は後工程で例えばエッチング
除去したりする時のためにその膜厚を予め知っておかな
ければならず、このため、SOIウェハを作成するに際し
ては上層のシリコン膜上に形成される膜の膜厚を正確に
測定する必要がある。
〔従来の技術〕
第3図は一般のSOIウェハの構造図を示す。
同図中、1はシリコン基板で、その表面に酸化膜2を
介してシリコン膜3が形成されている。4は被測定膜
で、例えば酸化膜や窒化膜等である。その製造に際し、
従来の張合わせ法では、シリコン基板1上の全面に酸化
膜2を形成した後、シリコン膜3を酸化膜2を挾むよう
にして張合わせる。
ここで、被測定膜4の膜厚を測定するに際しては、酸
化膜2、シリコン膜3、被測定膜4というような三層構
造の膜厚を測定する。この場合、三層構造をなす酸化膜
2、シリコン膜3、被測定膜4の夫々の屈折率や酸化膜
2、シリコン膜3の夫々の膜厚を予め知っておき、これ
をもとにして被測定膜4の膜厚を測定する。
〔発明が解決しようとする課題〕
従来例は、前述のように三層構造にある被測定膜4の
膜厚を測定しなければならないので、この場合、屈折率
だけでも3種類の情報を必要とし、既存の通常の測定器
(シリコン基板上に形成された被測定膜の膜厚を測定す
る通常のもの)では正確な値を得ることが困難である問
題点があった。
そこで、この問題点を解決するために、従来、第3図
の被測定膜4を形成する時に同時に別のシリコン基板上
に被測定膜を形成した通常のウェハ(SOIウェハではな
い)をモニタ用として一枚余計に作成し、このモニタ用
ウェハの被測定膜を測定して実質的に第3図に示すSOI
ウェハの被測定膜4を測定したことにしていた。然るに
この方法は、モニタ用ウェハを一枚余計に作成しなけれ
ばならないので手間を多く必要とし、又、1バッチの枚
数が増えるために製品用のウェハの枚数が限られてしま
う問題点があった。
本発明は、SOI基板上に形成される膜の膜厚を既存の
通常の測定器で正確に測定できる半導体装置の製造方法
を提供することを目的とする。
〔課題を解決するための手段〕
上記問題点は、 第1のシリコン基板の表面の、素子形成に使用されな
いウェハ周辺部に耐酸化マスクを形成する工程と、該第
1のシリコン基板を酸化してウェハ周辺部以外の部分に
酸化膜を形成する工程と、前記耐酸化マスクを除去する
工程と、該酸化膜を選択的に除去して該第1のシリコン
基板の表面を平坦化する工程と、該平坦化した面に第2
のシリコン基板を張り合わせ、該第2のシリコン基板の
上記の張り合わせた側の面とは反対側の面を研削する研
削工程と、該研削工程によって形成された面に被測定膜
を形成する工程とによって、同一SOI基板内にシリコン
単層の部分とSOI構造の部分とを設け、該シリコン単層
の部分を上記被測定膜の厚さをモニタする部分とするこ
とを特徴とする半導体装置の製造方法によって解決され
る。
〔作用〕
酸化膜をウェハ周辺部以外の部分に形成したため、ウ
ェハ周辺部の被測定膜の下には酸化膜はなく、基板のみ
が存在する。そこで、ウェハ周辺部を膜厚測定部分とす
れば、ここには被測定膜及び基板の2つの情報だけ存在
するため、被測定膜の膜厚を既存の通常の測定器で容易
に、かつ、正確に測定できる。
〔実施例〕
第1図は本発明の一実施例の製造工程図を示す。同図
(A)において、シリコン基板10上全面に適当な膜厚の
窒化膜11を形成し、次に窒化膜11をパターニングしてエ
ッチングを行ない、同図(B)に示すようにチップ形成
に使用されないウェハの周辺部に例えば1cm幅程度に窒
化膜11a(耐酸化マスク)を残す。次に、例えば1100℃
で300分程度のウエット酸化を行ない同図(C)に示す
ように例えば2μm程度の膜厚の酸化膜12を形成し、窒
化膜11aを除去する。この場合、窒化膜11aがウェハ周辺
部に設けられているため、酸化膜12はウェハ周辺部には
形成されない。次にポリシングを行なって同図(D)に
示すように表面を平坦化して酸化膜12aとする。この場
合、ポリシングには、酸化膜12とシリコン基板10との選
択比がとれる例えばフッ酸をエッチャントとして用い
る。
続いて、同図(E)に示すように表面に別のシリコン
基板13を、酸化膜12aを挾むようにして張合わせ、次
に、素子基板となる方のシリコン基板13を研削して同図
(F)に示すようにシリコン基板10,13a、酸化膜12aか
らなる張合わせSOI基板を作る。次に、同図(G)に示
す如く、シリコン基板13a上に被測定膜14を形成する。
同図(G)に示す被測定膜14を除去した状態の平面図を
第2図に示し、第2図中、第1図(G)と同一構成部分
には同一番号を付す。第1図(G)より明らかな如く、
チップ形成に使用されないウェハ周辺部の被測定膜14a
の下にはシリコン基板13a,10のみであって酸化膜12aは
存在しない。従って、ウェハ周辺部の被測定膜14a、シ
リコン基板13a、10をモニタとして用い、被測定膜14aの
膜厚を測定する。この場合、測定する膜としては被測定
膜14a及びシリコン基板(13aと10とは同じ種類のもの)
の二層構造であるので、屈折率としては2種類の情報だ
けでよく、被測定膜14(14a)の膜厚を既存の通常の測
定器で容易に、かつ正確に測定することができる。又、
従来のようなモニタ用ウェハを作成する必要がなく、全
てを製品用ウェハに用いることができる。
〔発明の効果〕
以上説明した如く、本発明によれば、ウェハ周辺部の
被測定膜の下には酸化膜が存在しないため、ウェハ周辺
部を膜厚測定部分にすれば、被測定膜の膜厚を既存の通
常の測定器で容易に、かつ、正確に測定することがで
き、又、従来のようなモニタ用ウェハを作成する必要が
ないので、全てを製品用ウェハに用いることができる。
【図面の簡単な説明】
第1図は本発明の一実施例の製造工程図、 第2図は本発明によって形成された装置の要部の平面
図、 第3図は一般のSOIウェハの構造図である。 図において、 10は一方のシリコン基板、 11,11aは窒化膜(耐酸化マスク)、 12,12aは酸化膜、 13,13aはもう一方のシリコン基板、 14は被測定膜、 14aはウェハ周辺部の被測定膜 を示す。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】張り合わせSOI(silicon on insulator)
    ウェハを用いた半導体装置の製造方法において、 第1のシリコン基板の表面の、素子形成に使用されない
    ウェハ周辺部に耐酸化マスクを形成する工程と、 該第1のシリコン基板を酸化して該ウェハ周辺部以外の
    部分に酸化膜を形成する工程と、 前記耐酸化マスクを除去する工程と、 該酸化膜を選択的に除去して該第1のシリコン基板の表
    面を平坦化する工程と、 該平坦化した面に第2のシリコン基板を張り合わせ、該
    第2のシリコン基板の上記の張り合わせた側の面とは反
    対側の面を研削する研削工程と、 該研削工程によって形成された面に被測定膜を形成する
    工程とによって、 同一SOI基板内にシリコン単層の部分とSOI構造の部分と
    を設け、該シリコン単層の部分を上記被測定膜の厚さを
    モニタする部分とすることを特徴とする半導体装置の製
    造方法。
JP6567690A 1990-03-16 1990-03-16 半導体装置の製造方法 Expired - Fee Related JP2799035B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6567690A JP2799035B2 (ja) 1990-03-16 1990-03-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6567690A JP2799035B2 (ja) 1990-03-16 1990-03-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03266450A JPH03266450A (ja) 1991-11-27
JP2799035B2 true JP2799035B2 (ja) 1998-09-17

Family

ID=13293845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6567690A Expired - Fee Related JP2799035B2 (ja) 1990-03-16 1990-03-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2799035B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004406A (en) * 1994-06-16 1999-12-21 Nec Corporation Silicon on insulating substrate
US6988022B2 (en) 2004-04-13 2006-01-17 Univation Technologies, Llc Method for online estimation of reactor split for multimodal polyolefins

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
宇佐美晶 「100例にみる半導体評価技術」 (昭63−5−1) 工業調査会 P.57−59

Also Published As

Publication number Publication date
JPH03266450A (ja) 1991-11-27

Similar Documents

Publication Publication Date Title
JPH01315159A (ja) 誘電体分離半導体基板とその製造方法
JPH04354126A (ja) 半導体装置の製造方法
JP2692659B2 (ja) Soi基板および該soi基板の製造方法
JPH0485827A (ja) 半導体装置の製造方法
JPH04335571A (ja) 位置合わせマークの形成方法
JP2799035B2 (ja) 半導体装置の製造方法
JPH02177435A (ja) 半導体基板の製法
JPH0945882A (ja) 半導体基板及びその製造方法
JP2625362B2 (ja) 半導体装置の製造方法
JP3054651B2 (ja) 半導体圧力センサーおよびにその製造方法
JPH07183477A (ja) 半導体基板の製造方法
JP2721265B2 (ja) 半導体基板の製造方法
JPH02219252A (ja) 半導体装置の製造方法
JP3276146B2 (ja) 半導体装置及びその製造方法
JP2779659B2 (ja) 半導体装置の製造方法
JPS63202035A (ja) 半導体装置の製造方法
JPH03180070A (ja) 半導体装置及びその製造方法
JPH0661340A (ja) 張り合わせ半導体基板の製造方法
JPH04163965A (ja) 半導体装置の製造方法
JP2667708B2 (ja) 誘電体分離基板の製造方法
JPH0218948A (ja) 半導体装置の製造方法
JPH10111197A (ja) ピエゾ抵抗式半導体圧力センサ及びその製造方法
JPS63202034A (ja) 半導体装置の製造方法
JPH05167081A (ja) 半導体圧力センサ及びその製造方法
JPH1050824A (ja) Soi基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees