JP2667708B2 - 誘電体分離基板の製造方法 - Google Patents
誘電体分離基板の製造方法Info
- Publication number
- JP2667708B2 JP2667708B2 JP11508389A JP11508389A JP2667708B2 JP 2667708 B2 JP2667708 B2 JP 2667708B2 JP 11508389 A JP11508389 A JP 11508389A JP 11508389 A JP11508389 A JP 11508389A JP 2667708 B2 JP2667708 B2 JP 2667708B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- substrate
- region
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は誘電体分離基板の製造方法に係り、特に同
一基板内に異なる島深さの分離島を有する誘電体分離基
板の製造方法に関するものである。
一基板内に異なる島深さの分離島を有する誘電体分離基
板の製造方法に関するものである。
（従来の技術） 第２図（ａ）〜（ｅ）は、島深さの異なる分離島を同
一基板内に有する誘電体分離基板の従来の製造方法の一
例である。この方法は特開昭60−36545号公報に開示さ
れる。
一基板内に有する誘電体分離基板の従来の製造方法の一
例である。この方法は特開昭60−36545号公報に開示さ
れる。
まず第２図（ａ）に示すように、（100）面を有する
半導体基板（単結晶シリコン基板）１の一方の主表面側
に二酸化シリコン膜２および窒化シリコン膜３からなる
３層構造被膜を形成し、かつこれをフォトリソグラフィ
技術によりパターニングして、深い分離島を形成する領
域にのみ２層構造被膜からなるマスク4aを形成する。ま
た、浅い分離島を形成する領域には、二酸化シリコン膜
２のみからなるマスク4bを形成する。
半導体基板（単結晶シリコン基板）１の一方の主表面側
に二酸化シリコン膜２および窒化シリコン膜３からなる
３層構造被膜を形成し、かつこれをフォトリソグラフィ
技術によりパターニングして、深い分離島を形成する領
域にのみ２層構造被膜からなるマスク4aを形成する。ま
た、浅い分離島を形成する領域には、二酸化シリコン膜
２のみからなるマスク4bを形成する。
次に第２図（ｂ）に示すように水酸化カリウム水溶液
を用いて基体１をエッチングし、マスク4a,4b間に所要
深さd0の台形溝５を形成する。
を用いて基体１をエッチングし、マスク4a,4b間に所要
深さd0の台形溝５を形成する。
次に、第２図（ｃ）に示すように、マスク4bをバッフ
ァード弗酸（HF:NH4F）で除去する。この時、マスク4a
は表面が窒化シリコン膜３であるためエッチングされる
ことはない。そして、この後、水酸化カリウム水溶液で
基体１のエッチングを行い、台形溝５を同第２図（ｃ）
に示すようにＶ溝６とする。この時、基体の浅い分離島
形成領域部分７（マスク4bで覆われていた部分）は、結
晶面（100）の単結晶シリコンが表面に露出しているた
め、点線から実線のように表面がｄ−d0だけエッチング
される。一方、側面は結晶面（111）であるため、エッ
チング速度は極めて小さく、Ｖ溝６が形成されることに
なる。
ァード弗酸（HF:NH4F）で除去する。この時、マスク4a
は表面が窒化シリコン膜３であるためエッチングされる
ことはない。そして、この後、水酸化カリウム水溶液で
基体１のエッチングを行い、台形溝５を同第２図（ｃ）
に示すようにＶ溝６とする。この時、基体の浅い分離島
形成領域部分７（マスク4bで覆われていた部分）は、結
晶面（100）の単結晶シリコンが表面に露出しているた
め、点線から実線のように表面がｄ−d0だけエッチング
される。一方、側面は結晶面（111）であるため、エッ
チング速度は極めて小さく、Ｖ溝６が形成されることに
なる。
次に、マスク4aを除去した後、第２図（ｄ）に示すよ
うに、半導体基体１の前記Ｖ溝６を含む主表面に二酸化
シリコン膜８を形成し、かつこの上に支持体層となる多
結晶シリコン層９をCVD法により堆積される。
うに、半導体基体１の前記Ｖ溝６を含む主表面に二酸化
シリコン膜８を形成し、かつこの上に支持体層となる多
結晶シリコン層９をCVD法により堆積される。
その後、半導体基板１の反対の主表面側を前記Ｖ溝６
の先端が露見するまで研磨除去することにより、第２図
（ｅ）に示すように深い分離島10と浅い分離島11を有す
る誘電体分離基板が完成する。
の先端が露見するまで研磨除去することにより、第２図
（ｅ）に示すように深い分離島10と浅い分離島11を有す
る誘電体分離基板が完成する。
（発明が解決しようとする課題） しかしながら、以上のような従来の方法では、第２図
（ｃ）でＶ溝６を形成すると同時に浅い分離島形成領域
部分７を所望の厚さとする時に、水酸化カリウム水溶液
でのエッチングが進行するにつれて、浅い分離島形成領
域部分７の表面の結晶面（100）のみならず、該部分７
の角部に表われる（211），（311）などの高次の結晶面
がエッチングされ、しかもこれら高次の結晶面が（11
1）に比べてエッチング速度が速いために、浅い分離島
形成領域部分７を所望の厚さとした時点では該部分７の
形状崩れが生じる問題点があった。そして、この浅い分
離島形成領域部分７の形状崩れは、すなわち浅い分離島
11の形状崩れとなり、延いてはここに形成する素子の特
性を劣化させる問題点があった。
（ｃ）でＶ溝６を形成すると同時に浅い分離島形成領域
部分７を所望の厚さとする時に、水酸化カリウム水溶液
でのエッチングが進行するにつれて、浅い分離島形成領
域部分７の表面の結晶面（100）のみならず、該部分７
の角部に表われる（211），（311）などの高次の結晶面
がエッチングされ、しかもこれら高次の結晶面が（11
1）に比べてエッチング速度が速いために、浅い分離島
形成領域部分７を所望の厚さとした時点では該部分７の
形状崩れが生じる問題点があった。そして、この浅い分
離島形成領域部分７の形状崩れは、すなわち浅い分離島
11の形状崩れとなり、延いてはここに形成する素子の特
性を劣化させる問題点があった。
この発明は、以上述べた浅い分離島形成領域部分を所
望の厚さにエッチングする時の該部分の形状崩れを防止
し、深い分離島と浅い分離島を形崩れなしに同一基板に
形成することができる誘電体分離基板の製造方法を提供
することを目的とする。
望の厚さにエッチングする時の該部分の形状崩れを防止
し、深い分離島と浅い分離島を形崩れなしに同一基板に
形成することができる誘電体分離基板の製造方法を提供
することを目的とする。
（課題を解決するための手段） この発明では、半導体基板に分離用Ｖ溝形成後、該基
体の浅い分離島形成領域部分の周囲のＶ溝側面を酸化膜
で覆った状態で、前記浅い分離島形成領域部分の表面の
エッチングを行い、この浅い分離島形成領域部分を所望
の厚さとする。
体の浅い分離島形成領域部分の周囲のＶ溝側面を酸化膜
で覆った状態で、前記浅い分離島形成領域部分の表面の
エッチングを行い、この浅い分離島形成領域部分を所望
の厚さとする。
（作 用） 上記方法においては、Ｖ溝の側面でもある浅い分離島
形成領域部分の側面部が酸化膜で保護されるので、この
浅い分離島形成領域部分の所望厚さとするためのエッチ
ングを行った時に、この浅い分離島形成領域部分の上面
角部に（111）面よりエッチング速度の速い高次の指数
を持つ面、例えば（211）面，（311）面が表われず、し
たがって、浅い分離島形成領域部分の形状崩れが防止さ
れる。
形成領域部分の側面部が酸化膜で保護されるので、この
浅い分離島形成領域部分の所望厚さとするためのエッチ
ングを行った時に、この浅い分離島形成領域部分の上面
角部に（111）面よりエッチング速度の速い高次の指数
を持つ面、例えば（211）面，（311）面が表われず、し
たがって、浅い分離島形成領域部分の形状崩れが防止さ
れる。
（実施例） 以下この発明の一実施例を第１図（ａ）〜（ｋ）を参
照して説明する。
照して説明する。
まず第１図（ａ）に示すように、（100）面を有する
半導体基体（単結晶シリコン基板）21の一方の主表面上
に、SiO2膜22と、耐酸化性膜としてCVD SiN膜23を２層
構造となるように形成する。ここで、SiO2膜22の膜厚
は、後述するアルカリ異方性エッチングによるＶ溝形成
のためのマスク材となるに充分なだけの厚さが必要であ
り、例えば50μｍの深さのＶ溝を形成するには5000Å程
度の厚さとする。すなわち、アルカリエッチング液とし
て水酸化カリウム（KOH）−イソプロピルアルコール（I
PA）−水（H2O）系を80℃で使用する場合、（100）結晶
面のSiのエッチング速度は約0.7μ/minであり、またSiO
2膜のエッチング速度は約50Å/minである。深さ50μｍ
のＶ溝を形成するには50/0.7≒70分要し、SiO2膜は50Å
×70＝3500Åエッチングされる。よって、マスク材とし
ては＋αを考慮して約5000Å程度必要となる。一方、CV
D SiN膜23の厚さは、アルカリ異方性エッチングのマス
ク材として数百Å程度で充分である。これは、SiN膜は
前記アルカリエッチング液では殆どエッチングされない
ことによるためである。
半導体基体（単結晶シリコン基板）21の一方の主表面上
に、SiO2膜22と、耐酸化性膜としてCVD SiN膜23を２層
構造となるように形成する。ここで、SiO2膜22の膜厚
は、後述するアルカリ異方性エッチングによるＶ溝形成
のためのマスク材となるに充分なだけの厚さが必要であ
り、例えば50μｍの深さのＶ溝を形成するには5000Å程
度の厚さとする。すなわち、アルカリエッチング液とし
て水酸化カリウム（KOH）−イソプロピルアルコール（I
PA）−水（H2O）系を80℃で使用する場合、（100）結晶
面のSiのエッチング速度は約0.7μ/minであり、またSiO
2膜のエッチング速度は約50Å/minである。深さ50μｍ
のＶ溝を形成するには50/0.7≒70分要し、SiO2膜は50Å
×70＝3500Åエッチングされる。よって、マスク材とし
ては＋αを考慮して約5000Å程度必要となる。一方、CV
D SiN膜23の厚さは、アルカリ異方性エッチングのマス
ク材として数百Å程度で充分である。これは、SiN膜は
前記アルカリエッチング液では殆どエッチングされない
ことによるためである。
次に、CVD SiN膜23を通常のフォトリソグラフィ技術
によって一部エッチング除去して、該CVD SiN膜23を第
１図（ｂ）に示すように浅い分離島形成領域にのみ残
す。ここで、CVD SiN膜23は、例えばCF4＋O2ガスによる
ドライエッチングにより容易に除去し得る。
によって一部エッチング除去して、該CVD SiN膜23を第
１図（ｂ）に示すように浅い分離島形成領域にのみ残
す。ここで、CVD SiN膜23は、例えばCF4＋O2ガスによる
ドライエッチングにより容易に除去し得る。
次に、通常のフォトリソグラフィ技術でSiO2膜22とパ
ターニングすることにより、このSiO2膜22を第１図
（ｃ）に示すように前記CVD SiN膜23の下および深い分
離島形成領域に残し、Ｖ溝形成領域部からは除去する。
ターニングすることにより、このSiO2膜22を第１図
（ｃ）に示すように前記CVD SiN膜23の下および深い分
離島形成領域に残し、Ｖ溝形成領域部からは除去する。
次に、残存SiO2膜22と残存CVD SiN膜23をマスクとし
て、SiO2膜22が除去された部分を通して基体21をアルカ
リ異方性エッチングすることにより、第１図（ｄ）に示
すように分離用のＶ溝24を半導体基体21に形成する。
て、SiO2膜22が除去された部分を通して基体21をアルカ
リ異方性エッチングすることにより、第１図（ｄ）に示
すように分離用のＶ溝24を半導体基体21に形成する。
その後、露出して残存するマスクとして作用したSiO2
膜22を第１図（ｅ）に示すように除去することにより、
その下の基体深い分離島形成領域部分（以下第１領域と
いう）25を露出させる。
膜22を第１図（ｅ）に示すように除去することにより、
その下の基体深い分離島形成領域部分（以下第１領域と
いう）25を露出させる。
そして、第１領域25を露出させたならば、次に第１図
（ｆ）に示すように、CVD SiN膜23をマスクに熱酸化す
ることで、いわゆるLOCOS酸化膜26を第１領域25の表面
およびＶ溝24側面に形成する。ここで、該LOCOS酸化膜2
6の厚さは、後述するCVD SiN膜23とSiO2膜22のエッチン
グ除去の際に下地の半導体基体21をエッチングから充分
に保護するとともに、後述するアルカリ異方性エッチン
グのマスク材として充分に足りる厚さであり、所望する
浅い分離島厚によって決まるが、通常は10000Å程度で
ある。
（ｆ）に示すように、CVD SiN膜23をマスクに熱酸化す
ることで、いわゆるLOCOS酸化膜26を第１領域25の表面
およびＶ溝24側面に形成する。ここで、該LOCOS酸化膜2
6の厚さは、後述するCVD SiN膜23とSiO2膜22のエッチン
グ除去の際に下地の半導体基体21をエッチングから充分
に保護するとともに、後述するアルカリ異方性エッチン
グのマスク材として充分に足りる厚さであり、所望する
浅い分離島厚によって決まるが、通常は10000Å程度で
ある。
次に、そのLOCOS酸化膜26を半導体基体21の保護膜と
して、CVD SiN膜23とSiO2膜22の２層を第１図（ｇ）に
示すようにエッチング除去し、その下の基体浅い分離島
形成領域部分（以下第２領域という）27の表面を露出さ
せる。
して、CVD SiN膜23とSiO2膜22の２層を第１図（ｇ）に
示すようにエッチング除去し、その下の基体浅い分離島
形成領域部分（以下第２領域という）27の表面を露出さ
せる。
しかる後、その露出表面から第１図（ｈ）に示すよう
に第２領域27をアルカリ異方性エッチングし、該第２領
域27を浅い分離島として必要な厚さとする。この時、LO
COS酸化膜26で覆われている第１領域25にはエッチング
の影響は全く表われない。また、Ｖ溝24の側面でもある
第２領域27の側面が同じくLOCOS酸化膜26で覆われてい
るので、第２領域27の上面角部に（111）面よりエッチ
ング速度の速い高次の指数を持つ面、例えば（211）
面，（311）面が表われず、そのため第２領域27（浅い
分離島）の形状が変化することはない。
に第２領域27をアルカリ異方性エッチングし、該第２領
域27を浅い分離島として必要な厚さとする。この時、LO
COS酸化膜26で覆われている第１領域25にはエッチング
の影響は全く表われない。また、Ｖ溝24の側面でもある
第２領域27の側面が同じくLOCOS酸化膜26で覆われてい
るので、第２領域27の上面角部に（111）面よりエッチ
ング速度の速い高次の指数を持つ面、例えば（211）
面，（311）面が表われず、そのため第２領域27（浅い
分離島）の形状が変化することはない。
しかる後、LOCOS酸化膜26を第１図（ｉ）に示すよう
に除去し、第１領域25を再度露出した状態および第２領
域27が完全に露出した状態とする。
に除去し、第１領域25を再度露出した状態および第２領
域27が完全に露出した状態とする。
その後は通常の誘電体分離基板の製造方法にのっとっ
て、まず第１図（ｊ）に示すように第１領域25と第２領
域27の全面の表層部分に埋込層28を形成する。次に同図
のように、第１領域25と第２領域27の全面に分離酸化膜
29を連続的に形成し、その上に支持体層として厚い多結
晶シリコン層30を堆積させる。その後、半導体基体21の
もう一方の主表面側を前記Ｖ溝24の先端が露見するまで
研磨除去して、第１図（ｋ）に示すように第１領域25と
第２領域27を深い分離島25aと浅い分離島27aとして完全
に分離させることにより、これら深さの異なる分離島を
同一基板内に有する誘電体分離基板を完成させる。
て、まず第１図（ｊ）に示すように第１領域25と第２領
域27の全面の表層部分に埋込層28を形成する。次に同図
のように、第１領域25と第２領域27の全面に分離酸化膜
29を連続的に形成し、その上に支持体層として厚い多結
晶シリコン層30を堆積させる。その後、半導体基体21の
もう一方の主表面側を前記Ｖ溝24の先端が露見するまで
研磨除去して、第１図（ｋ）に示すように第１領域25と
第２領域27を深い分離島25aと浅い分離島27aとして完全
に分離させることにより、これら深さの異なる分離島を
同一基板内に有する誘電体分離基板を完成させる。
（発明の効果） 以上詳細に説明したように、この発明の製造方法によ
れば、基体の浅い分離島形成領域部分の側面部を酸化膜
で保護した状態で、該領域部分を所望の厚さとするため
のエッチングを行うようにしたので、該エッチング時、
前記領域部分の角部にエッチング速度の速い高次の指数
を持つ面が表われることを防止でき、前記領域部分の変
形ひいては浅い分離島の変形を防止できる。よって、こ
の浅い分離島に形成される素子の特性を向上させること
が可能となる。
れば、基体の浅い分離島形成領域部分の側面部を酸化膜
で保護した状態で、該領域部分を所望の厚さとするため
のエッチングを行うようにしたので、該エッチング時、
前記領域部分の角部にエッチング速度の速い高次の指数
を持つ面が表われることを防止でき、前記領域部分の変
形ひいては浅い分離島の変形を防止できる。よって、こ
の浅い分離島に形成される素子の特性を向上させること
が可能となる。
第１図はこの発明の誘電体分離基板の製造方法の一実施
例を示す工程断面図、第２図は従来の誘電体分離基板の
製造方法を示す工程断面図である。 21……半導体基体、22……SiO2膜、23……CVD SiN膜、2
4……Ｖ溝、25……基体深い分離島形成領域部分（第１
領域）、26……LOCOS酸化膜、27……基体浅い分離島形
成領域部分（第２領域）、29……分離酸化膜、30……多
結晶シリコン層、25a……深い分離島、25b……浅い分離
島。
例を示す工程断面図、第２図は従来の誘電体分離基板の
製造方法を示す工程断面図である。 21……半導体基体、22……SiO2膜、23……CVD SiN膜、2
4……Ｖ溝、25……基体深い分離島形成領域部分（第１
領域）、26……LOCOS酸化膜、27……基体浅い分離島形
成領域部分（第２領域）、29……分離酸化膜、30……多
結晶シリコン層、25a……深い分離島、25b……浅い分離
島。
Claims (1)
- 【請求項１】（ａ）半導体基体の一方の主表面上に酸化
膜を形成し、その上に耐酸化性膜を形成する工程と、 （ｂ）その耐酸化性膜をパターニングして該耐酸化性膜
を浅い分離島形成領域にのみ残す工程と、 （ｃ）その後、前記酸化膜をパターニングして、この酸
化膜を前記耐酸化性膜の下と深い分離島形成領域に残
し、Ｖ溝形成部分からは除去する工程と、 （ｄ）その酸化膜が除去された部分を通して前記半導体
基体をエッチングし、該基体に分離用Ｖ溝を形成する工
程と、 （ｅ）その後、深い分離島形成領域に露出して残存する
前記酸化膜を除去し、その下の基体深い分離島形成領域
部分の表面を露出させる工程と、 （ｆ）その露出した基体深い分離島形成領域部分の表面
およびＶ溝側面に保護膜およびマスク材としての酸化膜
を形成する工程と、 （ｇ）その後、浅い分離島形成領域に残存する耐酸化性
膜とその下の酸化膜を除去し、その下の基体浅い分離島
形成領域部分の表面を露出させる工程と、 （ｈ）その基体浅い分離島形成領域部分を前記保護膜お
よびマスク材としての酸化膜をマスクとして所望の厚さ
までエッチング除去する工程と、 （ｉ）その後、前記保護膜およびマスク材としての酸化
膜を除去した後、それにより露出した基体深い分離島形
成領域部分の全面および所望の厚さとなって露出する基
体浅い分離島形成領域部分の全面に分離絶縁膜を連続し
て形成し、その上に支持体層を堆積させる工程と、 （ｊ）その後、半導体基体の他方の主表面側から該基体
をＶ溝先端が露見するまで除去する工程とを具備してな
る誘電体分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11508389A JP2667708B2 (ja) | 1989-05-10 | 1989-05-10 | 誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11508389A JP2667708B2 (ja) | 1989-05-10 | 1989-05-10 | 誘電体分離基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02295151A JPH02295151A (ja) | 1990-12-06 |
| JP2667708B2 true JP2667708B2 (ja) | 1997-10-27 |
Family
ID=14653769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11508389A Expired - Fee Related JP2667708B2 (ja) | 1989-05-10 | 1989-05-10 | 誘電体分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2667708B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03245552A (ja) * | 1990-02-23 | 1991-11-01 | Matsushita Electric Works Ltd | 絶縁層分離基板用材料の製造方法 |
-
1989
- 1989-05-10 JP JP11508389A patent/JP2667708B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02295151A (ja) | 1990-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0534746B1 (en) | Method of fabricating a trench structure in a semiconductor substrate | |
| JP3715480B2 (ja) | 半導体装置の素子分離膜形成方法 | |
| JP2667708B2 (ja) | 誘電体分離基板の製造方法 | |
| JP2722518B2 (ja) | 半導体装置の製造方法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JPH02303048A (ja) | 半導体装置およびその製造方法 | |
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JPH0744213B2 (ja) | 半導体装置の製造方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JP2775772B2 (ja) | 半導体装置の製造方法 | |
| JPS584458B2 (ja) | ハンドウタイソウチ ノ セイゾウホウホウ | |
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| JPH03263352A (ja) | 半導体装置およびその製造方法 | |
| JPS613431A (ja) | 多層配線を有する半導体装置およびその製造方法 | |
| JPS63155747A (ja) | 半導体装置の製造方法 | |
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| JPS6336545A (ja) | 絶縁分離型半導体装置の製造方法 | |
| JPH01244635A (ja) | 半導体装置の製造方法 | |
| KR0131367B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JPH0252451A (ja) | 誘電体分離基板の製造方法 | |
| JPS6276654A (ja) | 半導体装置の製造方法 | |
| JPH0239434A (ja) | 半導体装置の製造方法 | |
| JP2000021975A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS6171664A (ja) | 半導体装置の製造方法 | |
| JPH062165A (ja) | マイクロストラクチャの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |