JPS63202035A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63202035A JPS63202035A JP3486187A JP3486187A JPS63202035A JP S63202035 A JPS63202035 A JP S63202035A JP 3486187 A JP3486187 A JP 3486187A JP 3486187 A JP3486187 A JP 3486187A JP S63202035 A JPS63202035 A JP S63202035A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- layer
- semiconductor substrate
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 238000005498 polishing Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000005368 silicate glass Substances 0.000 claims 3
- 239000005388 borosilicate glass Substances 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 2
- 239000005360 phosphosilicate glass Substances 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 15
- 229920005591 polysilicon Polymers 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- 230000000694 effects Effects 0.000 abstract description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- AHKZTVQIVOEVFO-UHFFFAOYSA-N oxide(2-) Chemical compound [O-2] AHKZTVQIVOEVFO-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は半導体装置の製造方法に関し、特に絶縁層に
よって分離される半導体装置の製造方法に関するもので
ある。
よって分離される半導体装置の製造方法に関するもので
ある。
[従来の技術]
第2図は従来の絶縁層で分離される半導体装置の製造工
程を示す断面図である。
程を示す断面図である。
以下、図を参照して従来の製造方法を説明する。
まず、シリコン基板1の上に熱酸化法またはCVD法等
によって酸化膜2を形成し、これを写真製版等でバター
ニングする(第2図(a )参照)。
によって酸化膜2を形成し、これを写真製版等でバター
ニングする(第2図(a )参照)。
バターニングされた酸化膜2をマスクとして、湿式また
は乾式のエツチングで半゛導体基板1をエツチングする
(第2図(b)参照)。
は乾式のエツチングで半゛導体基板1をエツチングする
(第2図(b)参照)。
酸化膜2を除去した侵、凹凸となったシリコン基板1の
表面全体に不純物を注入し、拡散法等を用いて不純物拡
散層3を形成する〈第2図(C)参照)。
表面全体に不純物を注入し、拡散法等を用いて不純物拡
散層3を形成する〈第2図(C)参照)。
次に連続して凹凸部に形成された不純物拡散層3の上に
CVD法で絶縁層となる酸化膜4を形成し、すらにその
上に同じ<CVO法で数百μm程度のポリシリコン層5
を形成する〈第2図(d )参照)。
CVD法で絶縁層となる酸化膜4を形成し、すらにその
上に同じ<CVO法で数百μm程度のポリシリコン層5
を形成する〈第2図(d )参照)。
最後に、基板を反転してシリコン基板1の凹凸部の裏面
からポリシリコン層5の凸部まで研磨してシリコン基板
1の一部が相互に独立するような絶縁層分離の半導体装
置が製造されろく第2図(e )参照)。
からポリシリコン層5の凸部まで研磨してシリコン基板
1の一部が相互に独立するような絶縁層分離の半導体装
置が製造されろく第2図(e )参照)。
[発明が解決しようとする問題点〕
上記のような従来の製造方法では、ポリシリコン層を数
百μm程度の厚さまでCVD法で形成するので膨大な時
間を有し、さらにポリシリコン層の形成時の熱影響によ
って生じた残留応力で半導体基板に反りが生じるので、
後の研磨工程において研磨量が一定でなくなり精度の良
い絶縁層分離とならないという問題点があった。
百μm程度の厚さまでCVD法で形成するので膨大な時
間を有し、さらにポリシリコン層の形成時の熱影響によ
って生じた残留応力で半導体基板に反りが生じるので、
後の研磨工程において研磨量が一定でなくなり精度の良
い絶縁層分離とならないという問題点があった。
この発明はかかる問題点を解決するためになされたもの
で、ポリシリコン層の長時間の形成を必要とせず、さら
に半導体基板に反りを生じさせない絶縁層で分離された
半導体装置の製造方法を提供することを目的とする。
で、ポリシリコン層の長時間の形成を必要とせず、さら
に半導体基板に反りを生じさせない絶縁層で分離された
半導体装置の製造方法を提供することを目的とする。
[問題点を解決するための手段]
この発明に係る製造方法は、従来の問題点の要因である
ポリシリコン層を半導体基板の凹凸部の平坦を前提とし
て可能な限りの薄さに形成し、これと別途準備した半導
体基板とを接合した後研磨するものである。
ポリシリコン層を半導体基板の凹凸部の平坦を前提とし
て可能な限りの薄さに形成し、これと別途準備した半導
体基板とを接合した後研磨するものである。
[作用]
この発明においてはポリシリコン層の形成厚さは従来法
に比して極めて薄くなるので、形成に要する時間が短縮
され、また熱影響を受ける時間も短(なるので半導体基
板に反りを生じることもない。
に比して極めて薄くなるので、形成に要する時間が短縮
され、また熱影響を受ける時間も短(なるので半導体基
板に反りを生じることもない。
[実施例〕
第1図はこの発明の一実施例における製造工程を示す断
面図である。
面図である。
以下、図を参照してこの発明の製造方法を説明する。
第1図(a )〜第1図(b )については従来方法と
同様である。すなわち従来例と同じく、たとえばシリコ
ン基板1の上に熱酸化法またはCVD法等によって酸化
12を形成し、これを写真製版等でバターニングする(
第1図(a)参照)。
同様である。すなわち従来例と同じく、たとえばシリコ
ン基板1の上に熱酸化法またはCVD法等によって酸化
12を形成し、これを写真製版等でバターニングする(
第1図(a)参照)。
バターニングされた酸化[2をマスクとして、湿式また
は乾式のエツチングで半導体基板1を所望の深さまでエ
ツチングする。この深さは組込まれる素子に必要となる
耐圧によって決定されるが通常10〜100μ■程度の
範囲で選択される(第1図(b)参照)。
は乾式のエツチングで半導体基板1を所望の深さまでエ
ツチングする。この深さは組込まれる素子に必要となる
耐圧によって決定されるが通常10〜100μ■程度の
範囲で選択される(第1図(b)参照)。
酸化llI2を除去した後、シリコン基板1の凹凸部全
体にアンチモン〈Sb)または砒素(As )等の不純
物を注入・拡散して不純物拡散層3を形成し、さらにそ
の上に熱酸化法またはCVD法等で厚さ1〜3μ量程度
の酸化lI4を形成するく第1図<C>*照)。
体にアンチモン〈Sb)または砒素(As )等の不純
物を注入・拡散して不純物拡散層3を形成し、さらにそ
の上に熱酸化法またはCVD法等で厚さ1〜3μ量程度
の酸化lI4を形成するく第1図<C>*照)。
次に、酸化[14上にCVD法等でその凹凸部がなくな
り平坦化されるまでポリシリコンH5を形成した模式面
を軽く研磨する。研@後、その表面に1000人〜1μ
■程度の酸化膜6を形成し、さらにその上に後述の溶着
を容易にする目的で、数モル%程度のリンを含有したP
SG7を数千へ〜数μ層程度形成する。
り平坦化されるまでポリシリコンH5を形成した模式面
を軽く研磨する。研@後、その表面に1000人〜1μ
■程度の酸化膜6を形成し、さらにその上に後述の溶着
を容易にする目的で、数モル%程度のリンを含有したP
SG7を数千へ〜数μ層程度形成する。
一方、別途用意した厚さ300〜500μm程度のたと
えばシリコン基板8の上に同様に酸化膜を形成し、さら
にその上にPSGloを形成する(第1図<d )参照
)。
えばシリコン基板8の上に同様に酸化膜を形成し、さら
にその上にPSGloを形成する(第1図<d )参照
)。
さらに、シリコン基板1側のPSG7とシリコン基板8
側のPSGIOとを接して約1000〜1100’C程
度の高温処理を行なうと、PSG7および10が溶融す
ることよって形成される酸化膜11を介して一体に熱溶
着されて接合するく第1図<e >参照)。
側のPSGIOとを接して約1000〜1100’C程
度の高温処理を行なうと、PSG7および10が溶融す
ることよって形成される酸化膜11を介して一体に熱溶
着されて接合するく第1図<e >参照)。
最後に、一体となった基板を反転してシリコン基板1を
ポリシリコン層5の凸部まで研磨することによって、絶
縁層となる酸化膜4で分離された半導体装置が製造され
るく第1図<f)参照)。
ポリシリコン層5の凸部まで研磨することによって、絶
縁層となる酸化膜4で分離された半導体装置が製造され
るく第1図<f)参照)。
以降分離されたシリコン基板1の中に所望の素子を形成
し、配線を設けることによって絶縁層で分離された半導
体装置が完成する。
し、配線を設けることによって絶縁層で分離された半導
体装置が完成する。
なお、上記実施例では基板の接合にPSGを用いたが、
BPSGを用いることも可能で、この場合溶着のための
熱処理はさらに低温化することができる。
BPSGを用いることも可能で、この場合溶着のための
熱処理はさらに低温化することができる。
[発明の効果〕
この発明は以上説明したとおり、ポリシリコン層の形成
に要する時間を大幅に短縮できるので、熱影響による半
導体基板の反りを防止することができ、研磨量のばらつ
きのない精度の良い絶縁層分離された半導体装置の製造
方法となる効果がある。
に要する時間を大幅に短縮できるので、熱影響による半
導体基板の反りを防止することができ、研磨量のばらつ
きのない精度の良い絶縁層分離された半導体装置の製造
方法となる効果がある。
さらに、熱影響を受ける時間が短縮されることから不純
物拡散層の再拡散も最小限に抑えられ、良好な電気特性
を有した半導体装置を製造できる効果がある。
物拡散層の再拡散も最小限に抑えられ、良好な電気特性
を有した半導体装置を製造できる効果がある。
第1図はこの発明の一実施例における工程断面図、第2
図は従来の製造方法による工程断面図である。 図において、1はシリコン基板、2は酸化膜、3は不純
物拡散層、4は酸化膜、5はポリシリコン層、6は酸化
膜、7はPSG、8はシリコン基板、9は酸化膜、10
はPSGである。 なお、各図中同一符号は同一または相当部分を示す。
図は従来の製造方法による工程断面図である。 図において、1はシリコン基板、2は酸化膜、3は不純
物拡散層、4は酸化膜、5はポリシリコン層、6は酸化
膜、7はPSG、8はシリコン基板、9は酸化膜、10
はPSGである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (8)
- (1)第1主面および第2主面を有する第1の半導体基
板の前記第1主面に凹凸部を形成する工程と、 前記第1の半導体基板の前記凹凸部に不純物拡散層を形
成する工程と、 前記不純物拡散層の形成された前記凹凸部上に沿って絶
縁層を形成する工程と、 前記絶縁層上に半導体層を形成し、その凹凸を平坦化す
る工程と、 前記第1の半導体基板の前記半導体層と、別途準備され
た第1主面および第2主面を有する第2の半導体基板と
を接合する工程と、 接合された前記第1の半導体基板の前記第2主面を前記
半導体層が露出するまで研磨する工程とを備えた、絶縁
層によつて分離された半導体装置の製造方法。 - (2)前記凹凸部を形成する工程は、 前記第1の半導体基板の前記第1主面上にエッチングす
るためのマスクとする層を形成する工程と、 前記層をマスクとして、前記第1主面をエッチングする
工程とからなる、特許請求の範囲第1項記載の半導体装
置の製造方法。 - (3)前記第1の半導体基板と前記第2の半導体基板と
の接合面にそれぞれ酸化膜を形成する、特許請求の範囲
第1項または第2項記載の半導体装置の製造方法。 - (4)前記第1の半導体基板と前記第2の半導体基板と
は、シリケート・ガラスによって接合される、特許請求
の範囲第3項記載の半導体装置の製造方法。 - (5)前記シリケート・ガラスは、リン珪酸ガラス(P
SG)である、特許請求の範囲第4項記載の半導体装置
の製造方法。 - (6)前記リン珪酸ガラスは、熱処理されることによっ
て溶融する、特許請求の範囲第5項記載の半導体装置の
製造方法。 - (7)前記シリケート・ガラスは、ホウ珪酸ガラス(B
SG)である、特許請求の範囲第4項記載の半導体装置
の製造方法。 - (8)前記ホウ珪酸ガラスは、熱処理されることによっ
て溶融する、特許請求の範囲第7項記載の半導体装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3486187A JPS63202035A (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3486187A JPS63202035A (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63202035A true JPS63202035A (ja) | 1988-08-22 |
Family
ID=12425949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3486187A Pending JPS63202035A (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63202035A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151574A (ja) * | 1992-11-12 | 1994-05-31 | Nec Corp | 半導体装置用誘電体分離基板 |
US5420064A (en) * | 1993-09-28 | 1995-05-30 | Nec Corporation | Method of manufacturing a dielectric isolation substrate |
JPH07142571A (ja) * | 1993-11-12 | 1995-06-02 | Ube Ind Ltd | 複合半導体基板及びその製造方法 |
WO2000016041A3 (en) * | 1998-09-12 | 2000-09-28 | Secr Defence | Formation of suspended beams using soi substrates, and application to the fabrication of a vibrating gyrometer |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5413273A (en) * | 1977-07-01 | 1979-01-31 | Oki Electric Ind Co Ltd | Semiconductor device |
JPS5455181A (en) * | 1977-10-12 | 1979-05-02 | Hitachi Ltd | Production of semiconductor substrate |
-
1987
- 1987-02-17 JP JP3486187A patent/JPS63202035A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5413273A (en) * | 1977-07-01 | 1979-01-31 | Oki Electric Ind Co Ltd | Semiconductor device |
JPS5455181A (en) * | 1977-10-12 | 1979-05-02 | Hitachi Ltd | Production of semiconductor substrate |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151574A (ja) * | 1992-11-12 | 1994-05-31 | Nec Corp | 半導体装置用誘電体分離基板 |
US5420064A (en) * | 1993-09-28 | 1995-05-30 | Nec Corporation | Method of manufacturing a dielectric isolation substrate |
JPH07142571A (ja) * | 1993-11-12 | 1995-06-02 | Ube Ind Ltd | 複合半導体基板及びその製造方法 |
WO2000016041A3 (en) * | 1998-09-12 | 2000-09-28 | Secr Defence | Formation of suspended beams using soi substrates, and application to the fabrication of a vibrating gyrometer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
JP3114643B2 (ja) | 半導体基板の構造および製造方法 | |
JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
JPS58210634A (ja) | 半導体装置の製造方法 | |
JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
JPS63202035A (ja) | 半導体装置の製造方法 | |
JPH02177435A (ja) | 半導体基板の製法 | |
JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
JPH01305534A (ja) | 半導体基板の製造方法 | |
JPH0437020A (ja) | 熱圧着ウエーハの製造方法 | |
JPH0563211A (ja) | 半導体装置の製造方法 | |
JPH07142572A (ja) | 半導体装置の製造方法 | |
JPH03263330A (ja) | 半導体装置 | |
JPS63202034A (ja) | 半導体装置の製造方法 | |
JPH03136346A (ja) | Soi基板の製造方法 | |
JPS6038872B2 (ja) | 半導体装置の製造方法 | |
JPH01244635A (ja) | 半導体装置の製造方法 | |
JPH0463432A (ja) | 半導体装置の製造方法 | |
JPS61135136A (ja) | 半導体装置の製造方法 | |
JPH0119255B2 (ja) | ||
JPH02237066A (ja) | 半導体装置の製造方法 | |
JPH1140820A (ja) | 半導体力学量センサの製造方法 | |
JPS6059737A (ja) | 半導体装置の製造方法 | |
JPH0231446A (ja) | 半導体装置の製造方法 | |
JPS5966150A (ja) | 半導体装置およびその製造方法 |